JP5077432B2 - パターン作成方法およびパターン作成プログラム - Google Patents

パターン作成方法およびパターン作成プログラム Download PDF

Info

Publication number
JP5077432B2
JP5077432B2 JP2010511824A JP2010511824A JP5077432B2 JP 5077432 B2 JP5077432 B2 JP 5077432B2 JP 2010511824 A JP2010511824 A JP 2010511824A JP 2010511824 A JP2010511824 A JP 2010511824A JP 5077432 B2 JP5077432 B2 JP 5077432B2
Authority
JP
Japan
Prior art keywords
grid
line segment
line
processed
segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010511824A
Other languages
English (en)
Other versions
JPWO2009139063A1 (ja
Inventor
浩司 細野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2009139063A1 publication Critical patent/JPWO2009139063A1/ja
Application granted granted Critical
Publication of JP5077432B2 publication Critical patent/JP5077432B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Image Generation (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明はパターン作成方法およびパターン作成プログラムに関し、特に、線幅の誤差を低減させるパターン作成方法およびパターン作成プログラムに関する。
近年のLSI(Large Scale Integrated circuit)製造においては、非常に微細なパターン形成が要求されている。
近年のLSI製造においては、半導体基板(ウェハ)転写後のパターンの忠実性を上げるために、設計データの図形をウェハ転写後に設計データ形状になるように変形させるOPC(近接効果補正:Optical Proximity Correction)処理が一般的に行われる。
OPC処理方法としては、要求される精度に応じて様々な方法が行われる。近年の微細パターン形成において一般的に用いられるモデルベースのOPC処理においては、シミュレーションによりOPC処理後の図形が決定される。
シミュレーションによって決定された図形は、計算により算出される理想値であるため、実際に製造データにする際には、この理想値から得られた線分(辺)が、グリッド上に位置していない線分(以下、「オフグリッドの線分」と言う)である場合は、グリッド上に配置しなおす(丸め込む)必要がある。
また、半導体製造を行うためのOPC処理以外のパターンデータ処理においても、入力データと出力データのグリッドとが異なるような処理を行った場合は、オフグリッドの線分が生じる可能性がある。
ここで、生じたオフグリッドの線分をグリッド上に配置するために、ユーザーにより指定されたグリッド上に配置する方法が知られている(例えば、特許文献1参照)。
また、グリッドの微細化を図ることで、オフグリッドの線分をグリッド上に配置する方法が知られている(例えば、特許文献2参照)。
特開2000−100688号公報 特開昭62−043778号公報
オフグリッドの線分をグリッド上に配置する場合、一般的にはオフグリッドの線分に対するグリッドからのズレ量を判断し、オフグリッドの線分と、この線分をグリッド上に配置した場合の線分とのズレ量を最小にするべく近接する2つのグリッドのうち近い方のグリッド上にオフグリッドの線分を配置する。
図10は、オフグリッドの線分をグリッド上に配置する方法を示す図である。
グリッド上には、グリッドを視認するための点が所定間隔で設けられている。また、グリッドの列を識別する符号A1〜A4およびグリッドの行を識別する符号B1〜B3が設けられている。
矩形91の図10中左右の両辺は、いずれもグリッド上に配置されておらずオフグリッドの線分である。
ここで、矩形91の左辺は、A1列(以下、「グリッドラインA1」と言う)とグリッドラインA2との中間に仮想的に設けた仮想線A12よりもグリッドラインA1側に位置している。
また、矩形91の右辺は、グリッドラインA3とグリッドラインA4との中間に仮想的に設けた仮想線A34よりもグリッドラインA4側に位置している。
従って、例えば、特許文献1に示した方法を用いて矩形91の両辺を配置しなおした矩形92の両辺は、図10(b)に示すように、それぞれグリッドラインA1およびグリッドラインA4上に配置される。
このように、移動前の両辺間の線幅に対して移動後の両辺間の線幅は、最大で(グリッド間の距離×0.5)×2(両辺分)=1グリッド分の誤差が生じる。
しかしながら、近年の線幅の誤差に対する要求は非常に厳しく、線幅の誤差を1グリッド以下にすることが求められている。
また、特許文献2に示すように、グリッドを微細化することにより、線幅の誤差に対する要求に応えようとした場合、データ容量の増加やデータ処理時間の増大を招き、効率面で悪影響を及ぼすという問題がある。
本実施例の一観点は、グリッド上に存在しない処理対象の線分を抽出する第1の工程と、前記処理対象の線分に対向する他の線分を抽出する第2の工程と、前記他の線分がグリッド上に存在するか否かを判断する第3の工程と、前記他の線分がグリッド上に存在しない場合、前記処理対象の線分と前記他の線分との線幅が、目標の線幅に最も近くなるように前記処理対象の線分および前記他の線分をグリッド上に移動させる第4の工程と、を有するパターン作成方法である。
開示のパターン作成方法およびパターン作成プログラムによれば、対向する他の線分との関連性を考慮して対象となる線分をグリッド上に配置するようにしたので、グリッドの線幅の誤差を低減させることができる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
本発明の概要を示す図である。 パターン作成装置のハードウェア構成例を示す図である。 パターン作成装置の機能を示すブロック図である。 グリッド配置部の第1の処理を示すフローチャートである。 グリッド配置部の第1の処理の具体例を示す図である。 グリッド配置部の第2の処理を示すフローチャートである。 入力データの一例を示す図である。 応用例を示す図である。 応用例を示す図である。 オフグリッドの線分をグリッド上に配置する方法を示す図である。
以下、本実施の形態を、図面を参照して詳細に説明する。
図1は、本実施の概要を示す図である。
図1に示すパターン作成方法は、線幅の誤差を低減させる方法であり、例えばOPC処理等が施されたパターンに対して以下の第1の工程〜第4の工程を行う。
図1(a)に示すように、第1の工程では、グリッド上に存在しない処理対象の線分1を抽出する。第2の工程では、この線分1に対向する他の線分2を抽出する。
第3の工程では、線分2がグリッド上に存在するか否かを判断する。図1(a)では、グリッド上には存在しない。
第4の工程では、線分2がグリッド上に存在しないため、所定の条件に基づいて線分1をグリッド上に移動させ、線分1と線分2との線幅が、目標の線幅に最も近くなるように線分2をグリッド上に移動させる。
図1では、図1(b)に示すように、「隣接するグリッドのいずれか近い方に配置する」という条件に従って、線分1をグリッドラインA1に配置している。その後、目標の線幅が「現在の線幅d1に最も近い線幅」である場合、線分2をグリッドラインA3に配置する。
これにより、グリッドの線幅の誤差は、1グリッド未満になる。
図2は、パターン作成装置のハードウェア構成例を示す図である。
パターン作成装置100は、CPU(Central Processing Unit)101によって装置全体が制御されている。CPU101には、バス107を介してRAM(Random Access Memory)102、ハードディスクドライブ(HDD:Hard Disk Drive)103、グラフィック処理装置104、入力インタフェース105、および通信インタフェース106が接続されている。
RAM102には、CPU101に実行させるOS(Operating System)のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、RAM102には、CPU101による処理に必要な各種データが格納される。HDD103には、OSやアプリケーションプログラムが格納される。また、HDD103内には、プログラムファイルが格納される。
グラフィック処理装置104には、モニタ11が接続されている。グラフィック処理装置104は、CPU101からの命令に従って、画像をモニタ11の画面に表示させる。入力インタフェース105には、キーボード12とマウス13とが接続されている。キーボード12およびマウス13は、ユーザーとのインタフェースを提供するものであり、入力インタフェース105は、キーボード12やマウス13から送られてくる信号を、バス107を介してCPU101に送信する。
通信インタフェース106は、ネットワーク10に接続されている。通信インタフェース106は、ネットワーク10を介して、他のコンピュータとの間でデータの送受信を行う。
以上のようなハードウェア構成によって、本実施の形態の処理機能を実現することができる。このようなハードウェア構成のシステムにおいてパターンの作成を行うために、パターン作成装置100内には、以下のような機能が設けられる。
図3は、パターン作成装置の機能を示すブロック図である。
パターン作成装置100は、OPC処理部110と、グリッド配置部120とを有している。
OPC処理部110は、例えばGDS2形式等によるパターンデータの、近接するマスクパターン間隔から、実際に露光される光の強度を予測し、光の干渉による焼付けパターン幅の変化を補正するOPC処理を行い、パターンを作成する。
なお、パターンデータとしては特に限定されないが、例えば半導体素子、磁気デバイス素子等の各種固体素子の製造におけるパターンデータが挙げられる。
グリッド配置部120は、線分抽出部121と、判断部122と、グリッド移動部123とを有している。
線分抽出部121は、OPC処理部110により作成されたパターンのうち、オフグリッドの線分を全て抽出する。
判断部122は、線分抽出部121が抽出したオフグリッドの線分に対向する線分が存在するか否かを判断し、存在する場合、その線分がオフグリッドの線分か否かを判断する。
なお、以下の説明では、線分抽出部121が抽出した線分に対向する線分が存在するものとして説明する。
グリッド移動部123は、いずれか一方の線分がオフグリッドの線分である場合、また、両方の線分がオフグリッドの線分である場合に互いの線分との関係を考慮して、線分をグリッド上に配置する。
より詳しくは、配置の可能性のあるグリッド上にオフグリッドの線分を配置した場合の線幅と、現在の線幅(目標の線幅)との比較を行い、現在の線幅に最も近い線幅になるグリッド上に、オフグリッドの線分を移動する。
次に、グリッド配置部120の処理を説明する。
<第1の処理>
図4は、グリッド配置部の第1の処理を示すフローチャートである。
まず、線分抽出部121が、オフグリッドの線分を抽出する(ステップS1)。
次に、判断部122が、未処理のオフグリッドの線分が存在するか否かを判断する(ステップS2)。
未処理のオフグリッドの線分が存在する場合(ステップS2のYes)、判断部122が、その未処理のオフグリッドの線分から選択した1つの線分(以下、「処理対象のオフグリッドの線分」と言う)に対向する線分が、オフグリッドの線分か否かを判断する(ステップS3)。
処理対象のオフグリッドの線分に対向する線分が、オフグリッドの線分ではない場合(ステップS3のNo)、処理対象のオフグリッドの線分を、隣接する2つのグリッドのうち、近い方のグリッドに移動する(ステップS4)。その後、ステップS2に移行し、ステップS2以降の処理を継続して行う。
一方、処理対象のオフグリッドの線分に対向する線分が、オフグリッドの線分である場合(ステップS3のYes)、グリッド移動部123が、これらオフグリッドの線分に対し、それぞれ隣接する2つのグリッドに対する4つの配置の組み合わせの線幅と現在の線幅とを比較し、現在の線幅に最も近いグリッドの組み合わせを抽出する(ステップS5)。
次に、グリッド移動部123が、ステップS5にて抽出した組み合わせが1つか否かを判断する(ステップS6)。組み合わせが1つである場合(ステップS6のYes)、その組み合わせに従い、処理対象のオフグリッドの線分およびこの線分に対向するオフグリッドの線分を移動する(ステップS7)。その後、ステップS2に移行し、ステップS2以降の処理を継続して行う。
一方、組み合わせが1つではない場合(ステップS6のNo)、グリッド移動部123が備える、予め定められた優先ルール(行方向の線分については左寄せまたは右寄せ、列方向の線分については上寄せまたは下寄せ)に従い、処理対象のオフグリッドの線分およびこの線分に対向するオフグリッドの線分を移動する(ステップS8)。その後、ステップS2に移行し、ステップS2以降の処理を継続して行う。
一方、ステップS2において、未処理のオフグリッドの線分が存在しない場合、すなわち、ステップS3〜ステップS8の処理によって、全ての線分がグリッド上に配置されている場合(ステップS2のNo)、グリッド配置部120は、処理を終了する。
以上で、グリッド配置部120の第1の処理の説明を終了する。
次に、グリッド配置部120の第1の処理を、具体例を用いて説明する。
図5は、グリッド配置部の第1の処理の具体例を示す図である。
まず、図5(a)に示すように、線分抽出部121が、矩形3の辺3a、3bをオフグリッドの線分として抽出する。
次に、判断部122が、辺3aを処理対象のオフグリッドの線分として選択した場合、辺3aに対向する辺3bが、オフグリッドの線分であると判断する。
従って、グリッド移動部123が、これら辺3a、3bに対し、可能性のある配置の組み合わせを抽出する。
可能性のある配置の組み合わせは、(1)辺3aをグリッドラインA1に配置し、辺3bをグリッドラインA3に配置する組み合わせ、(2)辺3aをグリッドラインA1に配置し、辺3bをグリッドラインA4に配置する組み合わせ、(3)辺3aをグリッドラインA2に配置し、辺3bをグリッドラインA3に配置する組み合わせ、(4)辺3aをグリッドラインA2に配置し、辺3bをグリッドラインA4に配置する組み合わせ、である。
このうち、現在の線幅α(図5(b)参照)に最も近い組み合わせは、上記(1)および(4)である。
予め定めた優先ルールが左寄せ優先である場合は、上記(1)を選択し、図5(c)に示すように、辺3aをグリッドラインA1に配置し、辺3bをグリッドラインA3に配置する。これにより、各辺がグリッド上に配置された矩形30が得られる。
グリッド配置部120は、未処理のオフグリッドの線分が存在しないため、処理を終了する。
なお、本具体例では、矩形3の行方向の辺はグリッド上に配置されていたが、例えば行方向の辺および列方向の辺がいずれもオフグリッドの線分である矩形においては、行方向(列方向)の辺について上記処理を行った後に、列方向(行方向)の辺について処理を再度繰り返す。
<第2の処理>
次に、グリッド配置部120の第2の処理について説明する。
以下、第2の処理について、前述した第1の処理との相違点を中心に説明し、同様の事項については、その説明を省略する。
第2の処理は、グリッド移動部123の処理が第1の処理と異なっている。
図6は、グリッド配置部の第2の処理を示すフローチャートである。
ステップS11〜S14:それぞれステップS1〜S4と同様の処理を行う。
ステップS13にて、処理対象のオフグリッドの線分に対向する線分が、オフグリッドの線分である場合(ステップS13のYes)、グリッド移動部123は、予め定められた優先ルール(例えば、左側の線分を左側のグリッド上に配置する)に従い、処理対象のオフグリッドの線分をグリッド上に移動する(ステップS15)。
次に、対向するオフグリッドの線分を現在の線幅に最も近くなるグリッドに移動させる(ステップS16)。
以上で、グリッド配置部120の第2の処理の説明を終了する。
この第2の処理によれば、第1の処理と同様の効果が得られる。
<第3の処理>
次に、グリッド配置部120の第3の処理について説明する。
以下、第3の処理について、前述した第1の処理との相違点を中心に説明し、同様の事項については、その説明を省略する。
第3の処理は、OPC処理部110から出力され、グリッド配置部120に入力されるデータ(以下、「入力データ」と言う)とグリッド配置部120から出力するデータのグリッドが異なる場合の処理を行う点が第1の処理と異なっている。
図7は、入力データの一例を示す図である。
図7(a)に示すように、入力データのグリッドは、出力するデータのグリッドの2倍の細かさになっている。
入力データのグリッドが、出力データのグリッドより細かい場合、図7(b)に示すように、入力データではグリッド上に配置されている線分が、出力データではオフグリッドの線分になっている可能性がある。
従って、このような場合においても、オフグリッドの線分をグリッド上に配置する必要がある。
矩形6において、可能性のある配置の組み合わせは、(1)辺6aをグリッドラインA1に配置し、辺6bをグリッドラインA3に配置する組み合わせ、(2)辺6aをグリッドラインA1に配置し、辺6bをグリッドラインA4に配置する組み合わせ、(3)辺6aをグリッドラインA2に配置し、辺6bをグリッドラインA3に配置する組み合わせ、(4)辺6aをグリッドラインA2に配置し、辺6bをグリッドラインA4に配置する組み合わせ、である。
前述したように、入力データのグリッドは、出力するデータのグリッドの2倍の細かさであるため、上記(1)または(4)の場合、線幅の誤差は「0」であるが、上記(2)または(3)の場合、線幅の誤差は、1グリッド分発生する。
辺6aおよび辺6bをそれぞれ独立して(対辺を考慮せずに)考えると、隣接するグリッドへの距離はそれぞれ等しいため、上記(1)〜(4)の組み合わせが、等しい確率で発生することになる。
このような場合でも、本実施の形態では、優先ルールに従い、かつ、現在の線幅に最も近い線幅になるグリッド上に、オフグリッドの線分を移動するようにしたので、例えば、左側の線分を左側のグリッド上に配置するという優先ルールに従った場合は、図7(c)に示すように、解は上記(1)一意に決まる。これにより、各線分がグリッド上に配置され、かつ、線幅の誤差は「0」となる矩形60が得られる。
なお、本実施の形態では、入力データのグリッドに対し、出力データのグリッドが2倍の細かさである場合を例にとって説明したが、入力データのグリッドに対し、出力データのグリッドが3倍以上である場合においても同様の効果が得られる。
以上述べたように、本実施の形態のパターン作成装置100によれば、グリッド配置部120が、オフグリッドの線分をグリッド上に配置する際に、他の線分との関係を考慮するようにしたので、パターンデータを作成する際に発生するオフグリッドによる線幅の誤差を、グリッドを細かくすることなく、最大1グリッドから最大0.5グリッドに低減させることができる。従って、データ処理量および処理時間の低減を図ることができる。
また、予め定めた優先ルールに従ってオフグリッドの線分を移動するようにしたので、例えばオフグリッドの線分が行方向または列方向に連続して設けられている場合においてもこれらの間隔を一定間隔に保ってグリッド上に配置することができる。従って、例えばある図形の1つの辺が右側に移動し、他の図形の1つの辺が左側に移動することで、これらの線間の距離が非常に狭くなってしまうことを防止することができ、従来に比べ、再配置を考慮して予め設けておくマージンの量をも低減することができる。
なお、本実施の形態では、OPC処理の後に第1の処理〜第3の処理を行ったが、本発明はこれに限らず、OPC処理中に第1の処理〜第3の処理を行ってもよい。
また、OPC処理が施されたパターンの全部に対し、第1の処理、第2の処理または第3の処理を施すようにしてもよいし、パターンのうち所望の領域にのみ第1の処理、第2の処理または第3の処理を施すようにしてもよい。これにより、さらに、データ処理量および処理時間の低減を図ることができる。
また、目標の線幅を現在の線幅としたが、本発明はこれに限定されない。
<応用例>
本実施の形態の第1の処理および第2の処理の具体例では矩形3を例にとって説明したが、線分抽出部121が抽出した1つのオフグリッドの線分に対して、対向するオフグリッドの線分が複数存在する場合には、1つのオフグリッドの線分を区切って、対向するオフグリッドの線分に対応する部分それぞれについて上記第1の処理または第2の処理を行う(以下、第1の応用例と言う)ようにしてもよい。
また、対向する複数のオフグリッドの線分のうちの1つを選択し、選択したオフグリッドの線分と1つのオフグリッドの線分との間で上記第1の処理または第2の処理を行って1つのオフグリッドの線分をグリッド上に配置し、残りのオフグリッドの線分については、このグリッド上に配置した1つの線分との関係において、現在の線幅に最も近い線幅となるグリッドに移動する(以下、第2の応用例と言う)ようにしてもよい。
図8および図9は、応用例を示す図である。
図8(a)は、線分抽出部121が抽出した図形4のオフグリッドの辺4aに対して、対向するオフグリッドの辺4b、4cが存在する場合を示している。
第1の応用例では、図8(b)に示すように、辺4aを、辺4bに対応する線分4a1と辺4cに対応する線分4a2とに区切る。
そして、線分4a1と辺4bとにおいて現在の線幅βに最も近い組み合わせであり、かつ、左寄せの優先ルールに従って、図8(c)に示すように、線分4a1をグリッドラインA1に配置し、辺4bをグリッドラインA3に配置する。
次に、線分4a2と辺4cとにおいて現在の線幅γに最も近い組み合わせであり、かつ、左寄せの優先ルールに従って、図8(d)に示すように、線分4a2をグリッドラインA1に配置し、辺4cをグリッドラインA3に配置する。
第2の応用例では、図形4に対し、図9(a)に示すように、辺4aに対向する辺4b、4cのうち、辺4bを選択し、選択した辺4bと辺4aとの間で上記処理を行って辺4aをグリッドラインA1に配置し、辺4bをグリッドラインA3に配置する。
そして、残りの辺4cについては、グリッドラインA1に配置後の辺4aとの関係において、現在の線幅γに最も近い線幅となるグリッドラインA3に移動する。
以上、本発明のパターン作成方法およびパターン作成プログラムを、図示の実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や工程が付加されていてもよい。
また、本発明は、前述した実施の形態のうちの、任意の2以上の構成(特徴)を組み合わせたものであってもよい。
なお、上記の処理機能は、コンピュータによって実現することができる。その場合、パターン作成装置100が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、例えば、磁気記録装置、光ディスク、光磁気記録媒体、半導体メモリ等が挙げられる。磁気記録装置としては、例えば、ハードディスク装置(HDD)、フレキシブルディスク(FD)、磁気テープ等が挙げられる。光ディスクとしては、例えば、DVD(Digital Versatile Disc)、DVD−RAM(Random Access Memory)、CD−ROM(Compact Disc Read Only Memory)、CD−R(Recordable)/RW(ReWritable)等が挙げられる。光磁気記録媒体としては、例えば、MO(Magneto-Optical disk)等が挙げられる。
プログラムを流通させる場合には、例えば、そのプログラムが記録されたDVD、CD−ROM等の可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
パターン作成プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。また、コンピュータは、サーバコンピュータからプログラムが転送される毎に、逐次、受け取ったプログラムに従った処理を実行することもできる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
符号の説明
1、2、4a1、4a2 線分
3、6、30、60 矩形
3a、3b、4a、4b、4c、6a、6b 辺
4 図形
100 パターン作成装置
110 OPC処理部
120 グリッド配置部
121 線分抽出部
122 判断部
123 グリッド移動部

Claims (6)

  1. グリッド上に存在しない処理対象の線分を抽出する第1の工程と、
    前記処理対象の線分に対向する他の線分を抽出する第2の工程と、
    前記他の線分がグリッド上に存在するか否かを判断する第3の工程と、
    前記他の線分がグリッド上に存在しない場合、前記処理対象の線分と前記他の線分との線幅が、目標の線幅に最も近くなるように前記処理対象の線分および前記他の線分をグリッド上に移動させる第4の工程と、
    を有することを特徴とするパターン作成方法。
  2. 前記第4の工程は、所定の条件に基づいて前記処理対象の線分をグリッド上に移動させた後に、前記他の線分をグリッド上に移動させることを特徴とする請求の範囲第1項記載のパターン作成方法。
  3. 前記第4の工程は、前記処理対象の線分に隣接する2つのグリッドのうちのいずれか一方を選択し、前記他の線分に隣接する2つのグリッドのうちのいずれか一方を選択することにより得られる線幅と、前記目標の線幅とをそれぞれ比較して、前記処理対象の線分および前記他の線分をグリッド上に移動させることを特徴とする請求の範囲第1項または第2項記載のパターン作成方法。
  4. 前記処理対象の線分が複数存在する場合、前記各線分に対し、それぞれ前記第2の工程、第3の工程および、第4の工程を行うことを特徴とする請求の範囲第1項乃至第3項記載のパターン作成方法。
  5. 前記目標の線幅は、前記処理対象の線分および前記他の線分の移動前の線幅であることを特徴とする請求の範囲第1項乃至第4項記載のパターン作成方法。
  6. コンピュータに、
    グリッド上に存在しない処理対象の線分を抽出する第1のステップ、
    前記処理対象の線分に対向する他の線分を抽出する第2のステップ、
    前記他の線分がグリッド上に存在するか否かを判断する第3のステップ、
    前記他の線分がグリッド上に存在しない場合、前記処理対象の線分と前記他の線分との線幅が、目標の線幅に最も近くなるように前記処理対象の線分および前記他の線分をグリッド上に移動させる第4のステップ、
    を実行させることを特徴とするパターン作成プログラム。
JP2010511824A 2008-05-15 2008-05-15 パターン作成方法およびパターン作成プログラム Expired - Fee Related JP5077432B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/058958 WO2009139063A1 (ja) 2008-05-15 2008-05-15 パターン作成方法およびパターン作成プログラム

Publications (2)

Publication Number Publication Date
JPWO2009139063A1 JPWO2009139063A1 (ja) 2011-09-15
JP5077432B2 true JP5077432B2 (ja) 2012-11-21

Family

ID=41318445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010511824A Expired - Fee Related JP5077432B2 (ja) 2008-05-15 2008-05-15 パターン作成方法およびパターン作成プログラム

Country Status (3)

Country Link
US (1) US8713505B2 (ja)
JP (1) JP5077432B2 (ja)
WO (1) WO2009139063A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8584669B2 (en) 2006-04-13 2013-11-19 Boehringer Ingelheim International Gmbh Inhaler

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5630149B2 (ja) * 2010-08-25 2014-11-26 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5810642B2 (ja) * 2011-06-06 2015-11-11 大日本印刷株式会社 マスクデータ生成方法及びそれを用いたマスクの製造方法
JP6288140B2 (ja) * 2016-03-29 2018-03-07 住友大阪セメント株式会社 光導波路素子
CN108681205B (zh) * 2018-06-13 2021-05-14 上海华力微电子有限公司 栅极区域的opc验证方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01154279A (ja) * 1987-12-10 1989-06-16 Fujitsu Ltd 半導体装置の製造方法
JPH03149663A (ja) * 1989-11-07 1991-06-26 Fujitsu Ltd 図形処理方法
JPH1139372A (ja) * 1997-07-24 1999-02-12 Fujitsu Ltd 配線容量計算方法及び装置並びに記憶媒体
JPH11274306A (ja) * 1998-03-19 1999-10-08 Asahi Kasei Micro Syst Co Ltd 集積回路設計方法及び集積回路設計支援装置
JP2006267879A (ja) * 2005-03-25 2006-10-05 Canon Inc 画像処理方法、画像処理装置、マーカ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6243778A (ja) 1985-08-20 1987-02-25 Nec Corp 図形処理装置
JPS6454279A (en) 1987-08-25 1989-03-01 Kajima Corp Detection of pipe body or the like
JP2000100688A (ja) 1998-09-18 2000-04-07 Fujitsu Ltd パターン形成方法
JP2000310844A (ja) 1999-04-27 2000-11-07 Dainippon Printing Co Ltd 電子ビーム描画装置用の図形データの高精度化処理方法
US7478328B2 (en) * 2004-02-17 2009-01-13 Think-Cell Software Gmbh Method of entering a presentation into a computer
JP2005268748A (ja) * 2004-02-18 2005-09-29 Nec Electronics Corp 半導体装置及びその製造方法
US8095903B2 (en) * 2004-06-01 2012-01-10 Pulsic Limited Automatically routing nets with variable spacing
WO2008015111A2 (en) * 2006-08-04 2008-02-07 Sagantec Israel Ltd Method and system for adapting a circuit layout to a predefined grid
US9400597B2 (en) * 2008-07-23 2016-07-26 Microsoft Technology Licensing, Llc Presenting dynamic grids

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01154279A (ja) * 1987-12-10 1989-06-16 Fujitsu Ltd 半導体装置の製造方法
JPH03149663A (ja) * 1989-11-07 1991-06-26 Fujitsu Ltd 図形処理方法
JPH1139372A (ja) * 1997-07-24 1999-02-12 Fujitsu Ltd 配線容量計算方法及び装置並びに記憶媒体
JPH11274306A (ja) * 1998-03-19 1999-10-08 Asahi Kasei Micro Syst Co Ltd 集積回路設計方法及び集積回路設計支援装置
JP2006267879A (ja) * 2005-03-25 2006-10-05 Canon Inc 画像処理方法、画像処理装置、マーカ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8584669B2 (en) 2006-04-13 2013-11-19 Boehringer Ingelheim International Gmbh Inhaler

Also Published As

Publication number Publication date
US20110018879A1 (en) 2011-01-27
US8713505B2 (en) 2014-04-29
JPWO2009139063A1 (ja) 2011-09-15
WO2009139063A1 (ja) 2009-11-19

Similar Documents

Publication Publication Date Title
JP5100625B2 (ja) パターンレイアウト設計方法
US8225239B2 (en) Methods for defining and utilizing sub-resolution features in linear topology
JP5077432B2 (ja) パターン作成方法およびパターン作成プログラム
JP5880129B2 (ja) 欠陥箇所予測装置,欠陥箇所予測プログラムおよび欠陥箇所予測方法
JP4938696B2 (ja) 半導体装置の設計プログラムおよび半導体装置の設計システム
JP2002131882A (ja) マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法
JP4817746B2 (ja) 半導体装置の設計データ処理方法、そのプログラム、及び半導体装置の製造方法
US6536015B2 (en) Apparatus and method of correcting layout pattern data, method of manufacturing semiconductor devices and recording medium
US9383638B2 (en) Method for generating pattern, storage medium, and information processing apparatus
JP2008310353A (ja) 光近接効果補正方法と装置、光近接効果検証方法と装置、露光用マスクの製造方法、更に光近接効果補正プログラムと光近接効果検証プログラム
JP4345804B2 (ja) マスクパターン補正プログラムおよびマスクパターン補正システム
JP2006259943A (ja) 集積回路のレイアウト設計システム及びその方法並びにプログラム
TW202009755A (zh) 半導體裝置中佈局之方法
JP2011145564A (ja) マスクパターン生成方法、半導体装置の製造方法およびマスクパターン生成プログラム
JP2011197520A (ja) フォトマスク製造方法
JP2007193671A (ja) 半導体集積回路のセル配置プログラム
US8176447B2 (en) Formation of masks/reticles having dummy features
US9892226B2 (en) Methods for providing macro placement of IC
JP4476684B2 (ja) パターン補正方法、パターン補正システム、パターン補正プログラム、マスクの作成方法、および半導体装置の製造方法
JP2008020734A (ja) 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
JP2016105446A (ja) 設計方法、設計装置及びプログラム
JP2012243791A (ja) レイアウト設計方法、および、レイアウト設計プログラム
JP2010271589A (ja) パターン分割方法、パターン分割処理装置及びコンピュータプログラム
JP2009086700A (ja) 半導体特性調整プログラム、半導体特性調整方法および半導体特性調整装置
JP2006146672A (ja) データ処理装置及びデータ処理方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5077432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees