JP5070654B2

JP5070654B2 - 電源制御回路

Info

Publication number: JP5070654B2
Application number: JP2009163145A
Authority: JP
Inventors: 俊史岡村
Original assignee: Onkyo Corp
Current assignee: Onkyo Corp
Priority date: 2009-07-09
Filing date: 2009-07-09
Publication date: 2012-11-14
Anticipated expiration: 2029-07-09
Also published as: JP2011019359A

Description

本発明は、サブ電源回路から電源電圧が供給され、メイン電源回路をオン状態またはオフ状態に制御する電源制御回路に関する。

従来、アンプ等のオーディオ装置では、マイコンを使用し、商用交流電源がオン状態になったとき、メイン電源回路の制御状態を初期状態にリセットし、メイン電源回路をオン状態に制御している。また、このオーディオ装置においては、アンプ回路に過電流等の異常状態が発生していることを検出した際に、マイコンは、プロテクト処理を実行し、メイン電源回路をオフ状態に制御する。また、このオーディ装置においては、プロテクト処理が実行されていない時に、メイン電源回路をオン状態からオフ状態にする際には、誤ってプロテクト処理が実行されないようにする必要があり、逆に、プロテクト処理が実行されている時に、メイン電源回路をオン状態からオフ状態にする際には、プロテクト処理が解除されないようにする必要がある。これらの処理もマイコンによってソフトウェア的に処理が実行される。ここで、オーディオ装置にはマイコンを使用しないものが存在するので、マイコンを使用せずに上記の処理を実行する技術が要望されている。

特開平１０−２４３５４４号公報

本発明は上記従来の課題を解決するためになされたものであり、その目的は、マイコンを使用することなく、メイン電源回路のオン状態およびオフ状態を制御し、メイン電源被供給回路に異常状態が発生していることが検出された時にメイン電源回路をオフ状態に制御し、商用交流電源がオフ状態になり、メイン電源回路をオン状態からオフ状態にする際に、プロテクト処理が実行されていなければ誤ってプロテクト処理が実行されず、プロテクト処理が実行されていれば誤ってプロテクト処理が解除されることがない電源制御回路を提供することである。

本発明の好ましい実施形態による電源制御回路は、メイン電源回路をオン状態またはオフ状態に制御する電源制御回路であって、商用交流電源のオン時に第１レベルであり商用交流電源をオフする際に第２レベルである第１信号が入力され、第１レベルの前記第１信号に応じて所定期間、第１フリップフロップ及び第２フリップフロップをクリアするためのローレベルの信号を出力し、第２レベルの前記第１信号に応じてハイレベルの信号を出力する第１クリア回路と、前記第１信号が入力され、第１レベルの前記第１信号に応じてローレベルの信号を出力し、第２レベルの前記第１信号に応じてクロックであるハイレベルの信号を出力する第１クロック回路と、前記第１クリア回路からの信号がクリア入力に入力され、前記第１クロック回路からの信号がクロック入力に入力され、データ入力に継続的にハイレベルの信号が入力されており、クリア入力にローレベルの信号が入力されることにより、クリアされ、その結果、第１出力から、前記メイン電源回路をオン状態にするための第３レベルの信号を出力し、クロック入力にクロックであるハイレベルの信号が入力されることにより、第１出力から、前記メイン電源回路をオフ状態にするための第４レベルの信号を出力する前記第１フリップフロップと、前記第１フリップフロップの第１出力からの信号が第３レベルになると第５レベルになり、前記第１フリップフロップの第１出力からの信号が第４レベルになると第６レベルになる第２信号が入力され、第５レベルの前記第２信号に応じて所定期間、前記第２フリップフロップをクリアするためのローレベルの信号を出力する第２クリア回路と、前記第２クリア回路に並列接続され、前記第２信号、および、前記第２フリップフロップの第２出力から前記第２フリップフロップがプロテクト処理を実行しているときには第７レベルでありプロテクト処理を実行していないときには第８レベルである信号が入力され、第６レベルの前記第２信号および第８レベルの前記第２フリップフロップの第２出力からの信号に応じて、前記第２フリップフロップをクリアするためのローレベルの信号を出力し、第６レベルの前記第２信号および第７レベルの前記第２フリップフロップの第２出力からの信号に応じて、ハイレベルの信号を出力する第３クリア回路と、メイン電源被供給回路に異常状態が発生していることが検出されるときに第９レベルであり発生していないことが検出されるときに第１０レベルである第３信号が入力され、第９レベルの前記第３信号に応じて前記第２フリップフロップにプロテクト処理を実行させるためのクロックであるハイレベルの信号を出力し、第１０レベルの前記第３信号に応じてローレベルの信号を出力する第２クロック回路と、前記第１クリア回路、前記第２クリア回路および前記第３クリア回路からの信号がクリア入力に入力され、前記第２クロック回路からの信号がクロック入力に入力され、データ入力に継続的にハイレベルの信号が入力されており、クリア入力にローレベルの信号が入力されることにより、クリアされてプロテクト処理を実行せず、第２出力から第８レベルの信号を出力し、クリア入力にハイレベルの信号が入力されクロック入力にハイレベルの信号が入力されることにより、プロテクト処理を実行し、その結果、第１出力から前記メイン電源回路をオフ状態にするための信号を出力し、第２出力から第７レベルの信号を出力する前記第２フリップフロップとを備える。

商用交流電源がオン状態になると、第１クリア回路は、第１レベルの第１信号に応じて所定期間、第１フリップフロップ及び第２フリップフロップをクリアするためのローレベルの信号を出力する。第１フリップフロップは、クリア入力にローレベルの信号が入力されると、クリアされ、第１出力から、メイン電源回路をオン状態にするための第３レベルの信号を出力し、メイン電源回路がオン状態にされる。第２フリップフロップは、クリア入力にローレベルの信号が入力されることにより、クリアされてプロテクト処理を実行しない。第２クリア回路は、第５レベルの第２信号に応じて所定期間、第２フリップフロップをクリアするためのローレベルの信号を出力する。第２フリップフロップは、クリア入力にローレベルの信号が入力されることにより、クリアされてプロテクト処理を実行しない。従って、メイン電源回路がオン状態になり、メイン電源被供給回路の動作が安定するまでの間に、第９レベルの第３信号に応じて第２フリップフロップのクロック入力にハイレベルの信号が入力されても、第２フリップフロップが誤ってプロテクト処理を実行することが防止される。

メイン電源被供給回路に異常状態が発生したことが検出されると、第２クロック回路は、第２フリップフロップにプロテクト処理を実行させるためのクロックであるハイレベルの信号を出力する。第２フリップフロップは、クリア入力にハイレベルの信号が入力されクロック入力にハイレベルの信号が入力されることにより、プロテクト処理を実行し、第１出力からメイン電源回路をオフ状態にするための信号を出力し、メイン電源回路がオフされる。

第２フリップフロップがプロテクト処理を実行していないときに、商用交流電源がオフ状態になると、第１クロック回路は、第２レベルの第１信号に応じてクロックであるハイレベルの信号を出力する。第１フリップフロップは、クロック入力にクロックであるハイレベルの信号が入力されることにより、メイン電源回路をオフ状態にするための第４レベルの信号を出力し、メイン電源回路はオフ状態になる。第３クリア回路は、第６レベルの第２信号および第８レベルの第２フリップフロップの第２出力からの信号に応じて、第２フリップフロップをクリアするためのローレベルの信号を出力する。第２フリップフロップは、クリア入力にローレベルの信号が入力されることにより、クリアされてプロテクト処理を実行しない。従って、メイン電源回路がオフ状態になり、メイン電源被供給回路の動作が安定するまでの間に、第９レベルの第３信号に応じて第２フリップフロップのクロック入力にハイレベルの信号が入力されても、第２フリップフロップが誤ってプロテクト処理を実行することが防止される。

第２フリップフロップがプロテクト処理を実行しているときに、商用交流電源がオフ状態になると、第１クロック回路は、第２レベルの第１信号に応じてクロックであるハイレベルの信号を出力する。第１フリップフロップは、クロック入力にクロックであるハイレベルの信号が入力されることにより、メイン電源回路をオフ状態にするための第４レベルの信号を出力するが、メイン電源回路は既にオフ状態である。第３クリア回路は、第６レベルの第２信号および第７レベルの第２フリップフロップの第２出力からの信号に応じて、第２フリップフロップにハイレベルの信号を出力する。第２フリップフロップは、クリア入力にハイレベルの信号が入力されることにより、クリアされずに、プロテクト処理を継続する。従って、第２フリップフロップが誤ってプロテクト処理を解除することが防止される。

なお、第１レベルがハイレベルかつ第２レベルがローレベルでもよく、第１レベルがローレベルかつ第２レベルがハイレベルでもよい。第３レベルがハイレベルかつ第４レベルがローレベルでもよく、第３レベルがローレベルかつ第４レベルがハイレベルでもよい。第５レベルがハイレベルかつ第６レベルがローレベルでもよく、第５レベルがローレベルかつ第６レベルがハイレベルでもよい。第７レベルがハイレベルかつ第８レベルがローレベルでもよく、第７レベルがローレベルかつ第８レベルがハイレベルでもよい。第９レベルがハイレベルかつ第１０レベルがローレベルでもよく、第９レベルがローレベルかつ第１０レベルがハイレベルでもよい。

本発明の別の好ましい実施形態による電源制御回路は、メイン電源回路をオン状態またはオフ状態に制御する電源制御回路であって、商用交流電源のオン時にハイレベルであり商用交流電源をオフする際にローレベルである第１信号が入力され、ハイレベルの前記第１信号に応じて所定期間、第１フリップフロップ及び第２フリップフロップをクリアするためのローレベルの信号を出力し、ローレベルの前記第１信号に応じてハイレベルの信号を出力する第１クリア回路と、前記第１信号が入力され、ハイレベルの前記第１信号に応じてローレベルの信号を出力し、ローレベルの前記第１信号に応じてクロックであるハイレベルの信号を出力する第１クロック回路と、前記第１クリア回路からの信号がクリア入力に入力され、前記第１クロック回路からの信号がクロック入力に入力され、データ入力に継続的にハイレベルの信号が入力されており、クリア入力にローレベルの信号が入力されることにより、クリアされ、その結果、第１出力から、前記メイン電源回路をオン状態にするためのハイレベルの信号を出力し、クロック入力にクロックであるハイレベルの信号が入力されることにより、第１出力から、前記メイン電源回路をオフ状態にするためのローレベルの信号を出力する前記第１フリップフロップと、前記第１フリップフロップの第１出力からの信号がハイレベルになるとハイレベルになり、前記第１フリップフロップの第１出力からの信号がローレベルになるとローレベルになる第２信号が入力され、ハイレベルの前記第２信号に応じて所定期間、前記第２フリップフロップをクリアするためのローレベルの信号を出力する第２クリア回路と、前記第２クリア回路に並列接続され、前記第２信号、および、前記第２フリップフロップの第２出力から前記第２フリップフロップがプロテクト処理を実行しているときにはハイレベルでありプロテクト処理を実行していないときにはローレベルである信号が入力され、ローレベルの前記第２信号およびローレベルの前記第２フリップフロップの第２出力からの信号に応じて、前記第２フリップフロップをクリアするためのローレベルの信号を出力し、ローレベルの前記第２信号およびハイレベルの前記第２フリップフロップの第２出力からの信号に応じて、ハイレベルの信号を出力する第３クリア回路と、メイン電源被供給回路に異常状態が発生していることが検出されるときにハイレベルであり発生していないことが検出されるときにローレベルである第３信号が入力され、ハイレベルの前記第３信号に応じて前記第２フリップフロップにプロテクト処理を実行させるためのクロックであるハイレベルの信号を出力し、ローレベルの前記第３信号に応じてローレベルの信号を出力する第２クロック回路と、前記第１クリア回路、前記第２クリア回路および前記第３クリア回路からの信号がクリア入力に入力され、前記第２クロック回路からの信号がクロック入力に入力され、データ入力に継続的にハイレベルの信号が入力されており、クリア入力にローレベルの信号が入力されることにより、クリアされてプロテクト処理を実行せず、第２出力からローレベルの信号を出力し、クリア入力にハイレベルの信号が入力されクロック入力にハイレベルの信号が入力されることにより、プロテクト処理を実行し、その結果、第１出力から前記メイン電源回路をオフ状態にするための信号を出力し、第２出力からハイレベルの信号を出力する前記第２フリップフロップとを備える。

本発明によると、マイコンを使用することなく、メイン電源回路のオン状態およびオフ状態を制御し、メイン電源被供給回路に異常状態が発生していることが検出された時にメイン電源回路をオフ状態に制御し、商用交流電源がオフ状態になり、メイン電源回路をオン状態からオフ状態にする際に、プロテクト処理が実行されていなければ誤ってプロテクト処理が実行されず、プロテクト処理が実行されていれば誤ってプロテクト処理が解除されることがない電源制御回路を提供することを提供することができる。

以下、本発明の好ましい実施形態について説明するが、本発明はこれらの実施形態には限定されない。図１は、本発明の好ましい実施形態による電源制御回路１を含むオーディ装置を示す概略回路図である。オーディオ装置は、電源制御回路１と、サブ電源回路１１と、リセットＩＣ１２と、メイン電源回路１３と、アンプ回路等のメイン電源被供給回路１４と、検出回路１５とを備える。

サブ電源回路１１は、外部から商用交流電源が供給され、電源制御回路１およびリセットＩＣ１２等に電源電圧を供給する。図１において、「＋５Ｖ」との記載は、サブ電源回路１１から供給される＋５Ｖ電源電圧の電源ラインを示している。

リセットＩＣ１２は、商用交流電源をオンする指示がユーザ操作によって入力され、商用交流電源がオン状態になり（供給開始され）、サブ電源回路１１から電源電圧が供給されると、ハイレベルのPOFF信号を電源制御回路１に出力する。リセットＩＣ１２は、商用交流電源をオフする指示がユーザ操作によって入力され、商用交流電源をオフする際に、ローレベルのPOFF信号を電源制御回路１に出力する。

メイン電源回路１３は、外部から商用交流電源が供給され、アンプ回路１４等に電源電圧を供給する。メイン電源回路１３は、電源制御回路１（フリップフロップＦＦ１、ＦＦ２）からの信号に応じてオン状態又はオフ状態に制御される。

アンプ回路１４は、メイン電源回路１４から供給される電源電圧によって動作し、外部から入力されるオーディオ信号を増幅し、外部に接続されたスピーカーに出力する。

検出回路１５は、アンプ回路１４に過電流及び／又は過電圧等の異常状態が発生していることを検出する。検出回路１５は、過電流及び／又は過電圧の発生を検出すると、ハイレベルのProtect信号を電源制御回路１に出力し、過電流及び／又は過電圧が発生していないことを検出しているとき、ローレベルのProtect信号を電源制御回路１に出力する。

電源制御回路１は、サブ電源回路１１から電源電圧が供給され、メイン電源回路１のオン状態およびオフ状態を制御する回路である。電源制御回路１は、商用交流電源がオン状態になり、サブ電源回路１１から電源電圧が供給されるようになると、メイン電源回路１３をオン状態に制御し、商用交流電源がオフ状態になる際に、メイン電源回路１３をオフ状態に制御する。また、電源制御回路１は、検出回路１５からハイレベルのProtect信号が供給されると、メイン電源回路１３をオフ状態に制御する。

電源制御回路１は、第１クリア回路２と、第２クリア回路３と、第１クロック回路４と、第２クロック回路５と、第３クリア回路６と、フリップフロップＦＦ１、ＦＦ２とを備える。

第１クリア回路２は、リセットＩＣ１２からPOFF信号が入力されており、ハイレベルのPOFF信号が入力された時から所定期間だけ、フリップフロップＦＦ１及びＦＦ２のクリア入力ＣＬＲにローレベルの信号を供給することにより、フリップフロップＦＦ１及びＦＦ２を初期状態にクリアする。ハイレベルのPOFF信号が入力された時から所定期間経過後またはローレベルのPOFF信号が入力されている時には、フリップフロップＦＦ１及びＦＦ２のクリア入力ＣＬＲにハイレベルの信号を供給するので、フリップフロップＦＦ１及びＦＦ２を初期状態にクリアしない。

第１クリア回路２は、コンデンサＣ１と、ダイオードＤ１、Ｄ２と、npn型トランジスタＱ１と、抵抗Ｒ１とを含む。コンデンサＣ１は一端がリセットＩＣ１２に接続され、他端がダイオードＤ１を介して接地電位に接続され、トランジスタＱ１のベースに接続されている。トランジスタＱ１は、エミッタが接地電位に接続され、コレクタが抵抗Ｒ１を介して＋５Ｖ電源ラインに接続されている。また、トランジスタＱ１のコレクタは、フリップフロップＦＦ１のクリア入力ＣＬＲに接続され、かつ、ダイオードＤ２を介してフリップフロップＦＦ２のクリア入力ＣＬＲに接続されている。

第２クリア回路３は、APOWER信号が入力されており、ハイレベルのAPOWER信号が入力された時から所定期間だけ、フリップフロップＦＦ２のクリア入力ＣＬＲにローレベルの信号を供給することにより、フリップフロップＦＦ２を初期状態にクリアする。フリップフロップＦＦ２を初期状態にクリアしている期間は、フリップフロップＦＦ２はプロテクト処理を実行しない。ハイレベルのAPOWER信号が入力された時から所定期間経過後またはローレベルのAPOWER信号が入力されている時には、フリップフロップＦＦ２のクリア入力ＣＬＲにハイレベルの信号を供給することにより、フリップフロップＦＦ２を初期状態にクリアしない。

APOWER信号は、フリップフロップＦＦ１のＱ（−）出力がハイレベルのときにハイレベルになり、フリップフロップＦＦ１のＱ（−）出力がローレベルのときにローレベルになる信号である。従って、第２クリア回路３は、メイン電源回路１３がオン状態になり、アンプ回路１４に電源電圧が供給された時から所定期間だけ（アンプ回路１４への電源供給が安定し、アンプ回路１４が安定して動作する迄）、フリップフロップＦＦ２のクロック入力ＣＫにハイレベルの信号が入力されても、フリップフロップＦＦ２にプロテクト処理を実行させない。

第２クリア回路３は、コンデンサＣ２と、ダイオードＤ３と、npn型トランジスタＱ２と、抵抗Ｒ２とを含む。コンデンサＣ２の一端にはAPOWER信号が供給され、他端はダイオードＤ３を介して接地電位に接続され、トランジスタＱ２のベースに接続されている。トランジスタＱ２は、エミッタが接地電位に接続され、コレクタが、抵抗Ｒ２を介して＋５Ｖ電源ラインに接続され、かつ、フリップフロップＦＦ２のクリア入力ＣＬＲに接続されている。

第１クロック回路４は、リセットＩＣ１２からPOFF信号が入力されており、ローレベルのPOFF信号が入力されている時、フリップフロップＦＦ１のクロック入力ＣＫにクロックであるハイレベルの信号を出力する。第１クロック回路４は、ハイレベルのPOFF信号が入力されている時、フリップフロップＦＦ１のクロック入力ＣＫにローレベルの信号を出力する。

第１クロック回路４は、ダイオードＤ４と、pnp型トランジスタＱ３と、抵抗Ｒ３と、コンデンサＣ３とを含む。ダイオードＤ４のカソードはリセットＩＣ１２に接続され、アノードはトランジスタＱ３のベースに接続されている。トランジスタＱ３は、エミッタが＋５Ｖ電源ラインに接続され、コレクタが抵抗Ｒ３を介して接地電位に接続され、コンデンサＣ３を介して接地電位に接続され、かつ、フリップフロップＦＦ１のクロック入力ＣＫに接続されている。

第２クロック回路５は、検出回路１５からProtect信号が入力されており、ハイレベルのProtect信号が入力されている時、フリップフロップＦＦ２のクロック入力ＣＫにクロックであるハイレベルの信号を出力する。第２クロック回路５は、ローレベルのProtect信号が入力されている時、フリップフロップＦＦ２のクロック入力ＣＫにローレベルの信号を出力する。

第２クロック回路５は、フォトカプラＰＣと、pnp型トランジスタＱ４と、抵抗Ｒ４、Ｒ５と、コンデンサＣ４とを含む。フォトカプラＰＣのフォトダイオードのアノードは検出回路１５に接続され、カソードは接地電位に接続されている。フォトカプラＰＣのフォトトランジスタは、エミッタが接地電位に接続され、コレクタがトランジスタＱ４のベースに接続されている。トランジスタＱ４は、エミッタが＋５Ｖ電源ラインに接続され、コレクタが抵抗Ｒ４を介して接地電位に接続され、抵抗Ｒ５を介してフリップフロップＦＦ２のクロック入力ＣＫに接続されている。抵抗Ｒ５とフリップフロップＦＦ２のクロック入力ＣＫとの接続点はコンデンサＣ４を介して接地電位に接続されている。

第３クリア回路６は、APOWER信号およびフリップフロップＦＦ２のＱ出力からの信号が入力されている。ローレベルのAPOWER信号が入力され、かつ、フリップフロップＦＦ２のＱ出力からローレベルの信号が入力されている（つまり、フリップフロップＦＦ２がプロテクト処理を実行していない状態で、商用交流電源がオフ状態にされる）時、第３クリア回路６は、フリップフロップＦＦ２のクリア入力ＣＬＲにローレベルの信号を供給することにより、フリップフロップＦＦ２をクリアさせ、誤ってプロテクト処理を実行しないようにさせる。ローレベルのAPOWER信号が入力され、かつ、フリップフロップＦＦ２のＱ出力からハイレベルの信号が入力されている（つまり、フリップフロップＦＦ２がプロテクト処理を実行している状態で、商用交流電源がオフ状態にされる）時、第３クリア回路６は、フリップフロップＦＦ２のクリア入力ＣＬＲにハイレベルの信号を供給することにより、フリップフロップＦＦ２をクリアさせず、プロテクト処理の状態を維持させる。ハイレベルのAPOWER信号が入力されている（つまり、商用交流電源がオン状態である）時、第３クリア回路６は、フリップフロップＦＦ２のクリア入力ＣＬＲにハイレベルの信号を供給することにより、フリップフロップＦＦ２をクリアさせない。

第３クリア回路６は、第２クリア回路３に並列接続されている。第３クリア回路６は、npn型トランジスタＱ５〜Ｑ７と、抵抗Ｒ６とを含む。トランジスタＱ５は、ベースにAPOWER信号が供給され、エミッタが接地電位に接続され、コレクタが抵抗Ｒ６を介して＋５Ｖ電源ラインに接続され、かつ、トランジスタＱ６のべース及びＱ７のコレクタに接続されている。トランジスタＱ６は、エミッタが接地電位に接続され、コレクタが抵抗Ｒ２を介して＋５Ｖ電源ラインに接続され、かつ、フリップフロップＦＦ２のクリア入力ＣＬＲに接続されている。トランジスタＱ７は、エミッタが接地電位に接続され、ベースがフリップフロップＦＦ２のＱ出力に接続されている。

フリップフロップＦＦ１は、第１クリア回路２および第１クロック回路４からの信号に応じて、メイン電源回路１３をオン状態又はオフ状態に制御する。フリップフロップＦＦ１は、クリア入力ＣＬＲに第１クリア回路２からの信号が入力され、クロック入力ＣＫに第１クロック回路４からの信号が入力され、データ入力ＤおよびＰＲ入力に＋５Ｖ電源電圧（ハイレベルの信号）が継続的に入力されている。フリップフロップＦＦ１は、クリア入力ＣＬＲにローレベルの信号が入力されると、初期状態にクリアされ、Ｑ出力からローレベルの信号を出力し、Ｑ（−）出力からメイン電源回路１３をオン状態にするためのハイレベルの信号を出力する。フリップフロップＦＦ１は、クロック入力ＣＫにクロックであるハイレベルの信号が入力されると、Ｑ出力からハイレベルの信号を出力し、Ｑ（−）出力からメイン電源回路１３をオフ状態にするためのローレベルの信号を出力する。

フリップフロップＦＦ１は、クリア入力ＣＬＲが抵抗Ｒ１とトランジスタＱ１のコレクタとの接続点に接続され、クロック入力ＣＫが抵抗Ｒ３とトランジスタＱ３のコレクタとの接続点に接続され、Ｑ（−）出力が抵抗Ｒ７を介して＋５Ｖ電源ラインに接続され、トランジスタＱ８のベースに接続されている。

フリップフロップＦＦ２は、第２クロック回路５からの信号に応じて、プロテクト処理を実行し、メイン電源回路１３をオフ状態に制御する。フリップフロップＦＦ２は、クリア入力ＣＬＲに第１クリア回路２、第２クリア回路３および第３クリア回路６からの信号が入力され、クロック入力ＣＫに第２クロック回路５からの信号が入力され、データ入力ＤおよびＰＲ入力に＋５Ｖ電源電圧（ハイレベルの信号）が継続的に入力されている。フリップフロップＦＦ２は、クリア入力ＣＬＲにローレベルの信号が入力されると、初期状態にクリアされ、プロテクト処理を実行せず、Ｑ出力からローレベルの信号を出力し、Ｑ（−）出力からハイレベルの信号を出力する。フリップフロップＦＦ２は、クリア入力ＣＬＲにハイレベルの信号が入力され、クロック入力ＣＫにクロックであるハイレベルの信号が入力されると、プロテクト処理を実行し、Ｑ出力からハイレベルの信号を出力し、Ｑ（−）出力からローレベルの信号を出力する。

フリップフロップＦＦ２は、クリア入力ＣＬＲがトランジスタＱ１、Ｑ２、Ｑ６の各コレクタに接続され、クロック入力ＣＫが抵抗Ｒ５とコンデンサＣ４との接続点に接続され、データ入力Ｄ及びＰＲ入力が＋５Ｖ電源ラインに接続され、Ｑ（−）出力が抵抗Ｒ８を介して＋５Ｖ電源ラインに接続され、かつ、ダイオードＤ５を介してトランジスタＱ８のベースに接続され、Ｑ出力が抵抗Ｒ９を介して接地電位に接続され、かつ、トランジスタＱ７のベースに接続されている。

以下、電源制御回路１の動作を説明する。
［商用交流電源がオフ状態からオン状態に移行する際の動作］
商用交流電源がオフ状態の時には、電源制御回路１には＋５Ｖ電源電圧が供給されないので、電源供給回路１は動作しない。商用交流電源がオン状態になると、サブ電源回路１１が＋５Ｖ電源電圧を供給するようになり、電源制御回路１は動作を開始する。リセットＩＣ１２はサブ電源回路１１からの電源電圧を受けてハイレベルのPOFF信号を第１クリア回路２及び第１クロック回路４に供給する。

第１クリア回路２において、ハイレベルのPOFF信号によって瞬間的にコンデンサＣ１が充電される。コンデンサＣ１の充電電圧は、トランジスタＱ１のベースからエミッタへと電流が流れることにより徐々に放電され、この電流が流れている期間だけトランジスタＱ１はオン状態になっている。つまり、コンデンサＣ１が放電しきると、トランジスタＱ１はオフ状態になる。トランジスタＱ１がオン状態であるとき、フリップフロップＦＦ１のクリア入力は接地電位に接続され、ローレベルの信号が入力されることにより、フリップフロップＦＦ１はクリアされ、Ｑ（−）出力からハイレベルの信号を出力する。また、トランジスタＱ１がオン状態であるとき、フリップフロップＦＦ２のクリア入力は接地電位に接続され、ローレベルの信号が入力されることにより、フリップフロップＦＦ２はクリアされ、Ｑ出力からローレベルの信号を出力し、Ｑ（−）出力からハイレベルの信号を出力する。トランジスタＱ８はオン状態になり、図示しないリレースイッチがオンされ、メイン電源回路１３がオン状態になる。なお、トランジスタＱ１がオフ状態になった後でも、フリップフロップＦＦ１、ＦＦ２は、クロック入力ＣＫにハイレベルの信号が入力されるまではこの状態を維持する。

第１クロック回路４において、ハイレベルのPOFF信号に応じてトランジスタＱ３はオフ状態になっている。従って、フリップフロップＦＦ１のクロック入力ＣＫは接地電位に接続された状態であり、ローレベルの信号が入力されている。

フリップフロップＦＦ１のＱ（−）出力がハイレベルになってから（例えば図示しないＣＲ時定数回路等の機能により）所定時間遅れてAPOWER信号がハイレベルになる。第２クリア回路３において、ハイレベルのAPOWER信号によって瞬間的にコンデンサＣ２が充電される。コンデンサＣ２の充電電圧は、トランジスタＱ２のベースからエミッタへと電流が流れることにより徐々に放電され、この電流が流れている期間だけトランジスタＱ２はオン状態になっている。つまり、コンデンサＣ２が放電しきると、トランジスタＱ２はオフ状態になる。トランジスタＱ２がオン状態であるとき、フリップフロップＦＦ２のクリア入力は接地電位に接続され、ローレベルの信号が入力されることにより、フリップフロップＦＦ２はクリアされ、Ｑ出力からローレベルの信号を出力し、Ｑ（−）出力からハイレベルの信号を出力する状態を維持する。トランジスタＱ２がオン状態である期間は、アンプ回路１４に供給される電源電圧が安定し、アンプ回路１４が安定して動作できるようになる迄に対応している。従って、第２クリア回路３がハイレベルのAPOWER信号に応じてフリップフロップＦＦ２を所定期間クリアさせることにより、アンプ回路１４が安定して動作する迄は、ハイレベルのProtect信号に応じてフリップフロップＦＦ２のクロック入力ＣＫにクロックであるハイレベルの信号が入力されても、フリップフロップＦＦ２にプロテクト処理を実行させないようにすることができる。

第３クリア回路６においては、ハイレベルのAPOWER信号に応じてトランジスタＱ５がオン状態になり、フリップフロップＦＦ２のＱ出力からのハイレベルの信号によりトランジスタＱ７がオン状態になる。従って、トランジスタＱ６はオフ状態になるので、第３クリア回路６はフリップフロップＦＦ２の動作には影響を与えない。

［商用交流電源がオン状態であり、プロテクト処理を実行する場合の動作］
検出回路１５は、アンプ回路１４に過電流および／または過電圧が発生したことを検出すると、ハイレベルのProtect信号を第２クロック回路５に供給する。第２クロック回路５において、ハイレベルのProtect信号に応じてフォトカプラＰＣがオン状態になり、トランジスタＱ４がオン状態になる。従って、フリップフロップＦＦ２のクロック入力ＣＫは＋５Ｖ電源ラインに接続された状態になり、クロックであるハイレベルの信号が入力され（この時、クリア入力にはハイレベルの信号が入力されている）、プロテクト処理を実行し、Ｑ出力、Ｑ（−）出力を反転させる。つまり、フリップフロップＦＦ２は、Ｑ出力からハイレベルの信号を出力し、Ｑ（−）出力からローレベルの信号を出力する。すなわち、Ｑ（−）出力からのローレベルの信号により、トランジスタＱ８がオフ状態になり、図示しないリレースイッチがオフされ、メイン電源回路１３がオフ状態にされ、アンプ回路１４に電源電圧が供給されなくなる。

なお、メイン電源回路１３がオフ状態になった後も、フリップフロップＦＦ１のＱ（−）出力はハイレベルであるので、APOWER信号もハイレベルを維持する。また、トランジスタＱ２はオフ状態を維持している。フリップフロップＦＦ２のＱ出力は、上記の通りハイレベルである。これにより、トランジスタＱ５、Ｑ７はオン状態であるので、トランジスタＱ６はオフ状態である。従って、フリップフロップＦＦ２のクリア入力ＣＬＲはハイレベルを継続し、フリップフロップＦＦ２はクリアされず、プロテクト処理を継続することができる。

［プロテクト処理を実行していない時に、商用交流電源がオン状態からオフ状態になる場合の動作］
ユーザ操作によって商用交流電源をオフ状態にする指示が入力され、商用交流電源がオフ状態にされるとき、リセットＩＣ１２はローレベルのPOFF信号を第１クリア回路２及び第１クロック回路４に供給する。第１クリア回路２において、ローレベルのPOFF信号に応じてトランジスタＱ１はオフ状態になっている。従って、フリップフロップＦＦ１のクリア入力ＣＬＲにはハイレベルの信号が入力されている。

第１クロック回路４において、ローレベルのPOFF信号に応じてトランジスタＱ３がオン状態になる。フリップフロップＦＦ１のクロック入力ＣＫは＋５Ｖ電源ラインに接続された状態になり、クロックであるハイレベルの信号が入力され、Ｑ出力およびＱ（−）出力を反転させる。つまり、フリップフロップＦＦ１は、Ｑ（−）出力からローレベルの信号を出力する。従って、トランジスタＱ８がオフ状態になり、図示しないリレースイッチがオフされ、メイン電源回路１３がオフ状態にされる。フリップフロップＦＦ１のＱ（−）出力がローレベルに反転してから所定期間経過後にAPOWER信号がローレベルになる。

第２クリア回路３において、ローレベルのAPOWER信号に応じて、トランジスタＱ２はオフ状態になっている。第３クリア回路６において、ローレベルのAPOWER信号に応じてトランジスタＱ５がオフ状態になっており、フリップフロップ回路ＦＦ２のＱ出力がローレベルであるのでトランジスタＱ７がオフ状態になっており、トランジスタＱ６はオン状態である。その結果、フリップフロップＦＦ２のクリア入力ＣＬＲは接地電位に接続された状態になり、ローレベルの信号が入力されるので、クリアされた状態が継続する。これにより、メイン電源回路１３のオフ時にアンプ回路１４の動作が不安定になり、検出回路１５が誤ってハイレベルのProtect信号を第２クロック回路５に供給し、フリップフロップＦＦ２のクロック入力ＣＫに誤ってハイレベルの信号が供給されても、フリップフロップＦＦ２が継続的にクリアされていることにより、誤ってプロテクト処理が実行されることがない。このように、プロテクト処理を実行していないときにメイン電源回路１４をオフする際に、プロテクト処理を実行しないようフリップフロップＦＦ２を継続的にクリアさせることは本発明の特徴の１つである。最後に、サブ電源回路１１がオフ状態になり、電源電圧を電源制御回路１に供給しなくなり、完全に電源オフ状態になる。

［プロテクト処理を実行している時に、商用交流電源がオン状態からオフ状態に移行する場合の動作］
商用交流電源がオフ状態になると、リセットＩＣ１２はローレベルのPOFF信号を第１クリア回路２及び第１クロック回路４に供給する。第１クリア回路２において、ローレベルのPOFF信号に応じてトランジスタＱ１はオフ状態になっている。フリップフロップＦＦ１のクリア入力ＣＬＲにはハイレベルの信号が入力されている。

第１クロック回路４において、ローレベルのPOFF信号に応じてトランジスタＱ３がオン状態になる。フリップフロップＦＦ１のクロック入力ＣＫは＋５Ｖ電源ラインに接続された状態になり、クロックであるハイレベルの信号が入力され、Ｑ出力およびＱ（−）出力を反転させる。つまり、フリップフロップＦＦ１は、Ｑ（−）出力からローレベルの信号を出力する。なお、プロテクト処理が実行されているので、トランジスタＱ８は既にオフ状態になっており、メイン電源回路１３はオフ状態になっている。フリップフロップＦＦ１のＱ（−）出力がローレベルに反転してから所定期間経過後にAPOWER信号がローレベルになる。

第２クリア回路３において、ローレベルのAPOWER信号に応じて、トランジスタＱ２はオフ状態になっている。第３クリア回路６において、ローレベルのAPOWER信号に応じてトランジスタＱ５がオフ状態になっており、フリップフロップ回路ＦＦ２のＱ出力がハイレベルであるのでトランジスタＱ７がオン状態になっており、トランジスタＱ６はオフ状態である。その結果、フリップフロップＦＦ２のクリア入力ＣＬＲは＋５Ｖ電源ラインに接続された状態であり、ハイレベルの信号が入力されているので、クリアされない。これにより、フリップフロップＦＦ２がプロテクト処理を解除しないようにすることができる。このように、プロテクト処理を実行しているときにメイン電源回路１４をオフする際に、プロテクト処理を解除しないようフリップフロップＦＦ２をクリアさせないことが本発明の特徴の１つである。最後に、サブ電源回路１１がオフ状態にされ、電源電圧を電源制御回路１に供給しなくなり、完全に電源オフ状態になる。

以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。例えば、POFF信号のハイレベルとローレベルとが逆でもよく、この場合、トランジスタＱ１をpnp型トランジスタ、トランジスタＱ３をnpn型トランジスタとすればよい。また、トランジスタＱ８のベースをフリップフロップＦＦ１のＱ出力に接続してもよく、この場合、トランジスタＱ８をpnp型トランジスタとすればよい。また、APOWER信号のハイレベルとローレベルとを逆にしてもよく、この場合、トランジスタＱ２、Ｑ５をpnp型トランジスタとすればよい。トランジスタＱ７のベースをフリップフロップＦＦ２のＱ（−）出力に接続し、トランジスタＱ８のベースをフリップフロップＦＦ２のＱ出力に接続してもよく、この場合、トランジスタＱ７をpnp型トランジスタとすればよい。また、Protect信号のハイレベルとローレベルとを逆にしてもよく、この場合、トランジスタＱ４をnpn型トランジスタとすればよい。以上のように、各信号のレベルや各トランジスタの極性は本発明の動作を実行できる範囲において適宜変更して採用することができる。従って、特許請求の範囲の記載において信号のレベルが図１のものに限定されるものではない。また、メイン電源被供給回路はアンプ回路に限定されない。異常状態は過電圧／過電流に限定されず、温度が所定温度以上の高温であることでもよい。

本発明は、アンプ等のオーディオ機器に好適に採用され得る。

本発明の好ましい実施形態による電源制御回路１を含むオーディオ装置を示す回路図である。

１電源制御回路
２第１クリア回路
３第２クリア回路
４第１クロック回路
５第２クロック回路
６第３クリア回路
１１サブ電源回路
１２リセットＩＣ
１３メイン電源回路
１４アンプ回路
１５検出回路

Claims

メイン電源回路をオン状態またはオフ状態に制御する電源制御回路であって、
商用交流電源のオン時に第１レベルであり商用交流電源をオフする際に第２レベルである第１信号が入力され、第１レベルの前記第１信号に応じて所定期間、第１フリップフロップ及び第２フリップフロップをクリアするためのローレベルの信号を出力し、第２レベルの前記第１信号に応じてハイレベルの信号を出力する第１クリア回路と、
前記第１信号が入力され、第１レベルの前記第１信号に応じてローレベルの信号を出力し、第２レベルの前記第１信号に応じてクロックであるハイレベルの信号を出力する第１クロック回路と、
前記第１クリア回路からの信号がクリア入力に入力され、前記第１クロック回路からの信号がクロック入力に入力され、データ入力に継続的にハイレベルの信号が入力されており、クリア入力にローレベルの信号が入力されることにより、クリアされ、その結果、第１出力から、前記メイン電源回路をオン状態にするための第３レベルの信号を出力し、クロック入力にクロックであるハイレベルの信号が入力されることにより、第１出力から、前記メイン電源回路をオフ状態にするための第４レベルの信号を出力する前記第１フリップフロップと、
前記第１フリップフロップの第１出力からの信号が第３レベルになると第５レベルになり、前記第１フリップフロップの第１出力からの信号が第４レベルになると第６レベルになる第２信号が入力され、第５レベルの前記第２信号に応じて所定期間、前記第２フリップフロップをクリアするためのローレベルの信号を出力する第２クリア回路と、
前記第２クリア回路に並列接続され、前記第２信号、および、前記第２フリップフロップの第２出力から前記第２フリップフロップがプロテクト処理を実行しているときには第７レベルでありプロテクト処理を実行していないときには第８レベルである信号が入力され、第６レベルの前記第２信号および第８レベルの前記第２フリップフロップの第２出力からの信号に応じて、前記第２フリップフロップをクリアするためのローレベルの信号を出力し、第６レベルの前記第２信号および第７レベルの前記第２フリップフロップの第２出力からの信号に応じて、ハイレベルの信号を出力する第３クリア回路と、
メイン電源被供給回路に異常状態が発生していることが検出されるときに第９レベルであり発生していないことが検出されるときに第１０レベルである第３信号が入力され、第９レベルの前記第３信号に応じて前記第２フリップフロップにプロテクト処理を実行させるためのクロックであるハイレベルの信号を出力し、第１０レベルの前記第３信号に応じてローレベルの信号を出力する第２クロック回路と、
前記第１クリア回路、前記第２クリア回路および前記第３クリア回路からの信号がクリア入力に入力され、前記第２クロック回路からの信号がクロック入力に入力され、データ入力に継続的にハイレベルの信号が入力されており、クリア入力にローレベルの信号が入力されることにより、クリアされてプロテクト処理を実行せず、第２出力から第８レベルの信号を出力し、クリア入力にハイレベルの信号が入力されクロック入力にハイレベルの信号が入力されることにより、プロテクト処理を実行し、その結果、第１出力から前記メイン電源回路をオフ状態にするための信号を出力し、第２出力から第７レベルの信号を出力する前記第２フリップフロップとを備える、電源制御回路。
メイン電源回路をオン状態またはオフ状態に制御する電源制御回路であって、
商用交流電源のオン時にハイレベルであり商用交流電源をオフする際にローレベルである第１信号が入力され、ハイレベルの前記第１信号に応じて所定期間、第１フリップフロップ及び第２フリップフロップをクリアするためのローレベルの信号を出力し、ローレベルの前記第１信号に応じてハイレベルの信号を出力する第１クリア回路と、
前記第１信号が入力され、ハイレベルの前記第１信号に応じてローレベルの信号を出力し、ローレベルの前記第１信号に応じてクロックであるハイレベルの信号を出力する第１クロック回路と、
前記第１クリア回路からの信号がクリア入力に入力され、前記第１クロック回路からの信号がクロック入力に入力され、データ入力に継続的にハイレベルの信号が入力されており、クリア入力にローレベルの信号が入力されることにより、クリアされ、その結果、第１出力から、前記メイン電源回路をオン状態にするためのハイレベルの信号を出力し、クロック入力にクロックであるハイレベルの信号が入力されることにより、第１出力から、前記メイン電源回路をオフ状態にするためのローレベルの信号を出力する前記第１フリップフロップと、
前記第１フリップフロップの第１出力からの信号がハイレベルになるとハイレベルになり、前記第１フリップフロップの第１出力からの信号がローレベルになるとローレベルになる第２信号が入力され、ハイレベルの前記第２信号に応じて所定期間、前記第２フリップフロップをクリアするためのローレベルの信号を出力する第２クリア回路と、
前記第２クリア回路に並列接続され、前記第２信号、および、前記第２フリップフロップの第２出力から前記第２フリップフロップがプロテクト処理を実行しているときにはハイレベルでありプロテクト処理を実行していないときにはローレベルである信号が入力され、ローレベルの前記第２信号およびローレベルの前記第２フリップフロップの第２出力からの信号に応じて、前記第２フリップフロップをクリアするためのローレベルの信号を出力し、ローレベルの前記第２信号およびハイレベルの前記第２フリップフロップの第２出力からの信号に応じて、ハイレベルの信号を出力する第３クリア回路と、
メイン電源被供給回路に異常状態が発生していることが検出されるときにハイレベルであり発生していないことが検出されるときにローレベルである第３信号が入力され、ハイレベルの前記第３信号に応じて前記第２フリップフロップにプロテクト処理を実行させるためのクロックであるハイレベルの信号を出力し、ローレベルの前記第３信号に応じてローレベルの信号を出力する第２クロック回路と、
前記第１クリア回路、前記第２クリア回路および前記第３クリア回路からの信号がクリア入力に入力され、前記第２クロック回路からの信号がクロック入力に入力され、データ入力に継続的にハイレベルの信号が入力されており、クリア入力にローレベルの信号が入力されることにより、クリアされてプロテクト処理を実行せず、第２出力からローレベルの信号を出力し、クリア入力にハイレベルの信号が入力されクロック入力にハイレベルの信号が入力されることにより、プロテクト処理を実行し、その結果、第１出力から前記メイン電源回路をオフ状態にするための信号を出力し、第２出力からハイレベルの信号を出力する前記第２フリップフロップとを備える、電源制御回路。