JP5067786B2 - 電力用半導体装置 - Google Patents

Description

本発明は、大電流や高電圧を制御するための電力用半導体装置に関する。

自動車や家電製品等において、大電流や高電圧を制御するための電力用半導体装置として、パワーデバイス（パワーＩＣやパワー半導体とも呼ばれる）が利用されている。半導体装置は、負荷の短絡等の故障により、出力トランジスタに異常に大きな電流（過電流）が流れて破壊する恐れがあるため、このような過電流から出力トランジスタを保護する機能を備えている。

図１に示されるように、特許文献１（特許文献２の背景技術）には、従来の電力用半導体装置として、従来の電力用半導体装置１０１が記載されている。従来の電力用半導体装置１０１は、電源端子Ｖｃｃと、接地端子ＧＮＤと、入力端子ＩＮと、出力端子ＯＵＴとを具備している。接地端子ＧＮＤは接地されている。電源端子Ｖｃｃには、バッテリー１１１の正電極側が接続され、バッテリー１１１の負電極側は接地されている。出力端子ＯＵＴには、負荷１１２の一端が接続され、負荷１１２の他端は接地されている。

従来の電力用半導体装置１０１は、負荷１１２よりもバッテリー１１１側に接続されるため、ハイサイドスイッチとして動作する。従来の電力用半導体装置１０１は、制御回路１０２と、スイッチＭ１００とを具備している。スイッチＭ１００は、負荷１１２に流れる電流を制御するスイッチであり、このスイッチとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が使用される。以下、スイッチＭ１００を出力ＭＯＳトランジスタＭ１００と称する。出力ＭＯＳトランジスタＭ１００は、Ｎチャネル型ＭＯＳトランジスタであり、そのドレインが電源端子に接続され、そのソースが出力端子ＯＵＴに接続されている。

制御回路１０２は、チャージポンプ回路１０３を具備している。チャージポンプ回路１０３は、その入力が入力端子ＩＮに接続され、その出力が出力ＭＯＳトランジスタＭ１００のゲートＧ１０１に接続されている。また、チャージポンプ回路１０３は、電源端子Ｖｃｃに接続され、バッテリー１１１から電源電圧が供給される。チャージポンプ回路１０３は、入力端子ＩＮに供給される制御信号に応じて、負荷制御用ゲート電圧を出力ＭＯＳトランジスタＭ１００のゲートＧ１０１に出力し、出力ＭＯＳトランジスタＭ１００は、負荷制御用ゲート電圧に応じて、負荷１１２に流れる電流を制御する。

例えば、制御信号がインアクティブ状態のとき、チャージポンプ回路１０３は、出力ＭＯＳトランジスタＭ１００をオフするための負荷制御用ゲート電圧として、その負荷制御用ゲート電圧のレベルをインアクティブ状態（ロウレベル）にする。出力ＭＯＳトランジスタＭ１００は、負荷制御用ゲート電圧（ロウレベル）に応じてオフする。一方、制御信号がアクティブ状態のとき、チャージポンプ回路１０３は、出力ＭＯＳトランジスタＭ１００をオンするための負荷制御用ゲート電圧として、その負荷制御用ゲート電圧のレベルをアクティブ状態（ハイレベル）にする。即ち、チャージポンプ回路１０３は、制御信号（アクティブ状態）に応じて、バッテリー１１１から供給される電源電圧を昇圧し、昇圧した電圧を負荷制御用ゲート電圧（ハイレベル）として出力ＭＯＳトランジスタＭ１００のゲートＧ１０１に出力する。出力ＭＯＳトランジスタＭ１００は、負荷制御用ゲート電圧（ハイレベル）に応じてオンする。

上記の負荷１１２の短絡とは、絶縁皮膜の剥離やコネクタの緩み等によって、出力端子ＯＵＴが負荷１１２を介さずに接地端子ＧＮＤに接続されてしまうことである。負荷１１２が短絡すると、電源端子Ｖｃｃに供給される電圧は、接地電圧である０Ｖ付近まで低下してしまう。これは、バッテリー１１１と半導体装置１０１間の配線が長い場合（図５Ａ参照）、出力ＭＯＳトランジスタＭ１００のオン抵抗（数ｍ〜数十ｍΩ）よりも、この配線のインピーダンスが非常に高くなってしまい、負荷１１２の短絡時、配線によってバッテリー１１１の電圧がほとんど消費されてしまうためである。また、負荷１１２によって電流が消費されなくなるため、出力ＭＯＳトランジスタＭ１００の出力電流Ｉｏｕｔは異常に大きな電流となる。出力電流Ｉｏｕｔの値が基準電流値を超えるような過電流である場合、出力ＭＯＳトランジスタＭ１００は発熱する。このまま過電流の状態が続くと、出力ＭＯＳトランジスタＭ１００は熱により破壊されてしまうため、できるだけ早く出力ＭＯＳトランジスタＭ１００をオフしなければならない。

そこで、制御回路１０２は、更に、過電流保護回路１０４を具備している。過電流保護回路１０４は、出力ＭＯＳトランジスタＭ１００を過電流から保護する。バッテリー１１１から電源端子Ｖｃｃに供給される電源電圧は、過電流保護回路１０４の動作電圧よりも高い。

過電流保護回路１０４は、出力ＭＯＳトランジスタＭ１００の出力電流Ｉｏｕｔを監視する。例えば、出力電流Ｉｏｕｔの値が基準電流値を超えた場合、過電流保護回路１０４は、出力電流Ｉｏｕｔが過電流であることを検出する。この場合、過電流保護回路１０４は、出力停止制御信号をチャージポンプ回路１０３に出力し、出力ＭＯＳトランジスタＭ１００のゲートＧ１０１と接地端子ＧＮＤとを接続する。このとき、チャージポンプ回路１０３は、出力停止制御信号に応じて、負荷制御用ゲート電圧の出力を停止する。同時に、過電流保護回路１０４は、出力ＭＯＳトランジスタＭ０のゲートＧ１０１に蓄積された電荷を接地端子ＧＮＤに放電し、出力ＭＯＳトランジスタＭ１００をオフにして、出力ＭＯＳトランジスタＭ１００が過電流により破壊されるのを防止する。

過電流保護回路１０４は、監視回路１０５と、過電流保護用ＭＯＳトランジスタＭ１０１とを具備している。過電流保護用ＭＯＳトランジスタＭ１０１は、Ｎチャネル型ＭＯＳトランジスタであり、そのドレインが出力ＭＯＳトランジスタＭ１００のゲートＧ１０１に接続され、そのソースが接地端子ＧＮＤに接続されている。監視回路１０５は、電源端子Ｖｃｃに接続され、接地端子ＧＮＤに接続されている。また、監視回路１０５は、その出力が過電流保護用ＭＯＳトランジスタＭ１０１のゲートに接続されている。

監視回路１０５は、出力ＭＯＳトランジスタＭ１００の出力電流Ｉｏｕｔを監視し、監視制御用ゲート電圧を過電流保護用ＭＯＳトランジスタＭ１０１のゲートに出力することにより、出力ＭＯＳトランジスタＭ１００が過電流により破壊されるのを防止する。

例えば、出力電流Ｉｏｕｔの値が基準電流値を超えない場合、監視回路１０５は、過電流保護用ＭＯＳトランジスタＭ１０１をオフするための監視制御用ゲート電圧として、その監視制御用ゲート電圧のレベルをインアクティブ状態（ロウレベル）にし、過電流保護用ＭＯＳトランジスタＭ１０１は、監視制御用ゲート電圧（ロウレベル）に応じてオフする。一方、出力電流Ｉｏｕｔの値が基準電流値を超えた場合、監視回路１０５は、出力電流Ｉｏｕｔが過電流であることを検出し、過電流保護用ＭＯＳトランジスタＭ１０１をオンするための監視制御用ゲート電圧として、その監視制御用ゲート電圧のレベルをアクティブ状態（ハイレベル）にする。過電流保護用ＭＯＳトランジスタＭ１０１は、監視制御用ゲート電圧（ハイレベル）に応じてオンし、出力ＭＯＳトランジスタＭ１００のゲートＧ１０１に蓄積された電荷を接地端子ＧＮＤに放電し、出力ＭＯＳトランジスタＭ１００をオフにして、出力ＭＯＳトランジスタＭ１００が過電流により破壊されるのを防止する。

図２に示されるように、特許文献１（特許文献２の背景技術）には、従来の電力用半導体装置１０１の応用例として、電力用半導体装置１０１’が記載されている。この場合、従来の電力用半導体装置１０１’は、制御回路１０２、出力ＭＯＳトランジスタＭ１００を具備し、制御回路１０２は、チャージポンプ回路１０３、過電流保護回路１０４を具備し、過電流保護回路１０４は、監視回路１０５、過電流保護用ＭＯＳトランジスタＭ１０１を具備している。ここで、従来の電力用半導体装置１０１’では、電力用半導体装置１０１に対して、過電流保護用ＭＯＳトランジスタＭ１０１の接続が異なる。過電流保護用ＭＯＳトランジスタＭ１０１は、そのドレインが出力ＭＯＳトランジスタＭ１００のゲートＧ１０１に接続され、そのソースが出力端子ＯＵＴに接続されている。監視回路１０５は、その出力が過電流保護用ＭＯＳトランジスタＭ１０１のゲートに接続されている。負荷１１２の短絡時には、出力端子ＯＵＴは接地されるため、従来の電力用半導体装置１０１’は、従来の電力用半導体装置１０１と同様の動作となる。

図３に示されるように、特許文献２には、従来の電力用半導体装置１０１”が記載されている。この場合、従来の電力用半導体装置１０１”は、制御回路１０２、出力ＭＯＳトランジスタＭ１００を具備し、制御回路１０２は、チャージポンプ回路１０３、過電流保護回路１０４を具備し、過電流保護回路１０４は、監視回路１０５、１０６、過電流保護用ＭＯＳトランジスタＭ１０１を具備している。即ち、過電流保護回路１０４は、更に、監視回路１０６を具備している。監視回路１０６は、電源端子Ｖｃｃに接続され、接地端子ＧＮＤに接続されている。また、監視回路１０６は、その出力が過電流保護用ＭＯＳトランジスタＭ１０１のバックゲートに接続されている。

監視回路１０６は、出力ＭＯＳトランジスタＭ１００の出力電流Ｉｏｕｔを監視し、監視制御用ゲート電圧を過電流保護用ＭＯＳトランジスタＭ１０１のバックゲートに出力することにより、出力ＭＯＳトランジスタＭ１００が過電流により破壊されるのを防止する。

例えば、出力電流Ｉｏｕｔの値が基準電流値を超えない場合、監視回路１０６は、過電流保護用ＭＯＳトランジスタＭ１０１をオフするための監視制御用バックゲート電圧として、その監視制御用バックゲート電圧のレベルをインアクティブ状態（ロウレベル）にし、過電流保護用ＭＯＳトランジスタＭ１０１は、監視制御用バックゲート電圧（ロウレベル）に応じてオフする。一方、出力電流Ｉｏｕｔの値が基準電流値を超えた場合、監視回路１０６は、出力電流Ｉｏｕｔが過電流であることを検出し、過電流保護用ＭＯＳトランジスタＭ１０１をオンするための監視制御用バックゲート電圧として、その監視制御用バックゲート電圧のレベルをアクティブ状態（ハイレベル）にする。過電流保護用ＭＯＳトランジスタＭ１０１は、監視制御用バックゲート電圧（ハイレベル）に応じてオンし、出力ＭＯＳトランジスタＭ１００のゲートＧ１０１に蓄積された電荷を接地端子ＧＮＤに放電し、出力ＭＯＳトランジスタＭ１００をオフにして、出力ＭＯＳトランジスタＭ１００が過電流により破壊されるのを防止する。

監視回路１０６は、監視回路１０５と異なる点として、監視回路１０５よりも低い電圧で動作する。監視回路１０６は、例えば図４Ａに示されるように、電源端子Ｖｃｃと接地端子ＧＮＤの間に直列に接続された抵抗素子Ｒ１、過電流保護用ＭＯＳトランジスタＭ１０２を備えている。抵抗素子Ｒ１は、その一端が電源端子Ｖｃｃに接続されている。過電流保護用ＭＯＳトランジスタＭ１０２は、Ｎチャネル型ＭＯＳトランジスタであり、そのドレインが抵抗素子Ｒ１の他端に接続され、そのゲートが電源端子Ｖｃｃに接続され、そのソースが接地端子ＧＮＤに接続されている。抵抗素子Ｒ１と過電流保護用ＭＯＳトランジスタＭ１０２との間の直列接続点であるノードＮ１０１には、過電流保護用ＭＯＳトランジスタＭ１０１のバックゲートが接続されている。

このように接続することにより、過電流保護用ＭＯＳトランジスタＭ１０１に寄生トランジスタＴｒ１０１が寄生する。例えば図４Ｂに示されるように、半導体基板の表面部にＰ型ウェル領域１２０が形成される。Ｐ型ウェル領域１２０上には、過電流保護用ＭＯＳトランジスタＭ１０１のゲートとして、ゲート電極１２１が形成される。ゲート電極１２１の両側のＰ型ウェル領域１２０の表面部には、それぞれ、過電流保護用ＭＯＳトランジスタＭ１０１のドレイン、ソースとして、Ｎ＋型のドレイン領域１２２、ソース領域１２３が形成される。ソース領域１２３から離れたＰ型ウェル領域１２０の表面部には、Ｐ＋型のバックゲート領域１２４が形成される。バックゲート領域１２４は、上述のノードＮ１０１に接続される。したがって、ソース領域１２３（Ｎ＋）とバックゲート領域１２４（Ｐ＋）とドレイン領域１２２（Ｎ＋）により、ＮＰＮ型バイポーラトランジスタである寄生トランジスタＴｒ１０１が構成される。図４Ｂ、４Ｃに示されるように、過電流保護用ＭＯＳトランジスタＭ１０１のドレイン、ソース、バックゲートが、それぞれ寄生トランジスタＴｒ１０１のコレクタ、エミッタ、ベースに相当する。すなわち、寄生トランジスタＴｒ１０１は、コレクタが出力ＭＯＳトランジスタＭ１００のゲートＧ１０１に接続され、エミッタが接地端子ＧＮＤに接続され、ベースがノードＮ１０１に接続されている。

そこで、出力ＭＯＳトランジスタＭ１００に過電流が流れて、電源端子Ｖｃｃに供給される電圧が低い状態である場合、寄生トランジスタＴｒ１０１は、出力ＭＯＳトランジスタＭ１００のゲートＧ１０１の電荷を接地端子ＧＮＤに放電する。すなわち、電源電圧が低い状態として、ノードＮ１０１の電圧が所定のベース−エミッタ電圧（バイポーラ動作して導通するための動作電圧）以上であり、その動作電圧以上により寄生トランジスタＴｒ１０１にベース電流が流れている場合、寄生トランジスタＴｒ１０１はオンしてコレクタ−エミッタ間を導通させ、ゲートＧ１０１の電荷の放電が行われる。

寄生トランジスタＴｒ１０１の動作電圧は、過電流保護用ＭＯＳトランジスタＭ１０１、Ｍ１０２のしきい値電圧（導通するための電圧）や、監視回路１０５の動作電圧（過電流を検出動作するための電圧）よりも低い電圧であり、例えば、０．６Ｖである。一般に、電力用の半導体装置では、高電力用にゲート電極が厚い酸化膜となる等、低いしきい値のトランジスタを形成するのは困難である。このため、従来の電力用半導体装置１０１”では、ＭＯＳトランジスタではなく、ＭＯＳトランジスタに寄生する寄生トランジスタによって、低い電圧での動作を可能にしている。すなわち、監視回路１０６は、監視回路１０５よりも低い電圧で動作させることができる。これにより、過電流発生時、監視回路１０５が動作して過電流を検出する前に、監視回路１０６が過電流を検出する。

特開２００１−１６０７４６号公報 特開２００６−８６５０７号公報

従来の電力用半導体装置１０１、１０１’において、図５Ａ、５Ｂに示されるように、負荷１１２が短絡したものとする。そこで、電源端子Ｖｃｃに供給される電圧が、接地電圧である０Ｖのような極端に低い状態では、過電流保護回路１０４が正常に動作することができない。例えば、電源端子Ｖｃｃに供給される電圧が監視回路１０５の動作電圧以下である場合、監視回路１０５は、出力ＭＯＳトランジスタＭ１００の出力電流Ｉｏｕｔの値が基準電流値を超えているか否かを判定することができない。また、電源電圧が過電流保護用ＭＯＳトランジスタＭ１０１のしきい値電圧以下である場合、過電流保護用ＭＯＳトランジスタＭ１０１がオンしない。このため、出力ＭＯＳトランジスタＭ１００の出力電流Ｉｏｕｔの値が基準電流値を超えるような過電流である場合、従来の電力用半導体装置１０１、１０１’では、出力ＭＯＳトランジスタＭ１００のゲートＧ１０１の電荷を接地端子ＧＮＤに放電することができない。したがって、このまま過電流の状態が続いた場合、出力ＭＯＳトランジスタＭ１００がオフされず、出力ＭＯＳトランジスタＭ１００が発熱により破壊されてしまう。

また、従来の電力用半導体装置１０１”において、図５Ａ、５Ｂに示されるように、負荷１１２が短絡したものとする。この場合でも、電源端子Ｖｃｃに供給される電圧が、接地電圧である０Ｖのような極端に低い状態では、過電流保護回路１０４が正常に動作することができない。例えば、電源端子Ｖｃｃに供給される電圧が監視回路１０５の動作電圧以下である場合、監視回路１０５は、出力ＭＯＳトランジスタＭ１００の出力電流Ｉｏｕｔの値が基準電流値を超えているか否かを判定することができない。また、電源電圧が過電流保護用ＭＯＳトランジスタＭ１０１のしきい値電圧以下である場合、過電流保護用ＭＯＳトランジスタＭ１０１がオンしない。さらに、電源電圧が監視回路１０６の寄生トランジスタＴｒ１０１の動作電圧（０．６Ｖ）よりも低い場合、即ち、ノードＮ１０１の電圧が寄生トランジスタＴｒ１０１のベース−エミッタ電圧（動作電圧）を超えず、寄生トランジスタＴｒ１０１にベース電流が流れていない場合、寄生トランジスタＴｒ１０１はオフしてコレクタ−エミッタ間を遮断するため、出力ＭＯＳトランジスタＭ１００のゲートＧ１０１の電荷の放電が行われない。このため、出力ＭＯＳトランジスタＭ１００の出力電流Ｉｏｕｔの値が基準電流値を超えるような過電流である場合、従来の電力用半導体装置１０１”では、出力ＭＯＳトランジスタＭ１００のゲートＧ１０１の電荷を接地端子ＧＮＤに放電することができない。したがって、このまま過電流の状態が続いた場合、出力ＭＯＳトランジスタＭ１００がオフされず、出力ＭＯＳトランジスタＭ１００が発熱により破壊されてしまう。

このような電力用半導体装置１０１、１０１’、１０１”に対して、更に改良される余地がある。

以下に、［発明を実施するための最良の形態］で使用する番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の電力用半導体装置（１）（１’）（１”）は、出力トランジスタ（Ｍ０）と、負荷制御回路（３）と、電源プルアップ回路（７）とを具備している。
前記出力トランジスタ（Ｍ０）は、電源電圧が供給される電源端子（Ｖｃｃ）と、負荷（１２）に接続された出力端子（ＯＵＴ）との間に接続されている。
負荷制御回路（３）は、負荷制御用ゲート電圧を前記出力トランジスタ（Ｍ０）のゲート（Ｇ１）に出力し、前記負荷（１２）が短絡したときに前記負荷制御用ゲート電圧の出力を停止する。
電源プルアップ回路（７）は、前記電源端子（Ｖｃｃ）と、前記出力トランジスタ（Ｍ０）のゲート（Ｇ１）との間に接続され、前記負荷（１２）が短絡し、前記電源端子（Ｖｃｃ）に供給される電圧が前記電源電圧よりも低いときに、前記出力トランジスタ（Ｍ０）のゲート（Ｇ１）に蓄積された電荷を前記電源端子（Ｖｃｃ）に放電する。

以上により、本発明の電力用半導体装置（１）（１’）（１”）では、負荷（１２）が短絡して、電源端子（Ｖｃｃ）に供給される電圧が、接地電圧である０Ｖのような極端に低い状態（電源電圧低下時）であるとき、電源プルアップ回路（７）は、出力トランジスタ（Ｍ０）のゲート（Ｇ１）に蓄積された電荷を電源端子（Ｖｃｃ）に放電する。これにより、本発明の電力用半導体装置（１）（１’）（１”）では、出力トランジスタ（Ｍ０）が完全にオフされるため、電源電圧低下時であっても、出力トランジスタ（Ｍ０）の発熱による破壊を防ぐことができる。

以下に添付図面を参照して、本発明の電力用半導体装置について詳細に説明する。

（第１実施形態）
図６は、本発明の第１実施形態による電力用半導体装置１が適用されたシステム１０の構成を示している。このシステム１０は、自動車、バイクなどの車両、家電製品、ロボットに設けられる。

例えば、システム１０は、自動車に設けられている。このシステム１０は、本発明の電力用半導体装置１と、バッテリー１１と、負荷１２と、車体金属部であるシャーシー１３とを具備している。自動車の他の構成については、省略する。シャーシー１３には接地電圧が供給される。即ち、シャーシー１３は接地されている。

バッテリー１１は、その負電極側がシャーシー１３に接続され、その正電極側から電源電圧を供給する。

負荷１２は、その一端が本発明の電力用半導体装置１に接続され、その他端がシャーシー１３に接続されている。負荷１２は、ヘッドライトやパワーウィンドウ、ＡＢＳやエンジンのバルブ等であり、本発明の電力用半導体装置１からの出力電流により動作する。

本発明の電力用半導体装置１は、電源端子Ｖｃｃと、接地端子ＧＮＤと、入力端子ＩＮと、出力端子ＯＵＴとを具備している。接地端子ＧＮＤはシャーシー１３に接続されている。電源端子Ｖｃｃには、バッテリー１１の正電極側が接続されている。出力端子ＯＵＴには、負荷１２の一端が接続されている。

本発明の電力用半導体装置１は、負荷１２よりもバッテリー１１側に設けられ、ハイサイドスイッチとして動作する。本発明の電力用半導体装置１は、制御回路２と、スイッチＭ０とを具備している。以下、スイッチＭ０を出力ＭＯＳトランジスタＭ０と称する。

出力ＭＯＳトランジスタＭ０は、Ｎチャネル型でもＰチャネル型でもよい。ハイサイドスイッチの場合、Ｐチャネル型の場合、チャージポンプ回路等が不要になり回路を単純化できるが、Ｎチャネル型の場合、駆動能力が高くチップサイズを小さくできるため、Ｎチャネル型であることが好ましい。以下では、出力ＭＯＳトランジスタＭ０をＮチャネル型として説明するが、Ｐチャネル型とした場合でも極性が反転するのみで同様の動作となる。その出力ＭＯＳトランジスタＭ０は、そのドレインが電源端子Ｖｃｃに接続され、そのソースが出力端子ＯＵＴに接続されている。

制御回路２は、負荷制御回路としてチャージポンプ回路３を具備している。チャージポンプ回路３は、その入力が入力端子ＩＮに接続され、その出力が出力ＭＯＳトランジスタＭ０のゲートＧ１に接続されている。また、チャージポンプ回路３は、電源端子Ｖｃｃに接続され、バッテリー１１から電源電圧が供給される。チャージポンプ回路３は、入力端子ＩＮに供給される制御信号に応じて、負荷制御用ゲート電圧を出力ＭＯＳトランジスタＭ０のゲートＧ１に出力し、出力ＭＯＳトランジスタＭ０は、負荷制御用ゲート電圧に応じて、負荷１２に流れる電流を制御する。

例えば、制御信号がインアクティブ状態のとき、チャージポンプ回路３は、出力ＭＯＳトランジスタＭ０をオフするための負荷制御用ゲート電圧として、その負荷制御用ゲート電圧のレベルをインアクティブ状態（ロウレベル）にする。出力ＭＯＳトランジスタＭ０は、負荷制御用ゲート電圧（ロウレベル）に応じてオフする。一方、制御信号がアクティブ状態のとき、チャージポンプ回路３は、出力ＭＯＳトランジスタＭ０をオンするための負荷制御用ゲート電圧として、その負荷制御用ゲート電圧のレベルをアクティブ状態（ハイレベル）にする。即ち、チャージポンプ回路３は、制御信号（アクティブ状態）に応じて、バッテリー１１から供給される電源電圧を昇圧し、昇圧した電圧を負荷制御用ゲート電圧（ハイレベル）として出力ＭＯＳトランジスタＭ０のゲートＧ１に出力する。出力ＭＯＳトランジスタＭ０は、負荷制御用ゲート電圧（ハイレベル）に応じてオンする。

制御回路２は、更に、過電流保護回路４を具備している。この過電流保護回路４は、電源端子Ｖｃｃと、接地端子ＧＮＤと、出力ＭＯＳトランジスタＭ０のゲートＧ１とに接続され、出力ＭＯＳトランジスタＭ０を過電流から保護する。バッテリー１１から電源端子Ｖｃｃに供給される電源電圧は、過電流保護回路４の動作電圧よりも高い。

過電流保護回路４は、出力ＭＯＳトランジスタＭ０の出力電流Ｉｏｕｔを監視する。例えば、出力電流Ｉｏｕｔの値が基準電流値を超えた場合、過電流保護回路４は、出力電流Ｉｏｕｔが過電流であることを検出する。この場合、過電流保護回路４は、出力停止制御信号をチャージポンプ回路３に出力し、出力ＭＯＳトランジスタＭ０のゲートＧ１と接地端子ＧＮＤとを接続する。このとき、チャージポンプ回路３は、出力停止制御信号に応じて、負荷制御用ゲート電圧の出力を停止する。同時に、過電流保護回路４は、出力ＭＯＳトランジスタＭ０のゲートＧ１に蓄積された電荷を接地端子ＧＮＤに放電し、出力ＭＯＳトランジスタＭ０をオフにして、出力ＭＯＳトランジスタＭ０が過電流により破壊されるのを防止する。

本発明の第１実施形態による電力用半導体装置１において、制御回路２の過電流保護回路４として、例えば、前述の電力用半導体装置１０１における制御回路１０２の過電流保護回路１０４が適用される。この場合、図９に示されるように、過電流保護回路４は、前述の監視回路５、過電流保護用ＭＯＳトランジスタＭ１を具備している。

過電流保護用ＭＯＳトランジスタＭ１は、Ｎチャネル型でもＰチャネル型でもよい。以下では、過電流保護用ＭＯＳトランジスタＭ１をＮチャネル型として説明するが、Ｐチャネル型とした場合でも極性が反転するのみで同様の動作となる。過電流保護用ＭＯＳトランジスタＭ１は、そのドレインが出力ＭＯＳトランジスタＭ０のゲートＧ１に接続され、そのソースが接地端子ＧＮＤに接続されている。監視回路５は、電源端子Ｖｃｃに接続され、接地端子ＧＮＤに接続されている。また、監視回路５は、その出力が過電流保護用ＭＯＳトランジスタＭ１のゲートに接続されている。

監視回路５は、出力ＭＯＳトランジスタＭ０の出力電流Ｉｏｕｔを監視し、監視制御用ゲート電圧を過電流保護用ＭＯＳトランジスタＭ１のゲートに出力することにより、出力ＭＯＳトランジスタＭ０が過電流により破壊されるのを防止する。

例えば、出力電流Ｉｏｕｔの値が基準電流値を超えない場合、監視回路５は、過電流保護用ＭＯＳトランジスタＭ１をオフするための監視制御用ゲート電圧として、その監視制御用ゲート電圧のレベルをインアクティブ状態（ロウレベル）にし、過電流保護用ＭＯＳトランジスタＭ１は、監視制御用ゲート電圧（ロウレベル）に応じてオフする。一方、出力電流Ｉｏｕｔの値が基準電流値を超えた場合、監視回路５は、出力電流Ｉｏｕｔが過電流であることを検出し、過電流保護用ＭＯＳトランジスタＭ１をオンするための監視制御用ゲート電圧として、その監視制御用ゲート電圧のレベルをアクティブ状態（ハイレベル）にする。過電流保護用ＭＯＳトランジスタＭ１は、監視制御用ゲート電圧（ハイレベル）に応じてオンし、出力ＭＯＳトランジスタＭ０のゲートＧ１に蓄積された電荷を接地端子ＧＮＤに放電し、出力ＭＯＳトランジスタＭ０をオフにして、出力ＭＯＳトランジスタＭ０が過電流により破壊されるのを防止する。

しかし、負荷１２が短絡して、電源端子Ｖｃｃに供給される電圧が、接地電圧である０Ｖのような極端に低い状態である場合、過電流保護回路４が正常に動作することができない。

そこで、本発明の電力用半導体装置１は、更に、電源プルアップ回路７を具備している。電源プルアップ回路７は、電源端子Ｖｃｃと出力ＭＯＳトランジスタＭ０のゲートＧ１との間に接続されている。

電源プルアップ回路７は、プルアップ用ＭＯＳトランジスタＭと、ダイオードＤ１とを具備している。プルアップ用ＭＯＳトランジスタＭは、Ｎチャネル型である。プルアップ用ＭＯＳトランジスタＭは、そのソースとバックゲートとが電源端子Ｖｃｃに接続され、そのゲートは接地端子ＧＮＤに接続されている。ダイオードＤ１は、その負電極側（カソード）がプルアップ用ＭＯＳトランジスタＭのドレインに接続され、その正電極側（アノード）が出力ＭＯＳトランジスタＭ０のゲートＧ１に接続されている。

プルアップ用ＭＯＳトランジスタＭは、Ｎチャネル型、且つ、デプレッション型のＭＯＳトランジスタであり、図７に示されるように、ゲート電圧がマイナス数Ｖである場合、ドレイン−ソース間電圧にかかわらず一定のドレイン電流を流す特性を有している。本発明の電力用半導体装置１では、このプルアップ用ＭＯＳトランジスタＭを使用した場合、電源端子Ｖｃｃに供給される電圧が、接地電圧である０Ｖのような極端に低い状態であっても、出力ＭＯＳトランジスタＭ０のゲートＧ１に蓄積された電荷を電源端子Ｖｃｃに放電することができる。

プルアップ用ＭＯＳトランジスタＭは、通常時、即ち、負荷１２が正常である場合、そのゲートに接地電圧が供給され、そのソースに電源電圧が供給されるため、動作しない。プルアップ用ＭＯＳトランジスタＭは、負荷１２が短絡して、電源端子Ｖｃｃに供給される電圧が、接地電圧である０Ｖのような極端に低い状態である場合、出力ＭＯＳトランジスタＭ０のゲートＧ１に蓄積された電荷を電源端子Ｖｃｃに放電する。

出力ＭＯＳトランジスタＭ０は、負荷制御用ゲート電圧のレベルがロウレベルである場合、オフするため、ダイオードＤ１は、プルアップ用ＭＯＳトランジスタＭから出力ＭＯＳトランジスタＭ０のゲートＧ１に電流が流れないよう、逆流防止として使用されている。

電源プルアップ回路７の動作について説明する。電源プルアップ回路７の動作としては、（Ａ）電源プルアップ回路７により出力ＭＯＳトランジスタＭ０を完全にオフする場合と、（Ｂ）電源プルアップ回路７により過電流保護回路４を介して出力ＭＯＳトランジスタＭ０を完全にオフする場合とを含んでいる。

まず、上記（Ａ）の場合について説明する。

いま、図８に示されるように、負荷１２が短絡して、電源端子Ｖｃｃに供給される電圧が、接地電圧である０Ｖのような極端に低い状態であるものとする。この場合、プルアップ用ＭＯＳトランジスタＭのソース−ゲート間電圧が低下する。このとき、プルアップ用ＭＯＳトランジスタＭは、ドレイン電流を流し、出力ＭＯＳトランジスタＭ０のゲートＧ１に蓄積された電荷を電源端子Ｖｃｃに放電する。これにより、プルアップ用ＭＯＳトランジスタＭは、出力ＭＯＳトランジスタＭ０の出力電流Ｉｏｕｔを低下させ、出力ＭＯＳトランジスタＭ０のゲートＧ１の電圧を電源端子Ｖｃｃにプルアップする。

このように、（Ａ）の場合として、電源プルアップ回路７は、出力ＭＯＳトランジスタＭ０のゲートＧ１に蓄積された電荷を電源端子Ｖｃｃに放電することにより、出力ＭＯＳトランジスタＭ０を完全にオフすることができる。

次に、上記（Ｂ）の場合について説明する。

まず、上記（Ａ）の場合について実行される。そこで、電源端子Ｖｃｃに供給される電圧が、過電流保護回路４が正常に動作する動作電圧から、電源電圧までの範囲に復帰したものとする。このとき、過電流保護回路４は、その電圧により動作し、出力ＭＯＳトランジスタＭ０の出力電流Ｉｏｕｔが基準電流値を超えるような過電流である場合、出力ＭＯＳトランジスタＭ０のゲートＧ１と接地端子ＧＮＤとを接続し、出力ＭＯＳトランジスタＭ０のゲートＧ１に蓄積された電荷を接地端子ＧＮＤに放電する。

このように、（Ｂ）の場合として、電源プルアップ回路７は、過電流保護回路４が動作するように、出力ＭＯＳトランジスタＭ０のゲートＧ１に蓄積された電荷を電源端子Ｖｃｃに放電する。このとき、過電流保護回路４が動作し、ゲートＧ１に蓄積された電荷を接地端子ＧＮＤに放電することにより、出力ＭＯＳトランジスタＭ０を完全にオフすることができる。

以上の説明により、本発明の第１実施形態による電力用半導体装置１では、負荷１２が短絡して、電源端子Ｖｃｃに供給される電圧が、接地電圧である０Ｖのような極端に低い状態（電源電圧低下時）であるとき、（Ａ）の場合として、電源プルアップ回路７は、出力ＭＯＳトランジスタＭ０のゲートＧ１に蓄積された電荷を電源端子Ｖｃｃに放電する。これにより、本発明の第１実施形態による電力用半導体装置１では、出力ＭＯＳトランジスタＭ０が完全にオフされるため、電源電圧低下時であっても、出力ＭＯＳトランジスタＭ０の発熱による破壊を防ぐことができる。

また、本発明の第１実施形態による電力用半導体装置１では、負荷１２が短絡して、電源端子Ｖｃｃに供給される電圧が、接地電圧である０Ｖのような極端に低い状態（電源電圧低下時）であるとき、（Ｂ）の場合として、電源プルアップ回路７は、過電流保護回路４が動作するように、出力ＭＯＳトランジスタＭ０のゲートＧ１に蓄積された電荷を電源端子Ｖｃｃに放電する。これにより、本発明の第１実施形態による電力用半導体装置１では、過電流保護回路４が動作し、ゲートＧ１に蓄積された電荷を接地端子ＧＮＤに放電することにより、出力ＭＯＳトランジスタＭ０が完全にオフされるため、電源電圧低下時であっても、出力ＭＯＳトランジスタＭ０の発熱による破壊を防ぐことができる。

（第２実施形態）
本発明の第２実施形態による電力用半導体装置１’では、第１実施形態と重複する説明を省略する。

本発明の第２実施形態による電力用半導体装置１’において、制御回路２の過電流保護回路４として、例えば、前述の電力用半導体装置１０１’における制御回路１０２の過電流保護回路１０４が適用される。この場合、図１０に示されるように、過電流保護回路４は、前述の監視回路５、過電流保護用ＭＯＳトランジスタＭ１を具備している。

この場合、過電流保護用ＭＯＳトランジスタＭ１は、そのドレインが出力ＭＯＳトランジスタＭ０のゲートＧ１に接続され、そのソースが出力端子ＯＵＴに接続されている。監視回路５は、その出力が過電流保護用ＭＯＳトランジスタＭ１のゲートに接続されている。負荷１２の短絡時には、出力端子ＯＵＴは接地されるため、本発明の電力用半導体装置１’は、本発明の電力用半導体装置１と同様の動作となる。

以上の説明により、本発明の第２実施形態による電力用半導体装置１’では、負荷１２が短絡して、電源端子Ｖｃｃに供給される電圧が、接地電圧である０Ｖのような極端に低い状態（電源電圧低下時）であるとき、（Ａ）の場合として、電源プルアップ回路７は、出力ＭＯＳトランジスタＭ０のゲートＧ１に蓄積された電荷を電源端子Ｖｃｃに放電する。これにより、本発明の第２実施形態による電力用半導体装置１’では、出力ＭＯＳトランジスタＭ０が完全にオフされるため、電源電圧低下時であっても、出力ＭＯＳトランジスタＭ０の発熱による破壊を防ぐことができる。

また、本発明の第２実施形態による電力用半導体装置１’では、負荷１２が短絡して、電源端子Ｖｃｃに供給される電圧が、接地電圧である０Ｖのような極端に低い状態（電源電圧低下時）であるとき、（Ｂ）の場合として、電源プルアップ回路７は、過電流保護回路４が動作するように、出力ＭＯＳトランジスタＭ０のゲートＧ１に蓄積された電荷を電源端子Ｖｃｃに放電する。これにより、本発明の第２実施形態による電力用半導体装置１’では、過電流保護回路４が動作し、ゲートＧ１に蓄積された電荷を接地端子ＧＮＤに放電することにより、出力ＭＯＳトランジスタＭ０が完全にオフされるため、電源電圧低下時であっても、出力ＭＯＳトランジスタＭ０の発熱による破壊を防ぐことができる。

（第３実施形態）
本発明の第３実施形態による電力用半導体装置１”では、第１、第２実施形態と重複する説明を省略する。

本発明の第３実施形態による電力用半導体装置１”において、制御回路２の過電流保護回路４として、例えば、前述の電力用半導体装置１０１”における制御回路１０２の過電流保護回路１０４が適用される。この場合、図１１に示されるように、過電流保護回路４は、前述の監視回路５、６、過電流保護用ＭＯＳトランジスタＭ１を具備している。即ち、過電流保護回路４は、更に、監視回路６を具備している。

監視回路６は、電源端子Ｖｃｃに接続され、接地端子ＧＮＤに接続されている。また、監視回路６は、その出力が過電流保護用ＭＯＳトランジスタＭ１のバックゲートに接続されている。

監視回路６は、出力ＭＯＳトランジスタＭ０の出力電流Ｉｏｕｔを監視し、監視制御用ゲート電圧を過電流保護用ＭＯＳトランジスタＭ１のバックゲートに出力することにより、出力ＭＯＳトランジスタＭ０が過電流により破壊されるのを防止する。

例えば、出力電流Ｉｏｕｔの値が基準電流値を超えない場合、監視回路６は、過電流保護用ＭＯＳトランジスタＭ１をオフするための監視制御用バックゲート電圧として、その監視制御用バックゲート電圧のレベルをインアクティブ状態（ロウレベル）にし、過電流保護用ＭＯＳトランジスタＭ１は、監視制御用バックゲート電圧（ロウレベル）に応じてオフする。一方、出力電流Ｉｏｕｔの値が基準電流値を超えた場合、監視回路６は、出力電流Ｉｏｕｔが過電流であることを検出し、過電流保護用ＭＯＳトランジスタＭ１をオンするための監視制御用バックゲート電圧として、その監視制御用バックゲート電圧のレベルをアクティブ状態（ハイレベル）にする。過電流保護用ＭＯＳトランジスタＭ１は、監視制御用バックゲート電圧（ハイレベル）に応じてオンし、出力ＭＯＳトランジスタＭ０のゲートＧ１に蓄積された電荷を接地端子ＧＮＤに放電し、出力ＭＯＳトランジスタＭ０をオフにして、出力ＭＯＳトランジスタＭ０が過電流により破壊されるのを防止する。

監視回路６は、監視回路５と異なる点として、監視回路５よりも低い電圧で動作する。監視回路６は、例えば図１２Ａに示されるように、電源端子Ｖｃｃと接地端子ＧＮＤの間に直列に接続された抵抗素子Ｒ１、過電流保護用ＭＯＳトランジスタＭ２を備えている。

過電流保護用ＭＯＳトランジスタＭ２は、Ｎチャネル型でもＰチャネル型でもよい。以下では、過電流保護用ＭＯＳトランジスタＭ２をＮチャネル型として説明するが、Ｐチャネル型とした場合でも極性が反転するのみで同様の動作となる。抵抗素子Ｒ１は、その一端が電源端子Ｖｃｃに接続されている。過電流保護用ＭＯＳトランジスタＭ２は、そのドレインが抵抗素子Ｒ１の他端に接続され、そのゲートが電源端子Ｖｃｃに接続され、そのソースが接地端子ＧＮＤに接続されている。抵抗素子Ｒ１と過電流保護用ＭＯＳトランジスタＭ２との間の直列接続点であるノードＮ１には、過電流保護用ＭＯＳトランジスタＭ１のバックゲートが接続されている。

このように接続することにより、過電流保護用ＭＯＳトランジスタＭ１に寄生トランジスタＴｒ１が生成される。例えば図１２Ｂに示されるように、半導体基板の表面部にＰ型ウェル領域２０が形成される。Ｐ型ウェル領域２０上には、過電流保護用ＭＯＳトランジスタＭ１のゲートとして、ゲート電極２１が形成される。ゲート電極２１の両側のＰ型ウェル領域２０の表面部には、それぞれ、過電流保護用ＭＯＳトランジスタＭ１のドレイン、ソースとして、Ｎ＋型のドレイン領域２２、ソース領域２３が形成される。ソース領域２３から離れたＰ型ウェル領域２０の表面部には、Ｐ＋型のバックゲート領域２４が形成される。バックゲート領域２４は、上述のノードＮ１に接続される。したがって、ソース領域２３（Ｎ＋）とバックゲート領域２４（Ｐ＋）とドレイン領域２２（Ｎ＋）により、ＮＰＮ型バイポーラトランジスタである寄生トランジスタＴｒ１が構成される。図１２Ｂ、１２Ｃに示されるように、過電流保護用ＭＯＳトランジスタＭ１のドレイン、ソース、バックゲートが、それぞれ寄生トランジスタＴｒ１のコレクタ、エミッタ、ベースに相当する。すなわち、寄生トランジスタＴｒ１は、コレクタが出力ＭＯＳトランジスタＭ０のゲートＧ１に接続され、エミッタが接地端子ＧＮＤに接続され、ベースがノードＮ１に接続されている。

そこで、出力ＭＯＳトランジスタＭ０に過電流が流れて、電源端子Ｖｃｃに供給される電圧が低い状態である場合、寄生トランジスタＴｒ１は、出力ＭＯＳトランジスタＭ０のゲートＧ１の電荷を接地端子ＧＮＤに放電する。すなわち、電源電圧が低い状態として、ノードＮ１の電圧が所定のベース−エミッタ電圧（バイポーラ動作して導通するための動作電圧）以上であり、その動作電圧以上により寄生トランジスタＴｒ１にベース電流が流れている場合、寄生トランジスタＴｒ１はオンしてコレクタ−エミッタ間を導通させ、ゲートＧ１の電荷の放電が行われる。

寄生トランジスタＴｒ１の動作電圧は、過電流保護用ＭＯＳトランジスタＭ１、Ｍ２のしきい値電圧（導通するための電圧）や、監視回路５の動作電圧（過電流を検出動作するための電圧）よりも低い電圧であり、例えば、０．６Ｖである。一般に、電力用の半導体装置では、高電力用にゲート電極が厚い酸化膜となる等、低いしきい値のトランジスタを形成するのは困難である。このため、本発明の電力用半導体装置１”では、ＭＯＳトランジスタではなく、ＭＯＳトランジスタに寄生する寄生トランジスタによって、低い電圧での動作を可能にしている。すなわち、監視回路６は、監視回路５よりも低い電圧で動作させることができる。これにより、過電流発生時、監視回路５が動作して過電流を検出する前に、監視回路６が過電流を検出する。

以上の説明により、本発明の第３実施形態による電力用半導体装置１”では、負荷１２が短絡して、電源端子Ｖｃｃに供給される電圧が、接地電圧である０Ｖのような極端に低い状態（電源電圧低下時）であるとき、（Ａ）の場合として、電源プルアップ回路７は、出力ＭＯＳトランジスタＭ０のゲートＧ１に蓄積された電荷を電源端子Ｖｃｃに放電する。これにより、本発明の第３実施形態による電力用半導体装置１”では、出力ＭＯＳトランジスタＭ０が完全にオフされるため、電源電圧低下時であっても、出力ＭＯＳトランジスタＭ０の発熱による破壊を防ぐことができる。

また、本発明の第３実施形態による電力用半導体装置１”では、負荷１２が短絡して、電源端子Ｖｃｃに供給される電圧が、接地電圧である０Ｖのような極端に低い状態（電源電圧低下時）であるとき、（Ｂ）の場合として、電源プルアップ回路７は、過電流保護回路４が動作するように、出力ＭＯＳトランジスタＭ０のゲートＧ１に蓄積された電荷を電源端子Ｖｃｃに放電する。これにより、本発明の第３実施形態による電力用半導体装置１”では、過電流保護回路４が動作し、ゲートＧ１に蓄積された電荷を接地端子ＧＮＤに放電することにより、出力ＭＯＳトランジスタＭ０が完全にオフされるため、電源電圧低下時であっても、出力ＭＯＳトランジスタＭ０の発熱による破壊を防ぐことができる。

図１は、従来の電力用半導体装置１０１の構成を示している。 図２は、従来の電力用半導体装置１０１’の構成を示している。 図３は、従来の電力用半導体装置１０１”の構成を示している。 図４Ａは、図３の制御装置１０２の過電流保護回路１０４内の監視回路１０６の構成を示している。 図４Ｂは、図４Ａの監視回路１０６内の過電流保護用ＭＯＳトランジスタＭ１０２の断面図と、それに生成される寄生トランジスタＴｒ１０１とを示している。 図４Ｃは、図４Ａ、４Ｂの監視回路１０６の構成を示している。 図５Ａは、従来の電力用半導体装置１０１、１０１’、１０１”の問題点を説明するための構成図である。 図５Ｂは、従来の電力用半導体装置１０１、１０１’、１０１”の問題点を説明するためのタイミングチャート図である。 図６は、本発明の電力用半導体装置１、１’、１”が適用されたシステム１０の構成を示している。（第１〜第３実施形態） 図７は、本発明の電力用半導体装置１、１’、１”における制御装置２の電源プルアップ回路７内のプルアップ用ＭＯＳトランジスタＭ（デプレッション型）の特性を示している。（第１〜第３実施形態） 図８は、本発明の電力用半導体装置１、１’、１”における制御装置２の電源プルアップ回路７の動作を説明するためのタイミングチャート図である。（第１〜第３実施形態） 図９は、本発明の電力用半導体装置１の構成を示している。（第１実施形態） 図１０は、本発明の電力用半導体装置１’の構成を示している。（第２実施形態） 図１１は、本発明の電力用半導体装置１”の構成を示している。（第３実施形態） 図１２Ａは、図１１の制御装置２の過電流保護回路４内の監視回路６の構成を示している。 図１２Ｂは、図１２Ａの監視回路６内の過電流保護用ＭＯＳトランジスタＭ２の断面図と、それに生成される寄生トランジスタＴｒ１とを示している。 図１２Ｃは、図１２Ａ、１２Ｂの監視回路６の構成を示している。

符号の説明

１、１０１ 半導体装置、
１’、１０１’ 半導体装置、
１”、１０１” 半導体装置、
２、１０２ 制御回路、
３、１０３ チャージポンプ、
４、１０４ 過電流保護回路、
５、１０５ 監視回路、
６、１０６ 監視回路、
７ 電源プルアップ回路、
１０ システム（自動車）、
１１、１１１ バッテリー、
１２、１１２ 負荷、
１３ シャーシー、
２０、１２０ Ｐ型ウェル領域、
２１、１２１ ゲート電極、
２２、１２２ ドレイン領域、
２３、１２３ ソース領域、
２４、１２４ バックゲート領域、
Ｄ１ ダイオード、
Ｍ プルアップ用ＭＯＳトランジスタ、
Ｇ１、Ｇ１０１ ゲート、
Ｍ０、Ｍ１００ 出力ＭＯＳトランジスタ（スイッチ）、
Ｍ１、Ｍ１０１ 過電流保護用ＭＯＳトランジスタ、
Ｍ２、Ｍ１０２ 過電流保護用ＭＯＳトランジスタ、
Ｎ１、Ｎ１０１ ノード、
Ｒ１、Ｒ１０１ 抵抗素子、
Ｖｃｃ 電源端子、
ＧＮＤ 接地端子、
ＩＮ 入力端子、
ＯＵＴ 出力端子、
Ｉｏｕｔ 出力電流、

Claims (12)

1. 電源電圧が供給される電源端子と負荷に接続された出力端子との間に接続された出力トランジスタと、
   負荷制御用ゲート電圧を前記出力トランジスタのゲートに出力し、前記負荷が短絡したときに前記負荷制御用ゲート電圧の出力を停止する負荷制御回路と、
   前記電源端子と前記出力トランジスタのゲートとの間に接続され、前記負荷が短絡し、前記電源端子に供給される電圧が前記電源電圧よりも低いときに、前記出力トランジスタのゲートに蓄積された電荷を前記電源端子に放電する電源プルアップ回路と
   を具備し、
   前記電源プルアップ回路は、
   前記電源端子と前記出力トランジスタのゲートとの間に接続されたプルアップ用トランジスタと、
   前記プルアップ用トランジスタと、前記出力トランジスタのゲートとの間に接続されたダイオードとを具備しており、
   前記プルアップ用トランジスタは、Ｎチャネル型であり、そのソースとバックゲートとが前記電源端子に接続され、そのゲートは接地され、
   前記ダイオードは、そのカソードが前記プルアップ用トランジスタのドレインに接続され、そのアノードが前記出力トランジスタのゲートに接続されている
   電力用半導体装置。
2. 請求項１に記載の電力用半導体装置において、
   更に、
   前記電源端子と、接地された接地端子と、前記出力トランジスタのゲートとに接続され、前記出力トランジスタの出力電流を監視し、前記負荷が短絡し、前記出力電流が基準電流値を超える場合、出力停止制御信号を前記負荷制御回路に出力し、前記出力トランジスタのゲートと前記接地端子とを接続する過電流保護回路を具備し、
   前記負荷制御回路は、前記出力停止制御信号に応じて、前記負荷制御用ゲート電圧の出力を停止し、
   前記電源プルアップ回路は、前記負荷が短絡し、前記電源端子に供給される電圧が前記電源電圧よりも低いときに、前記過電流保護回路が動作するように、前記出力トランジスタのゲートに蓄積された電荷を前記電源端子に放電する
   電力用半導体装置。
3. 請求項１又は２に記載の電力用半導体装置において、
   前記負荷が短絡し、前記電源端子に供給される電圧が前記電源電圧よりも低く、前記プルアップ用トランジスタのソース−ゲート間電圧が低下したとき、
   前記プルアップ用トランジスタは、ドレイン電流を流し、前記出力トランジスタのゲートに蓄積された電荷を前記電源端子に放電して、前記出力トランジスタの前記出力電流を低下させ、前記出力トランジスタのゲートの電圧を前記電源端子にプルアップする
   電力用半導体装置。
4. 請求項１から３のいずれか一項に記載の電力用半導体装置において、
   前記プルアップ用トランジスタは、デプレション型のＭＯＳトランジスタである
   電力用半導体装置。
5. 請求項２から４のいずれか一項に記載の電力用半導体装置において、
   前記過電流保護回路は、
   前記出力トランジスタのゲートと前記接地端子との間に接続された過電流保護用トランジスタと、
   前記出力トランジスタの前記出力電流を監視する監視回路とを具備し、
   前記監視回路は、前記負荷が短絡し、前記出力電流が基準電流値を超える場合、前記過電流保護用トランジスタをオンするための監視制御用ゲート電圧を前記過電流保護用トランジスタのゲートに出力する
   電力用半導体装置。
6. 請求項２から４のいずれか一項に記載の電力用半導体装置において、
   前記過電流保護回路は、
   前記出力トランジスタのゲートと前記出力端子との間に接続された過電流保護用トランジスタと、
   前記出力トランジスタの前記出力電流を監視する監視回路とを具備し、
   前記監視回路は、前記負荷が短絡し、前記出力電流が基準電流値を超える場合、前記過電流保護用トランジスタをオンするための監視制御用ゲート電圧を前記過電流保護用トランジスタのゲートに出力する
   電力用半導体装置。
7. 請求項２から４のいずれか一項に記載の電力用半導体装置において、
   前記過電流保護回路は、
   前記出力トランジスタのゲートと前記接地端子との間に接続された過電流保護用トランジスタと、
   前記出力トランジスタの前記出力電流を監視する第１及び第２監視回路とを具備し、
   前記第１、第２監視回路は、前記負荷が短絡し、前記出力電流が基準電流値を超える場合、それぞれ、前記過電流保護用トランジスタをオンするための監視制御用ゲート電圧、
   監視制御用バックゲート電圧を前記過電流保護用トランジスタのゲート、バックゲートに出力し、
   前記第２監視回路は、その内部の寄生トランジスタにより、前記第１監視回路よりも低い電圧で動作する
   電力用半導体装置。
8. 請求項７に記載の電力用半導体装置において、
   前記第２監視回路は、
   前記電源端子と前記接地端子との間に接続された抵抗素子と、
   前記抵抗素子と前記接地端子との間に接続された第２過電流保護用トランジスタとを具備し、
   前記抵抗素子と前記第２過電流保護用トランジスタとの間の直列接続点であるノードに、前記第１過電流保護用トランジスタのバックゲートが接続されることにより、前記第１過電流保護用トランジスタに前記寄生トランジスタが生成される
   電力用半導体装置。
9. 請求項１から８のいずれか一項に記載の電力用半導体装置において、
   前記電源電圧は、バッテリーにより供給される
   電力用半導体装置。
10. 請求項１から８のいずれか一項に記載の電力用半導体装置と、
    前記電力用半導体装置に電源電圧を供給するバッテリーと、
    前記電力用半導体装置の出力電流が供給される負荷と
    を具備するシステム。
11. 電力用半導体装置と、
    前記電力用半導体装置に電源電圧を供給するバッテリーと、
    前記電力用半導体装置の出力電流が供給される負荷と、
    シャーシと
    を具備し、
    前記電力用半導体装置は、
    前記電源電圧が供給される電源端子と前記負荷に接続された出力端子との間に接続された出力トランジスタと、
    前記出力トランジスタのゲートに接続された負荷制御回路と、
    前記電源端子と前記出力トランジスタのゲートとの間に接続され、前記電源端子と前記出力トランジスタのゲートとの間に接続されたプルアップ用トランジスタと、
    前記プルアップ用トランジスタと前記出力トランジスタのゲートとの間に接続されたダイオードから構成される電源プルアップ回路とを備え、
    前記プルアップ用トランジスタは、Ｎチャネル型かつデプレッション型であり、そのソースとバックゲートとが前記電源端子に接続され、そのゲートは接地され、前記ダイオードは、そのカソードが前記プルアップ用トランジスタのドレインに接続され、そのアノードが前記出力トランジスタのゲートに接続されていることを特徴とするシステム。
12. 請求項１１に記載のシステムにおいて、
    前記シャーシは前記負荷と共に接地端子に接続されることを特徴とするシステム。

Images