JP5058644B2 - ニューロンｍｏｓトランジスタ - Google Patents

ニューロンｍｏｓトランジスタ Download PDF

Info

Publication number
JP5058644B2
JP5058644B2 JP2007079735A JP2007079735A JP5058644B2 JP 5058644 B2 JP5058644 B2 JP 5058644B2 JP 2007079735 A JP2007079735 A JP 2007079735A JP 2007079735 A JP2007079735 A JP 2007079735A JP 5058644 B2 JP5058644 B2 JP 5058644B2
Authority
JP
Japan
Prior art keywords
channel region
semiconductor layer
insulating film
gate electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007079735A
Other languages
English (en)
Other versions
JP2008243974A (ja
Inventor
下 敦 寛 木
義 史 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007079735A priority Critical patent/JP5058644B2/ja
Priority to US12/043,193 priority patent/US7893483B2/en
Publication of JP2008243974A publication Critical patent/JP2008243974A/ja
Application granted granted Critical
Publication of JP5058644B2 publication Critical patent/JP5058644B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置に係わり、特にニューロン素子及びその製造方法に関する。
半導体集積回路を高性能化するには、その構成要素である電界効果トランジスタの高性能化が必須である。素子の高性能化に対する主導原理は微細化であり、これまでは微細化によって素子性能の向上が進められてきた。ところが、微細化が進むにつれ、解決すべき技術的な障壁も同時に高くなってきており、国際半導体ロードマップによると、４５ｎｍ世代以降の開発には非常に大きな技術的な困難を伴うことが予測されている。
このような状況から、微細化以外のさまざまな性能向上技術が模索されており、従来型のトランジスタではなく、ニューロンＭＯＳトランジスタ（以下、ニューロン素子とも云う）と呼ばれる複数のゲートと浮遊ゲートを有するＭＯＳ型電界効果トランジスタを基本ゲートに用いることでシステムの高性能化を実現しようとする試みもその一つである（例えば、特許文献１参照）。
しかし、従来技術によって開示されているニューロンＭＯＳトランジスタの構造は、従来型のＭＯＳトランジスタと比べてスイッチング特性が劣っており、従来型のＭＯＳトランジスタでも実現可能なシステムを、ニューロンＭＯＳトランジスタを用いて実現してもメリットが少ないため、その適用範囲は、ニューロンＭＯＳトランジスタ独自のアプリケーションに限られてしまっていた。より具体的には、これまでのニューロンＭＯＳトランジスタは短チャネル効果に弱いために微細化することができず、またオン動作時のチャネル電荷密度が小さいために電流駆動力を大きくすることができないという問題があった。
特開２００１−２６６１０６号公報
このように従来のニューロンＭＯＳトランジスタには、微細化が難しく、電流駆動力を大きくすることができないという問題があった。これは、従来のニューロンＭＯＳトランジスタが容量結合によってチャネルの電位をコントロールしているため、等価的にゲート絶縁膜の薄膜化が難しく、短チャネル効果耐性の劣化とチャネル電荷密度の低下をもたらしていることなどによる。
本発明は、上記事情を考慮してなされたもので、微細化が容易で、電流駆動力が大きなニューロン素子を提供することを目的とする。
本発明の第１の態様によるニューロン素子は、基板上に設けられた板状の第１導電型の半導体層と、前記半導体層の長手方向に離間するように前記半導体層に設けられた第２導電型のソース・ドレイン領域と、前記半導体層の上面に設けられた保護膜と、前記ソース領域と前記ドレイン領域との間の前記半導体層に形成されるチャネル領域と、前記チャネル領域の両側面に設けられた一対のゲート絶縁膜と、前記チャネル領域の両側面に前記ゲート絶縁膜を挟むように設けられるとともに前記チャネル領域の上面に前記保護膜を挟むように設けられた第１部分と、前記第１部分に接続し前記チャネル領域の両側面のうちの一方の側面からこの側面に直交する方向に延在するように前記基板上に設けられた第２部分と、前記第１部分と反対側の前記第２部分の端部に接続されように前記基板上に設けられ前記第１および第２部分のそれぞれよりも幅の広い第３部分と、を有する浮遊ゲート電極と、前記浮遊ゲート電極の前記第１乃至第３部分上に設けられた電極間絶縁膜と、前記浮遊ゲート電極の前記第３部分上に前記電極間絶縁膜を挟むように設けられた複数の制御ゲート電極と、を備えたことを特徴とする。
また、本発明の第２の態様によるニューロン素子は、基板上に設けられた板状の第１導電型の半導体層と、前記半導体層の長手方向に離間するように前記半導体層に設けられた第２導電型のソース・ドレイン領域と、前記半導体層の上面に設けられた保護膜と、前記ソース領域と前記ドレイン領域との間の前記半導体層に形成されるチャネル領域と、前記チャネル領域の両側面に設けられた一対のゲート絶縁膜と、前記チャネル領域の両側面に前記ゲート絶縁膜を挟むように設けられるとともに前記チャネル領域の上面に前記保護膜を挟むように設けられた第１部分と、前記第１部分に接続し前記チャネル領域の両側面から前記両側面に直交する方向に延在するように前記基板上に設けられた第２および第３部分と、を有する浮遊ゲート電極と、前記浮遊ゲート電極の前記第１乃至第３部分上に設けられた電極間絶縁膜と、前記浮遊ゲート電極の前記２および第３部分上にそれぞれ前記電極間絶縁膜を挟むように設けられた第１および第２制御ゲート電極と、を備えたことを特徴とする。
また、本発明の第３の態様によるニューロン素子は、基板上に並列するように設けられた板状の第１導電型の第１および第２半導体層と、前記第１半導体層に、前記第１半導体層の長手方向に離間するように設けられた第２導電型の第１ソース・ドレイン領域と、前記第２半導体層に、前記第２半導体層の長手方向に離間するように設けられた第２導電型の第２ソース・ドレイン領域と、前記第１および第２半導体層のそれぞれの上面に設けられた第１および第２保護膜と、前記第１ソース領域と前記第１ドレイン領域との間の前記第１半導体層に形成される第１チャネル領域および前記第２ソース領域と前記第２ドレイン領域との間の前記第２半導体層に形成される第２チャネル領域と、前記第１チャネル領域の両側面に設けられた一対の第１ゲート絶縁膜と、前記第２チャネル領域の両側面に設けられた一対の第２ゲート絶縁膜と、前記第１チャネル領域の両側面に前記第１ゲート絶縁膜を挟むように設けられるとともに前記第１チャネル領域の上面に前記第１保護膜を挟むように設けられた第１部分と、前記第２チャネル領域の両側面に前記第２ゲート絶縁膜を挟むように設けられるとともに前記第２チャネル領域の上面に前記第２保護膜を挟むように設けられた第２部分と、前記第１部分に接続し前記第１チャネル領域の前記第２チャネルと反対側の側面からこの側面に直交する方向に延在するように前記基板上に設けられた第３部分と、前記第１および第２部分に接続し、前記第１チャネル領域と前記第２チャネル領域との間の前記基板上に設けられた第４部分と、前記第２部分に接続し前記第２チャネル領域の前記第１チャネルと反対側の側面からこの側面に直交する方向に延在するように前記基板上に設けられた第５部分と、を有する浮遊ゲート電極と、前記浮遊ゲート電極の前記第１乃至第５部分上に設けられた電極間絶縁膜と、前記浮遊ゲート電極の前記３乃至第５部分上にそれぞれ前記電極間絶縁膜を挟むように設けられた第１乃至第３制御ゲート電極と、を備えたことを特徴とする。
また、本発明の第４の態様によるニューロン素子は、基板上に並列するように設けられた板状の第１導電型の第１および第２半導体層と、前記第１半導体層に、前記第１半導体層の長手方向に離間するように設けられた第２導電型の第１ソース・ドレイン領域と、
前記第２半導体層に、前記第２半導体層の長手方向に離間するように設けられた第２導電型の第２ソース・ドレイン領域と、前記第１および第２半導体層のそれぞれの上面に設けられた第１および第２保護膜と、前記第１ソース領域と前記第１ドレイン領域との間の前記第１半導体層に形成される第１チャネル領域および前記第２ソース領域と前記第２ドレイン領域との間の前記第２半導体層に形成される第２チャネル領域と、前記第１チャネル領域の両側面に設けられた一対の第１ゲート絶縁膜と、前記第２チャネル領域の両側面に設けられた一対の第２ゲート絶縁膜と、前記第１および第２半導体層を覆うように設けられた浮遊ゲート電極と、前記浮遊ゲート電極を覆うように設けられた電極間絶縁膜と、前記第１および第２半導体層の直上にそれぞれ前記浮遊ゲート電極および前記電極間絶縁膜を挟むように設けられた第１および第２制御ゲート電極と、を備えたことを特徴とする。
本発明によれば、微細化が容易で、電流駆動力が大きなニューロン素子を提供することができる。
本発明の実施形態を以下、図面を参照して詳細に説明する。
以下、本明細書においては、ニューロン素子とは「ニューロンＭＯＳトランジスタ」であって、ニューロンＭＯＳトランジスタは、ソース領域とドレイン領域とを隔てる領域上に設けられた浮遊ゲート電極と、この浮遊ゲート電極との間で容量結合を有する複数の制御ゲート電極とを備えたトランジスタのことである。このニューロンＭＯＳトランジスタの基本動作としては、制御ゲート電極の各々に印加した電圧に所定の重みを乗じて線形加算した値の絶対値が所定の閾値電圧より大となった場合にのみ、浮遊ゲート電極下に反転層が形成される。
（第１実施形態）
本発明の第１実施形態によるニューロン素子を、図１乃至図４を参照して説明する。図１は本実施形態のニューロン素子の平面図、図２は図１に示す切断線Ａ−Ａで切断したときの断面図、図３は図２に示す切断線Ｂ−Ｂで切断したときの断面図、図４は図３に示す切断線Ｃ−Ｃで切断したときの断面図である。
本実施形態のニューロン素子は、支持基板２、この支持基板２上に設けられた埋め込み絶縁膜４と、ＳＯＩ(Silicon On Insulator)層６からなるＳＯＩ基板上に形成される。ＳＯＩ層６は板状に加工された半導体層６となる。この半導体層６に、長手方向に離間してソース領域６ｂおよびドレイン領域６ｃが形成され、このソース領域６ｂとドレイン領域６ｃとの間の半導体層６がチャネル領域６ａとなる。半導体層６の上面を覆うように絶縁体からなる保護膜８が設けられ、チャネル領域６ａの両側面を覆うようにゲート絶縁膜１０が設けられている。
ゲート絶縁膜１０と、チャネル領域６ａ直上の保護膜８とを覆うように、浮遊ゲート電極１２が設けられている。この浮遊ゲート電極１２は、ゲート絶縁膜１０と、チャネル領域６ａ直上の保護膜８とを覆う第１部分１２ａと、第１部分に接続されチャネル領域６ａの側面からこの側面に直交する方向に延在するように絶縁膜４上に設けられて第１部分と実質的に同じ幅を有する第２部分１２ｂと、第２部分に接続するように絶縁膜４上に設けられて第２部分よりも幅の広い第３部分１２ｃとを備えている。この浮遊ゲート電極１２を覆うように、電極間絶縁膜１４が設けられている。そして、浮遊ゲート電極１２の第３部分の直上の電極間絶縁膜１４上に、は半導体層６と長手方向と実質的に平行に複数（図面上では２個）の制御ゲート電極１６１、１６２が設けられている。
このように、本実施形態においては、複数の制御ゲート電極１６１、１６２が電極間絶縁膜１４を介して容量結合しているすなわち、半導体基板に離間して形成されたソース領域とドレイン領域との間にゲート絶縁膜を介して浮遊ゲート電極、電極間絶縁膜、および制御ゲート電極からなる積層構造のゲートが設けられた従来のニューロン素子と同様に、その等価回路は図５に示すようになる。すなわち、制御ゲート電極１６１、１６２と容量結合した浮遊ゲート電極１２によって、チャネル領域６ａの電位が制御され、フラッシュメモリや、通常のトランジスタと同様にスイッチング動作をすることができる。このとき、制御ゲート電極１６１、１６２が複数個設けられているので、制御ゲート電極の入力電圧に対応してチャネル領域のオン・オフ状態を制御することができる。
しかし、本実施形態においては、基板にチャネルが形成された従来のニューロン素子と異なり、基板に対して垂直な方向にチャネル領域６ａが形成された構成となっている。
このため、本実施形態のニューロン素子は、従来のニューロン素子と異なり、チャネルを微細化しても制御ゲート電極１６と浮遊ゲート電極１４との間の容量が変化することがなく、また、チャネル領域を浮遊ゲート電極が挟み込む構造になっていることにより、チャネル領域内の空乏電荷の総数を制御できる。このため、チャネル領域の電位に対する浮遊ゲートの支配力を増すことができ、その結果として、短チャネル効果耐性やチャネル電荷密度を高めることが可能となる。これにより、電流駆動力を従来の場合に比べて大きくすることができる。
次に、本実施形態のニューロン素子の製造方法を、図６乃至図９を参照して説明する。
まず、支持基板２、埋め込み絶縁膜４、およびＳＯＩ層６からなるＳＯＩ基板上に、絶縁体例えば、膜厚５０ｎｍ程度のＳｉＮ膜を形成する（図６）。続いて、公知のリソグラフィー技術を用いて、ＳｉＮ膜上にレジストからなるレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、ＳｉＮ膜およびＳＯＩ層６をパターニングし、板状の半導体層６およびこの上に載置されたＳｉＮからなる保護膜８を形成する。その後、半導体層６の側面を熱酸化し、更に窒化することにより、半導体層６の側面にシリコン酸窒化膜からなるゲート絶縁膜１０を形成する（図７（ａ）、７（ｂ））。
次に、上記レジストパターンを除去した後、浮遊ゲート電極１２となるリン含有の多結晶シリコン膜または金属膜を板状の半導体層６を覆うように形成した後、多結晶シリコン膜または金属膜を覆うように電極間絶縁膜１４を形成する。その後、電極間絶縁膜１４上に、リソグラフィー技術を用いてレジストからなるレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして電極間絶縁膜１４、浮遊ゲート電極１２、およびゲート絶縁膜をパターニングし、図８（ａ）、８（ｂ）に示す構造を得る。これにより、浮遊ゲート電極１２は図１および図２に示すように、ゲート絶縁膜１０と、チャネル領域６ａ直上の保護膜８とを覆う第１部分１２ａと、第１部分に接続するように絶縁膜４上に設けられて第１部分と同じ幅を有する第２部分１２ｂと、第２部分に接続するように絶縁膜４上に設けられて第２部分よりも幅の広い第３部分１２ｃとを備えた構成となる。なお、ゲート絶縁膜がパターニングされることにより、板状の半導体層６の浮遊ゲート電極１２に覆われていない領域は板状の半導体層６が露出する。
次に、板状の半導体層６の露出している側面に不純物を導入し、ソース領域６ｂおよびドレイン領域６ｃを形成する。その後、制御ゲート電極膜を形成し、この制御ゲート電極膜をパターニングすることにより、浮遊ゲート電極１２の第３部分の直上の電極間絶縁膜１４上に、複数の制御ゲート電極１６１、１６２を形成する（図９）。その後、層間絶縁膜（図示せず）を堆積し、この層間絶縁膜にソース領域６ｂ、ドレイン領域６ｃ、浮遊ゲート電極１２、および制御ゲート電極１６１、１６２に通ずるコンタクト（図示せず）を形成し、本実施形態のニューロン素子を完成する。
以上説明したように、本実施形態によれば、微細化が容易で、電流駆動力が大きなニューロン素子を得ることができる。
（第２実施形態）
次に、本発明の第２実施形態によるニューロン素子を図１０および図１１を参照して説明する。図１０は本実施形態のニューロン素子の平面図、図１１は図１０に示す切断線Ａ−Ａで切断したときの断面図である。
第１実施形態のニューロン素子は、複数の制御ゲート電極１６１、１６２は板状の半導体層６の片側の、浮遊ゲート電極１２の第３部分上に電極間絶縁膜１４を挟むように設けられていた。しかし、本実施形態のニューロン素子は、制御ゲート電極１６１、１６２が板状の半導体層６を挟んで互いに反対側の浮遊ゲート電極１２上に、電極間絶縁膜１４を挟むように設けられた構成となっている。すなわち、浮遊ゲート電極１２はチャネル領域６ａの両側面および上面に、ゲート絶縁膜１０および保護膜８をそれぞれ挟むように、設けられた第１部分１２ａと、この第１部分１２ａに接続されチャネル領域６ａの両側面からチャネル領域６ａの側面に直交する方向に延在する第２部分１２ｂとからなっている。そして、電極間絶縁膜１４は浮遊ゲート電極１２の第１部分１２ａおよび第２部分１２ｂ上に設けられており、制御ゲート電極１６１、１６２は第２部分１２ｂ上に電極間絶縁膜１４を挟むように設けられている。
このような構成とすることにより、第１実施形態に比べて、素子が占める面積を大幅に減少させることが可能となり、集積化を高めることができる。また、本実施形態においては、制御ゲート電極１６１、１６２はチャネル領域６ａの側面に沿って浮遊ゲート電極１２に接するように設けられているため、素子面積を増加させることなく、制御ゲート電極１６１、１６２と浮遊ゲート電極１２との容量結合比を大きくすることができる。
なお、本実施形態のニューロン素子も、第１実施形態と同様に、短チャネル効果耐性やチャネル電荷密度を高めることが可能となり、電流駆動力を従来の場合に比べて大きくすることができる。
なお、本実施形態においては、チャネル領域を形成する板状の半導体層６は１個であったが、図１２に示す変形例のニューロン素子ように、実質的に平行に配列された複数個（図１２においては３個）の半導体層６１、６２、６３が設けられていてもよい。この場合、複数の半導体層６１、６２、６３のそれぞれの上面は絶縁体からなる保護膜８で覆われている。そして複数の半導体層６１、６２、６３のそれぞれには、第１および第２実施形態と同様に、チャネル領域およびソース領域ならびにドレイン領域が設けられている。各チャネル領域の側面はゲート絶縁膜１０で覆われている。複数の半導体層６１、６２、６３のそれぞれのチャネル領域の側面および上面上にゲート絶縁膜１０および保護膜８をそれぞれ挟むように浮遊ゲート電極１２が設けられている。この浮遊ゲート電極１２は、各半導体層６ｉ（ｉ＝１，２，３）のそれぞれのチャネル領域の両側面および上面上にゲート絶縁膜１０および保護膜８を挟むように設けられた第１部分と、隣接する半導体層のそれぞれのチャネル領域間に設けられている第２部分と、半導体層６２とは反対側の半導体層６１のチャネル領域の側面からこの側面に直交する方向に延在する第３部分と、半導体層６２とは反対側の半導体層６３のチャネル領域の側面からこの側面に直交する方向に延在する第４部分と、を備え、これらの第１乃至第４部分は接続されて一体となっている。この浮遊ゲート電極１２上に電極間絶縁膜１４が設けられている。各チャネル領域の両側の浮遊ゲート電極１２の第２乃至第４部分上に電極間絶縁膜１４を挟むように制御ゲート電極１６１、１６２、１６３、１６４が設けられている。また、これらの制御ゲート電極１６１、１６２、１６３、１６４は半導体層６１、６２、６３のそれぞれのチャネル領域の側面に沿って電極間絶縁膜１４を挟むように設けられているので、制御ゲート電極と浮遊ゲート電極との容量結合比を大きくすることができる。
この変形例も第２実施形態と同様に、素子が占める面積を大幅に減少させることが可能となるとともに、制御ゲート電極１６１、１６２、１６３、１６４と浮遊ゲート電極１２との容量結合比を大きくすることができる。また、短チャネル効果耐性やチャネル電荷密度を高めることが可能となり、電流駆動力を従来の場合に比べて大きくすることができる。
次に、本変形例のニューロン素子の製造方法を図１３乃至図 を参照して説明する。
まず、第１実施形態と同様に、ＳＯＩ基板上に、絶縁体例えば、膜厚５０ｎｍ程度のＳｉＮ膜を形成する（図６）。続いて、公知のリソグラフィー技術を用いて、ＳｉＮ膜上にレジストからなるレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、ＳｉＮ膜およびＳＯＩ層６をパターニングし、板状の半導体層６１〜６３およびこれらの上に載置された保護膜８を形成する。その後、半導体層６１〜６３のそれぞれの側面を熱酸化し、更に窒化することにより、半導体層６１〜６３のそれぞれの側面にシリコン酸窒化膜からなるゲート絶縁膜１０を形成する（図１３（ａ）、１３（ｂ））ＳＯＩ基板上に板状の半導体層を形成する。図１３（ｂ）は平面図であり、図１３（ａ）は図１３（ｂ）に示す切断線Ａ−Ａで切断したときの断面図である。
次に、上記レジストパターンを除去した後、浮遊ゲート電極１２となるリン含有の多結晶シリコン膜または金属膜を板状の半導体層６１〜６３のそれぞれを覆うように形成した後、多結晶シリコン膜または金属膜を覆うように電極間絶縁膜１４を形成する。続いて、リン含有多結晶シリコンまたは金属からなる制御ゲート電極膜１６を形成する（図１４）。
その後、ＣＭＰ(Chemical Mechanical Polishing)を用いて、電極間絶縁膜１４が露出するまで制御ゲート電極膜１６を平坦化する（図１５、図１６）。なお、図１５は断面図であり、図１６は平面図である。
次に、平坦化された制御ゲート電極膜１６および露出された電極間絶縁膜１４上に、リソグラフィー技術を用いてレジストからなるレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、制御ゲート電極膜１６、電極間絶縁膜１４、浮遊ゲート電極１２、およびゲート絶縁膜をパターニングし、図１７、図１８に示す構造を得る。すなわち、各チャネル領域の両側の浮遊ゲート電極１２上には電極間絶縁膜１４を介して制御ゲート電極１６１、１６２、１６３、１６４が形成される。また、このとき、ゲート絶縁膜１０がパターニングされることにより、板状の半導体層６の浮遊ゲート電極１２に覆われていない領域は板状の半導体層６１〜６３が露出する。
次に、板状の半導体層６１〜６３の露出している側面にそれぞれ不純物を導入し、板状の半導体層６１〜６３のそれぞれにソース領域６ｂおよびドレイン領域６ｃを形成する。その後、層間絶縁膜（図示せず）を堆積し、この層間絶縁膜にソース領域６ｂ、ドレイン領域６ｃ、浮遊ゲート電極１２、および制御ゲート電極１６１、１６２、１６３、１６４に通ずるコンタクト（図示せず）を形成し、本実施形態のニューロン素子を完成する。
以上説明したように、本実施形態も、第１実施形態と同様に、微細化が容易で、電流駆動力が大きなニューロン素子を得ることができる。
（第３実施形態）
次に、本発明の第３実施形態によるニューロン素子を説明する。
第２実施形態においては、第１実施形態に比べて、制御ゲート電極と浮遊ゲート電極との容量結合比を大きくなるように構成されていた。本実施形態のニューロン素子においては、制御ゲート電極と浮遊ゲート電極との容量結合比を第２実施形態に比べて小さくなるように構成したものである。
本実施形態のニューロン素子を図１９に示す。本実施形態のニューロン素子においては、板状の複数の半導体層６１〜６３を完全に埋め尽くすように、すなわち側面に形成されたゲート絶縁膜１０および上面に設けられた保護膜８を埋め尽くすように浮遊ゲート電極１２が設けられている。そして、複数の半導体層６１〜６３の直上に浮遊ゲート電極１２および電極間絶縁膜１４を挟むように制御ゲート電極１６１〜１６３が設けられている。したがって、第２実施形態に比べて、制御ゲート電極と浮遊ゲート電極との容量結合比が小さくなっている。
次に、本実施形態のニューロン素子の製造方法を図２０乃至図２２を参照して説明する。
第２実施形態の変形例と同様に、ＳＯＩ基板上に、複数の板状の半導体層６１、６２、６３を形成し、これらの半導体層６１、６２、６３のそれぞれの側面にゲート絶縁膜１０を形成する（図２０）。
次に、浮遊ゲート電極膜１２となるリン含有の多結晶シリコン膜または金属膜を、複数の板状の半導体層６１、６２、６３の間を埋め込むように形成する（図２１）。
続いて、ＣＭＰ法などを用いて、浮遊ゲート電極膜１２を平坦化する。その後、浮遊ゲート電極１２上に電極間絶縁膜１４を形成する。そして、この電極間絶縁膜上に制御ゲート電極膜１６となるリン含有の多結晶シリコン膜または金属膜を形成し（図２２）、この制御ゲート電極膜１６をパターニングし、図１９に示すように複数の制御ゲート電極１６１、１６２、１６３を形成する。
以上説明したように、本実施形態によれば、微細化が容易で、電流駆動力が大きなニューロン素子を得ることができる。
上記第１乃至第３実施形態においては、ニューロン素子はＳＯＩ基板上に形成されていたが、バルク基板上に形成してもよい。
また、上記第１乃至第３実施形態においては、ニューロン素子は浮遊ゲート電極と、制御ゲート電極を備えたダブルゲート構造であったが、保護膜をゲート絶縁膜で置き換えたトライゲート構造としてもよい。こうすることで加工の難度は上がるものの、浮遊ゲート電極が制御する空乏電荷の総数がダブルゲート構造よりもさらに少なくなる。このため、チャネル領域の電位に対する浮遊ゲート電極の支配力を増すことができ、その結果として、ダブルゲート構造以上の電流駆動力の向上と、板状の半導体層の厚さをゲート長と同程度まで厚くできるというメリットがある。このドライゲート構造は、例えば、図２、図１１、図１２、図１９、図２２における保護膜８を、絶縁膜１０と材質及び厚みが等しい膜で置き換え、更にＦｉｎの高さ（板状の半導体層の厚さ）を幅と同程度にした構成となっている。
また、第１乃至第３実施形態において、板状の半導体層６の厚さ（チャネル領域の厚さ）、ゲート絶縁膜の厚さ、電極間絶縁膜の厚さを所望の値とすることにより、短チャネル効果の抑制を最大限に発揮することができるとともに電流駆動力を最大にすることができる。例えば、短チャネル効果を抑制するためには、板状の半導体層の厚さは、ゲート長の半分以下にすることが望ましい。これ以上の厚みであると、空乏電荷にゲート電界が打ち消されてしまい、短チャネル効果耐性が著しく劣化してしまうためである。また、電流駆動力を大きくするためには、ゲート絶縁膜１０および電極間絶縁膜１４は薄いほうがよく、酸化膜換算厚さＥＯＴ(Equivalent Oxide Thickness)にして４ｎｍ以下であることが望ましいこれ以上の厚さであると、駆動電圧が高くなってしまい、従来型のＭＯＳＦＥＴ素子と共存させるのが難しい。
本発明の各実施形態のニューロン素子は、連想メモリや画像処理といった、公知のさまざまなニューロン素子の応用システムに適用することができる。例えば、ロジックＬＳＩの応用としては、ｎ入力ＮＡＮＤ素子としての使い方がある。従来の素子のみで形成したｎ入力ＮＡＮＤロジック回路は、図２３に示すようになっている。この場合、ｎＭＯＳトランジスタが直列接続になっているため，段数が多いと遅延が大きくなるという問題がある。しかし、本発明の各実施形態のニューロン素子を用いて実現すれば、図２４に示すように１段で実現でき、段数が増えた際の遅延を最小限に出来る。図２４に示すｎ入力ＮＡＮＤロジック回路は、インバータ接続されたｐチャネルＭＯＳＦＥＴと、ｎチャネルＭＯＳＦＥＴとのチャネル領域を、ゲート絶縁膜を挟んで共通の浮遊ゲート電極で覆い、この浮遊ゲート電極上に、電極間絶縁膜を挟むように、ｎ（ｎ＞１）個の制御ゲート電極が設けられている。そして、これらの制御ゲート電極にそれぞれ電圧ＩＮ１〜ＩＮｎが入力されることにより、ＮＡＮＤ動作をする。
以上説明したように、本発明の各実施形態によれば、微細化が容易で、電流駆動力が大きなニューロン素子を提供することができる。
第１実施形態によるニューロン素子の平面図。 第１実施形態によるニューロン素子の断面図。 第１実施形態によるニューロン素子の断面図。 第１実施形態によるニューロン素子の断面図。 第１実施形態によるニューロン素子の等価回路図。 第１実施形態によるニューロン素子の製造工程を示す断面図。 第１実施形態によるニューロン素子の製造工程を示す図。 第１実施形態によるニューロン素子の製造工程を示す図。 第１実施形態によるニューロン素子の製造工程を示す図。 第２実施形態によるニューロン素子の平面図。 第２実施形態によるニューロン素子の断面図。 第２実施形態の変形例によるニューロン素子の断面図。 第２実施形態によるニューロン素子の製造工程を示す図。 第２実施形態によるニューロン素子の製造工程を示す図。 第２実施形態によるニューロン素子の製造工程を示す図。 第２実施形態によるニューロン素子の製造工程を示す図。 第２実施形態によるニューロン素子の製造工程を示す図。 第２実施形態によるニューロン素子の製造工程を示す図。 第３実施形態によるニューロン素子の断面図。 第３実施形態によるニューロン素子の製造工程を示す断面図。 第３実施形態によるニューロン素子の製造工程を示す断面図。 第３実施形態によるニューロン素子の製造工程を示す断面図。 従来の素子のみで形成したｎ入力ＮＡＮＤロジックの回路図。 本発明の一実施形態のニューロン素子で形成したｎ入力ＮＡＮＤロジックの回路図。
符号の説明
２ 支持基板
４ 埋め込み絶縁膜
６ 板状の半導体層（ＳＯＩ層）
６ａ チャネル領域
６ｂ ソース領域
６ｃ ドレイン領域
８ 保護膜
１０ ゲート絶縁膜
１２ 浮遊ゲート電極
１２ａ 第１部分
１２ｂ 第２部分
１２ｃ 第３部分
１４ 電極間絶縁膜
１６１ 制御ゲート電極
１６２ 制御ゲート電極

Claims (6)

  1. 基板上に設けられた板状の第１導電型の半導体層と、
    前記半導体層の長手方向に離間するように前記半導体層に設けられた第２導電型のソース・ドレイン領域と、
    前記半導体層の上面に設けられた保護膜と、
    前記ソース領域と前記ドレイン領域との間の前記半導体層に形成されるチャネル領域と、
    前記チャネル領域の両側面に設けられた一対のゲート絶縁膜と、
    前記チャネル領域の両側面に前記ゲート絶縁膜を挟むように設けられるとともに前記チャネル領域の上面に前記保護膜を挟むように設けられた第１部分と、前記第１部分に接続し前記チャネル領域の両側面からこれらの両側面に直交する方向に延在するように前記基板上に設けられた第２および第３部分と、を有する浮遊ゲート電極と、
    前記浮遊ゲート電極の前記第１乃至第３部分上に設けられた電極間絶縁膜と、
    前記浮遊ゲート電極の前記２および第３部分上にそれぞれ前記電極間絶縁膜を挟むように設けられた第１および第２制御ゲート電極と、
    を備えたことを特徴とするニューロン素子。
  2. 前記第１および第２制御ゲート電極は、前記チャネル領域の側面に沿って前記電極間絶縁膜を挟むように設けられていることを特徴とする請求項１記載のニューロン素子。
  3. 基板上に並列するように設けられた板状の第１導電型の第１および第２半導体層と、
    前記第１半導体層に、前記第１半導体層の長手方向に離間するように設けられた第２導電型の第１ソース・ドレイン領域と、
    前記第２半導体層に、前記第２半導体層の長手方向に離間するように設けられた第２導電型の第２ソース・ドレイン領域と、
    前記第１および第２半導体層のそれぞれの上面に設けられた第１および第２保護膜と、 前記第１ソース領域と前記第１ドレイン領域との間の前記第１半導体層に形成される第１チャネル領域および前記第２ソース領域と前記第２ドレイン領域との間の前記第２半導体層に形成される第２チャネル領域と、
    前記第１チャネル領域の両側面に設けられた一対の第１ゲート絶縁膜と、
    前記第２チャネル領域の両側面に設けられた一対の第２ゲート絶縁膜と、
    前記第１チャネル領域の両側面に前記第１ゲート絶縁膜を挟むように設けられるとともに前記第１チャネル領域の上面に前記第１保護膜を挟むように設けられた第１部分と、前記第２チャネル領域の両側面に前記第２ゲート絶縁膜を挟むように設けられるとともに前記第２チャネル領域の上面に前記第２保護膜を挟むように設けられた第２部分と、前記第１部分に接続し前記第１チャネル領域の前記第２チャネル領域と反対側の側面からこの側面に直交する方向に延在するように前記基板上に設けられた第３部分と、前記第１および第２部分に接続し、前記第１チャネル領域と前記第２チャネル領域との間の前記基板上に設けられた第４部分と、前記第２部分に接続し前記第２チャネル領域の前記第１チャネルと反対側の側面からこの側面に直交する方向に延在するように前記基板上に設けられた第５部分と、を有する浮遊ゲート電極と、
    前記浮遊ゲート電極の前記第１乃至第５部分上に設けられた電極間絶縁膜と、
    前記浮遊ゲート電極の前記３乃至第５部分上にそれぞれ前記電極間絶縁膜を挟むように設けられた第１乃至第３制御ゲート電極と、
    を備えたことを特徴とするニューロン素子。
  4. 前記第１制御ゲート電極は前記第１チャネル領域の前記第２チャネル領域と反対側の側面に沿って前記電極間絶縁膜を挟むように設けられ、前記第２制御電極は前記第１および第２チャネル領域のそれぞれの対向する側面に沿って前記電極間絶縁膜を挟むように設けられていることを特徴とする請求項３記載のニューロン素子。
  5. 基板上に並列するように設けられた板状の第１導電型の第１および第２半導体層と、
    前記第１半導体層に、前記第１半導体層の長手方向に離間するように設けられた第２導電型の第１ソース・ドレイン領域と、
    前記第２半導体層に、前記第２半導体層の長手方向に離間するように設けられた第２導電型の第２ソース・ドレイン領域と、
    前記第１および第２半導体層のそれぞれの上面に設けられた第１および第２保護膜と、 前記第１ソース領域と前記第１ドレイン領域との間の前記第１半導体層に形成される第１チャネル領域および前記第２ソース領域と前記第２ドレイン領域との間の前記第２半導体層に形成される第２チャネル領域と、
    前記第１チャネル領域の両側面に設けられた一対の第１ゲート絶縁膜と、
    前記第２チャネル領域の両側面に設けられた一対の第２ゲート絶縁膜と、
    前記第１および第２半導体層を覆うように設けられた浮遊ゲート電極と、
    前記浮遊ゲート電極を覆うように設けられた電極間絶縁膜と、
    前記第１および第２半導体層の直上にそれぞれ前記浮遊ゲート電極および前記電極間絶縁膜を挟むように設けられた第１および第２制御ゲート電極と、
    を備えたことを特徴とするニューロン素子。
  6. 前記基板はＳＯＩ基板であり、前記半導体層は前記ＳＯＩ基板のＳＯＩ層から形成されることを特徴とする請求項１乃至５のいずれかに記載のニューロン素子。
JP2007079735A 2007-03-26 2007-03-26 ニューロンｍｏｓトランジスタ Expired - Fee Related JP5058644B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007079735A JP5058644B2 (ja) 2007-03-26 2007-03-26 ニューロンｍｏｓトランジスタ
US12/043,193 US7893483B2 (en) 2007-03-26 2008-03-06 Neuron device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007079735A JP5058644B2 (ja) 2007-03-26 2007-03-26 ニューロンｍｏｓトランジスタ

Publications (2)

Publication Number Publication Date
JP2008243974A JP2008243974A (ja) 2008-10-09
JP5058644B2 true JP5058644B2 (ja) 2012-10-24

Family

ID=39914983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007079735A Expired - Fee Related JP5058644B2 (ja) 2007-03-26 2007-03-26 ニューロンｍｏｓトランジスタ

Country Status (2)

Country Link
US (1) US7893483B2 (ja)
JP (1) JP5058644B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315224B (zh) * 2010-07-07 2014-01-15 中国科学院微电子研究所 使用FinFET的非易失性存储器件及其制造方法
KR101977999B1 (ko) * 2014-04-23 2019-05-14 매그나칩 반도체 유한회사 비휘발성 메모리 소자 및 그 제조방법
KR101727546B1 (ko) * 2014-11-12 2017-05-02 서울대학교산학협력단 뉴런 디바이스 및 뉴런 디바이스를 포함하는 집적회로
US20170194337A1 (en) 2015-12-30 2017-07-06 SK Hynix Inc. Neuromorphic device
US10276726B2 (en) * 2016-05-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Non-volatile memory cell and non-volatile memory
CN108258044B (zh) * 2016-12-28 2020-12-15 上海新昇半导体科技有限公司 一种神经元晶体管结构及其制备方法
US10109639B1 (en) * 2017-06-09 2018-10-23 International Business Machines Corporation Lateral non-volatile storage cell

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621336A (en) * 1989-06-02 1997-04-15 Shibata; Tadashi Neuron circuit
JPH0677426A (ja) * 1992-08-26 1994-03-18 Sunao Shibata 半導体集積回路
JPH06112442A (ja) * 1992-09-28 1994-04-22 Fujitsu Ltd 多入力電界効果型トランジスタ
US5753954A (en) * 1996-07-19 1998-05-19 National Semiconductor Corporation Single-poly neuron MOS transistor
JP3565495B2 (ja) 2000-03-22 2004-09-15 日本電信電話株式会社 論理関数機能再構成可能な集積回路およびその設計方法
DE60133595T2 (de) * 2000-01-07 2009-04-30 Nippon Telegraph And Telephone Corp. Funktionsrekonfigurierbare Halbleitervorrichtung und integrierte Schaltung zum Konfigurieren der Halbleitervorrichtung
US6407425B1 (en) * 2000-09-21 2002-06-18 Texas Instruments Incorporated Programmable neuron MOSFET on SOI
JP2004356472A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US7893483B2 (en) 2011-02-22
JP2008243974A (ja) 2008-10-09
US20090250742A1 (en) 2009-10-08

Similar Documents

Publication Publication Date Title
JP5058644B2 (ja) ニューロンｍｏｓトランジスタ
USRE46448E1 (en) Isolation region fabrication for replacement gate processing
JP4852694B2 (ja) 半導体集積回路およびその製造方法
KR100642632B1 (ko) 반도체소자의 제조방법들 및 그에 의해 제조된 반도체소자들
KR100900831B1 (ko) 반도체 트랜지스터 제조 방법
JP4908006B2 (ja) 半導体装置
US7622777B2 (en) Semiconductor device and method for fabricating the same
US20080277739A1 (en) Finfet Transistors
JP5202941B2 (ja) 複数の狭区画レイアウトを用いたひずみデバイス及びその製造方法
CN107180870B (zh) 半导体器件
JP2007180362A (ja) 半導体装置
KR101090000B1 (ko) 비휘발성 반도체 저장 장치와 그 제조 방법
US20170263761A1 (en) Semiconductor device capable of high-voltage operation
CN103904109B (zh) 半导体器件以及用于制造半导体器件的方法
JP4905442B2 (ja) 半導体装置およびその製造方法
CN106992173B (zh) 包括场效应晶体管的半导体器件
KR20120022552A (ko) 반도체 장치 및 그 제조 방법
KR102223969B1 (ko) 서로 다른 문턱 전압을 갖는 트랜지스터를 포함하는 cmos 회로 및 그의 제조 방법
JP4811901B2 (ja) 半導体装置
WO2008075656A1 (ja) 半導体装置
JP2007165780A (ja) 半導体装置
JP2012079992A (ja) 半導体装置
US10355128B2 (en) Double-gate vertical transistor semiconductor device
JP4588483B2 (ja) 半導体装置
US7423324B2 (en) Double-gate MOS transistor, double-gate CMOS transistor, and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees