JP5044674B2 - 周波数変換器及びこれを用いた送信機 - Google Patents

周波数変換器及びこれを用いた送信機 Download PDF

Info

Publication number
JP5044674B2
JP5044674B2 JP2010073702A JP2010073702A JP5044674B2 JP 5044674 B2 JP5044674 B2 JP 5044674B2 JP 2010073702 A JP2010073702 A JP 2010073702A JP 2010073702 A JP2010073702 A JP 2010073702A JP 5044674 B2 JP5044674 B2 JP 5044674B2
Authority
JP
Japan
Prior art keywords
terminal
transistor
input
positive phase
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010073702A
Other languages
English (en)
Other versions
JP2011205600A (ja
Inventor
洋昭 星野
敏也 三友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010073702A priority Critical patent/JP5044674B2/ja
Priority to US12/880,811 priority patent/US8594593B2/en
Publication of JP2011205600A publication Critical patent/JP2011205600A/ja
Application granted granted Critical
Publication of JP5044674B2 publication Critical patent/JP5044674B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1441Balanced arrangements with transistors using field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1458Double balanced arrangements, i.e. where both input signals are differential

Description

本発明は、周波数変換器及びこれを用いた送信機に関する。
無線装置に用いる周波数変換器として、アクティブ型ダブルバランスミキサが広く用いられている。しかし、アクティブ型ダブルバランスミキサはミキサ段で電流を消費してしまい,低消費電力化が困難である。そこで、消費電力が小さい周波数変換器としてパッシブ型ダブルバランスミキサが知られている。(例えば非特許文献1参照。)。
W. Redman−White, et al., "1/f noise in passive CMOS mixers for low and zero IF integrated receivers," Proceedings of the 27th European Solid−State Circuits Conference, 2001, pp.41−44
しかし、上述した非特許文献1に開示されるパッシブ型ダブルバランスミキサでは、スイッチングトランジスタの寄生容量の充放電により、ミキサ入力側から見た入力インピーダンスが低下してしまうという問題がある。特に、近年の無線装置では、ローカル信号の周波数を複数切り替えられる無線装置が知られている。このように、周波数が異なるローカル信号がパッシブ型ダブルバランスミキサに入力されると、入力インピーダンスの低下がローカル信号の周波数によって変化してしまうという問題が発生する。
本発明は、上述した問題を解決するためになされたものであって、ローカル信号の周波数が変化しても入力インピーダンスの低下を一定にできる周波数変換器及びこれを用いた送信機を提供する。
本発明の一観点によると、正相入力端子及び逆相入力端子に入力される正相入力信号及び逆相入力信号の周波数を変換し、正相出力端子及び逆相出力端子から出力する周波数変換器であって、ソース端子が前記正相入力端子に接続され、ドレイン端子が前記正相出力端子に接続され、ゲート端子に正相ローカル信号が入力される第1トランジスタと、ソース端子が前記正相入力端子に接続され、ドレイン端子が前記逆相出力端子に接続され、ゲート端子に逆相ローカル信号が入力される第2トランジスタと、を有する第1トランジスタ対と、ソース端子が前記逆相入力端子に接続され、ドレイン端子が前記正相出力端子に接続され、ゲート端子に前記逆相ローカル信号が入力される第3トランジスタと、ソース端子が前記逆相入力端子に接続され、ドレイン端子が前記逆相出力端子に接続され、ゲート端子に前記正相ローカル信号が入力される第4トランジスタと、を有する第2トランジスタ対と、一端が前記正相入力端子に接続され、他端が前記逆相入力端子に接続され、前記正相及び逆相ローカル信号の周波数に応じてインピーダンス値が変化する可変インピーダンス回路と、を備えることを特徴とする周波数変換器を提供する。
本発明によれば、ローカル信号の周波数が変化しても入力インピーダンスの低下を一定にできる周波数変換器及びこれを用いた送信機を提供することができる。
第1実施形態に係る周波数変換器100を示す図。 可変インピーダンス回路103の一例を示す図。 第2実施形態に係る周波数変換器200を示す図。 第2実施形態に係る可変インピーダンス回路203を示す図。 第3実施形態に係る周波数変換器300を示す図。 第5−1スイッチ部S311の一例を示す図。 第5−1スイッチ部S411の一例を示す図。 第4実施形態に係る周波数変換器500を示す図。 第25スイッチ部S25の一例を示す図。 第6実施形態に係る送信機を示す図。
以下、図面を参照し本発明の実施の形態を説明する。なお、以下の実施例中では、同一の番号を付した部分については同様の動作を行うものとし、重ねての説明を省略する。
(第1実施形態)
図1に本発明の第1実施形態に係る周波数変換器100を示す。周波数変換器100は、正相入力端子BB+及び逆相入力端子BB−に入力される正相入力信号及び逆相入力信号の周波数を正相及び逆相ローカル信号を用いて変換し、正相出力端子RF+及び逆相出力端子RF−から出力する。
周波数変換器100は、正相入力信号の周波数を変換する第1トランジスタ対101と、逆相入力信号の周波数を変換する第2トランジスタ対102と、正相及び逆相ローカル信号の周波数に応じてインピーダンス値が変化する可変インピーダンス回路103と、可変インピーダンス回路103を制御する制御部104と、を備える。本実施形態では、周波数変換器100が制御部104を有する構成を示しているが、制御部104を周波数変換器100の外部に設けてもよい。
第1トランジスタ対101は、ソース端子が正相入力端子BB+に接続され、ドレイン端子が正相出力端子RF+に接続され、ゲート端子に正相ローカル信号が入力される第1トランジスタM1と、ソース端子が正相入力端子BB+に接続され、ドレイン端子が逆相出力端子RF−に接続され、ゲート端子に逆相ローカル信号が入力される第2トランジスタM2と、を備える。
第2トランジスタ対102は、ソース端子が逆相入力端子BB−に接続され、ドレイン端子が正相出力端子RF+に接続され、ゲート端子に逆相ローカル信号が入力される第3トランジスタM3と、ソース端子が逆相入力端子BB−に接続され、ドレイン端子が逆相出力端子RF−に接続され、ゲート端子に正相ローカル信号が入力される第4トランジスタM4と、を備える。以下、第1〜第4トランジスタM1〜M4をトランジスタとも称する。
正相及び逆相ローカル信号(以下、正相及び逆相ローカル信号をあわせてローカル信号とも称する。)は、例えば図示しない発振器から入力される。発振器は、周波数の異なる複数のローカル信号を生成する。従って、周波数変換器100には周波数の異なるローカル信号が入力される。
可変インピーダンス回路103は、一端が正相入力端子BB+に接続され、他端が逆相入力端子BB−に接続され、ローカル信号の周波数に応じてインピーダンス値が変化する。
図2を用いて、可変インピーダンス回路103の一例を説明する。可変インピーダンス回路103は、一端が正相入力端子BB+に接続された第1の抵抗Rk1と、一端が逆相入力端子BB−に接続された第2の抵抗Rk2と、一端が第1の抵抗の他端に、他端が第2の抵抗の他端に接続されたスイッチと、を有する複数の抵抗部103−k(k=1,2,…,n、nは2以上の整数)とを有する。図2ではスイッチとして、トランジスタMk1を用いている。トランジスタMk1のゲート端子は制御部104に接続されている。可変インピーダンス回路103は、複数の抵抗部103−kのスイッチMk1をオン・オフすることでインピーダンス値を変化させる。
図1に戻り、本実施形態に係る周波数変換器100の動作を説明する。
正相入力信号は、正相入力端子BB+から第1トランジスタM1及び第2トランジスタM2のソース端子に入力される。逆相入力信号は、逆相入力端子BB−から第3トランジスタM3及び第4トランジスタM4のソース端子に入力される。
正相入力信号は、第1トランジスタM1で正相ローカル信号とミキシングされ第1信号となる。逆相入力信号は、第3トランジスタM3で逆相ローカル信号とミキシングされ第3信号となる。第1信号及び第3信号の和が正相出力信号として正相出力端子RF+から出力される。具体的には、第1トランジスタM1と第3トランジスタM3は、ローカル信号の周波数に応じて相補的に動作する。つまり、第1トランジスタM1が動作している間は、第3トランジスタM3が動作を停止しており、第1信号が正相出力信号として出力される。一方、第3トランジスタM3が動作している間は、第1トランジスタM1が動作を停止しており、第3信号が正相出力信号として出力される。第1信号と第3信号とが出力される周期は、ローカル信号の周波数で決定する。
正相入力信号は、第2トランジスタM2で逆相ローカル信号とミキシングされ第2信号となる。逆相入力信号は第4トランジスタM4で正相ローカル信号とミキシングされ第4信号となる。第2信号及び第4信号の和が逆相出力信号として逆相出力端子RF−から出
力される。具体的には、第2トランジスタM2と第4トランジスタM4は、ローカル信号の周波数に応じて相補的に動作する。つまり、第2トランジスタM2が動作している間は、第4トランジスタM4が動作を停止しており、第信号が逆相出力信号として出力される。一方、第4トランジスタM4が動作している間は、第2トランジスタM2が動作を停止しており、第4信号が逆相出力信号として出力される。第2信号と第4信号とが出力される周期は、ローカル信号の周波数で決定する。
ここで、第1〜4トランジスタM1〜M4にはゲート端子とドレイン端子の間に寄生容量Cgdが生じる。第1〜4トランジスタM1〜M4がローカル信号の周波数に応じてオン・オフを繰り返すスイッチングトランジスタとして動作する。そのため、寄生容量Cgdも、ローカル信号の周波数に応じて充放電を繰り返すスイッチングキャパシタとして動作する。周波数変換器100の正相及び逆相入力端子からみた入力インピーダンスZは、寄生容量の影響により、Z=1/(4*Cgd*fLO)となる。ただし、fLOは、ローカル信号の周波数である。 上述したようにローカル信号の周波数は、fLO1,fLO2・・・と複数の値をとる。これに従い、周波数変換器100の入力インピーダンスZも1/(4*Cgd*fLO1)、1/(4*Cgd*fLO2)・・・と複数の値に変化する。
周波数変換器100の入力インピーダンスZが変化すると、例えば前段に接続されるフィルタの特性に影響を及ぼす。そこで、本実施形態に係る周波数変換器100では、制御部104が可変インピーダンス回路103のスイッチMkを制御し可変インピーダンス回路103のインピーダンス値を変化させる。具体的には、可変インピーダンス回路103は、制御部104の指示に従い、抵抗値がR=(1/Z−4fLO*Cgd)−1となるよう複数の抵抗部103−kのスイッチMkをオン・オフする。
以上のように、本実施形態の周波数変換器100は、第1〜4トランジスタM1〜M4の影響により入力インピーダンスが低下することを抑制できる。特に、ローカル信号の周波数fLOに応じて可変インピーダンス回路103の抵抗値がR=(1/Z−4fLO*Cgd) −1 とすることで、ローカル信号の周波数fLOが変化しても入力インピーダンスZを一定とすることができる。
(第2実施形態)
図3を用いて本実施形態に係る周波数変換器200を説明する。周波数変換器200は、図2に示す可変インピーダンス回路103の代わりに図4に示す可変インピーダンス回路203を有している。また、周波数変換器200は、制御部104を有していない。
図4に示す可変インピーダンス回路203は、第1キャパシタ部211及び第2キャパシタ部212を有している。
第1キャパシタ部211は、複数の第1キャパシタC1kと、第1〜第3スイッチM13〜M15を有している。第1スイッチM13は、一端が正相入力端子BB+に接続され、他端が複数の第1キャパシタC1kに接続される。第1スイッチM13は、正相ローカル信号の値に応じてオン・オフする。第2スイッチM14は、一端が逆相入力端子BB−に接続され、他端が複数の第1キャパシタC1kに接続される。第2スイッチM14は、正相ローカル信号の値に応じてオン・オフする。第3スイッチM15は、一端が第1スイッチM13の他端に接続され、他端が第2スイッチM14の他端に接続される。第3スイッチM15は、逆相ローカル信号の値に応じて、第1,2スイッチM13,M14と相補的にオン・オフする。
第2キャパシタ部212は、複数のキャパシタC2k、第4〜第6スイッチM23〜M25を有している。第4スイッチM23は、一端が正相入力端子BB+に接続され、他端が複数の第2キャパシタC2kに接続される。第4スイッチM23は、逆相ローカル信号の値に応じてオン・オフする。第5スイッチM24は、一端が逆相入力端子BB−に接続され、他端が複数の第2キャパシタC2kに接続される。第5スイッチM24は、逆相ローカル信号の値に応じてオン・オフする。第6スイッチM25は、一端が第4スイッチM23他端に接続され、他端が第5スイッチM24他端に接続される。第6スイッチM25は、正相ローカル信号の値に応じて、第4,5スイッチと相補的にオン・オフする。
第1キャパシタ部211及び第2キャパシタ部212は、ローカル信号の周波数に応じて充放電を行うスイッチングキャパシタとして動作する。つまり、第1キャパシタ部211及び第2キャパシタ部212の容量値がローカル信号の周波数によって変化する。第1キャパシタ部211の複数のキャパシタC1kの容量、及び第2キャパシタ部212の複数のキャパシタC2kの容量の和をCvとすると、Cvが、Cv=1/(Z・fLO)−4Cgdを満たすように複数のキャパシタC1k、C2kを設定する。なおZは周波数変換器200の所望の入力インピーダンス値であり、周波数変換器200の前段に設けられる回路の出力インピーダンスに応じて決まる値である。Cvの値を上述した式を満たすように設定することで、ローカル信号の周波数fLOによらず、所望の入力インピーダンス値Zを実現することができる。
以上のように、本実施形態に係る周波数変換器200は、第1実施形態の周波数変換器100と同様の効果が得られるとともに、周波数変換器200の設計時に所望の入力インピーダンス値Zを実現できるよう複数のキャパシタC1k、C2kの容量を設定することで、可変インピーダンス回路203を制御する必要がない。
(第3実施形態)
図5を用いて本実施形態に係る周波数変換器300を説明する。周波数変換器300は、可変インピーダンス回路103を有していない点で図1の周波数変換器100と異なる。周波数変換器300は、第5−s〜8−sトランジスタM31s〜M34s(s=1,2,・・・,m、mは1以上の整数)を有しており、第5−1〜8−1、第5−2〜8−2スイッチ部S311〜S341,S312〜S342によって正相出力端子RF+に接続される第5−s〜8−sトランジスタM31s〜M34s及び第1〜4トランジスタM1〜M4を選択することで、周波数変換器300の入力インピーダンスが一定となるようにしている。
第1トランジスタM1及び第5−sトランジスタM31sは、ソース端子が第5−1スイッチ部S311に接続され、ドレイン端子が第5−2スイッチ部S312に接続される。第1トランジスタM1及び第5−sトランジスタM31sのゲート端子には正相ローカル信号が入力される。第5−1スイッチ部S311は、一端が正相入力端子BB+に接続されており、図示しない制御部からの指示に従い、正相入力端子BB+と接続されるトランジスタを、第1トランジスタM1及び第5−sトランジスタM31sを選択する。第5−2スイッチ部S312は、一端が正相出力端子RF+に接続されており、図示しない制御部からの指示に従い、正相出力端子RF+と接続されるトランジスタを、第1トランジスタM1及び第5−sトランジスタM31sを選択する。なお、第5−1、5−2スイッチ部S311,S312は、同じトランジスタを選択する。
第2トランジスタM2及び第6−sトランジスタM32sは、ソース端子が第6−1スイッチ部S321に接続され、ドレイン端子が第6−2スイッチ部S312に接続される。第2トランジスタM2及び第6−sトランジスタM32sのゲート端子には逆相ローカル信号が入力される。第6−1スイッチ部S321は、一端が正相入力端子BB+に接続されており、図示しない制御部からの指示に従い、正相入力端子BB+と接続されるトランジスタを、第2トランジスタM2及び第6−sトランジスタM32sを選択する。第6−2スイッチ部S322は、一端が逆相出力端子RF−に接続されており、図示しない制御部からの指示に従い、逆相出力端子RF−と接続されるトランジスタを、第2トランジスタM2及び第6−sトランジスタM32sから選択する。なお、第6−1、6−2スイッチ部S321,S322は、同じトランジスタを選択する。
第3トランジスタM3及び第7−sトランジスタM33sは、ソース端子が第7−1スイッチ部S331に接続され、ドレイン端子が第7−2スイッチ部S332に接続される。第3トランジスタM3及び第7−sトランジスタM33sのゲート端子には逆相ローカル信号が入力される。第7−1スイッチ部S331は、一端が逆相入力端子BB−に接続されており、図示しない制御部からの指示に従い、逆相入力端子BB−と接続されるトランジスタを、第3トランジスタM3及び第7−sトランジスタM33sを選択する。第7−2スイッチ部S332は、一端が正相出力端子RF+に接続されており、図示しない制御部からの指示に従い、正相出力端子RF+と接続されるトランジスタを、第3トランジスタM3及び第7−sトランジスタM33sから選択する。なお、第7−1、7−2スイッチ部S331,S332は、同じトランジスタを選択する。
第4トランジスタM4及び第8−sトランジスタM34sは、ソース端子が第8−1スイッチ部S341に接続され、ドレイン端子が第8−2スイッチ部S342に接続される。第4トランジスタM4及び第8−sトランジスタM34sのゲート端子には逆相ローカル信号が入力される。第8−1スイッチ部S341は、一端が逆相入力端子BB−に接続されており、図示しない制御部からの指示に従い、逆相入力端子BB−と接続されるトランジスタを、第4トランジスタM4及び第8−sトランジスタM34sから選択する。第8−2スイッチ部S342は、一端が逆出力端子RF−に接続されており、図示しない制御部からの指示に従い、逆相出力端子RF−と接続されるトランジスタを、第4トランジスタM4及び第8−sトランジスタM34sを選択する。なお、第8−1、8−2スイッチ部S341,S342は、同じトランジスタを選択する。
なお、第5−1〜第8−1トランジスタM311〜M341のトランジスタサイズは同じであるとする。これは、第5−s〜第8−sトランジスタM31s〜M34sも同様である(s=2,3,・・・,m)。
次に図6を用いて、第5−1スイッチ部S311の一例を説明する。なお、第6−1〜8−1スイッチ部S321〜S341及び第5−2〜8−2スイッチ部S312〜S342は第5−1スイッチ部S311と同じ構成であるため説明を省略する。以下、第5−1〜8−1スイッチ部S311〜S341及び第5−2〜8−2スイッチ部S312〜S342をまとめて、単にスイッチとも呼ぶ。
第5−1スイッチ部S311は、複数の第5−1kスイッチS311kを有している(kは、k=0,1,2,・・・,m)。第5−10スイッチS3110は、一端が正相入力端子BB+に接続されており、他端が第1トランジスタM1に接続されている。第5−1sスイッチS311sは、一端が第5−10スイッチS3110の一端に、他端が第5−sトランジスタM31sに接続されている。
複数の第5−1kスイッチS311kは、図示しない制御部からの指示に従い、いずれか1つがオンとなり、残りがオフとなる。周波数変換器300には互いに周波数が異なるm+1個のローカル信号が入力される。ここでm+1個のローカル信号のうち、周波数fLOkのローカル信号LOkが周波数変換器300に入力されるとする。このとき、第5−1スイッチ部S311は、第5−1kスイッチS311kをオンとし、残りをオフする。例えば、k=0の場合、周波数変換器300には周波数fLO0のローカル信号LO0が入力される。第5−1スイッチ部S311は、第5−10スイッチS3110がオンとなり、残りの第5−11〜第5−1mスイッチ部S315〜S311mがオフとなる。これにより、第1トランジスタM1が正相入力端子BB+に接続される。このように、周波数fLO0のローカル信号LO0が入力されると、第1〜4トランジスタM1〜M4が入力端子及び出力端子に接続される。第1〜4トランジスタM1〜M4は、入力信号とローカル信号をミキシングし出力信号を生成する。
周波数fLOsのローカル信号が入力されると、第5−s〜第8−sトランジスタM31s〜M34sが入力端子及び出力端子に接続されるようスイッチが動作する。第5−s〜第8−sトランジスタM31s〜M34s入力信号とローカル信号をミキシングし出力信号を生成する。
第1〜4トランジスタM1〜M4と、第5−s〜第8−sトランジスタM31s〜M34sとは、トランジスタのサイズが異なる。第1〜4トランジスタM1〜M4のサイズは、寄生容量がCgd0となるサイズであるとする。このときの周波変換器300の入力インピーダンスZは、Z=1/(4*Cgd0*fLO0)となる。周波数変換器300の前段に接続される回路は、周波数変換器300の入力インピーダンスZに合わせて出力インピーダンスが調整されているものとする。このとき、第5−s〜第8−sトランジスタM31s〜M34sのサイズは、寄生容量がCgds=(fLO0/fLOs)Cgd0となるサイズとする。
第5−s〜第8−sトランジスタM31s〜M34sのサイズを、寄生容量がCgds=(fLO0/fLOs)Cgd0となるサイズとし、周波数がfLOkであるローカル信号が入力された場合、第5−1k〜第8−1kスイッチ及び第5−2k〜第8−2kスイッチがオンとなるようにスイッチが動作することで、ローカル信号の周波数fLOkが変化しても、周波数変換器300の入力インピーダンスZをZ=1/(4*Cgd0*fLO0)にすることができる。
なお、本実施形態では、入力インピーダンスZをZ=1/(4*Cgd0*fLO0)としたが、Z=1/(4*Cgdk*fLOk)としてよい。この場合、第1〜4トランジスタM1〜M4及び第5−s〜第8−sトランジスタM31s〜M34sのサイズは、寄生容量が、Cgd0=(fLOk/fLO0)Cgdk、Cgds=(fLOk/fLOs)Cgdkとなるサイズとすればよい。(kは、k=0,1,2,・・・,m、sは、s=1,2,・・・,m)
また、周波数変換器300の入力インピーダンスZを一定にするためには、第5−2〜第8−2スイッチ部S312〜S342を備えておけばよく、第5−1〜第8−1スイッチ部S311〜S341は必ずしも備えている必要はない。これは、寄生容量Cgdkがトランジスタのドレイン・ゲート間に発生するためである。従って、寄生容量の一端(本実施形態ではドレイン端子)をオープンにすれば、寄生容量が周波数変換器300に与える影響を小さくすることができる。しかしながら、トランジスタには、ドレイン・ゲート間の寄生容量より影響は小さいが、ドレイン・ゲート間以外にも寄生容量が発生するため、第5−1〜第8−1スイッチ部S311〜S341を儲けることで、ドレイン・ゲート間以外に発生する寄生容量の影響を小さくすることができる。
(変形例)
図7を用いて本実施形態の変形例を説明する。本変形例の周波数変換器400は、スイッチの構成・動作、第5−s〜第8−sトランジスタM31s〜M34sのサイズを除き、周波数変換器300と同じ構成である。
図7は、第5−1スイッチ部S411の構成を示す図である。第5−1スイッチ部S411は、一端が正相入力端子に接続され、他端が第5−sトランジスタM31sに接続される第5−1sスイッチS411sを有している。第1トランジスタM1は、第5−1スイッチ部S411を介して常に正相入力端子BB+に接続される。
周波数変換器300では、ローカル信号の周波数に応じてトランジスタを1つ選択していたが、本変形例では、ローカル信号の周波数に応じて1つ以上のトランジスタを選択する。
周波数fLO0のローカル信号が入力される場合は、スイッチはすべての第5−1s〜第8−2sスイッチS411s〜S442sをオフする。即ち、第1〜第4トランジスタM1〜M4のみが入力端子、出力端子に接続される。
周波数fLosのローカル信号が入力される場合は、第5−11〜第5−1sスイッチS4111〜S411sがオンとなり、第5−1(s+1)〜第5−mスイッチS441(s+1)〜S441mがオフとなる(s=1,2,・・・,m−1)。s=mの場合は、全ての第5−11〜第5−mスイッチS4411〜S441mがオンとなる。他のスイッチも同様に動作する。これにより、第1〜第4トランジスタM1〜M4に加え、第5−1〜第5−s、第6−1〜第6−s、第7−1〜第7−s、第8−1〜第8−sトランジスタが入力端子、出力端子に接続される(s=1,2,・・・,m)。
正相入力信号は、第1トランジスタM1及び第5−1〜第5−sトランジスタM311〜M341で正相ローカル信号とミキシングされる。各トランジスタでミキシングされた信号は足しあわされて第1信号となる。逆相入力信号は、第3トランジスタM3及び第7−1〜第7−sトランジスタM331〜M33sで逆相ローカル信号とミキシングされる。各トランジスタでミキシング信号は足しあわされて第3信号となる。第1信号と第3信号とが足しあわされて正相出力信号となる。
正相入力信号は、第2トランジスタM2及び第6−1〜第6−sトランジスタM321〜M32sで逆相ローカル信号とミキシングされる。各トランジスタでミキシングされた信号は足しあわされて第2信号となる。逆相入力信号は、第4トランジスタM4及び第8−1〜第8−sトランジスタM341〜M34sでミキシングされる。各トランジスタでミキシングされた信号は足しあわされて第4信号となる。第2信号と第4信号とが足しあわされて逆相出力信号となる。
次に、各トランジスタのサイズについて説明する。第1〜第4トランジスタM1〜M4のサイズは周波数変換器300と同じであり、前段の回路の出力インピーダンスも第3実施形態の場合と同じであるとする。なお、第6−s〜第8−sトランジスタM32s〜M34sのサイズは、第5−sトランジスタM31sのサイズと同じであるため、説明を省略する。
第5−sトランジスタM31sが入力/出力端子に接続されている場合、第1トランジスタM1及び第5−sトランジスタM31sのドレイン・ゲート間の寄生容量の総量(以下、総寄生容量と称する。)は、第1トランジスタM1と第5−sトランジスタM31sの寄生容量の和になる。これは、各トランジスタの寄生容量が並列に接続されているように見えるためである。なお、第5−sトランジスタM31sは複数であってもよい。例えば、第5−1、第5−2トランジスタが入力/出力端子に接続されている場合、総寄生容量Cgdは、Cgd=Cgd0+Cgd1+Cgd2となる。
周波数変換器400の第5−sトランジスタM31sのサイズは、ドレイン・ゲート間の寄生容量がfLOs/fLO0=Cgd0/(Σs p=1 Cgdp)の式を満たすサイズである。ただし、fLO0<fLO1<fLO2<・・・<fLOmとする。
トランジスタのサイズが小さいほどドレイン・ゲート間の寄生容量は小さくなる。従って、本変形例のように、複数のトランジスタを入力/出力端子に接続することで、第5−sトランジスタM31sのサイズを小さくすることができ、周波数変換器400の回路規模を小さくすることができる。
(第4実施形態)
図8を用いて本発明の第4実施形態に係る周波数変換器500を説明する。第3実施形態では、トランジスタのドレイン・ゲート端子間の寄生容量の影響を、ドレイン端子をオープンにすることによって軽減している。本実施形態では、ゲート端子をオープンにすることで、トランジスタのドレイン・ゲート端子間の寄生容量の影響を低減する。
図8に示す周波数変換器500は、図5に示す第5−1〜第8−1スイッチ部S311〜S341を有しておらず、第5−2〜第8−2スイッチ部S312〜S342の代わりに第15〜第18スイッチ部S411〜S441を備えている。
第15スイッチ部S411は、一端が正相ローカル入力端子LO+に接続され、他端が第1、第5−sトランジスタM1,M31sに接続されている。第15スイッチ部S411は、図示しない制御部からの指示に従い、正相ローカル入力端子LO+と接続されるトランジスタを、第1トランジスタM1及び第5−sトランジスタM31sから選択する。
第16スイッチ部S421は、一端が逆相ローカル入力端子LO−に接続され、他端が第2、第6−sトランジスタM2,M32sに接続されている。第16スイッチ部S421は、図示しない制御部からの指示に従い、逆相ローカル入力端子LO−と接続されるトランジスタを、第2トランジスタM2及び第6−sトランジスタM32sから選択する。
第17スイッチ部S431は、一端が逆相ローカル入力端子LO−に接続され、他端が第3、第7−sトランジスタM3,M33sに接続されている。第17スイッチ部S431は、図示しない制御部からの指示に従い、逆相ローカル入力端子LO−と接続されるトランジスタを、第3トランジスタM3及び第7−sトランジスタM33sから選択する。
第18スイッチ部S441は、一端が正相ローカル入力端子LO+に接続され、他端が第4、第8−sトランジスタM4,M34sに接続されている。第18スイッチ部S441は、図示しない制御部からの指示に従い、正相ローカル入力端子LO+と接続されるトランジスタを、第4トランジスタM4及び第8−sトランジスタM34sから選択する。
第15〜第18スイッチ部S411〜S441の構成及び動作は図7に示すスイッチと同じであるため、説明を省略する。このように、トランジスタのドレイン端子と接続するスイッチの代わりにゲート端子と接続する第15〜第18スイッチ部S411〜S441を設けても第3実施形態と同様の効果が得られる。第15〜第18スイッチ部S411〜S441の構成及び動作は、図7に示すスイッチとしてもよい。また、図7,8では、スイッチがオフとなっている場合、トランジスタのドレイン端子はオープンとなっているが、例えばグランドに接続されるようにしてもよい。周波数変換器500は、図5と同様に、第5−1〜第8−1スイッチ部S312〜S342を設けてあってもよい。
(変形例)
図9を用いて第4実施形態の変形例に係る周波数変換器600を説明する。周波数変換器600は第15〜第18スイッチ部S411〜S441の代わりに、第25〜第28スイッチ部S25〜S28を備えている。
第25スイッチ部S25は、一端が第1、第5−sトランジスタM1,M31sのゲート端子に接続されている。第26スイッチ部S26は、一端が第2、第6−sトランジスタM2,M32sのゲート端子に接続されている。第27スイッチ部S27は、一端が第3、第7−sトランジスタM3,M33sのゲート端子に接続されている。第28スイッチ部S28は一端が第4、第8−sトランジスタM4,M34sのゲート端子に接続されている。第25〜第28スイッチ部S25〜S28の他端にはバイアス電圧が印加されている。第5−s〜第8−sトランジスタM31s〜M34sのゲート端子には、ローカル信号が入力されている。
図9を用いて第25スイッチ部S25の詳細を説明する。第25スイッチ部S25は、一端が第1、第5−sトランジスタM1,M31sのゲート端子に接続された第5−k抵抗R5kと、一端が第5−k抵抗R5kの他端に接続され他端にバイアス電圧が印加される第25−kスイッチS25kと、一端が第1、第5−sトランジスタM1,M31sのゲート端子及び第5−k抵抗R5kの一端に接続され、他端にローカル信号が入力される第5−kキャパシタC3kを有している。第25スイッチS25は、図示しない制御部の指示に従い、ゲート端子にバイアス電圧が印加されるトランジスタを第1、第5sトランジスタM1,M31sの中から1つ選択する。
バイアス電圧Vbは、トランジスタのゲート閾値電圧Vg、ローカル信号のゼロピーク電圧Vloとすると、Vb>Vg/2−Vloとなるように設定する。これにより、バイアス電圧Vbがトランジスタのゲート端子に印加されている場合は、ローカル信号と入力信号がトランジスタでミキシングされる。バイアス電圧Vbがトランジスタのゲート端子に印加されていない場合は、図示しないがトランジスタが動作しない電圧が印加されるようにする。第25−kスイッチS25kが図示しない制御部の指示に従いオンすると、第1トランジスタM1又は第5−kトランジスタM31kのいずれか1つのゲート端子にバイアス電圧Vbが印加される。第26〜第28スイッチ部S26〜S28の構成及び動作は第25スイッチ部S25と同じである。
以上のように、周波数変換器600は、第25〜第28スイッチ部S25〜M28を用いても第4実施形態の周波数変換器500と同じ効果を得ることができる。また、第25〜第28スイッチ部S25〜M28に抵抗を設けることで、ローカル信号が第25〜第28スイッチS25〜S28側に流れ込みにくくすることができる。本変形例では、ローカル信号がゲート端子に入力されるか否かをスイッチで切り替えるのではなく、ローカル信号は常にゲート端子に入力されているがトランジスタが動作するか否かをスイッチで切り替えている。スイッチを介してローカル信号を入力すると、ローカル信号が減衰してしまう可能性があるが、本変形例のようにローカル入力端子とトランジスタのゲート端子の間にスイッチを設けないことでこの問題を避けることができる。
なお、本変形例では、入力信号とローカル信号をミキシングするトランジスタは、それぞれ1つとしているが、図8に示すように、複数のトランジスタを用いて入力信号とローカル信号をミキシングするようにしてもよい。
(第6実施形態)
図10を用いて本発明の第6実施形態を説明する。図10は、本実施形態に係る送信機を示す図である。図10の送信機は、信号処理部1と、D/A変換器2と、フィルタ6と、図1に示す周波数変換器100と、増幅器3とアンテナ4とローカル発振器5を備えている。
信号処理部1で生成されたベースバンド信号は、D/A変換器2でデジタル信号からアナログ信号に変換される。フィルタ6は、アナログ信号から不要な帯域信号を抑制する。周波数変換器100は、不要な帯域信号を抑制したベースバンド信号の周波数を、ローカル発振器5が生成するローカル信号を用いて変換し送信信号を生成する。増幅器3は、送信信号を増幅し、無線信号を生成する。無線信号は、アンテナ4を介して図示しない通信相手に送信される。なお、ローカル発振器5は、例えば信号処理部1の指示に従い周波数が異なるローカル信号を生成する。
一般的にローカル信号の周波数が変化すると、パッシブ型ダブルバランスミキサの入力インピーダンスも変化し、前段のフィルタ6の特性が変化する。しかしながら、図1に示す周波数変換器100を用いて送信機を構成することで、周波数が異なるローカル信号が入力されても周波数変換器100の入力インピーダンスが変化しにくくなるため、フィルタ6の特性を一定に保つことができる。
本実施形態では、送信機に図1の周波数変換器100を用いているが、受信機に用いてもよい。また、周波数変換器200〜600を用いて送信機を構成してもよい。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
100〜600 周波数変換器、101,102 トランジスタ対、103 可変インピーダンス回路、104 制御部、1 信号処理部、2 D/A変換器、3 増幅器、4 アンテナ、5 ローカル発振器、6 フィルタ

Claims (7)

  1. 正相入力端子及び逆相入力端子に入力される正相入力信号及び逆相入力信号の周波数を変換し、正相出力端子及び逆相出力端子から出力する周波数変換器であって、
    ソース端子が前記正相入力端子に接続され、ドレイン端子が前記正相出力端子に接続され、ゲート端子に正相ローカル信号が入力される第1トランジスタと、
    ソース端子が前記正相入力端子に接続され、ドレイン端子が前記逆相出力端子に接続され、ゲート端子に逆相ローカル信号が入力される第2トランジスタと、
    を有する第1トランジスタ対と、
    ソース端子が前記逆相入力端子に接続され、ドレイン端子が前記正相出力端子に接続され、ゲート端子に前記逆相ローカル信号が入力される第3トランジスタと、
    ソース端子が前記逆相入力端子に接続され、ドレイン端子が前記逆相出力端子に接続され、ゲート端子に前記正相ローカル信号が入力される第4トランジスタと、
    を有する第2トランジスタ対と、
    一端が前記正相入力端子に接続され、他端が前記逆相入力端子に接続され、前記正相及び逆相ローカル信号の周波数に応じてインピーダンス値が変化する可変インピーダンス回路と、を備え、
    前記可変インピーダンス回路は、
    一端が前記正相入力端子に接続された第1の抵抗と、
    一端が前記逆相入力端子に接続された第2の抵抗と、
    一端が前記第1の抵抗の他端に、他端が前記第2の抵抗の他端に接続されたスイッチと、を有する複数の抵抗部とを有し、
    前記複数の抵抗部の前記スイッチをオン・オフすることで前記インピーダンス値を変化させること
    を特徴とする周波数変換器。
  2. 前記可変インピーダンス回路は、抵抗値がR=(1/Z−4fLO*Cgd)−1(fLo:前記正相及び逆相ローカル信号の周波数、z:前記正相入力端子及び前記逆相入力端子からみた入力インピーダンス、Cgd:前記第1乃至第4トランジスタのゲートドレイン間容量)となるよう前記複数の抵抗部のスイッチをオン・オフすることを特徴とする請求項1記載の周波数変換器。
  3. 正相入力端子及び逆相入力端子に入力される正相入力信号及び逆相入力信号の周波数を変換し、正相出力端子及び逆相出力端子から出力する周波数変換器であって、
    ソース端子が前記正相入力端子に接続され、ドレイン端子が前記正相出力端子に接続され、ゲート端子に正相ローカル信号が入力される第1トランジスタと、
    ソース端子が前記正相入力端子に接続され、ドレイン端子が前記逆相出力端子に接続され、ゲート端子に逆相ローカル信号が入力される第2トランジスタと、
    を有する第1トランジスタ対と、
    ソース端子が前記逆相入力端子に接続され、ドレイン端子が前記正相出力端子に接続され、ゲート端子に前記逆相ローカル信号が入力される第3トランジスタと、
    ソース端子が前記逆相入力端子に接続され、ドレイン端子が前記逆相出力端子に接続され、ゲート端子に前記正相ローカル信号が入力される第4トランジスタと、
    を有する第2トランジスタ対と、
    一端が前記正相入力端子に接続され、他端が前記逆相入力端子に接続され、前記正相及び逆相ローカル信号の周波数に応じてインピーダンス値が変化する可変インピーダンス回路と、を備え、
    前記可変インピーダンス回路は、
    複数の第1キャパシタと、
    一端が前記正相入力端子に接続され、他端が前記複数の第1キャパシタに接続され、前記正相ローカル信号の値に応じてオン・オフする第1スイッチと、
    一端が前記逆相入力端子に接続され、他端が前記複数の第1キャパシタに接続され、前記正相ローカル信号の値に応じてオン・オフする第2スイッチと、
    一端が前記第1スイッチの他端に接続され、他端が前記第2スイッチの他端に接続され、前記逆相ローカル信号の値に応じて、前記第1,2スイッチと相補的にオン・オフする第3スイッチと、を有する第1キャパシタ部と、
    複数の第2キャパシタと、
    一端が前記正相入力端子に接続され、他端が前記複数の第2キャパシタに接続され、前記逆相ローカル信号の値に応じてオン・オフする第4スイッチと、
    一端が前記逆相入力端子に接続され、他端が前記複数の第2キャパシタに接続され、前記逆相ローカル信号の値に応じてオン・オフする第5スイッチと、
    一端が前記第4スイッチの他端に接続され、他端が前記第5スイッチの他端に接続され、前記正相ローカル信号の値に応じて、前記第4,5スイッチと相補的にオン・オフする第6スイッチと、を有する第2キャパシタ部と、
    を備えることを特徴とする周波数変換器。
  4. 前記可変インピーダンス回路は、前記第1,2キャパシタ部の容量値Cvが、Cv=(1/Z−4fLO*Cgd) (fLo:前記正相及び逆相ローカル信号の周波数、z:前記正相入力端子及び前記逆相入力端子からみた入力インピーダンス、Cgd:前記第1乃至第4トランジスタのゲートドレイン間容量)となることを特徴とする請求項3記載の周波数変換器。
  5. 正相入力端子及び逆相入力端子に入力される正相入力信号及び逆相入力信号の周波数を変換し、正相出力端子及び逆相出力端子から出力する周波数変換器であって、
    ソース端子が前記正相入力端子に接続され、ドレイン端子が前記正相出力端子に接続され、ゲート端子に正相ローカル信号が入力される第1トランジスタと、
    ソース端子が前記正相入力端子に接続され、ドレイン端子が前記逆相出力端子に接続され、ゲート端子に逆相ローカル信号が入力される第2トランジスタと、
    を有し、前記正相入力信号の周波数を変換する第1トランジスタ対と、
    ソース端子が前記逆相入力端子に接続され、ドレイン端子が前記正相出力端子に接続され、ゲート端子に前記逆相ローカル信号が入力される第3トランジスタと、
    ソース端子が前記逆相入力端子に接続され、ドレイン端子が前記逆相出力端子に接続され、ゲート端子に前記正相ローカル信号が入力される第4トランジスタと、
    を有し、前記逆相入力信号の周波数を変換する第2トランジスタ対と、
    ソース端子が前記正相入力端子に接続され、ドレイン端子が前記正相出力端子に接続され、ゲート端子に正相ローカル信号が入力される第5トランジスタと、
    ソース端子が前記正相入力端子に接続され、ドレイン端子が前記逆相出力端子に接続され、ゲート端子に逆相ローカル信号が入力される第6トランジスタと、
    を有し、前記正相入力信号の周波数を変換する第3トランジスタ対と、
    ソース端子が前記逆相入力端子に接続され、ドレイン端子が前記正相出力端子に接続され、ゲート端子に前記逆相ローカル信号が入力される第7トランジスタと、
    ソース端子が前記逆相入力端子に接続され、ドレイン端子が前記逆相出力端子に接続され、ゲート端子に前記正相ローカル信号が入力される第8トランジスタと、
    を有し、前記逆相入力信号の周波数を変換する第4トランジスタ対と、
    前記正相ローカル信号及び前記逆相ローカル信号の周波数に応じて、前記第3トランジスタ対及び前記第4トランジスタ対が前記正相入力信号及び前記逆相入力信号の周波数を変換するか否か切り替えるスイッチと、
    を備えることを特徴とする周波数変換器。
  6. 前記スイッチは、前記正相入力信号の周波数を変換する前記第3トランジスタ対及び前記逆相入力信号の周波数を変換する前記第4トランジスタ対が有する前記第5乃至第8トランジスタのゲートドレイン間容量の合計Cvが、Cv=(1/Z−4fLO*Cgd) (fLo:前記正相及び逆相ローカル信号の周波数、z:前記正相入力端子及び前記逆相入力端子からみた入力インピーダンス、Cgd:前記第1乃至第4トランジスタのゲートドレイン間容量)となるように、前記第3トランジスタ対及び前記第4トランジスタ対が前記正相入力信号及び前記逆相入力信号の周波数を変換するか否か切り替えることを特徴とする請求項5記載の周波数変換器。
  7. ベースバンド信号を生成する信号処理部と、
    前記ベースバンド信号をデジタルからアナログに変換するD/A変換器と、
    前記ベースバンド信号の周波数を変換し送信信号を生成する請求項1、請求項3および請求項5のいずれか1項に記載の周波数変換器と、
    前記送信信号を増幅し無線信号を生成する増幅器と、
    前記無線信号を通信相手に送信するアンテナと、
    を備えることを特徴とする送信機。
JP2010073702A 2010-03-26 2010-03-26 周波数変換器及びこれを用いた送信機 Expired - Fee Related JP5044674B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010073702A JP5044674B2 (ja) 2010-03-26 2010-03-26 周波数変換器及びこれを用いた送信機
US12/880,811 US8594593B2 (en) 2010-03-26 2010-09-13 Frequency converter and transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010073702A JP5044674B2 (ja) 2010-03-26 2010-03-26 周波数変換器及びこれを用いた送信機

Publications (2)

Publication Number Publication Date
JP2011205600A JP2011205600A (ja) 2011-10-13
JP5044674B2 true JP5044674B2 (ja) 2012-10-10

Family

ID=44656477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010073702A Expired - Fee Related JP5044674B2 (ja) 2010-03-26 2010-03-26 周波数変換器及びこれを用いた送信機

Country Status (2)

Country Link
US (1) US8594593B2 (ja)
JP (1) JP5044674B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018078721A (ja) * 2016-11-09 2018-05-17 富士電機株式会社 ゲート駆動回路およびスイッチング電源装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113710A (ja) * 1988-10-24 1990-04-25 Matsushita Electric Ind Co Ltd ミキサ回路
GB2349528B (en) * 1999-04-23 2004-05-05 Intek Global Technologies Ltd On-line calibration of linear amplifiers
AU2003293542A1 (en) * 2002-12-11 2004-06-30 R.F. Magic, Inc. Nxm crosspoint switch with band translation
US7280805B2 (en) * 2004-07-09 2007-10-09 Silicon Storage Technology, Inc. LO leakage and sideband image calibration system and method
JP4786335B2 (ja) * 2005-12-26 2011-10-05 京セラ株式会社 通信システム、受信機及び送信機
US7483687B2 (en) * 2006-05-11 2009-01-27 Frederic Carrez Quadrature sub-harmonic frequency down-converter
US8121577B1 (en) * 2007-04-09 2012-02-21 Rf Micro Devices, Inc. Controllable input impedance radio frequency mixer
JP4393544B2 (ja) * 2007-09-14 2010-01-06 株式会社東芝 ミキサ回路及びこれを用いた無線通信装置
JP2009188954A (ja) * 2008-02-08 2009-08-20 Sharp Corp ミキサ回路及びそれを備えた半導体装置、通信装置、電子機器
US7933575B2 (en) * 2008-02-21 2011-04-26 Mediatek, Inc. Circuit for settling DC offset in direct conversion receiver

Also Published As

Publication number Publication date
JP2011205600A (ja) 2011-10-13
US8594593B2 (en) 2013-11-26
US20110235739A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
US11418149B2 (en) Re-configurable passive mixer for wireless receivers
JP5154645B2 (ja) パッシブミキサとパッシブミキサを用いた高qrfフィルタ
CN102106076B (zh) 用于实施谐波抑制混频器的系统及方法
US8212602B2 (en) System and method for signal mixing based on high order harmonics
US8520785B2 (en) Multimode receiver with a translational loop for input matching
TW201507364A (zh) 能夠消除雜訊的訊號處理電路
CN104242823B (zh) 混频开关电路及混频器
JP2006135937A (ja) 双方向周波数変換器およびこれを用いた無線機
JP4805995B2 (ja) 抵抗性周波数のミキシング装置及びこれを用いた信号処理方法
JP2009284059A (ja) フィルタ回路、無線送信機および無線受信機
EP1653695A2 (en) I/Q quadrature demodulator with single common voltage to current input stage for both I and Q
JP2004120478A (ja) ミキサ回路及び差動増幅回路
TWI343699B (en) Dual-lo mixer and radio
JP5044674B2 (ja) 周波数変換器及びこれを用いた送信機
US7616937B2 (en) Subharmonic mixer capable of reducing noise and enhancing gain and linearlty
CN101938254A (zh) 混频器
Nejdel et al. A 0.6–3.0 GHz 65nm CMOS radio receiver with ΔΣ-based A/D-converting channel-select filters
US7840197B2 (en) Highly linear and very low-noise down-conversion mixer for extracting weak signals in the presence of very strong unwanted signals
TWI392222B (zh) 可提高信號品質之混頻器
JP2010273009A (ja) 電圧変換回路および無線通信装置
US8761696B2 (en) Highly linear and very low-noise down-conversion mixer for extracting weak signals in the presence of very strong unwanted signals
CN104113284B (zh) 换衡器混频器电路
JP4634448B2 (ja) 無線受信機フロントエンド、及び入力信号を周波数変換する方法
CN106817098B (zh) 低噪声跨导放大器
JP4495532B2 (ja) 周波数コンバータおよびこれを用いたrf受信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110922

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110922

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111220

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees