JP2011205600A - 周波数変換器及びこれを用いた送信機 - Google Patents
周波数変換器及びこれを用いた送信機 Download PDFInfo
- Publication number
- JP2011205600A JP2011205600A JP2010073702A JP2010073702A JP2011205600A JP 2011205600 A JP2011205600 A JP 2011205600A JP 2010073702 A JP2010073702 A JP 2010073702A JP 2010073702 A JP2010073702 A JP 2010073702A JP 2011205600 A JP2011205600 A JP 2011205600A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- signal
- negative
- positive phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Transmitters (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】周波数変換器はソース端子が正相入力端子にドレイン端子が正相出力端子に接続し、正相ローカル信号がゲート端子に入力する第1トランジスタとソース端子が正相入力端子にドレイン端子が逆相出力端子に接続し、逆相ローカル信号がゲート端子に入力する第2トランジスタとを含む第1トランジスタ対101と、ソース端子が逆相入力端子にドレイン端子が正相出力端子に接続し逆相ローカル信号がゲート端子に入力する第3トランジスタとソース端子が逆相入力端子にドレイン端子が逆相出力端子に接続し正相ローカル信号がゲート端子に入力する第4トランジスタとを含む第2トランジスタ対102と、一端が正相入力端子に他端が逆相入力端子に接続しローカル信号の周波数に応じてインピーダンス値が変化する可変インピーダンス回路103とを備える。
【選択図】図1
Description
本発明は、上述した問題を解決するためになされたものであって、ローカル信号の周波数が変化しても入力インピーダンスの低下を一定にできる周波数変換器及びこれを用いた送信機を提供する。
図1に本発明の第1実施形態に係る周波数変換器100を示す。周波数変換器100は、正相入力端子BB+及び逆相入力端子BB−に入力される正相入力信号及び逆相入力信号の周波数を正相及び逆相ローカル信号を用いて変換し、正相出力端子RF+及び逆相出力端子RF−から出力する。
図3を用いて本実施形態に係る周波数変換器200を説明する。周波数変換器200は、図2に示す可変インピーダンス回路103の代わりに図4に示す可変インピーダンス回路203を有している。また、周波数変換器200は、制御部104を有していない。
図5を用いて本実施形態に係る周波数変換器300を説明する。周波数変換器300は、可変インピーダンス回路103を有していない点で図1の周波数変換器100と異なる。周波数変換器300は、第5−s〜8−sトランジスタM31s〜M34s(s=1,2,・・・,m、mは1以上の整数)を有しており、第5−1〜8−1、第5−2〜8−2スイッチ部S311〜S341,S312〜S342によって正相出力端子RF+に接続される第5−s〜8−sトランジスタM31s〜M34s及び第1〜4トランジスタM1〜M4を選択することで、周波数変換器300の入力インピーダンスが一定となるようにしている。
また、周波数変換器300の入力インピーダンスZを一定にするためには、第5−2〜第8−2スイッチ部S312〜S342を備えておけばよく、第5−1〜第8−1スイッチ部S311〜S341は必ずしも備えている必要はない。これは、寄生容量Cgdkがトランジスタのドレイン・ゲート間に発生するためである。従って、寄生容量の一端(本実施形態ではドレイン端子)をオープンにすれば、寄生容量が周波数変換器300に与える影響を小さくすることができる。しかしながら、トランジスタには、ドレイン・ゲート間の寄生容量より影響は小さいが、ドレイン・ゲート間以外にも寄生容量が発生するため、第5−1〜第8−1スイッチ部S311〜S341を儲けることで、ドレイン・ゲート間以外に発生する寄生容量の影響を小さくすることができる。
図7を用いて本実施形態の変形例を説明する。本変形例の周波数変換器400は、スイッチの構成・動作、第5−s〜第8−sトランジスタM31s〜M34sのサイズを除き、周波数変換器300と同じ構成である。
図8を用いて本発明の第4実施形態に係る周波数変換器500を説明する。第3実施形態では、トランジスタのドレイン・ゲート端子間の寄生容量の影響を、ドレイン端子をオープンにすることによって軽減している。本実施形態では、ゲート端子をオープンにすることで、トランジスタのドレイン・ゲート端子間の寄生容量の影響を低減する。
図9を用いて第4実施形態の変形例に係る周波数変換器600を説明する。周波数変換器600は第15〜第18スイッチ部S411〜S441の代わりに、第25〜第28スイッチ部S25〜S28を備えている。
図10を用いて本発明の第6実施形態を説明する。図10は、本実施形態に係る送信機を示す図である。図10の送信機は、信号処理部1と、D/A変換器2と、フィルタ6と、図1に示す周波数変換器100と、増幅器3とアンテナ4とローカル発振器5を備えている。
Claims (8)
- 正相入力端子及び逆相入力端子に入力される正相入力信号及び逆相入力信号の周波数を変換し、正相出力端子及び逆相出力端子から出力する周波数変換器であって、
ソース端子が前記正相入力端子に接続され、ドレイン端子が前記正相出力端子に接続され、ゲート端子に正相ローカル信号が入力される第1トランジスタと、
ソース端子が前記正相入力端子に接続され、ドレイン端子が前記逆相出力端子に接続され、ゲート端子に逆相ローカル信号が入力される第2トランジスタと、
を有する第1トランジスタ対と、
ソース端子が前記逆相入力端子に接続され、ドレイン端子が前記正相出力端子に接続され、ゲート端子に前記逆相ローカル信号が入力される第3トランジスタと、
ソース端子が前記逆相入力端子に接続され、ドレイン端子が前記逆相出力端子に接続され、ゲート端子に前記正相ローカル信号が入力される第4トランジスタと、
を有する第2トランジスタ対と、
一端が前記正相入力端子に接続され、他端が前記逆相入力端子に接続され、前記正相及び逆相ローカル信号の周波数に応じてインピーダンス値が変化する可変インピーダンス回路と、
を備えることを特徴とする周波数変換器。 - 前記可変インピーダンス回路は、
一端が前記正相入力端子に接続された第1の抵抗と、
一端が前記逆相入力端子に接続された第2の抵抗と、
一端が前記第1の抵抗の他端に、他端が前記第2の抵抗の他端に接続されたスイッチと、を有する複数の抵抗部とを有し、
前記複数の抵抗部の前記スイッチをオン・オフすることで前記インピーダンス値を変化させること
を特徴とする請求項1記載の周波数変換器。 - 前記可変インピーダンス回路は、抵抗値がR=(1/Z−4fLO*Cgd)−1(fLo:前記正相及び逆相ローカル信号の周波数、z:前記正相入力端子及び前記逆相入力端子からみた入力インピーダンス、Cgd:前記第1乃至第4トランジスタのゲートドレイン間容量)となるよう前記複数の抵抗部のスイッチをオン・オフすることを特徴とする請求項2記載の周波数変換器。
- 前記可変インピーダンス回路は、
複数の第1キャパシタと、
一端が前記正相入力端子に接続され、他端が前記複数のキャパシタに接続され、前記正相ローカル信号の値に応じてオン・オフする第1スイッチと、
一端が前記逆相入力端子に接続され、他端が前記複数のキャパシタに接続され、前記正相ローカル信号の値に応じてオン・オフする第2スイッチと、
一端が前記第1スイッチの一端に接続され、他端が前記第2スイッチの一端に接続され、前記逆相ローカル信号の値に応じて、前記第1,2スイッチと相補的にオン・オフする第3スイッチと、を有する第1キャパシタ部と、
複数の第2キャパシタと、一端が前記正相入力端子に接続され、他端が前記複数のキャパシタに接続され、前記逆相ローカル信号の値に応じてオン・オフする第4スイッチと、
一端が前記逆相入力端子に接続され、他端が前記複数のキャパシタに接続され、前記逆相ローカル信号の値に応じてオン・オフする第5スイッチと、
一端が前記第4スイッチの一端に接続され、他端が前記第5スイッチの一端に接続され、前記正相ローカル信号の値に応じて、前記第4,5スイッチと相補的にオン・オフする第6スイッチと、を有する第2キャパシタ部と、
を備えることを特徴とする請求項1記載の周波数変換器。 - 前記可変インピーダンス回路は、前記第1,2キャパシタ部の容量値Cvが、Cv=(1/Z−4fLO*Cgd) (fLo:前記正相及び逆相ローカル信号の周波数、z:前記正相入力端子及び前記逆相入力端子からみた入力インピーダンス、Cgd:前記第1乃至第4トランジスタのゲートドレイン間容量)となることを特徴とする請求項4記載の周波数変換器。
- 正相入力端子及び逆相入力端子に入力される正相入力信号及び逆相入力信号の周波数を変換し、正相出力端子及び逆相出力端子から出力する周波数変換器であって、
ソース端子が前記正相入力端子に接続され、ドレイン端子が前記正相出力端子に接続され、ゲート端子に正相ローカル信号が入力される第1トランジスタと、
ソース端子が前記正相入力端子に接続され、ドレイン端子が前記逆相出力端子に接続され、ゲート端子に逆相ローカル信号が入力される第2トランジスタと、
を有し、前記正相入力信号の周波数を変換する第1トランジスタ対と、
ソース端子が前記逆相入力端子に接続され、ドレイン端子が前記正相出力端子に接続され、ゲート端子に前記逆相ローカル信号が入力される第3トランジスタと、
ソース端子が前記逆相入力端子に接続され、ドレイン端子が前記逆相出力端子に接続され、ゲート端子に前記正相ローカル信号が入力される第4トランジスタと、
を有し、前記逆相入力信号の周波数を変換する第2トランジスタ対と、
ソース端子が前記正相入力端子に接続され、ドレイン端子が前記正相出力端子に接続され、ゲート端子に正相ローカル信号が入力される第5トランジスタと、
ソース端子が前記正相入力端子に接続され、ドレイン端子が前記逆相出力端子に接続され、ゲート端子に逆相ローカル信号が入力される第6トランジスタと、
を有し、前記正相入力信号の周波数を変換する第3トランジスタ対と、
ソース端子が前記逆相入力端子に接続され、ドレイン端子が前記正相出力端子に接続され、ゲート端子に前記逆相ローカル信号が入力される第7トランジスタと、
ソース端子が前記逆相入力端子に接続され、ドレイン端子が前記逆相出力端子に接続され、ゲート端子に前記正相ローカル信号が入力される第8トランジスタと、
を有し、前記逆相入力信号の周波数を変換する第4トランジスタ対と、
前記正相ローカル信号及び前記逆相ローカル信号の周波数に応じて、前記複数の第3トランジスタ対及び前記複数の第4トランジスタ対が前記正相入力信号及び前記逆相入力信号の周波数を変換するか否か切り替えるスイッチと、
を備えることを特徴とする周波数変換器。 - 前記スイッチは、前記正相入力信号の周波数を変換する前記第3のトランジスタ対及び前記逆相入力信号の周波数を変換する前記第4のトランジスタ対が有する前記第5乃至第8トランジスタのゲートドレイン間容量の合計Cvが、Cv=(1/Z−4fLO*Cgd) (fLo:前記正相及び逆相ローカル信号の周波数、z:前記正相入力端子及び前記逆相入力端子からみた入力インピーダンス、Cgd:前記第1乃至第4トランジスタのゲートドレイン間容量)となるように、前記複数の第3トランジスタ対及び前記複数の第4トランジスタ対が前記正相入力信号及び前記逆相入力信号の周波数を変換するか否か切り替えることを特徴とする請求項6記載の周波数変換器。
- ベースバンド信号を生成する信号処理部と、
前記ベースバンド信号をデジタルからアナログに変換するD/A変換器と、
前記ベースバンド信号の周波数を変換し送信信号を生成する請求項1記載の周波数変換器と、
前記送信信号を増幅し無線信号を生成する増幅器と、
前記無線信号を通信相手に送信するアンテナと、
を備えることを特徴とする送信機。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010073702A JP5044674B2 (ja) | 2010-03-26 | 2010-03-26 | 周波数変換器及びこれを用いた送信機 |
US12/880,811 US8594593B2 (en) | 2010-03-26 | 2010-09-13 | Frequency converter and transmitter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010073702A JP5044674B2 (ja) | 2010-03-26 | 2010-03-26 | 周波数変換器及びこれを用いた送信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011205600A true JP2011205600A (ja) | 2011-10-13 |
JP5044674B2 JP5044674B2 (ja) | 2012-10-10 |
Family
ID=44656477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010073702A Expired - Fee Related JP5044674B2 (ja) | 2010-03-26 | 2010-03-26 | 周波数変換器及びこれを用いた送信機 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8594593B2 (ja) |
JP (1) | JP5044674B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018078721A (ja) * | 2016-11-09 | 2018-05-17 | 富士電機株式会社 | ゲート駆動回路およびスイッチング電源装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02113710A (ja) * | 1988-10-24 | 1990-04-25 | Matsushita Electric Ind Co Ltd | ミキサ回路 |
US20070111661A1 (en) * | 2002-12-11 | 2007-05-17 | Rf Magic, Inc. | Integrated Crosspoint Switch with Band Translation |
JP2007174463A (ja) * | 2005-12-26 | 2007-07-05 | Kyocera Corp | 通信システム、受信機及び送信機 |
JP2009188954A (ja) * | 2008-02-08 | 2009-08-20 | Sharp Corp | ミキサ回路及びそれを備えた半導体装置、通信装置、電子機器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2349528B (en) * | 1999-04-23 | 2004-05-05 | Intek Global Technologies Ltd | On-line calibration of linear amplifiers |
US7280805B2 (en) * | 2004-07-09 | 2007-10-09 | Silicon Storage Technology, Inc. | LO leakage and sideband image calibration system and method |
US7483687B2 (en) * | 2006-05-11 | 2009-01-27 | Frederic Carrez | Quadrature sub-harmonic frequency down-converter |
US8121577B1 (en) * | 2007-04-09 | 2012-02-21 | Rf Micro Devices, Inc. | Controllable input impedance radio frequency mixer |
JP4393544B2 (ja) * | 2007-09-14 | 2010-01-06 | 株式会社東芝 | ミキサ回路及びこれを用いた無線通信装置 |
US7933575B2 (en) * | 2008-02-21 | 2011-04-26 | Mediatek, Inc. | Circuit for settling DC offset in direct conversion receiver |
-
2010
- 2010-03-26 JP JP2010073702A patent/JP5044674B2/ja not_active Expired - Fee Related
- 2010-09-13 US US12/880,811 patent/US8594593B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02113710A (ja) * | 1988-10-24 | 1990-04-25 | Matsushita Electric Ind Co Ltd | ミキサ回路 |
US20070111661A1 (en) * | 2002-12-11 | 2007-05-17 | Rf Magic, Inc. | Integrated Crosspoint Switch with Band Translation |
JP2007174463A (ja) * | 2005-12-26 | 2007-07-05 | Kyocera Corp | 通信システム、受信機及び送信機 |
JP2009188954A (ja) * | 2008-02-08 | 2009-08-20 | Sharp Corp | ミキサ回路及びそれを備えた半導体装置、通信装置、電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP5044674B2 (ja) | 2012-10-10 |
US20110235739A1 (en) | 2011-09-29 |
US8594593B2 (en) | 2013-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11418149B2 (en) | Re-configurable passive mixer for wireless receivers | |
JP5154645B2 (ja) | パッシブミキサとパッシブミキサを用いた高qrfフィルタ | |
CN102106076B (zh) | 用于实施谐波抑制混频器的系统及方法 | |
US8212602B2 (en) | System and method for signal mixing based on high order harmonics | |
EP1363392A2 (en) | Gilbert cell mixer | |
US8520785B2 (en) | Multimode receiver with a translational loop for input matching | |
TW201507364A (zh) | 能夠消除雜訊的訊號處理電路 | |
US8493136B2 (en) | Driver circuit and a mixer circuit receiving a signal from the driver circuit | |
JP2006135937A (ja) | 双方向周波数変換器およびこれを用いた無線機 | |
JP4805995B2 (ja) | 抵抗性周波数のミキシング装置及びこれを用いた信号処理方法 | |
EP1653695A2 (en) | I/Q quadrature demodulator with single common voltage to current input stage for both I and Q | |
JP2009284059A (ja) | フィルタ回路、無線送信機および無線受信機 | |
TWI343699B (en) | Dual-lo mixer and radio | |
JP5044674B2 (ja) | 周波数変換器及びこれを用いた送信機 | |
US7616937B2 (en) | Subharmonic mixer capable of reducing noise and enhancing gain and linearlty | |
Yang et al. | A 0.5 GHz–1.5 GHz order scalable harmonic rejection mixer | |
Nejdel et al. | A 0.6–3.0 GHz 65nm CMOS radio receiver with ΔΣ-based A/D-converting channel-select filters | |
TWI392222B (zh) | 可提高信號品質之混頻器 | |
US7840197B2 (en) | Highly linear and very low-noise down-conversion mixer for extracting weak signals in the presence of very strong unwanted signals | |
JP2010273009A (ja) | 電圧変換回路および無線通信装置 | |
CN104113284B (zh) | 换衡器混频器电路 | |
US20110032922A1 (en) | Highly Linear and Very Low-Noise Down-Conversion Mixer for Extracting Weak Signals in the Presence of Very Strong Unwanted Signals | |
JP4634448B2 (ja) | 無線受信機フロントエンド、及び入力信号を周波数変換する方法 | |
WO2009059831A2 (en) | Mixing apparatus | |
JP4495532B2 (ja) | 周波数コンバータおよびこれを用いたrf受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110922 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110922 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111220 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |