JP5034251B2

JP5034251B2 - 画素回路の駆動方法

Info

Publication number: JP5034251B2
Application number: JP2006028018A
Authority: JP
Inventors: 武史野澤; 利幸河西; 宏明城
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2006-02-06
Filing date: 2006-02-06
Publication date: 2012-09-26
Anticipated expiration: 2026-02-06
Also published as: JP2007206589A

Description

本発明は、有機ＥＬ(Electro Luminescence)材料からなる発光素子など各種の発光素子
の挙動を制御する表示装置、画素回路およびその駆動方法ならびにこれらを用いた電子機
器に関する。

この種の発光素子は電流の供給によって階調（典型的には輝度）が変化する。この電流
（以下「駆動電流」という）をトランジスタ（以下「駆動トランジスタ」という）によっ
て制御する構成が従来から提案されている。しかしながら、この構成においては、駆動ト
ランジスタの特性（特に閾値電圧）の個体差に起因して各発光素子の階調にバラツキが発
生するという問題がある。この階調のバラツキを抑制するために、例えば特許文献１には
、駆動トランジスタの閾値電圧の相違を補償する構成が開示されている。

図１２は、特許文献１に開示された画素回路の構成を示す回路図である。同図に示され
るように、駆動トランジスタＴｒ１のゲートとドレインとの間にはトランジスタＴｒ２が
介挿される。また、駆動トランジスタＴｒ１のゲートには容量素子Ｃの一方の端子Ｕ１が
接続される。容量素子Ｃの他方の端子Ｕ２と駆動トランジスタＴｒ１のソースの間にはト
ランジスタＴｒ３が設けられており、また、容量素子Ｃの他方の端子Ｕ２とゲート線１４
との間にはトランジスタＴｒ４が設けられている。さらに、駆動トランジスタＴｒ１のド
レインと発光素子１１の陽極の間にはトランジスタＴｒ５が設けられている。

以上の構成において、第１に、信号ＳｎをローベルにしてトランジスタＴｒ２をオン状
態に遷移させる。こうして駆動トランジスタＴｒ１がダイオード接続されると、駆動トラ
ンジスタＭ７のゲートの電位は「ＶEL−Ｖｔｈ」に収束する（Ｖｔｈは駆動トランジスタ
Ｔｒ１の閾値電圧）。このとき、トランジスタＴｒ４がオン状態となり、容量素子Ｃの他
方の端子Ｕ２にはデータ電位ＶDが供給される。つまり、閾値電圧の補償動作とデータ電
位ＶDの書込みとが同時に行われる。第２に、信号Ｓｎをハイレベルにしてトランジスタ
Ｔｒ３およびＴｒ５をオン状態にするとともにトランジスタＴｒ２およびＴｒ４をオフ状
態にする。このとき、容量素子Ｃの他方の端子Ｕ１に電源電位ＶELが供給され、駆動トラ
ンジスタＴｒ１のゲート・ソース間電圧は、閾値電圧Ｖｔｈからデータ電位ＶDに応じた
電圧に変化する。すなわち、従来の画素回路において、容量素子Ｃに書き込まれるデータ
電圧は、データ電位ＶDとＶEL−Ｖｔｈとの差分で書き込まれていた。
特開２００５−１５７３０８号公報

しかしながら、従来の画素回路では、データ電圧がデータ電位ＶDとＶEL−Ｖｔｈとの
差分で書き込まれていたので電源電位ＶELが書込期間に変動すると、その影響を受けると
いった問題があった。特に、電源電位ＶELは電源線を介して供給され、発光素子に電流を
供給するものであるから、電源線の分布抵抗によって電位が変動することがあり、大きな
問題となっていた。
また、補償期間の開始時には駆動トランジスタＴｒ１のゲート・ソース間電圧が閾値電
圧を超えるようにゲート電位を十分低下させる必要がある。従来の画素回路では、駆動電
流Ｉelを発光素子１１に瞬間的に流してゲート電位を下げていた。このため、表示すべき
階調が黒レベルである場合にも発光素子１１が発光し、輝度が若干高くなるといった問題
があった。
さらに、上述した画素回路を備えた表示装置において、図１３に示すようにデータドラ
イバから出力されるデータ信号Ｖdataをデマルチプレクサ２５Ａを用いて、２本のデータ
線に分配して、データ電位Ｖdata_aを画素回路ＰＡに供給する一方、データ電位Ｖdata_b
を画素回路ＰＢに供給することがある。
図１４は従来の画素回路ＰＡおよびＰＢをデマルチプレクス駆動した場合のタイミング
チャートである。この図に示されるようにＶdata_aは期間Ｔw1で書き込まれ、Ｖdata_bは
期間Ｔw2で書き込まれる。この場合、期間ｔ１は画素回路ＰＡにおける閾値電圧Ｖｔｈの
補償動作を実行する期間であり、期間ｔ２は画素回路ＰＢにおける閾値電圧Ｖｔｈの補償
動作を実行する期間である。すなわち、画素回路ＰＢにおける補償期間ｔ２は、画素回路
ＰＡにおける補償期間ｔ１より長い。
ここで、画素回路ＰＡにおける駆動トランジスタＴｒ１のゲート・ソース間電圧をＶｇ
ｓ１、画素回路ＰＢにおける駆動トランジスタＴｒ２のゲート・ソース間電圧をＶｇｓ２
とすると、ゲート・ソース間電圧は図１５に示すものとなる。この図から明らかなように
補償期間の時間が長い程、閾値電圧Ｖｔｈに漸近し、補償期間の時間が異なるとゲート・
ソース間電圧に差が生じる。このようにゲート・ソース間電圧Ｖｇｓに差があると、発光
期間において、データ線単位で輝度ムラが発生し、表示品位が劣化するといった問題があ
った。
本発明は、このような事情に鑑みてなされたものであり、データ線ごとの輝度ムラを抑
制するという課題、簡易な構成で表示すべき輝度の精度を向上するという課題の解決を目
的としている。

この課題を解決するために、本発明に係る画素回路は、駆動電流に応じた輝度で発光す
る発光素子と、前記発光素子に、ゲートの電位に応じた前記駆動電流を供給する駆動トラ
ンジスタと、一方の端子が前記駆動トランジスタのソースと電気的に接続され、他方の端
子が接続点に電気的に接続される第１容量素子と、一方の端子が前記接続点に接続される
第２容量素子と、第１期間において、前記第２容量素子の端子間に表示すべき階調に応じ
たデータ電圧を印加する第１手段（例えば、実施形態のＭ１およびＭ２）と、前記第１期
間が終了した後の第２期間において、前記第１容量素子の他方の端子を前記駆動トランジ
スタのゲートに電気的に接続すると共に、前記駆動トランジスタのゲートとドレインとを
電気的に接続して前記第１容量素子の端子間の電圧を前記駆動トランジスタの閾値電圧に
漸近させる第２手段（例えば、実施形態のＭ３、Ｍ４）と、前記第２期間が終了した後の
第３期間において、前記第２容量素子の他方の端子を前記駆動トランジスタのゲートに電
気的に接続すると共に、前記駆動電流を前記発光素子に供給する第３手段（例えば、実施
形態のＭ５、Ｍ６）とを備えることを特徴とする。
この発明によれば、第１容量素子に駆動トランジスタの閾値電圧を記憶させ、第２容量
素子にデータ電圧を記憶させることができる。また、第１容量素子と第２容量素子は接続
点を介して直列に接続され、第１容量素子の一方の端子は駆動トランジスタのソースに接
続されている。そして、第３手段は、第１期間において第２容量素子にデータ電圧を記憶
し、第２期間において第１容量素子に閾値電圧を記憶した後に、第２容量素子の他方の端
子を駆動トランジスタのゲートに接続して駆動電流を発光素子に供給する。したがって、
駆動電流は、閾値電圧が補正されたものとなるので、正確な階調で発光素子を発光させる
ことが可能となる。なお、発光素子は駆動電流の大きさに応じた光量で発光する素子であ
ればどのようなものであってもよい。例えば、有機発光ダイオード素子、無機発光ダイオ
ード素子などの発光ダイオード素子が発光素子に該当する。

また、本発明に係る他の画素回路は、データ電位が供給されるデータ線と基準電位が供
給される電位線とに接続されるものであって、駆動電流に応じた輝度で発光する発光素子
と、前記発光素子に、ゲートの電位に応じた前記駆動電流を供給する駆動トランジスタと
、一方の端子が前記駆動トランジスタのソースと電気的に接続され、他方の端子が接続点
に電気的に接続される第１容量素子と、一方の端子が前記接続点に接続される第２容量素
子と、前記データ線と前記第２容量素子の他方の端子との間および前記電位線と前記接続
点との間を電気的に接続する第１状態とそれらの間を電気的に開放する第２状態とを切り
替える第１切替手段と、前記駆動トランジスタのゲートとドレインとの間および前記駆動
トランジスタのゲートと前記接続点との間を電気的に接続する第３状態とそれらの間を電
気的に開放する第４状態とを切り替える第２切替手段と、前記駆動トランジスタのゲート
と前記第２容量素子の他方の端子との間および前記駆動トランジスタのドレインと前記発
光素子との間を電気的に接続する第５状態とそれらの間を電気的に開放する第６状態とを
切り替える第３切替手段とを備える。
この発明によれば、第１切替手段によって第２容量素子の両端に基準電位とデータ電位
を印加するか否かを切り替えて第２容量素子に表示すべき階調に応じたデータ電圧（デー
タ電位と基準電位との間の電圧）を記憶させることができる。また、第２切替手段によっ
て駆動トランジスタをダイオード接続した状態でゲートを接続点に接続するか否か切り替
えて駆動トランジスタの閾値電圧を第１容量素子に記憶させることができる。さらに、第
３切替手段によって、第１容量素子に保持されている閾値電圧と第２容量素子に保持され
ているデータ電圧とを加算して駆動トランジスタのゲートに供給することができる。した
がって、駆動電流は、閾値電圧が補正されたものとなるので、正確な階調で発光素子を発
光させることが可能となる。また、第２容量素子には電源線とは独立して設けられた電位
線を介して供給される基準電位とデータ電位が供給されるから、電源線の電位が変動して
もその影響を受けることなくデータ電圧を書き込むことができる。なお、この画素回路に
おいて、第１容量素子に閾値電圧を保持する工程と第２容量素子にデータ電圧を保持する
工程はいずれが先であってもよい。

上述した画素回路の具体的な態様において、前記第１切替手段は、前記データ線と前記
第２容量素子の他方の端子との間に設けられた第１スイッチング素子と、前記電位線と前
記接続点との間に設けられた第２スイッチング素子とを有し、前記第２切替手段は、前記
駆動トランジスタのゲートとドレインとの間に設けられた第３スイッチング素子と、前記
駆動トランジスタのゲートと前記接続点との間に設けられた第４スイッチング素子とを有
し、前記第３切替手段は、前記駆動トランジスタのゲートと前記第２容量素子の他方の端
子との間に設けられた第５スイッチング素子と、前記駆動トランジスタのドレインと前記
発光素子との間に設けられた第６スイッチング素子とを有することが好ましい。これらの
スイッチング素子はトランジスタで構成することができる。

次に、本発明に係る表示装置は、複数の走査線と、複数のデータ線と、前記複数のデー
タ線に各々対応して設けられた複数の電位線と、前記複数のデータ線はＮ（Ｎは２以上の
自然数）本を１組とする複数の組を含み、各データ線に供給すべきデータ電位を前記デー
タ線の組ごとに時分割多重したデータ信号を生成するデータ線駆動手段と、前記データ線
の組ごとに設けられ、各々が当該組に属するＮ本のデータ線を第１期間に順次選択して前
記データ信号を時分割で選択したデータ線に供給する複数の選択手段（例えば、実施形態
のデマルチプレクサ２５）と、前記複数の走査線と前記複数のデータ線の交差に対応して
設けられた複数の画素回路とを備え、前記複数の画素回路の各々は、駆動電流に応じた輝
度で発光する発光素子と、前記発光素子に、ゲートの電位に応じた前記駆動電流を供給す
る駆動トランジスタと、一方の端子が前記駆動トランジスタのソースと電気的に接続され
、他方の端子が接続点に電気的に接続される第１容量素子と、一方の端子が前記接続点に
接続される第２容量素子と、前記第１期間において、前記第２容量素子の端子間に表示す
べき階調に応じたデータ電圧を印加する第１手段と、前記第１期間が終了した後の第２期
間において、前記第１容量素子の他方の端子を前記駆動トランジスタのゲートに電気的に
接続すると共に、前記駆動トランジスタのゲートとドレインとを電気的に接続して前記第
１容量素子の端子間の電圧を前記駆動トランジスタの閾値電圧に漸近させる第２手段と、
前記第２期間が終了した後の第３期間において、前記第２容量素子の他方の端子を前記駆
動トランジスタのゲートに電気的に接続すると共に、前記駆動電流を前記発光素子に供給
する第３手段とを備える。

この発明によれば、選択手段は第１期間にＮ本のデータ線を順次選択するのでデマルチ
プレクス駆動を行うことができる。特に、複数の画素回路と複数のデータ線などを基板上
に形成し、データ線駆動手段を当該基板に形成しない場合には、当該基板上に多数の入力
端子を設ける必要がある。この場合、選択手段を基板上に設けることによって入力端子の
数を減らすことができる。さらに、データ線駆動手段を当該基板から分離することができ
るので、データ線駆動手段の発熱によって発光素子の発光特性が変化するのを抑制するこ
とができる。
また、第１期間においてＮ本のデータ線が順次選択されると選択されたデータ線に対応
する画素回路にデータ電位が供給され、第２容量素子にデータ電位が書き込まれる。つま
り、第１期間では、Ｎ系統のデータ電位の書き込みが時分割で実行される（例えば、実施
形態の第１書込期間および第２書込期間）。そして、書込動作が終了した後にＮ系統の閾
値電圧の補償動作を共通して第２期間に実行することができる。このように書込動作を時
分割で実行し、補償動作を共通して実行することができるので、Ｎ個の系統で補償動作の
期間を同一にできる。閾値電圧の補償の程度は補償動作の期間に応じて定まるが、この発
明によればＮ個の系統で補償動作の期間は同一となるから、補償の程度をＮ系統で揃える
ことができる。この結果、閾値電圧のバラツキを補正しつつ、補償の程度の相違に起因す
る輝度ムラを大幅に抑制して、表示品質を向上することができる。

また、本発明に係る他の表示装置は、複数の走査線と、複数のデータ線と、前記複数の
データ線に各々対応して設けられた複数の電位線と、前記複数のデータ線はＮ（Ｎは２以
上の自然数）本を１組とする複数の組を含み、各データ線に供給すべきデータ電位を前記
データ線の組ごとに時分割多重したデータ信号を生成するデータ線駆動手段と、前記デー
タ線の組ごとに設けられ、各々が当該組に属するＮ本のデータ線を第１期間に順次選択し
て前記データ信号を時分割で選択したデータ線に供給する複数の選択手段と、前記複数の
走査線と前記複数のデータ線の交差に対応して設けられた複数の画素回路とを備え、前記
複数の画素回路の各々は、駆動電流に応じた輝度で発光する発光素子と、前記発光素子に
、ゲートの電位に応じた前記駆動電流を供給する駆動トランジスタと、一方の端子が前記
駆動トランジスタのソースと電気的に接続され、他方の端子が接続点に電気的に接続され
る第１容量素子と、駆動電流に応じた輝度で発光する発光素子と、前記発光素子に、ゲー
トの電位に応じた前記駆動電流を供給する駆動トランジスタと、一方の端子が前記駆動ト
ランジスタのソースと電気的に接続され、他方の端子が接続点に電気的に接続される第１
容量素子と、一方の端子が前記接続点に接続される第２容量素子と、前記データ線と前記
第２容量素子の他方の端子との間および前記電位線と前記接続点との間を電気的に接続す
る第１状態とそれらの間を電気的に開放する第２状態とを切り替える第１切替手段と、前
記駆動トランジスタのゲートとドレインとの間および前記駆動トランジスタのゲートと前
記接続点との間を電気的に接続する第３状態とそれらの間を電気的に開放する第４状態と
を切り替える第２切替手段と、前記駆動トランジスタのゲートと前記第２容量素子の他方
の端子との間および前記駆動トランジスタのドレインと前記発光素子との間を電気的に接
続する第５状態とそれらの間を電気的に開放する第６状態とを切り替える第３切替手段と
を備える。
この発明によれば、第１切替手段によって第２容量素子の両端に基準電位とデータ電位
を印加するか否かを切り替えて第２容量素子に表示すべき階調に応じたデータ電圧（デー
タ電位と基準電位との間の電圧）を記憶させることができる。また、第２切替手段によっ
て駆動トランジスタをダイオード接続した状態でゲートを接続点に接続するか否か切り替
えて駆動トランジスタの閾値電圧を第１容量素子に記憶させることができる。さらに、第
３切替手段によって、第１容量素子に保持されている閾値電圧と第２容量素子に保持され
ているデータ電圧とを加算して駆動トランジスタのゲートに供給することができる。した
がって、駆動電流は、閾値電圧が補正されたものとなるので、正確な階調で発光素子を発
光させることが可能となる。

上述した表示装置において、前記第１期間において、前記第１状態になるように前記第
１切替手段を制御し、前記第４状態になるように前記第２切替手段を制御し、且つ前記第
６状態になるように前記第３切替手段を制御し、前記第１期間の後の第２期間において、
前記第２状態になるように前記第１切替手段を制御し、前記第３状態になるように前記第
２切替手段を制御し、且つ前記第６状態になるように前記第３切替手段を制御し、前記第
２期間の後の第３期間において、前記第２状態になるように前記第１切替手段を制御し、
前記第４状態になるように前記第２切替手段を制御し、且つ前記第５状態になるように前
記第３切替手段を制御する制御手段を備えることが好ましい。
この制御手段は、例えば、実施形態の走査線駆動回路２２が該当する。第１期間におい
て第１状態となるように第１切替手段が制御されるから、基準電位が駆動トランジスタの
ゲート電位となる。ここで、基準電位を駆動トランジスタがオン状態になる電位に設定す
れば、ゲート・ソース間電圧が閾値電圧となるようにゲート電位が変化する。したがって
、閾値電圧の補償動作を実行する前に発光素子に駆動電流を供給して駆動トランジスタの
ゲート電位を遷移させる必要がない。これにより、表示すべき階調が黒レベルである場合
にも発光素子が発光し、輝度が若干高くなるといった不都合を解消して正確な階調を表示
することができる。

本発明に係る電子機器は、上述した表示装置を備えるものであり、この種の電子機器と
しては、パーソナルコンピュータや携帯電話機などがある。

次に、本発明に係る画素回路の駆動方法は、駆動電流に応じた輝度で発光する発光素子
と、前記発光素子に、ゲートの電位に応じた前記駆動電流を供給する駆動トランジスタと
、一方の端子が前記駆動トランジスタのソースと電気的に接続され、他方の端子が接続点
に電気的に接続される第１容量素子と、一方の端子が前記接続点に接続される第２容量素
子とを備えた画素回路を駆動する方法であって、第１期間において、前記第２容量素子の
端子間に表示すべき階調に応じたデータ電圧を印加し、前記第１期間が終了した後の第２
期間において、前記第１容量素子の他方の端子を前記駆動トランジスタのゲートに電気的
に接続すると共に、前記駆動トランジスタのゲートとドレインとを電気的に接続して前記
第１容量素子の端子間の電圧を前記駆動トランジスタの閾値電圧に漸近させ、前記第２期
間が終了した後の第３期間において、前記第２容量素子の他方の端子を前記駆動トランジ
スタのゲートに電気的に接続すると共に、前記駆動電流を前記発光素子に供給することを
特徴とする。
この発明によれば、第１容量素子に駆動トランジスタの閾値電圧を記憶させ、第２容量
素子にデータ電圧を記憶させることができる。また、第１容量素子と第２容量素子は接続
点を介して直列に接続され第１容量素子の一方の端子は駆動トランジスタのソースに接続
されている。そして、第３手段は、第１期間において第２容量素子にデータ電圧を記憶し
、第２期間において第１容量素子に閾値電圧を記憶した後に、第２容量素子の他方の端子
を駆動トランジスタのゲートに接続して駆動電流を発光素子に供給する。したがって、駆
動電流は、閾値電圧が補正されたものとなるので、正確な階調で発光素子を発光させるこ
とが可能となる。

また、本発明に係る他の画素回路の駆動方法は、データ電位が供給されるデータ線と基
準電位が供給される電位線とに接続され、駆動電流に応じた輝度で発光する発光素子と、
前記発光素子に、ゲートの電位に応じた前記駆動電流を供給する駆動トランジスタと、一
方の端子が前記駆動トランジスタのソースと電気的に接続され、他方の端子が接続点に電
気的に接続される第１容量素子と、一方の端子が前記接続点に接続される第２容量素子と
、前記データ線と前記第２容量素子の他方の端子との間および前記電位線と前記接続点と
の間を電気的に接続する第１状態とそれらの間を電気的に開放する第２状態とを切り替え
る第１切替手段と、前記駆動トランジスタのゲートとドレインとの間および前記駆動トラ
ンジスタのゲートと前記接続点との間を電気的に接続する第３状態とそれらの間を電気的
に開放する第４状態とを切り替える第２切替手段と、前記駆動トランジスタのゲートと前
記第２容量素子の他方の端子との間および前記駆動トランジスタのドレインと前記発光素
子との間を電気的に接続する第５状態とそれらの間を電気的に開放する第６状態とを切り
替える第３切替手段とを備える画素回路を駆動する方法であって、前記第１期間において
、前記第１状態になるように前記第１切替手段を制御し、前記第４状態になるように前記
第２切替手段を制御し、且つ前記第６状態になるように前記第３切替手段を制御し、前記
第１期間の後の第２期間において、前記第２状態になるように前記第１切替手段を制御し
、前記第３状態になるように前記第２切替手段を制御し、且つ前記第６状態になるように
前記第３切替手段を制御し、前記第２期間の後の第３期間において、前記第２状態になる
ように前記第１切替手段を制御し、前記第４状態になるように前記第２切替手段を制御し
、且つ前記第５状態になるように前記第３切替手段を制御することを特徴とする。
この発明によれば、第１期間において第２容量素子にデータ電圧を記憶させ、第２期間
において第１容量素子に駆動トランジスタの閾値電圧を記憶させ、第３期間において閾値
電圧とデータ電圧を加算した電圧を駆動トランジスタのゲートに供給することができる。
したがって、駆動電流は、閾値電圧が補正されたものとなるので、正確な階調で発光素子
を発光させることが可能となる。

＜Ａ．第１実施形態＞
＜Ａ−１：表示装置の構成＞
図１は、本発明の実施形態に係る表示装置の構成を示すブロック図である。この表示装
置Ｄは、画像を表示するための手段として各種の電子機器に採用される装置であり、複数
の画素回路Ｐが面状に配列された画素アレイ部１０と、各画素回路Ｐを駆動する走査線駆
動回路２２、データ線駆動回路２４、複数のデマルチプレクサ２５、表示装置Ｄで利用さ
れる各電圧を生成する電圧生成回路２７、および制御回路２９を有する。なお、図１にお
いては走査線駆動回路２２とデータ線駆動回路２４と電圧生成回路２７とが別個の回路と
して図示されているが、これらの回路の一部または全部が単一の回路とされた構成も採用
される。また、図１に図示されたひとつの走査線駆動回路２２（あるいはデータ線駆動回
路２４や電圧生成回路２７）が複数のＩＣチップに区分された態様で表示装置Ｄに実装さ
れてもよい。さらに、データ線駆動回路２４および制御回路２９を除いて１枚のパネルを
構成してもよい。この場合は、パネルに複数の入力端子を設ける必要があるが、本実施形
態では、デマルチプレクサ２５を備えるので入力端子数を減らすことができる。これによ
り、配線ピッチを広く取ることが可能となり不良率が低下する。また、画素回路Ｐには発
光素子が設けられており、温度の変化に応じて発光特性が変化する。データ線駆動回路２
４の動作には発熱が伴うが、データ線駆動回路２４をパネルの外に配置することによって
発光素子の発光特性が変化することを抑制することができる。

図１に示されるように、画素アレイ部１０には、Ｘ方向に延在するｍ本の制御線１２と
、Ｘ方向と直交するＹ方向に延在する２ｎ本のデータ線１４が形成される（ｍおよびｎは
自然数）。２ｎ本のデータ線１４は、第１データ線１４ａと第２データ線１４ｂとを１組
とし、ｎ組から構成される。また、データ線１４に対をなしてＹ方向に延在する電位線１
７が形成される。以下の説明において各画素回路Ｐは、データ線１４と制御線１２との交
差に対応する位置に配置される。したがって、これらの画素回路Ｐは、縦ｍ行×横２ｎ列
のマトリクス状に配列する。

走査線駆動回路２２は、複数の画素回路Ｐを水平走査期間ごとに行単位で選択するため
の回路である。一方、データ線駆動回路２４は、各水平走査期間で走査線駆動回路２２が
選択した１行分（２ｎ個）の画素回路Ｐの各々に対応するデータ信号ＶD[1]〜ＶD[n]を生
成してｎ個のデマルチプレクサ２５に出力する。ｋ番目のデータ電位ＶD[ｋ]には、左か
ら２ｋ-１番目のデータ線１４に供給すべきデータ電位ＶDa[ｋ]と左から２ｋ番目のデー
タ線１４に供給すべきデータ電位ＶDb[ｋ]とが時分割多重されている（ｋは１≦ｋ≦ｎを
満たす整数）。ここで、第ｉ行（ｉは１≦ｉ≦ｍを満たす整数）が選択される水平走査期
間において第２ｋ列目（ｋは１≦ｋ≦ｎを満たす整数）のデータ線１４（１４ｂ）に出力
されるデータ電位ＶDb[k]は、第ｉ行の第２ｋ列目に位置する画素回路Ｐに対して指定さ
れた階調に対応する電位となる。

電圧生成回路２７は、電源の高位側の電位（以下「電源電位」という）ＶELおよび低位
側の電位（以下「接地電位」という）Ｇndと、基準電位ＮＲＳを生成する。基準電位ＮＲ
Ｓは電位線１７に供給される。
複数のデマルチプレクサ２５の各々は、２個のトランジスタＴａおよびＴｂを備える。
トランジスタＴａの一端は奇数番目の第１データ線１４ａに接続される一方、トランジス
タＴｂの一端は偶数番目の第２データ線１４ｂに接続される。そして、トランジスタＴａ
およびＴｂの他端にはデータ信号が供給される。デマルチプレクサ２５は第１選択信号Ｓ
ＥＬａと第２選択信号ＳＥＬｂとによって、いずれか一方のデータ線１４を選択する。こ
の例では、第１選択信号ＳＥＬａがアクティブのとき左側（奇数番目）の第１データ線１
４ａを選択する一方、第２選択信号ＳＥＬｂがアクティブのとき右側（偶数番目）の第２
データ線１４ｂを選択して、データ線駆動回路２４から出力されるデータ信号ＶD[1]〜Ｖ
D[n]を各選択したデータ線１４に供給する。例えば、ｋ番目のデータ信号ＶD[k]には、デ
ータ電位ＶDa[k]とＶDb[k]が時分割多重されており、デマルチプレクサ２５によってデー
タ信号ＶD[k]がデータ電位ＶDa[k]とデータ電位ＶDb[k]とに分離される。なお、非選択と
なるデータ線１４はフローティング状態となる。
制御回路２９は、第１および第２選択信号ＳＥＬａおよびＳＥＬｂの他、走査線駆動回
路２２およびデータ線駆動回路２４を制御するための各種のタイミング信号を生成する。

次に、図２を参照して、各画素回路Ｐの構成を説明する。同図においては、第ｉ行の第
２ｋ列目に位置するひとつの画素回路Ｐのみが図示されているが、その他の画素回路Ｐも
同様の構成である。
同図に示されるように、画素回路Ｐは、電源電位ＶELが供給される電源線と接地電位Ｇ
ndが供給される接地線との間に介挿された発光素子１１を含む。発光素子１１は、これに
供給される駆動電流Ｉelに応じた輝度に発光する電流駆動型の素子であり、典型的には、
有機ＥＬ材料からなる発光層を陽極と陰極との間に介在させたＯＬＥＤ素子である。

図２に示されるように、図１において便宜的に１本の配線として図示された制御線１２
は、実際には３本の配線（走査線１２１・制御線１２３・発光制御線１２５）を含む。各
配線には走査線駆動回路２２から所定の信号が供給される。例えば、第ｉ行目の走査線１
２１には、同行の画素回路Ｐを選択するための走査信号ＧWRT[i]が供給される。また、制
御線１２３には初期化信号ＧINT[i]が供給される。さらに、発光制御線１２５には、発光
素子１１が実際に発光する期間（後述する発光期間Ｔ３）を規定する発光制御信号ＧEL[i
]が供給される。なお、各信号の具体的な波形やこれに応じた画素回路Ｐの動作について
は後述する。

図２に示されるように、電源線から発光素子１１の陽極に至る経路にはｐチャネル型の
駆動トランジスタＭ７とｎチャネル型の発光制御トランジスタＭ６とが介挿される。駆動
トランジスタＭ７は、ゲートの電位Ｖgateに応じた駆動電流Ｉelを生成するための手段で
あり、そのソースが電源線に接続されるとともにドレインが発光制御トランジスタＭ６の
ドレインに接続される。発光制御トランジスタＭ６は、駆動電流Ｉelが実際に発光素子１
１に供給される期間を規定するための手段であり、そのソースが発光素子１１の陽極に接
続されるとともにゲートが発光制御線１２５に接続される。したがって、発光制御信号Ｇ
EL[i]がローレベルを維持する期間においては発光制御トランジスタＭ６がオフ状態とな
って発光素子１１に対する駆動電流Ｉelの供給が遮断される一方、発光制御信号ＧEL[i]
がハイレベルに遷移すると発光制御トランジスタＭ６がオン状態となって発光素子１１に
駆動電流Ｉelが供給される。

駆動トランジスタＭ７のゲートとドレインとの間にはｎチャネル型のトランジスタＭ３
が介挿される。このトランジスタＭ３のゲートは制御線１２３に接続される。したがって
、初期化信号ＧINT[i]がハイレベルに遷移するとトランジスタＭ３がオン状態となって駆
動トランジスタＭ７がダイオード接続され、初期化信号ＧINT[i]がローレベルに遷移する
とトランジスタＭ３がオフ状態となって駆動トランジスタＭ７のダイオード接続は解除さ
れる。

図２に示される第１容量素子Ｃ１は、一方の端子Ｕ１１が駆動トランジスタＭ７のソー
スと電気的に接続され、他方の端子Ｕ１２が接続点Ｚに電気的に接続される。第２容量素
子Ｃ２は、一方の端子Ｕ２１が接続点Ｚに接続される。後述するように第１容量素子Ｃ１
は駆動トランジスタＭ７の閾値電圧Ｖｔｈを保持する一方、第２容量素子Ｃ２は、発光素
子１１の輝度に応じたデータ電圧を保持する。

また、接続点Ｚと駆動トランジスタＭ７のゲートとの間にはトランジスタＭ４が設けら
れている。トランジスタＭ４のオン・オフはトランジスタＭ３と同様に初期化信号ＧINT[
i]によって制御される。また、第２容量素子Ｃ２の他方の端子Ｕ２２と駆動トランジスタ
Ｍ７のゲートとの間にはトランジスタＭ５が設けられている。トランジスタＭ５のオン・
オフは発光制御トランジスタＭ６と同様に発光制御信号ＧEL[i]によって制御される。

さらに、第２データ線１４ｂと第２容量素子Ｃ２の他方の端子Ｕ２２との間にはトラン
ジスタＭ１が設けられており、電位線１７と接続点Ｚとの間はトランジスタＭ２が設けら
れている。これらのトランジスタＭ１およびＭ２のオン・オフは、走査信号ＧWRT[i]によ
って制御される。

以上の構成において、トランジスタＭ１およびＭ２は、データ線１４と第２容量素子Ｃ
２の他方の端子Ｕ２２との間および電位線１７と接続点Ｚとの間を電気的に接続する第１
状態とそれらの間を電気的に開放する第２状態とを切り替える第１切替手段として機能す
る。また、トランジスタＭ３およびＭ４は、駆動トランジスタＭ７のゲートとドレインと
の間および駆動トランジスタＭ７のゲートと接続点Ｚとの間を電気的に接続する第３状態
とそれらの間を電気的に開放する第４状態とを切り替える第２切替手段として機能する。
また、トランジスタＭ５およびＭ６は、駆動トランジスタＭ７のゲートと第２容量素子Ｃ
２の他方の端子Ｕ２２との間および駆動トランジスタＭ７のドレインと発光素子１１との
間を電気的に接続する第５状態とそれらの間を電気的に開放する第６状態とを切り替える
第３切替手段として機能する。

次に、図３を参照して、走査線駆動回路２２が生成する各信号の具体的な波形を説明す
る。なお、データ電位ＶDa[k]が供給される画素回路Ｐにおける駆動トランジスタＭ７の
ゲート電位Ｖgateを「Ｖgate_a」、データ電位ＶDb[k]が供給される画素回路Ｐにおける
駆動トランジスタＭ７のゲート電位Ｖgateを「Ｖgate_b」と表記する。
図３に示されるように、走査信号ＧWRT[1]ないしＧWRT[m]は、水平走査期間（１Ｈ）ご
とに順番にハイレベルとなる。走査信号ＧWRT[i]のハイレベルへの移行は第ｉ行の各画素
回路Ｐの選択を意味する。
走査信号ＧWRT[i]がハイレベルとなる期間は書込期間Ｔ１（第１期間）である。書込期
間Ｔ１では、後述するように第２容量素子Ｃ２に表示すべき階調に応じたデータ電圧が書
き込まれる。書込期間Ｔ１の前半は第１書込期間Ｔwrtaであり、その後半は第２書込期間
Ｔwrtbである。第１書込期間Ｔwrtaにおいて、データ信号ＶD[k]はデータ電位ＶDa[k]と
なり、第２書込期間Ｔwrtbにおいてデータ信号ＶD[k]はデータ電位ＶDb[k]となる。また
、第１選択信号ＳＥＬaは第１書込期間Ｔwrtaにおいてアクティブ（ハイレベル）になる
一方、第２選択信号ＳＥＬbは第２書込期間Ｔwrtbにおいてアクティブ（ハイレベル）に
なる。したがって、第１書込期間Ｔwrtaにおいて、第１データ線１４ａにはデータ電位Ｖ
Da[k]が供給されると共に第２データ線１４ｂはフローティング状態となる。また、第２
書込期間Ｔwrtbにおいて、第２データ線１４ｂにはデータ電位ＶDb[k]が供給されると共
に第１データ線１４ａはフローティング状態となる。

書込期間Ｔ１の後の補償期間Ｔ２（第２期間）において、初期化信号ＧINT[i]がアクテ
ィブとなる。補償期間Ｔ２では、後述するように各画素回路Ｐにおいて駆動トランジスタ
Ｍ７の閾値電圧Ｖｔｈが第１容量素子Ｃ１に記憶される。
補償期間Ｔ２の後の発光期間Ｔ３（第３期間）が開始すると、発光制御信号ＧEL[i]が
ローレベルからハイレベルに立ち上がる。発光期間Ｔ３においては、発光素子１１が発光
する。

＜Ａ−２：表示装置の動作＞
次に、図３ないし図７を参照しながら画素回路Ｐの具体的な動作を、書込期間Ｔ１、補
償期間Ｔ２、および発光期間Ｔ３について説明する。
＜Ａ−２−１：書込期間＞
図４に書込期間Ｔ１における画素回路Ｐの動作を示す。書込期間Ｔ１では、図３に示さ
れるように、走査信号ＧWRT[i]がハイレベルを維持すると共に発光制御信号ＧEL[i]およ
び初期化信号ＧINT[i]がローレベルを維持する。したがって、図４に示されるように、ト
ランジスタＭ１とＭ２とはオン状態になり、トランジスタＭ４〜Ｍ６はオフ状態となる。
このとき、第２容量素子Ｃ２の他方の端子Ｕ２２と第２データ線１４ｂとが接続される
。上述したように第１書込期間Ｔwrtaでは、第２データ線１４ｂはフローティング状態に
なる一方、第２書込期間Ｔwrtbでは第２データ線１４ｂにデータ電位ＶDb[k]が供給され
る。したがって、第２書込期間Ｔwrtbにおいて第２容量素子Ｃ２の他方の端子Ｕ１１にデ
ータ電位ＶDb[k]が供給される。また、接続点Ｚと電位線１７が接続されるため、第２容
量素子Ｃ２の一方の端子Ｕ２１には基準電位ＮＲＳが供給される。この結果、第２容量素
子Ｃ２の両端には、表示すべき階調に応じたデータ電圧（ＶDb[k]−ＮＲＳ）が記憶され
る。ここで、基準電位ＮＲＳは、駆動トランジスタＭ７のゲートに供給されたときそのゲ
ート・ソース間の電圧が閾値電圧Ｖｔｈを上回るように設定される。換言すれば、基準電
位ＮＲＳは駆動トランジスタＭ７のゲートに供給されたとき駆動トランジスタＭ７をオン
状態にすることが可能な電位に設定される。書込期間Ｔ１において、トランジスタＭ１お
よびＭ２は、第２容量素子Ｃ２の端子間に表示すべき階調に応じたデータ電圧を印加する
手段として機能する。
この場合、第２容量素子Ｃ２の端子間に印加されるデータ電圧はＶDb[k]−ＮＲＳであ
るから電源電位ＶELの影響を受けない。電源電位ＶELは電源線を介して供給されるが、電
源線には各発光素子１１の輝度に応じた電流が流れるのでその電位は変動する。この例で
は、第２容量素子Ｃ２に書き込むデータ電圧は電源電位ＶELの変動によって影響を受けな
いので、正確な階調を表示することが可能となる。

＜Ａ−２−２：補償期間＞
図５に補償期間Ｔ２における画素回路Ｐの動作を示す。補償期間Ｔ２では、初期化信号
ＧINIT[i]がハイレベル、走査信号ＧWRT[i]および発光制御信号ＧINT[i]がローレベルと
なるから、図５に示されるようにトランジスタＭ１、Ｍ２、Ｍ５およびＭ６がオフ状態と
なる一方、トランジスタＭ３およびＭ４がオン状態となる。

この状態においては、駆動トランジスタＭ７のゲートとドレインが短絡され、駆動トラ
ンジスタＭ７はダイオード接続される。また、接続点Ｚと駆動トランジスタＭ７のゲート
が接続される。補償期間Ｔ２の開始時点では、接続点Ｚの電位が基準電位ＮＲＳとなって
いるので、ダイオード接続された駆動トランジスタＭ７はオン状態となり、電流が第１容
量素子Ｃ１の他方の端子Ｕ１２へ流れ込む。図３に示されるように、駆動トランジスタＭ
７のゲート電位Ｖgate_bはＶEL−Ｖｔｈへ向かって漸近していく。
すなわち、補償期間Ｔ２において、トランジスタＭ３およびＭ４は第１容量素子Ｃ１の
他方の端子Ｕ１２を駆動トランジスタＭ７のゲートに電気的に接続すると共に、駆動トラ
ンジスタＭ７のゲートとドレインとを電気的に接続して第１容量素子Ｃ１の端子間の電圧
を駆動トランジスタＭ７の閾値電圧Ｖｔｈに漸近させる手段として機能する。

補償期間Ｔ２の終了時点におけるゲート電位Ｖgate_bをＶｐｂで表記し、補償期間Ｔ２
の終了時点における第１データ線１４ａに接続された画素回路Ｐのゲート電位Ｖgate_aを
Ｖｐａで表記すると、電位Ｖｐａ、Ｖｐｂは以下に示す式（１）、（２）で与えられる。
Ｖｐａ＝ＶEL−Ｖｔｈ−Ｖｅａ……（１）
Ｖｐｂ＝ＶEL−Ｖｔｈ−Ｖｅｂ……（２）
ここで、ＶｅａおよびＶｅｂは誤差電圧である。仮に、補償期間Ｔ２が無限に長ければ
、誤差電圧ＶｅａおよびＶｅｂはゼロとなり、ゲート電位Ｖgate_bおよびＶgate_aはＶEL
−Ｖｔｈに至るが、実際の時間は有限である。

誤差電圧ＶｅａおよびＶｅｂは、補償期間Ｔ２の長さに応じて定まる。従来のデマルチ
プレクサを用いた表示装置における閾値補償の動作では、デマルチプレクサの選択順序に
よって補償期間が異なるため、誤差電圧が相違していた。本実施形態では、デマルチプレ
クサ２５の各系統においてデータ電位ＶDa[k]およびＶDb[k]を画素回路Ｐに各々書き込ん
だ後、共通の補償期間Ｔ２において閾値補償を実行したので、誤差電圧Ｖｅａと誤差電圧
Ｖｅｂが一致する。この結果、データ線１４単位のすじムラを大幅に抑制することが可能
となる。

＜Ａ−２−３：発光期間＞
図６に発光期間Ｔ３における画素回路Ｐの動作を示す。発光期間Ｔ３においては、図３
に示されるように、走査信号ＧWRT[i]と初期化信号ＧINT[i]とがローレベルとなる一方、
発光制御信号ＧEL[i]がハイレベルとなる。したがって、図６に示されるように、トラン
ジスタＭ５およびＭ６がオン状態となり、トランジスタＭ１〜Ｍ４がオフ状態となる。こ
のとき、第１容量素子Ｃ１および第２容量素子Ｃ２が直列に接続される。ここで、第２容
量素子Ｃ２の他方の端子Ｕ２２を基準とした第１容量素子Ｃ１の一方の端子Ｕ１１の電圧
をＶｘとすると、第２容量素子Ｃ２の他方の端子Ｃ２２の電位は、ＶEL−Ｖｘとなる。

上述したように第１容量素子Ｃ１には駆動トランジスタＭ７の閾値電圧Ｖｔｈに応じた
電圧が保持されており、第２容量素子Ｃ２にはデータ電位ＶDb[k]に応じた電圧が保持さ
れている。このため、第２容量素子Ｃ２の他方の端子Ｃ２２の電位（ＶEL−Ｖｘ）は、閾
値電圧Ｖｔｈとデータ電位ＶDb[k]を考慮したものとなっている。
駆動トランジスタＭ７のゲート電位Ｖgate_bは、以下に示す式（４）で与えられる。
Ｖgate_b＝ＶEL−Ｖｘ
＝Ｖｐａ−（ＮＲＳ−ＶDb[k]）
＝ＶEL−Ｖｔｈ−Ｖｅａ−ＮＲＳ＋ＶDb[k]……（４）
同様に、第１データ線１４ａに接続された画素回路Ｐのゲート電位Ｖgate_aは、以下に
示す式（５）で与えられる。
Ｖgate_a＝ＶEL−Ｖｔｈ−Ｖｅｂ−ＮＲＳ＋ＶDa[k]……（５）

また、発光期間Ｔ３においてはトランジスタＭ６がオン状態となって駆動電流Ｉelの経
路が形成される。したがって、駆動トランジスタＭ７のゲートの電位Ｖgateに応じた駆動
電流Ｉelが電源線から駆動トランジスタＭ７およびトランジスタＭ６を経由して発光素子
１１に供給される。この駆動電流Ｉelの供給によって発光素子１１はデータ電位ＶDb[k]
に応じた輝度に発光する。

いま、駆動トランジスタＭ７が飽和領域で動作する場合を想定し、第１データ線１４ａ
に接続される画素回路Ｐの駆動電流ＩelをIel_a、第２データ線１４ｂに接続される画素
回路Ｐの駆動電流ＩelをIel_bと表記すると、Iel_aおよびIel_bは以下に示す式（６）お
よび（７）で与えられる。ただし、「β」は駆動トランジスタＭ７の利得係数であり、「
Ｖgs」は駆動トランジスタＭ７のゲート−ソース間の電圧である。
Ｉel_b＝（β／２）（Ｖgs＋Ｖth）^２
＝（β／２）（Ｖgate_b−ＶEL＋Ｖth）^２
＝（β／２）｛（ＶEL−Ｖｔｈ−Ｖｅｂ−ＮＲＳ＋ＶDb[k]）−ＶEL＋Ｖth｝^２
＝（β／２）（ＶDb[k]−Ｖｅｂ−ＮＲＳ）^２……（６）
Ｉel_a＝（β／２）（ＶDa[k]−Ｖｅａ−ＮＲＳ）^２……（７）

本実施形態では、共通の補償期間Ｔ２によって閾値電圧Ｖｔｈの補償を実行したので、
誤差電圧Ｖｅａと誤差電圧Ｖｅｂは等しい。Ｖcntを定数とすれば、式（６）、（７）は
以下に示す式（８）、（９）に変形できる。
Ｉel_b＝（β／２）（ＶDb[k]−Ｖcnt）^２……（８）
Ｉel_a＝（β／２）（ＶDa[k]−Ｖcnt）^２……（９）
式（８）、（９）から明らかなように、発光素子１１に供給される駆動電流Ｉel_bまた
はＩel_aは、データ電位ＶDb[k]またはデータ電位ＶDa[k]によって決定され、駆動トラン
ジスタＭ７の閾値電圧Ｖｔｈには依存しない。したがって、デマルチプレクサ２５の選択
順に無関係に、画素回路Ｐごとの閾値電圧Ｖｔｈのバラツキを補正して輝度のムラを抑制
することができる。
なお、発光期間Ｔ３において、トランジスタＭ５およびＭ６は、第２容量素子Ｃ２の他
方の端子Ｕ２２を駆動トランジスタＭ７のゲートに電気的に接続すると共に、駆動電流Ｉ
elを発光素子１１に供給する手段として機能する。

＜Ｂ．第２実施形態＞
第２実施形態の表示装置Ｄは、デマルチプレクサ２５を省略した点を除いて、図１に示
す第１実施形態の表示装置Ｄと同様である。図７に第２実施形態の表示装置Ｄの構成を示
し、図８に第２実施形態の表示装置Ｄのタイミングチャートを示す。第２実施形態の表示
装置Ｄでは、デマルチプレス動作は行われないので、書込期間Ｔ１の全体にデータ電位Ｖ
D[k]が割り当てられる。そして、補償期間Ｔ２において駆動トランジスタＭ７のゲート・
ソース間電圧が閾値電圧Ｖｔｈに漸近する。
この表示装置Ｄでは、閾値補償用の第１容量素子Ｃ１とデータ書込み用の第２容量素子
Ｃ２を独立して設けたので、書込期間Ｔ１が終了した後、補償期間Ｔ２において閾値電圧
Ｖｔｈの補償を実行することができる。
また、書込期間Ｔ１における接続点Ｚを固定するための電位と、補償期間Ｔ２において
駆動トランジスタＭ７のゲート電位Ｖgateを初期化するための電位を基準電位ＮＲＳで兼
用したので、配線数を低減すると共に電圧生成回路２７の構成を簡易にすることができる
。
さらに、補償期間Ｔ２の開始時点において駆動トランジスタＭ７のゲート電位Ｖgateを
下げるために基準電位ＮＲＳを接続点Ｚに供給するから、発光素子１１を瞬間的に発光さ
せる必要がない。このため、表示される階調の精度を向上させるこができる。

なお、上述した第１実施形態では、データ線１４は２本を１組とする複数の組からなり
、データ線駆動回路２４は各データ線１４に供給すべきデータ電位をデータ線の組ごとに
時分割多重したデータ信号を生成したが、組を構成するデータ線の本数はＮ（Ｎは２以上
の自然数）本以上であればよい。この場合、デマルチプレクサ２５は、データ線の組ごと
に設けられ、組に属するＮ本のデータ線を順次選択してデータ信号を時分割で選択したデ
ータ線に供給すればよい。
また、ＯＬＥＤ素子は発光素子１１の一例に過ぎない。例えば、ＯＬＥＤ素子に代えて
、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子といった様々な素子を本発明にお
ける発光素子として採用することができる。本発明における発光素子は、電流の供給によ
って階調（典型的には輝度）が変化する素子であれば足り、その具体的な構造は素子特性
を考慮して決定される。

＜Ｃ．応用例＞
次に、本発明に係る表示装置Ｄを利用した電子機器について説明する。図９は、以上に
説明した何れかの形態に係る表示装置Ｄを採用したモバイル型のパーソナルコンピュータ
の構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置Ｄと本体部２
０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００
２が設けられている。この表示装置Ｄは電気光学素子１１にＯＬＥＤ素子を使用している
ので、視野角が広く見易い画面を表示できる。

図１０に、実施形態に係る表示装置Ｄを適用した携帯電話機の構成を示す。携帯電話機
３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示
装置Ｄを備える。スクロールボタン３００２を操作することによって、表示装置Ｄに表示
される画面がスクロールされる。

図１１に、実施形態に係る表示装置Ｄを適用した携帯情報端末（ＰＤＡ：Personal Dig
ital AssiSTants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１
および電源スイッチ４００２、ならびに表示装置Ｄを備える。電源スイッチ４００２を操
作すると、住所録やスケジュール帳といった各種の情報が表示装置Ｄに表示される。

なお、本発明に係る表示装置が適用される電子機器としては、図９から図１１に示した
もののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、
ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テ
レビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを
備えた機器等などが挙げられる。

本発明の第１実施形態に係る表示装置の構成を示すブロック図である。画素回路の構成を示す回路図である。各信号の波形を示すタイミングチャートである。書込期間における画素回路の動作を説明するための回路図である。補償期間における画素回路の動作を説明するための回路図である。発光期間における画素回路の動作を説明するための回路図である。本発明の第２実施形態に係る表示装置の構成を示すブロック図である。同装置の動作を説明するためのタイミングチャートである。本発明に係る電子機器の具体的な形態を示す斜視図である。本発明に係る電子機器の具体的な形態を示す斜視図である。本発明に係る電子機器の具体的な形態を示す斜視図である。従来の画素回路の構成を示す回路図である。同回路をデマルチプレクス駆動する場合の説明図である。同回路のデマルチプレクス駆動を示すタイミングチャートである。駆動トランジスタのゲート・ソース間電圧を示すグラフである。

符号の説明

Ｄ……表示装置、Ｐ……画素回路、１０……画素アレイ部、１１……発光素子、１２…
…制御線、１２１……走査線、１２３……制御線、１２５……発光制御線、１４……デー
タ線、１７……電位線、２２……走査線駆動回路、２４……データ線駆動回路、２５……
デマルチプレクサ、２７……電圧生成回路、Ｍ７……駆動トランジスタ、Ｍ１〜Ｍ６……
トランジスタ、ＧWRT[i]……走査信号、ＧINT[i]……初期化信号、ＧEL[i]……発光制御
信号、Ｔ１……書込期間、Ｔ２……補償期間、Ｔ３……発光期間。

Claims

データ電位が供給されるデータ線と基準電位が供給される電位線とに電気的に接続された画素回路の駆動方法であって、
前記画素回路は、駆動電流に応じた輝度で発光する発光素子と、前記発光素子に、ゲートの電位に応じた前記駆動電流を供給する駆動トランジスタと、一方の端子が前記駆動トランジスタのソースと電気的に接続され、他方の端子が接続点に電気的に接続される第１容量素子と、一方の端子が前記接続点に電気的に接続される第２容量素子と、前記データ線と前記第２容量素子の他方の端子との間および前記電位線と前記接続点との間を電気的に接続する第１状態とそれらの間を電気的に開放する第２状態とを切り替える第１切替手段と、前記駆動トランジスタのゲートとドレインとの間および前記駆動トランジスタのゲートと前記接続点との間を電気的に接続する第３状態とそれらの間を電気的に開放する第４状態とを切り替える第２切替手段と、前記駆動トランジスタのゲートと前記第２容量素子の他方の端子との間および前記駆動トランジスタのドレインと前記発光素子との間を電気的に接続する第５状態とそれらの間を電気的に開放する第６状態とを切り替える第３切替手段とを備え、
前記第１期間において、前記第１状態になるように前記第１切替手段を制御し、前記第４状態になるように前記第２切替手段を制御し、且つ前記第６状態になるように前記第３切替手段を制御し、
前記第１期間の後の第２期間において、前記第２状態になるように前記第１切替手段を制御し、前記第３状態になるように前記第２切替手段を制御し、且つ前記第６状態になるように前記第３切替手段を制御し、
前記第２期間の後の第３期間において、前記第２状態になるように前記第１切替手段を制御し、前記第４状態になるように前記第２切替手段を制御し、且つ前記第５状態になるように前記第３切替手段を制御する、ことを特徴とする画素回路の駆動方法。