JP5030128B2 - フラッシュメモリ素子の製造方法 - Google Patents

フラッシュメモリ素子の製造方法 Download PDF

Info

Publication number
JP5030128B2
JP5030128B2 JP2005155074A JP2005155074A JP5030128B2 JP 5030128 B2 JP5030128 B2 JP 5030128B2 JP 2005155074 A JP2005155074 A JP 2005155074A JP 2005155074 A JP2005155074 A JP 2005155074A JP 5030128 B2 JP5030128 B2 JP 5030128B2
Authority
JP
Japan
Prior art keywords
film
amorphous
forming
flash memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005155074A
Other languages
English (en)
Other versions
JP2006108624A (ja
Inventor
光 ▼チョル▲ 朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2006108624A publication Critical patent/JP2006108624A/ja
Application granted granted Critical
Publication of JP5030128B2 publication Critical patent/JP5030128B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、半導体素子の製造方法に係り、さらに詳しくは、フラッシュメモリ素子の誘電体膜形成方法に関する。
一般に、フラッシュメモリ素子に使用される誘電体膜は、フローティングゲートとコントロールゲートとの間に形成されるが、最近、次世代フラッシュメモリ素子に必要なフローティングゲート電極の充電容量が確保されるようにする誘電体膜を形成するための技術が要求されている。
そこで、本発明の目的は、フローティングゲート電極の充電容量を確保することが可能なフラッシュメモリ素子の製造方法を提供することにある。
上記目的を達成するための本発明は、半導体基板上にドーフトポリシリコン膜のフローティングゲート電極を形成し、前記ドフートポリシリコン膜上にＨＳＧ(Hemi Spherical Grain)形状のポリシリコン層を形成する段階と、前記ＨＳＧ形状のポリシリコン層を形成した後、窒化処理工程を行う段階と、前記窒化処理工程済みの結果物上に非晶質Ａｌ２Ｏ３膜を形成させ、前記非晶質Ａｌ２Ｏ３膜に結晶化を誘導してＡｌ２Ｏ３膜を形成する段階と、前記形成されたＡｌ２Ｏ３膜上にコントロールゲート電極を形成する段階とを 前記形成されたＡｌ２Ｏ３膜上にコントロールゲート電極を形成する段階とを含み、前記Ａｌ ２ Ｏ ３ 膜を形成する段階は、Ｏ ２ ガスと共にＡｌ成分の化学蒸気を用いて１次的に非晶質膜を形成し、前記１次的に形成された非晶質膜をアニーリングして結晶化を誘導した後、結晶化された非晶質膜に２次的に非晶質Ａｌ ２ Ｏ ３ 膜を形成し、前記２次的に形成された非晶質Ａｌ ２ Ｏ ３ 膜をアニーリングして単結晶化されるようにする、フラッシュメモリ素子の製造方法を提供する。
前記窒化処理は、温度２００〜４００℃の窒素雰囲気でアニーリングして窒化処理し、あるいは７５０〜９５０℃の温度で３０秒〜３０分間ＲＴＮ(Rapid Thermal Nitridation)処理することにより行うことが好ましく、前記窒素雰囲気は、ＮＨ３、Ｎ２とＨ２の混合ガス、及びＮ２Ｏのいずれか一つで形成することが好ましい。
前記窒化処理工程の前後に、ＮＨ４ＯＨ溶液とＨ２ＳＯ４溶液の化合物を使用して界面を処理する段階をさらに行うことが好ましい。
前記Ａｌ２Ｏ３膜は、３００〜６００℃のＬＰＣＶＤチャンバで気相反応(gas phase reaction)を抑制させながら反応ガスの過剰Ｏ２ガスと共にＡｌ成分の化学蒸気を用いて１次的に非晶質膜で形成させ、ＲＴＰ(Rapid Thermal Process)を用いて７５０〜９５０℃のＮ２Ｏ雰囲気で約３０〜６００秒間アニーリングさせて前記非晶質膜に結晶化を誘導した後、前記結晶化された非晶質膜に２次的に所定の厚さの非晶質Ａｌ２Ｏ３膜を蒸着し、ＲＴＰを用いて７５０〜９５０℃のＮ２Ｏ雰囲気で約３０〜６００秒間アニーリングさせ、前記２次的に蒸着された非晶質Ａｌ２Ｏ３膜を単結晶化させることが好ましく、前記Ａｌ成分の化学蒸気は、Ａｌ（ＯＣ２Ｈ５）３の化合物を流量調節器を介して蒸発器または蒸発管に供給した後、一定の量を１５０〜３００℃の温度範囲で蒸発させて得るようにすることが好ましい。
本発明によれば、Ａｌ２Ｏ３膜をフラッシュメモリ素子のセルトランジスタにおける誘電体膜として使用することにより、フラッシュメモリ素子に必要なフローティングゲート電極の高い充電容量を確保することができるという効果がある。
以下、添付図面を参照して本発明の実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は当該技術分野で通常の知識を有する者に本発明をより完全に説明するために提供されるものである。また、ある膜が他の膜または半導体基板の「上」にあるまたは接触していると記載される場合、前記ある膜は、前記他の膜または半導体基板に直接接触して存在することもあり、あるいはその間に第３の膜が介在されることもある。
図１〜図５は本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
図１を参照すると、半導体基板１０上にトンネル酸化膜１２、及び電荷が蓄積される下部電極としてのフローティングゲート電極１４ａを形成する。前記フローティングゲート電極１４ａは、ドーフトポリシリコン膜で蒸着する。
図２を参照すると、前記形成された下部電極としてのフローティングゲート電極１４ａ上にＨＳＧ(Hemi Spherical Grain)形状のポリシリコン層１４ｂを形成して電荷蓄積電極として使用する。
図３を参照すると、前記ＨＳＧ形状のポリシリコン層１４ｂ上に窒化処理工程を行い、窒化処理された半球状のポリシリコン膜１４ｃを形成する。
前記窒化処理工程は、半球状のポリシリコン層１４ｂ上に、以後行われるべき非晶質のＡｌ２Ｏ３誘電体膜の蒸着の際にポリシリコン層と非晶質のＡｌ２Ｏ３薄膜界面に形成できる低誘電率層の酸化膜（ＳｉＯ２）が形成されることを防止するために行う。
前記窒化処理工程では、以後行われるべき非晶質Ａｌ２Ｏ３誘電体膜の蒸着直前にインシチュー(in-situ)状態でプラズマを用いて温度約２００〜４００℃のＮＨ３（またはＮ２／Ｈ２、Ｎ２Ｏ）ガス雰囲気でアニーリングして窒化処理し、あるいは７５０〜９５０℃の温度で約３０秒〜３０分間ＲＴＮ(Rapid Thermal Nitridation)処理する。
また、シリコン窒化膜Ｓｉ３Ｎ４を１０Å未満の厚さに形成した後、時間遅延なく、以後蒸着されるべきＡｌ２Ｏ３膜を形成する。
一方、前記窒化処理工程の前後に界面を洗浄し、或いは均一性を向上させる目的でＮＨ４ＯＨ溶液とＨ２ＳＯ４溶液などの化合物を用いて界面を処理する段階をさらに行う。
図４を参照すると、窒化処理された半球状のポリシリコン膜１４ｃが形成された結果物にＡｌ２Ｏ３膜１６を形成する。
前記Ａｌ２Ｏ３膜１６を形成する方法は、３００〜６００℃のＬＰＣＶＤチャンバで気相反応を抑制させながら反応ガスのＯ２ガスと共に次のように形成される化学蒸気を用いて１次的に２０Å程度の非晶質膜で形成させ、ＲＴＰを用いて７５０〜９５０℃のＮ２Ｏ雰囲気で約３０〜６００秒間アニーリングさせて結晶化を誘導した後、所望の厚さだけ２次的に非晶質Ａｌ２Ｏ３を蒸着し、同一の方法、すなわちＲＴＰを用いて７５０〜９５０℃のＮ２Ｏ雰囲気で約３０〜６００秒間アニーリングさせて単結晶化を誘導することにより、その形成を完了する。
前記Ａｌ成分の化学蒸気は、一定量のＡｌ（ＯＣ２Ｈ５）３のような化合物をＭＦＣ(mass flow control)のような流量調節器を介して蒸発器または蒸発管に供給した後、一定の量を１５０〜３００℃の温度範囲で蒸発させて得る。
図５を参照すると、前記Ａｌ２Ｏ３膜１６の形成された結果物の全面にドーピングされたポリシリコン膜を形成した後、フォトエッチング工程によって上部電極のコントロールゲート電極１８を形成することにより、フラッシュメモリ素子のセルトランジスタ形成工程を完了する。
前記形成されたＡｌ２Ｏ３膜をフラッシュメモリ素子のセルトランジスタにおける誘電体膜として用いると、誘電率が従来のＯＮＯ(oxide-nitride-oxide)膜より高い（Ａｌ２Ｏ３膜のεは９．３であり、ＯＮＯ膜のεは４〜５程度である）ため、高い充電容量を得ることができる。
また、化学的結合構造も従来のＴａ２Ｏ５膜より安定しており、上下部電極との界面で起こる酸化反応を１次結晶化段階を経て効果的に除去することができるため、ＯＮＯ膜またはＴａ２Ｏ５膜より等価酸化膜の厚さをさらに低めることができて高い充電容量を確保することができる。
また、漏洩電流の水準を低め且つ高い充電容量を得るためにＡｌ２Ｏ３膜を行うと、ＯＮＯ膜のように自然酸化膜除去工程とＯＮＯ酸化工程のような前後工程が不要となる。
特に、Ａｌ２Ｏ３膜は、機械的電気的強度に優れたペロプスカイト型（ＡＢＯ３）構造をしているため、ＯＮＯ膜またはＴａ２Ｏ５膜に比べて構造的に安定して、外部から印加される電気的衝撃にも強くなる。
また、高温熱処理によって単結晶化を誘導して結合力を強化させると、薄膜の物理化学的特性の劣化を防止することができるうえ、単結晶化されたＡｌ２Ｏ３膜が相対的に非晶質薄膜より高い誘電率を得ることができるため、電気的特性が改善された良質のＡｌ２Ｏ３膜を得ることができる。
また、単結晶のＡｌ２Ｏ３膜を形成した際には、物質自体の優れた電気的強度のために高い絶縁破壊電圧を得ることができ、酸化抵抗性にも優れるうえ、界面自体も均質になるため、漏洩電流の水準がＴａ２Ｏ５膜に比べて相対的に低くなる。
したがって、電荷蓄積電極の面積を増加させるために二重または三重構造のフローティングゲートが要求されることなく、フローティングゲートが現在のように簡単な工程のスタック構造であるとしても十分な静電容量を得ることができるので、単位工程数が少なく、単位工程時間が短くて生産コストを節減することができる。
以上、本発明を具体的な実施例によって詳細に説明したが、本発明の技術的思想の範囲内で変形または変更することが可能なのは本発明の属する分野の当業者には明らかであり、そのような変形または変更は本発明の特許請求の範囲に属する。
本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。 本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。 本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。 本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。 本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
符号の説明
１０ 半導体基板
１２ トンネル酸化膜
１４ フローティングゲート電極
１６ Ａｌ２Ｏ３膜
１８ コントロールゲート電極

Claims (6)

  1. 半導体基板上にドーフトポリシリコン膜のフローティングゲート電極を形成し、前記ドフートポリシリコン膜上にＨＳＧ(Hemi Spherical Grain)形状のポリシリコン層を形成する段階と、
    前記ＨＳＧ形状のポリシリコン層を形成した後、窒化処理工程を行う段階と、
    前記窒化処理工程済みの結果物上に非晶質Ａｌ２Ｏ３膜を形成させ、前記非晶質Ａｌ２Ｏ３膜に結晶化を誘導してＡｌ２Ｏ３膜を形成する段階と、
    前記形成されたＡｌ２Ｏ３膜上にコントロールゲート電極を形成する段階とを含み、
    前記Ａｌ ２ Ｏ ３ 膜を形成する段階は、
    Ｏ ２ ガスと共にＡｌ成分の化学蒸気を用いて１次的に非晶質膜を形成し、前記１次的に形成された非晶質膜をアニーリングして結晶化を誘導した後、結晶化された非晶質膜に２次的に非晶質Ａｌ ２ Ｏ ３ 膜を形成し、前記２次的に形成された非晶質Ａｌ ２ Ｏ ３ 膜をアニーリングして単結晶化されるようにすることを特徴とするフラッシュメモリ素子の製造方法。
  2. 前記窒化処理は、温度２００〜４００℃の窒素雰囲気でアニーリングして窒化処理し、あるいは７５０〜９５０℃の温度で３０秒〜３０分間ＲＴＮ(Rapid Thermal Nitridation)処理することにより行うことを特徴とする請求項１記載のフラッシュメモリ素子の 製造方法。
  3. 前記窒素雰囲気は、ＮＨ３、Ｎ２とＨ２の混合ガス、及びＮ２Ｏのいずれか一つで形成することを特徴とする請求項２記載のフラッシュメモリ素子の製造方法。
  4. 前記窒化処理工程の前後に、ＮＨ４ＯＨ溶液とＨ２ＳＯ４溶液の化合物を使用して界面を処理する段階をさらに行うことを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。
  5. 前記Ａｌ２Ｏ３膜は、３００〜６００℃のＬＰＣＶＤチャンバで気相反応(gas phase reaction)を抑制させながら反応ガスの過剰Ｏ２ガスと共にＡｌ成分の化学蒸気を用いて１次的に非晶質膜で形成させ、ＲＴＰ(Rapid Thermal Process)を用いて７５０〜９５０℃のＮ２Ｏ雰囲気で約３０〜６００秒間アニーリングさせて前記非晶質膜に結晶化を誘導した後、前記結晶化された非晶質膜に２次的に所定の厚さの非晶質Ａｌ２Ｏ３膜を蒸着し、ＲＴＰを用いて７５０〜９５０℃のＮ２Ｏ雰囲気で３０〜６００秒間アニーリングさせ、前記２次的に蒸着された非晶質Ａｌ２Ｏ３膜を単結晶化させることを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。
  6. 前記Ａｌ成分の化学蒸気は、Ａｌ（ＯＣ２Ｈ５）３の化合物を流量調節器を介して蒸発器または蒸発管に供給した後、一定の量を１５０〜３００℃の温度範囲で蒸発させて得るようにすることを特徴とする請求項５記載のフラッシュメモリ素子の製造方法。
JP2005155074A 2004-10-01 2005-05-27 フラッシュメモリ素子の製造方法 Expired - Fee Related JP5030128B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040078292A KR100580771B1 (ko) 2004-10-01 2004-10-01 플래쉬 메모리소자의 형성방법
KR2004-078292 2004-10-01

Publications (2)

Publication Number Publication Date
JP2006108624A JP2006108624A (ja) 2006-04-20
JP5030128B2 true JP5030128B2 (ja) 2012-09-19

Family

ID=36126094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005155074A Expired - Fee Related JP5030128B2 (ja) 2004-10-01 2005-05-27 フラッシュメモリ素子の製造方法

Country Status (4)

Country Link
US (1) US7157334B2 (ja)
JP (1) JP5030128B2 (ja)
KR (1) KR100580771B1 (ja)
TW (1) TWI278917B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7767588B2 (en) * 2006-02-28 2010-08-03 Freescale Semiconductor, Inc. Method for forming a deposited oxide layer
JP2008078580A (ja) * 2006-09-25 2008-04-03 Toshiba Corp 半導体装置の製造方法
KR101281682B1 (ko) * 2007-08-29 2013-07-03 삼성전자주식회사 알루미늄 산화물층 형성방법 및 이를 이용한 전하 트랩형메모리 소자의 제조 방법
KR20090100951A (ko) * 2008-03-21 2009-09-24 삼성전자주식회사 비휘발성 메모리 소자 및 그의 형성방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4747367A (en) * 1986-06-12 1988-05-31 Crystal Specialties, Inc. Method and apparatus for producing a constant flow, constant pressure chemical vapor deposition
US5089867A (en) * 1991-05-06 1992-02-18 Micron Technology, Inc. High control gate/floating gate coupling for EPROMs, E2 PROMs, and Flash E2 PROMs
KR0161010B1 (ko) 1992-09-18 1999-01-15 윤종용 공구직경에 따른 이동경로 보정방법
US5753559A (en) * 1996-01-16 1998-05-19 United Microelectronics Corporation Method for growing hemispherical grain silicon
JP2910673B2 (ja) * 1996-05-24 1999-06-23 日本電気株式会社 不揮発性半導体記憶装置及びその製造方法
KR100275727B1 (ko) * 1998-01-06 2001-01-15 윤종용 반도체 장치의 커패시터 형성방법
US5970342A (en) * 1998-03-06 1999-10-19 Texas Instruments-Acer Incorporated Method of forming high capacitive-coupling ratio and high speed flash memories with a textured tunnel oxide
US6780704B1 (en) * 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
KR100351450B1 (ko) * 1999-12-30 2002-09-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
WO2001066832A2 (en) * 2000-03-07 2001-09-13 Asm America, Inc. Graded thin films
US6297095B1 (en) * 2000-06-16 2001-10-02 Motorola, Inc. Memory device that includes passivated nanoclusters and method for manufacture
KR20020007862A (ko) 2000-07-19 2002-01-29 박종섭 플래쉬 메모리 셀의 제조 방법
JP4876306B2 (ja) * 2000-10-19 2012-02-15 ソニー株式会社 半導体装置の製造方法
US6444545B1 (en) * 2000-12-19 2002-09-03 Motorola, Inc. Device structure for storing charge and method therefore
US6395603B1 (en) * 2000-12-20 2002-05-28 Vanguard International Semiconductor Corporation Method of forming a tunnel oxide layer of a non-volatile memory cell
US20040152260A1 (en) * 2001-09-07 2004-08-05 Peter Rabkin Non-volatile memory cell with non-uniform surface floating gate and control gate
KR100444604B1 (ko) * 2001-12-22 2004-08-16 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
KR100444603B1 (ko) * 2001-12-22 2004-08-16 주식회사 하이닉스반도체 탄탈륨 펜타 옥사이드-알루미늄 옥사이드 유전체막 제조방법 및 이를 적용한 반도체 소자
KR100464650B1 (ko) * 2002-04-23 2005-01-03 주식회사 하이닉스반도체 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
TW533588B (en) * 2002-04-24 2003-05-21 Nanya Technology Corp Flash memory and its manufacturing method
KR20040008527A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
US20060073660A1 (en) 2006-04-06
KR100580771B1 (ko) 2006-05-15
JP2006108624A (ja) 2006-04-20
TW200620416A (en) 2006-06-16
US7157334B2 (en) 2007-01-02
TWI278917B (en) 2007-04-11
KR20060029377A (ko) 2006-04-06

Similar Documents

Publication Publication Date Title
JP4493208B2 (ja) 不揮発性メモリ素子及びその製造方法
JP4441099B2 (ja) 半導体素子のキャパシターの製造方法
KR20030027180A (ko) 고유전막을 구비한 반도체소자 및 그 제조 방법
JP2001210734A (ja) フラッシュメモリのゲート電極製造方法
JP2001237399A (ja) 半導体装置のキャパシターの製造方法
US20030116795A1 (en) Method of manufacturing a tantalum pentaoxide - aluminum oxide film and semiconductor device using the film
JP4035626B2 (ja) 半導体素子のキャパシタ製造方法
US6525364B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
JP5030128B2 (ja) フラッシュメモリ素子の製造方法
KR100359860B1 (ko) 반도체 소자의 캐패시터 형성방법
JP2001036045A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JP2001036046A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
KR20030023969A (ko) 고유전막을 구비한 반도체소자 및 그 제조 방법
JP4088913B2 (ja) 半導体素子のキャパシタ製造方法
JP2001053255A (ja) 半導体メモリ素子のキャパシタの製造方法
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
KR100231604B1 (ko) 반도체소자의 캐패시터 제조방법
KR100351253B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP2001053256A (ja) 半導体メモリ素子のキャパシタ形成方法
KR100358065B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20000004350A (ko) 디램 디바이스의 캐패시터 및 그의 제조방법
KR100386450B1 (ko) 반도체 소자의 커패시터 형성방법
JP2000004012A (ja) 半導体記憶装置の製造方法
KR20010065670A (ko) 플레쉬 메모리 소자의 제조방법
JP2004214618A (ja) 不揮発性メモリ素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120621

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees