JP5028021B2 - モータの速度制御回路 - Google Patents

Description

本発明は、モータの速度制御回路に関し、特に、速度ディスクリミネータ方式のモータの速度制御回路に関する。

速度ディスクリ回路は、モータの回転速度信号であるＦＧ（Ｆｒｅｑｕｅｎｃｙ Ｇｅｎｅｒａｔｏｒ）信号の周期を基準クロックの周期と比較し、その差に応じてパルス電圧信号を出力する。尚、基準クロックの周期は、目標とする回転速度に応じて設定される。

図６は、速度ディスクリ回路のタイミングチャートを示す。

先ず、ＦＧ信号は、１／２の周波数の１／２ＦＧ信号に変換される。そして、１／２ＦＧ信号が立ち上がるとトリガパルスＴ１（立上がりパルス）が出力され、１／２ＦＧ信号が立ち下がるとトリガパルスＴ２（立下りパルス）が出力される。

そして、トリガパルスＴ１によって、基準クロックのパルス幅に対応するパルス信号Ｐ１が出力される。また、トリガパルスＴ２によって、基準クロックのパルス幅に対応するパルス信号Ｐ２が出力される。

このとき、パルス信号Ｐ１及びパルス信号Ｐ２が「Ｈ」の時間にファスト信号Ｆ（減速指令）としてパルス電圧信号が出力される。また、パルス信号Ｐ１及びパルス信号Ｐ２が「Ｌ」の時間に、スロー信号Ｓ（加速指令）としてパルス電圧信号が出力される。

そして、速度ディスクリ回路から出力されたパルス電圧信号は、外付けされた抵抗により、パルス電流信号に変換される。次に、パルス電流信号は、積分回路により、直流電圧信号に変換される。その後、直流電圧信号は、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）駆動回路に入力され、ＰＷＭ駆動回路により、モータ駆動用のトランジスタのオンデューティがＰＷＭ制御され、モータは、定回転制御される。

関連した技術文献としては、例えば以下の特許文献が挙げられる。
特開２００１−２８２０４６

速度ディスクリ回路では、目標とする回転速度を変更する場合、基準クロックの周期が変更される。

すなわち、目標とする回転速度が低速に変更された場合、ＦＧ信号の１周期の時間は長くなるため、基準クロックの周期は長く設定される。また、目標とする回転速度が高速に変更された場合、前記ＦＧ信号の１周期の時間は短くなるため、基準クロックの周期は短く設定される。

したがって、目標とする回転速度を低速とした場合と、高速とした場合とでは、パルス電圧信号のパルス幅が大きく異なる。すなわち、目標とする回転速度が低速の場合、パルス電圧信号のパルス幅は長く、目標とする回転速度が高速の場合、パルス電圧信号のパルス幅は小さい。

ところで、上述したように、パルス電圧信号は、外付けされた抵抗により、パルス電流信号に変換される。そして、パルス電流信号は、積分回路の積分用コンデンサを充放電することにより、直流電圧信号に変換される。このとき、目標とする回転速度が低速の場合、パルス電圧信号のパルス幅が長いため、積分用コンデンサを充放電する電流量は多い。したがって、直流電圧信号は大きく変化し易く、モータの回転むらの要因となる。また、目標とする回転速度が高速の場合、パルス電圧信号のパルス幅が短いため、積分用コンデンサを充放電する電流量は少ない。したがって、直流電圧信号は、パルス電圧信号にすぐに対応しなくなり、適正な速度制御ができなくなる。

したがって、目標とする回転速度を変更するときに、積分回路の時定数を切り替える機能が必要となる。しかしながら、積分回路の時定数を決定する抵抗及びコンデンサは外付けされている。このため、時定数を切り替える機能を設けるには、外付けの部品点数を増やす必要があった。

上記に鑑み、本発明に係るモータの速度制御回路は、モータの回転速度を制御するパルス電圧信号を発生する速度ディスクリ回路と、前記パルス電圧信号の電圧を切り替えるパルス電圧切替回路と、前記パルス電圧信号をパルス電流信号に変換する抵抗と、前記パルス電流信号を直流電圧信号に変換するコンデンサとを備えた積分回路と、を有することを特徴とする。

また、好ましくは、前記モータの目標とする回転速度を切り替えるときに、前記積分回路の時定数は変更されないことを特徴とする。

また、好ましくは、前記パルス電圧切替回路は、前記パルス電圧信号の電圧をクランプする機能を有することを特徴とする。

また、本発明に係るモータの速度制御回路は、モータの回転速度を制御するパルス電圧信号を発生する速度ディスクリ回路と、前記パルス電圧信号に応じて、設定電圧が抵抗に印加され、パルス電流信号を出力するチャージポンプ回路と、前記設定電圧を切り替える設定電圧切替回路と、前記パルス電流信号を直流電圧信号に変換する積分回路と、を有することを特徴とする。

また、好ましくは、前記モータの目標とする回転速度を切り替えるときに、前記積分回路の時定数は変更されないことを特徴とする。

本発明に係るモータの速度制御回路は、パルス電圧を切り替えるパルス電圧切替回路を備える。そのため、目標とする回転速度を変更しても、外付けの抵抗を変更することなく、積分回路のコンデンサを充放電する電流を変更することができる。したがって、当該速度制御回路では、積分回路の時定数を切り替える必要がなく、外付けの抵抗の設置数やアナログスイッチを削減することが出来る。

また、好ましくは、パルス電圧切替回路は、パルス電圧信号のクランプ回路であれば、上記の技術的効果を容易に享受できる。

また、パルス電圧信号をパルス電流信号に変換するチャージポンプ回路を備えた速度制御回路では、該チャージポンプ回路の設定電圧を切り替える設定電圧切替回路を備えることで、上記の技術的課題を享受できる。

以下、本発明に係るモータの速度制御回路について、図面を参照しながら詳細に説明する。

先ず、本発明の第１の実施形態に係るモータの速度制御回路について説明する。

図１は、第１の実施形態に係るモータの速度制御回路のブロック図を示す。

モータ１は、コイルＣＵ、コイルＣＶ、及びコイルＣＷの３相の駆動コイルを有する。前記モータ１は、モータドライブ２から、前記コイルＣＵ、前記コイルＣＶ、及び前記コイルＣＷに電流が供給されて駆動する。

先ず、前記モータ１の回転数に比例した周波数のＦＧパターンＳ１が、ＦＧアンプ３及びヒステリシスアンプ４において、パルス電圧のＦＧ信号Ｓ２に変換される。

次に、前記ＦＧ信号Ｓ２は、速度ディスクリ回路５に入力される。該速度ディスクリ回路５は、前記ＦＧ信号Ｓ２の周期を基準クロックＳ３の周期と比較し、該基準クロックＳ３の周期との差に応じてパルス電圧信号Ｓ４を出力する。尚、前記基準クロックＳ３の周期は、目標とする回転速度に応じて設定される。

このとき、前記パルス電圧信号Ｓ４のパルス幅は、目標とする回転速度が低速の場合は長く、目標とする回転速度が高速の場合は小さい。

次に、前記パルス電圧信号Ｓ４は、外付けされた設定用抵抗Ｒ１に応じて、パルス電流信号Ｓ５に変換される。

次に、前記パルス電流信号Ｓ５は、積分回路６に入力される。該積分回路６は、オペアンプ７、コンデンサＣ１、コンデンサＣ２、及び抵抗Ｒ２により構成されている。そして、該積分回路６において、前記パルス電流信号Ｓ５は、前記コンデンサＣ１、及び前記コンデンサＣ２を充放電して、直流電圧信号Ｓ６に変換される。

ここで、前記パルス電圧信号Ｓ４のパルス幅は、目標とする回転速度に応じて大幅に異なるため、前記パルス電流信号Ｓ５の電流量も、目標とする回転速度に応じて大幅に異なる。したがって、目標とする回転速度が高速の場合、前記積分回路６の時定数を大きくし、目標とする回転速度が低速の場合、前記積分回路６の時定数を小さくする必要がある。この点、例えば、目標とする回転速度を変更する場合に、前記設定用抵抗Ｒ１の抵抗値を、外付けのアナログスイッチで切り替えることにより電流値を変更し、積分回路の時定数を変更することができる。しかしながら、この方法では、外付け部品が多くなるため、原価を圧迫する要因となる。一方、本発明に係るモータの速度制御回路では、セレクトスイッチＳＬ１により、前記速度ディスクリ回路５から出力される前記パルス電圧信号Ｓ４の電圧を変更できるようにした。このため、本実施形態に係るモータの速度制御回路では、モータの回転速度を変更しても、積分回路の時定数を切り替えずに応答速度を調整できる。

次に、前記直流電圧信号Ｓ６は、ＰＷＭ駆動回路８に入力される。そして、図２に示すように、該ＰＷＭ駆動回路８は、前記直流電圧信号Ｓ６と、予め設定された基準信号Ｓ７とに従い、ＰＷＭ信号Ｓ８を出力する。尚。前記ＰＷＭ信号Ｓ８の周波数は、コンデンサＣ３により設定される。

ここで、ホール素子ＨＵ、ホール素子ＨＶ、及びホール素子ＨＷは、前記モータ１のロータの位置情報に基づき、位相のずれた電圧波形Ｓ９をそれぞれ発生する。そして、該電圧波形Ｓ９は、ホールアンプ９において増幅され、さらにマトリックス回路１０で増幅、合成される。そして、前記マトリックス回路１０から、常に前記モータ１に必要な回転方向に力が加わるように、それぞれ位相がずれた相切替信号Ｓ１０が出力される。

そして、プリドライバ１１は、入力された前記ＰＷＭ信号Ｓ８及び前記相切替信号Ｓ１０に従い、前記モータ１を定速回転制御する信号を前記モータドライブ２に出力する。

以上、第１の実施形態に係るモータの速度制御回路では、外付けされる前記設定用抵抗Ｒ１の抵抗値を変更することなく、前記パルス電流信号の電流値を切り替えることができる。

次に、前記速度ディスクリ回路５から出力される前記パルス電圧信号Ｓ４の電圧を切り替える機能について、図３を参照して具体的に説明する。

出力部１２は、前記速度ディスクリ回路５の出力段を示す。前記出力部１２では、前記ＦＧ信号Ｓ２に基づき、トランジスタＱ１とトランジスタＱ２とが制御され、前記パルス電圧信号Ｓ４が出力される。ここで、前記ＳＬ入力が「Ｈ」のとき、前記パルス電圧信号Ｓ４は、そのまま前記速度ディスクリ回路５から前記設定用抵抗Ｒ１に出力される。一方、前記ＳＬ入力が「Ｌ」のとき、クランプ回路１３により、前記パルス電圧信号は、「Ｈ」、「Ｌ」の電圧がクランプされて前記速度ディスクリ回路５から前記設定用抵抗Ｒ１に出力される。

すなわち、前記モータ１の現在の回転速度が、目標とする回転速度よりも遅い場合、前記トランジスタＱ１がオン、前記トランジスタＱ２がオフする。この場合、トランジスタＱ３はオンし、前記出力部１２から前記パルス電圧信号Ｓ４の「Ｈ」が出力される。一方、前記モータ１の現在の回転速度が、目標とする回転速度よりも遅い場合、前記トランジスタＱ１がオフし、前記トランジスタＱ２がオンする。この場合、前記トランジスタＱ３はオフし、前記出力部１２から前記パルス電圧信号Ｓ４の「Ｌ」が出力される。

ここで、前記セレクトスイッチＳＬ１の入力が「Ｈ」の場合、クランプ回路１３のトランジスタＱ４及びトランジスタＱ５はオンする。この場合、トランジスタＱ６はオフする。また、トランジスタＱ７がオフするため、トランジスタＱ８もオフする。したがって、前記パルス電圧信号Ｓ４の「Ｈ」及び「Ｌ」はクランプされずに、そのまま出力される。

一方、前記セレクトスイッチＳＬ１の入力が「Ｌ」の場合、前記トランジスタＱ４及び前記トランジスタＱ５はオンする。この場合、トランジスタＱ６のベースには、抵抗Ｒ３と抵抗Ｒ４とにより抵抗分割された電圧Ｖ１が印加される。また、前記トランジスタＱ５はオフするため、前記トランジスタＱ７はオンする。このため、前記トランジスタＱ８のベースには、抵抗Ｒ５と抵抗Ｒ６とにより抵抗分割された電圧Ｖ２が印加される。

このとき、前記出力部１２から前記パルス電圧信号Ｓ４の「Ｈ」が出力された場合、前記トランジスタＱ８はオンし、前記トランジスタＱ６はオフする。したがって、前記パルス電圧信号Ｓ４の「Ｈ」は、前記トランジスタＱ８のベース電圧Ｖ２に、略０．７Ｖ足された電位にクランプされる。また、前記出力部１２から前記パルス電圧信号の「Ｌ」が出力された場合、前記トランジスタＱ６はオンし、前記トランジスタＱ８はオフする。したがって、前記パルス電圧信号の「Ｌ」は、前記トランジスタＱ６のベース電圧Ｖ１から、略０．７Ｖ引かれた電位にクランプされる。

次に、本発明の第２の実施形態に係るモータの速度制御回路について説明する。

図４は、第２の実施形態に係るモータの速度制御回路のブロック図を示す。

先ず、第１の実施形態に係るモータの速度制御回路と同様に、速度ディスクリ回路５から、パルス電圧信号Ｓ４が出力される。尚、本実施形態では、前記速度ディスクリ回路５には、前記セレクトスイッチＳＬ１及びクランプ回路１３は接続されていない。

次に、前記パルス電圧信号Ｓ４は、チャージポンプ回路１４に入力される。該チャージポンプ回路１４は、前記パルス電圧信号Ｓ４に従い、積分回路１５を構成するコンデンサＣ４、及びコンデンサＣ５にパルス電流信号Ｓ１１を充放電する。そして、前記積分回路１５から、前記パルス電流信号Ｓ１１に応じた直流電圧信号Ｓ１２が出力される。尚、前記積分回路１５の抵抗Ｒ７は、帰還量を調整するためのものである。

ここで、該パルス電流信号Ｓ１１の電流値は、設定用端子１６に印加される電圧と、前記チャージポンプ回路１４に外付けされた設定用抵抗Ｒ８とにより設定される。ところが、前述したように、前記パルス電圧信号Ｓ４のパルス幅は、目標とする回転速度に応じて大幅に異なる。このため、目標とする回転速度を変更する場合は、前記積分回路１５の時定数を変更する必要がある。この点、従来技術に係るモータの速度制御回路では、前記設定用抵抗Ｒ８の抵抗値を、例えば外付けのアナログスイッチで切り替えて電流値を変更して時定数を変えていた。一方、本発明に係るモータの速度制御回路では、セレクトスイッチＳＬ２により、前記設定用端子１６に印加される電圧を変更できるようにした。このため、本発明では、目標とする回転速度を変更しても、前記積分回路１５の時定数を切り替える必要がない。

その後、第１の実施形態に係るモータの速度制御回路と同様に、前記直流電圧信号Ｓ１２に基づき、前記モータ１は定速回転制御される。

以上、第２の実施形態に係るモータの速度制御回路も、外付けされる前記設定用抵抗Ｒ８の抵抗値を変更することなく、前記パルス電流信号Ｓ１１の電流値を切り替えることができる。

次に、前記セレクトスイッチＳＬ２を切り替えて、前記設定用端子１６に印加される電圧を切り替える機能について、図５を参照して説明する。

第１の実施形態と同様に、出力部１２は、前記速度ディスクリ回路５の出力段を示し、前記パルス電圧信号Ｓ４を出力する。前記パルス電圧信号Ｓ４が「Ｈ」のときＣＰＯＵＴからシンク電流Ｉ２が出力され、「Ｌ」のときＣＰＯＵＴからソース電流Ｉ３が出力される。当該回路では、ＳＬ入力により、前記シンク電流Ｉ２及び前記ソース電流Ｉ３の電流値が切り替わる。

すなわち、前記出力部１２から前記パルス電圧信号Ｓ４の「Ｈ」が出力された場合、第１のコンパレータ１７では、トランジスタＱ２３のベース電位が、抵抗Ｒ１２と抵抗Ｒ１３との抵抗分割により定まるトランジスタＱ２４のベース電位よりも大きくなるため、トランジスタＱ９はオンする。この場合、第２のコンパレータ１８では、トランジスタＱ１０はオフする。一方、前記出力部１２から前記パルス電圧信号Ｓ４の「Ｌ」が出力された場合、前記第１のコンパレータ１７に接続された前記トランジスタＱ９はオフし、前記第２のコンパレータ１８に接続されたトランジスタＱ１０はオンする。

ここで、前記セレクトスイッチＳＬ２入力が「Ｈ」の場合、電圧設定回路１８のトランジスタＱ１１はオンする。このとき、トランジスタＱ１２はオフするため、トランジスタＱ１３のベースには、抵抗Ｒ９と、抵抗Ｒ１０及び抵抗Ｒ１１との抵抗分割により設定された電圧Ｖ３が印加される。したがって、前記設定用端子１６には、前記トランジスタＱ１３のベース電圧Ｖ３より略０．７Ｖ低い電圧が印加される。そして、前記トランジスタＱ１３のエミッタには、前記設定用端子１６に印加された電圧と前記設定用抵抗Ｒ８とにより決まる電流Ｉ１が流れる。また、トランジスタＱ１４と、トランジスタＱ１５及びトランジスタＱ１６とはカレントミラー回路を構成しているため、前記トランジスタＱ１５及び前記トランジスタＱ１６のコレクタにも前記電流Ｉ１が流れる。

先ず、前記パルス電圧信号Ｓ４の「Ｈ」が出力されている場合、前記トランジスタＱ９はオンする。このため、前記電流Ｉ１は、前記トランジスタＱ１７のコレクタには流れない。一方、前記トランジスタＱ１０はオフする。このため、前記電流Ｉ１は、前記トランジスタＱ１８のコレクタ−エミッタ路に流れる。そして、前記トランジスタＱ１８と前記トランジスタＱ１９とはカレントミラー回路を構成しているため、前記電流Ｉ１は、トランジスタＱ１９のコレクタにも流れる。したがって、前記パルス電圧信号Ｓ４の「Ｈ」が出力された場合、前記チャージポンプ回路１４からは、前記電流Ｉ１に基づくシンク電流Ｉ２が出力される。

一方、前記パルス電圧信号Ｓ４の「Ｌ」が出力されている場合、前記トランジスタＱ９はオフする。このため、前記電流Ｉ１は、前記トランジスタＱ１７のコレクタに流れる。また、前記トランジスタＱ１７とトランジスタＱ２０とはカレントミラー回路を構成する。このため、電流Ｉ１は、トランジスタＱ２０のコレクタにも流れる。また、前記トランジスタＱ２１と前記トランジスタＱ２２とはカレントミラー回路を構成する。このため、トランジスタＱ２２のコレクタにも前記電流Ｉ１が流れる。一方、前記トランジスタＱ１０はオンする。このため、前記トランジスタＱ１８のコレクタには、前記電流Ｉ１は流れない。したがって、前記パルス電圧信号Ｓ４の「Ｌ」が出力された場合、前記チャージポンプ回路５からは、前記電流Ｉ１に基づくソース電流Ｉ３が出力される。

また、前記セレクトスイッチＳＬ２入力が「Ｌ」の場合、前記電圧設定回路１８の前記トランジスタＱ１１はオフする。このとき、前記トランジスタＱ１２はオンするため、前記トランジスタＱ１３のベースには、抵抗Ｒ９と、抵抗Ｒ１０との抵抗分割により設定された電圧Ｖ４が印加される。したがって、前記設定用端子１６には、前記トランジスタＱ１３のベース電圧Ｖ４より略０．７Ｖ低い電圧が印加される。このとき、前記設定用端子１６に印加された電圧は、前記セレクトスイッチＳＬ２入力が「Ｈ」の場合よりも小さい。すなわち、前記トランジスタＱ１３のエミッタに流れる電流Ｉ１は小さくなる。したがって、前記シンク電流Ｉ２及びソース電流Ｉ３の電流値は小さくなる。

尚、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

例えば、本発明に係るモータの速度制御回路では、設定用抵抗は、１つしか配置されていない。しかしながら、従来技術のように、設定用抵抗が数個接続され、さらにアナログスイッチが配置されてもよい。この場合、本発明に係る発明の効果と組み合わせれば、より多くの回転速度に対応する速度制御回路が構成される。

本発明の一実施形態に係る速度制御回路のブロック図を示す。 ＰＷＭ駆動回路の入出力信号を示す。 本発明の一実施形態に係るクランプ回路の回路図を示す。 本発明の他の実施形態に係る速度制御回路のブロック図を示す。 本発明の他実施形態に係る電圧設定回路の回路図を示す。 速度制御回路の入出力信号を示す。

符号の説明

１ モータ
２ モータドライブ
３ ＦＧアンプ
４ ヒステリシスアンプ
５ 速度ディスクリ回路
６ 積分回路
７ オペアンプ
８ ＰＷＭ駆動回路
９ ホールアンプ
１０ マトリックス回路
１１ プリドライバ
１２ 出力部
１３ クランプ回路
１４ チャージポンプ回路
１６ 設定用端子
１５ 積分回路
１７ 第１のコンパレータ
１８ 第２のコンパレータ
１９ 電圧設定回路
Ｒ１ 設定用抵抗
Ｒ８ 設定用抵抗

Claims (5)

1. モータの回転速度を制御するパルス電圧信号を発生する速度ディスクリ回路と、
   前記パルス電圧信号の電圧レベルを、目標とする回転速度に応じて、切り替えるパルス電圧切替回路と、
   前記パルス電圧信号をパルス電流信号に変換する抵抗と前記パルス電流信号を直流電圧信号に変換するコンデンサとを備えた積分回路と、を有することを特徴とするモータの速度制御回路。
2. 前記モータの目標とする回転速度を切り替えるときに、前記積分回路の時定数は変更されないことを特徴とする請求項１に記載のモータの速度制御回路。
3. 前記パルス電圧切替回路は、前記パルス電圧信号の電圧をクランプする機能を有することを特徴とする請求項１に記載のモータの速度制御回路。
4. モータの回転速度を制御するパルス電圧信号を発生する速度ディスクリ回路と、
   前記パルス電圧信号に応じて、設定電圧が抵抗に印加され、パルス電流信号を出力するチャージポンプ回路と、
   前記設定電圧の電圧レベルを、目標とする回転速度に応じて、切り替える設定電圧切替回路と、
   前記パルス電流信号を直流電圧信号に変換する積分回路と、を有することを特徴とするモータの速度制御回路。
5. 前記モータの目標とする回転速度を切り替えるときに、前記積分回路の時定数は変更されないことを特徴とする請求項４に記載のモータの速度制御回路。