JP5019666B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5019666B2
JP5019666B2 JP2000187409A JP2000187409A JP5019666B2 JP 5019666 B2 JP5019666 B2 JP 5019666B2 JP 2000187409 A JP2000187409 A JP 2000187409A JP 2000187409 A JP2000187409 A JP 2000187409A JP 5019666 B2 JP5019666 B2 JP 5019666B2
Authority
JP
Japan
Prior art keywords
layer
electrode
recess
led
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000187409A
Other languages
English (en)
Other versions
JP2002009342A (ja
Inventor
康男 宮野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2000187409A priority Critical patent/JP5019666B2/ja
Publication of JP2002009342A publication Critical patent/JP2002009342A/ja
Application granted granted Critical
Publication of JP5019666B2 publication Critical patent/JP5019666B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Description

【０００１】
【産業上の利用分野】
この発明は半導体装置の製造方法に関し、特にたとえばＬＥＤ（発光ダイオード）またはＬＤ（半導体レーザ）等のような表面電極を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図６に示す従来の半導体装置（ＬＥＤ）１では、半導体チップ（ＬＥＤチップ）２の表面が平坦にされ、この平坦面３上に電極４が形成されていた。
【０００３】
【発明が解決しようとする課題】
従来技術では、平坦面３上に電極４が形成されていたので、電極４の底部外周縁にエッジ４ａが生じていた。そのため、ワイヤボンディング時に電極４に対して衝撃や超音波振動が加わると、エッジ４ａから半導体チップ２に対して集中的な力が作用し、半導体チップ２（平坦面３）にエグレが生じるおそれがあった。そして、エグレが生じた場合には、半導体装置１の電気的特性が変動して、品質が低下するおそれがあった。
【０００４】
それゆえに、この発明の主たる目的は、半導体チップのエグレを防止することにより品質の低下を防止できる、半導体装置の製造方法を提供することである。
【０００６】
【課題を解決するための手段】
この発明は、（ａ）基板上にエピタキシャル層を成長させてエピタキシャルウェハを形成するステップ、（ｂ）ステップ（ａ）で形成したエピタキシャルウェハの表面に、隅部分を湾曲させた凹部をエッチングにより形成するステップ、（ｃ）ステップ（ｂ）で形成した凹部を含むエピタキシャルウェハの表面にコンタクト層、Ｔｉ層およびＡｕ層となるべき各層を順次積層し、凹部に対応する部分以外でその積層物をエッチングにより除去することによって、コンタクト層、Ｔｉ層およびＡｕ層からなりかつエピタキシャル層にコンタクト層のみを接触させた第１の電極を形成するステップ、（ｄ）ステップ（ａ）で形成したエピタキシャルウェハの裏面に第２の電極を形成するステップ、および（ｅ）エピタキシャルウェハの表面における凹部の形成位置を除いた範囲に酸化膜を成長させるステップを含む、半導体装置の製造方法である。
【０００７】
【作用】
半導体チップの表面に形成された凹部内に蒸着法等により電極を形成すると、電極の底面および側面と凹部の内面とが互いに密着される。したがって、ワイヤボンディング時の衝撃や超音波振動が電極に作用すると、その衝撃や振動が電極から凹部の内面に伝搬され、広範囲に分散されて吸収される。また、凹部の隅を湾曲させると、半導体チップにおける応力集中が回避される。
【０００８】
【発明の効果】
この発明によれば、半導体チップに作用する力を凹部の内面に伝搬させて吸収することができるので、半導体チップのエグレを防止でき、品質の低下を防止できる。
【０００９】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【００１０】
【実施例】
図１に示すＬＥＤ１０は、本発明に係る半導体装置の一実施例であり、たとえば図２に示すようなＬＥＤランプ１２や図示しないＬＥＤディスプレイ等に用いられるものである。
【００１１】
ＬＥＤ１０は、ｐ型ＧａＡｓ基板１４の上にｐ型ＧａＡｌＡｓ層１６およびｎ型ＧａＡｌＡｓ層１８が順次積層されたＬＥＤチップ２０を含み、ＬＥＤチップ２０（基板１４）の裏面には、電極２２が形成され、ＬＥＤチップ２０（ｎ型ＧａＡｌＡｓ層１８）の表面には、凹部２４が形成される。
【００１２】
凹部２４は、電極２６を設ける位置にエッチング等により円形に形成され、凹部２４の隅（角部分）２４ａは、エッチング条件等に依存した所定の曲率で湾曲される。そして、凹部２４の内部には、電極２６が形成される。
【００１３】
電極２６は、ＮｉまたはＺｎ等を含むコンタクト層２８ならびにコンタクト層２８の上に順次積層されるＴｉ層３０およびＡｕ層３２を含み、電極２６の底面および側面が凹部２４の内面に密着される。
【００１４】
ＬＥＤ１０を製造する際には、まず、図３（Ａ）に示すように、ｐ型ＧａＡｓ基板１４ａ上に、ｐ型ＧａＡｌＡｓ層１６ａおよびｎ型ＧａＡｌＡｓ層１８ａを有機金属気相成長法（ＭＯＣＶＤ法），分子線エピタキシャル成長法（ＭＢＥ法）またはＣＶＤ法等のような成長法により成長させて、エピタキシャルウェハ２０ａを得る。
【００１５】
続いて、図３（Ｂ）に示すように、エピタキシャルウェハ２０ａの表面に孔３４ａを有するレジスト３４を形成し、孔３４ａに露出したｎ型ＧａＡｌＡｓ層１８ａの表面に凹部２４をエッチングにより形成し、その後、レジスト３４を除去する。
【００１６】
そして、図３（Ｃ）に示すように、エピタキシャルウェハ２０ａの裏面および表面に電極２２ａおよび２６ａを蒸着法により形成する。電極２６ａを形成する際には、まず、図４（Ａ）に示すように、エピタキシャルウェハ２０ａの表面に層２８ａ，３０ａおよび３２ａを蒸着法により順次積層する。そして、図４（Ｂ）に示すように、これらの層のうち、凹部２４に対応する部分をフォトリソグラフィーによるレジスト材３６で保護する。続いて、図４（Ｃ）に示すように、不要部分の各層２８ａ，３０ａおよび３２ａをエッチングにより除去するとともに、電極２６ａ上のレジスト材３６を除去する。そして、図４（Ｄ）に示すように、エピタキシャルウェハ２０ａの表面に酸化膜３８を成長させる。
【００１７】
最後に、図示しないダイシングソーによりエピタキシャルウェハ２０ａを切断分割し、ＬＥＤ１０（図１）を得る。
【００１８】
ＬＥＤランプ１２（図２）を製造する際には、図２に示すように、一方のリード４０ａの上端に形成されたマウント部４０ｂにＬＥＤ１０をダイボンディングし、他方のリード４０ｃの上端とＬＥＤ１０の電極２６とをワイヤボンディングする。そして、ＬＥＤ１０の全体をモールド樹脂４２によりモールドする。
【００１９】
ワイヤボンディング工程では、ボンディングに伴う衝撃または超音波振動が電極２６に作用するが、その衝撃または振動は、凹部２４（図１）の内面全体に伝搬され、広範囲に分散されて吸収される。
【００２０】
この実施例によれば、電極２６からＬＥＤチップ２０に作用する力を凹部２４の内面に伝搬させることにより効率よく吸収できる。また、凹部２４の隅を湾曲させているので、ＬＥＤチップ２０における応力集中を回避できる。したがって、ＬＥＤチップ２０の損傷（エグレや割れ等）を防止でき、ＬＥＤ１０の品質低下を防止できる。
【００２１】
なお、上述の実施例では、図１に示すように、凹部２４の底面を平坦にするとともに、電極２６の上部をＬＥＤチップ２０の表面に突出させているが、たとえば図５（Ａ）または図５（Ｃ）に示すように、凹部２４の底面を湾曲させてもよいし、たとえば図５（Ｂ）または図５（Ｃ）に示すように、電極２６の上面とＬＥＤチップ２０の上面とを面一にしてもよい。
【００２２】
また、上述の実施例では、この発明をいわゆるＳＨ（シングルヘテロ）構造のＬＥＤに適用した場合を示したが、この発明は、ＤＨ（ダブルヘテロ）構造やその他の構造のＬＥＤにも適用可能であり、さらに、ＬＤ（半導体レーザ）やその他の半導体装置にも適用可能である。つまり、この発明は、表面電極を有するあらゆる半導体装置に適用可能である。
【図面の簡単な説明】
【図１】この発明の一実施例のＬＥＤを示す図解図である。
【図２】ＬＥＤの使用状態を示す図解図である。
【図３】ＬＥＤの製造方法を示す図解図である。
【図４】電極の形成方法を示す図解図である。
【図５】この発明の他の実施例を示す図解図である。
【図６】従来技術を示す図解図である。
【符号の説明】
１０ …ＬＥＤ
１２ …ＬＥＤランプ
１４ …基板
２０ …ＬＥＤチップ
２２，２６ …電極
２４ …凹部
２８ …コンタクト層
３０ …Ｔｉ層
３２ …Ａｕ層

Claims (1)

  1. （ａ）基板上にエピタキシャル層を成長させてエピタキシャルウェハを形成するステップ、
    （ｂ）前記ステップ（ａ）で形成したエピタキシャルウェハの表面に、隅部分を湾曲させた凹部をエッチングにより形成するステップ、
    （ｃ）前記ステップ（ｂ）で形成した凹部を含む前記エピタキシャルウェハの表面にコンタクト層、Ｔｉ層およびＡｕ層となるべき各層を順次積層し、前記凹部に対応する部分以外でその積層物をエッチングにより除去することによって、前記コンタクト層、前記Ｔｉ層および前記Ａｕ層からなりかつ前記エピタキシャル層に前記コンタクト層のみを接触させた第１の電極を形成するステップ、
    （ｄ）前記ステップ（ａ）で形成したエピタキシャルウェハの裏面に第２の電極を形成するステップ、および
    （ｅ）前記エピタキシャルウェハの表面における前記凹部の形成位置を除いた範囲に酸化膜を成長させるステップを含む、半導体装置の製造方法。
JP2000187409A 2000-06-22 2000-06-22 半導体装置の製造方法 Expired - Fee Related JP5019666B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000187409A JP5019666B2 (ja) 2000-06-22 2000-06-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000187409A JP5019666B2 (ja) 2000-06-22 2000-06-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002009342A JP2002009342A (ja) 2002-01-11
JP5019666B2 true JP5019666B2 (ja) 2012-09-05

Family

ID=18687392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000187409A Expired - Fee Related JP5019666B2 (ja) 2000-06-22 2000-06-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5019666B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878434B1 (ko) * 2007-11-15 2009-01-13 삼성전기주식회사 발광 효율의 향상을 위한 발광 소자 및 그 제조 방법
KR102275367B1 (ko) * 2019-08-21 2021-07-13 주식회사 에스엘바이오닉스 반도체 발광소자 및 이의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084152B2 (ja) * 1986-04-24 1996-01-17 三菱電線工業株式会社 半導体発光素子
JPS63148646A (ja) * 1986-12-12 1988-06-21 Toshiba Corp 半導体装置
JP2666228B2 (ja) * 1991-10-30 1997-10-22 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
JPH05335296A (ja) * 1992-05-29 1993-12-17 Nec Kansai Ltd 半導体装置の製造方法
JP3557033B2 (ja) * 1995-03-24 2004-08-25 三洋電機株式会社 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
JP2002009342A (ja) 2002-01-11

Similar Documents

Publication Publication Date Title
JP4126749B2 (ja) 半導体装置の製造方法
US7244628B2 (en) Method for fabricating semiconductor devices
US7180088B2 (en) Nitride based semiconductor light-emitting device
US6100104A (en) Method for fabricating a plurality of semiconductor bodies
US8519412B2 (en) Semiconductor light-emitting device and method for manufacturing thereof
KR100568269B1 (ko) 플립-칩 본딩용 질화갈륨계 발광 다이오드 및 그 제조방법
EP2156478B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR101786558B1 (ko) 반도체 발광 디바이스에 대한 패시베이션
JP4699258B2 (ja) フリップチップ発光ダイオード及びその製造方法
TWI401823B (zh) 發光二極體元件的製造方法
JP2007042664A (ja) 発光素子及びその製造方法
JP2000307184A (ja) 半導体素子の製造方法
US20120074384A1 (en) Protection for the epitaxial structure of metal devices
US8659051B2 (en) Semiconductor light emitting device and method for manufacturing thereof
JP5077224B2 (ja) Ｉｉｉ族窒化物半導体発光素子、およびその製造方法
JP3698229B2 (ja) 半導体素子および半導体発光素子
JP2011171327A (ja) 発光素子およびその製造方法、並びに発光装置
US20030119218A1 (en) Light emitting device and manufacturing method thereof
JP2007123436A (ja) 半導体発光素子およびその製造方法
KR20120049282A (ko) 반도체 발광 디바이스를 위한 반사성 접촉부
JP5019666B2 (ja) 半導体装置の製造方法
JP5277066B2 (ja) 半導体発光素子およびその製造方法
JPH09129922A (ja) 発光素子と発光素子の製造方法
JP3489395B2 (ja) 半導体発光素子
JP2000174333A (ja) 窒化ガリウム系化合物半導体発光素子及び製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070606

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070822

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110622

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120612

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees