JP5010970B2 - Ｏｆｄｍ通信装置および適応速度制御方法 - Google Patents
Ｏｆｄｍ通信装置および適応速度制御方法 Download PDFInfo
- Publication number
- JP5010970B2 JP5010970B2 JP2007115810A JP2007115810A JP5010970B2 JP 5010970 B2 JP5010970 B2 JP 5010970B2 JP 2007115810 A JP2007115810 A JP 2007115810A JP 2007115810 A JP2007115810 A JP 2007115810A JP 5010970 B2 JP5010970 B2 JP 5010970B2
- Authority
- JP
- Japan
- Prior art keywords
- ratio
- ofdm
- code
- error detection
- ofdm symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transceivers (AREA)
Description
本発明は、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing；直交周波数分割多重）通信方式を用いた、通信路の品質に応じて通信速度を適応的に制御するＯＦＤＭ通信装置および適応速度制御に係る技術に関する。
ＯＦＤＭ通信方式は、複数のキャリアを復調可能な最小の周波数間隔で周波数軸上に等間隔で配置し、各キャリアをデータによって変調して通信する方式である。通信速度と使用周波数帯域幅との比である周波数利用効率が高いため、ＡＤＳＬ（Asymmetric Digital Subscriber Line）や無線ＬＡＮ（Local Area Network）などの通信方式として広く採用されている。
ところで、通信路を取り巻く環境は、時々刻々と変化している。有線通信においては、雑音発生源からの雑音が通信信号に重畳して信号対雑音比（Ｓ／Ｎ比）が変動したり、通信路に接続される機器の種類や台数の変化によって、通信路の品質（減衰量周波数特性）が変化されて、通信信号の受信電力強度が変動したりする。このようなＳ／Ｎ比や受信電力強度の変動は、無線通信の場合にも同様に生じる。すなわち、雑音が通信信号に重畳したり、無線の伝搬を遮る物体の出現や、ビルの壁面の反射によってマルチパスが形成されることによって、Ｓ／Ｎ比や受信電力強度が変動したりする。
そこで、通信路の品質に適応して通信速度を制御する方法が考えられている。
例えば、データを送信する前に、既知のデータであるトレーニング信号を送信して、受信側において、トレーニング信号に係る符号誤り率や受信電力強度やＳ／Ｎ比を測定する。そして、それらの結果を送信側に返信して、送信側では、返信された測定結果に基づいて、キャリア毎あるいは複数のキャリア単位で通信速度を変更する方法が開示されている。（特許文献１参照）
特開２００６−２５０６７号公報（段落００１３〜００１４参照）
例えば、データを送信する前に、既知のデータであるトレーニング信号を送信して、受信側において、トレーニング信号に係る符号誤り率や受信電力強度やＳ／Ｎ比を測定する。そして、それらの結果を送信側に返信して、送信側では、返信された測定結果に基づいて、キャリア毎あるいは複数のキャリア単位で通信速度を変更する方法が開示されている。（特許文献１参照）
しかしながら、前述したトレーニング信号を用いる方法によれば、トレーニング信号を送信している間は、データを送信することができないので、通信待ち時間が発生し、効率が悪くなるという問題がある。
そこで、本発明は前記した課題を解決するためになされたものであり、トレーニング信号を送信する必要がなく、通信路の品質に応じて通信速度を適応的に制御するＯＦＤＭ通信装置および適応速度制御に係る技術を提供することを課題とする。
本発明は、複数キャリアを周波数軸上に等間隔に配置し、送信データを変調してＯＦＤＭシンボルに変換して、先頭に同期信号を配置した後に前記ＯＦＤＭシンボルを格納して構成されるフレームを用いて通信するＯＦＤＭ通信装置が、前記複数キャリアを、隣接するキャリアを一まとめにしたブロックを単位とする複数のブロックに区分し、前記ブロックの一つに属するキャリアに対して、同じ変調方式を用いて変調し、前記フレームに格納される前記ＯＦＤＭシンボルの位置が、予め定められた位置に該当する場合には、前記送信データに対して、すべてのブロックで同じ変調方式を用いて第１のＯＦＤＭシンボルを生成し、前記第１のＯＦＤＭシンボルに対してブロック毎に符号誤り検出が可能なように第１の誤り検出符号を付加し、前記フレームに格納される前記第１のＯＦＤＭシンボル以外のＯＦＤＭシンボルを示す第２のＯＦＤＭシンボルに対しても符号誤り検出が可能なように第２の誤り検出符号を付加し、前記各誤り検出符号が付加されたフレームを受信したとき、誤り検出を実行し、前記各誤り検出の結果を通信相手のＯＦＤＭ通信装置に返信し、通信相手より受信した前記第１の誤り検出符号によって検出された誤り検出の結果に基づいて、前記第１のＯＦＤＭシンボル以外の前記送信データに対して、前記ブロック毎の変調方式を決定する。
本発明によれば、トレーニング信号を送信する必要がないため、通信待ち時間が発生することにともなって、効率の低下を防ぐことまたは効率を向上することができる。また、通信路の品質に応じて通信速度を適応的に制御するため、データの再送にともなう効率の低下を防ぐことができる。
次に、本発明を実施するための最良の形態（以降「実施形態」と称す）について、適宜図面を参照しながら詳細に説明する。
（実施形態）
本発明の実施形態に係るＯＦＤＭ通信装置のハードウェア構成について、図１を用いて説明する。図１は、ＯＦＤＭ通信装置１のハードウェア構成を示す図である。
ＯＦＤＭ通信装置１は、図１に示すように、処理部１０、入出力部２０および記憶部３０によって構成される。
本発明の実施形態に係るＯＦＤＭ通信装置のハードウェア構成について、図１を用いて説明する。図１は、ＯＦＤＭ通信装置１のハードウェア構成を示す図である。
ＯＦＤＭ通信装置１は、図１に示すように、処理部１０、入出力部２０および記憶部３０によって構成される。
処理部１０は、演算処理を実行するＣＰＵ（Central Processing Unit）１１と、このＣＰＵ１１が演算処理に用いる記憶部であるメインメモリ１２とを備える。メインメモリ１２は、ＲＡＭ（Random Access Memory）などにより実現される。そして、図示しないＲＯＭ（Read Only Memory）やフラッシュメモリやハードディスク装置などの記憶部３０に格納されたアプリケーションプログラムがＲＡＭに展開され、ＣＰＵ１１が、それを実行することにより種々の処理を具現化する。
入出力部２０は、入出力インタフェース２１とＡＤ／ＤＡ変換器２２とを備える。入出力インタフェース２１は、有線の場合には、通信路（不図示）に対して通信信号を取り込み、あるいは出力する。また、無線の場合には、アンテナ（不図示）を介して、信号の入出力を行う。そして、増幅器によって、入出力する信号のレベルを適切に調整する。また、ＡＤ／ＤＡ変換器２２は、入出力インタフェース２１から取り込んだアナログ信号を、ディジタル信号に変換して、ＯＦＤＭ通信装置１の処理部１０が処理可能な信号に変換する、あるいは、その逆に、処理部１０が生成したデータ（ディジタル信号）をアナログ信号に変換して入出力インタフェース２１から通信路（不図示）に出力する。
記憶部３０は、ＣＰＵ１１が演算処理に用いる各種データや演算結果、または、入出力部２０によって送受信されるデータをデータベース３１などに記憶する。記憶部３０はフラッシュメモリやハードディスク装置などにより実現される。
（ＯＦＤＭ通信装置の機能）
次に、本発明の実施形態に係るＯＦＤＭ通信装置１の機能について、図２を用いて説明する。図２は、ＯＦＤＭ通信装置１を機能展開して示した図である。
ＯＦＤＭ通信装置１は、図２に示すように、処理部１０、入出力部２０および記憶部３０によって構成される。
次に、本発明の実施形態に係るＯＦＤＭ通信装置１の機能について、図２を用いて説明する。図２は、ＯＦＤＭ通信装置１を機能展開して示した図である。
ＯＦＤＭ通信装置１は、図２に示すように、処理部１０、入出力部２０および記憶部３０によって構成される。
入出力部２０は、処理部１０によって生成された信号をＤＡ変換するＤＡ変換器１０６と、そのＤＡ変換器１０６の出力信号の大きさ（ゲイン）を調整する送信増幅器１０７と、通信路（不図示）から受信した信号の大きさ（ゲイン）を調整する受信増幅器１１０と、その受信増幅器１１０の出力をＡＤ変換するＡＤ変換器１１１とを備える。
処理部１０は、データを送信する際に使用する、同期信号生成部１０１、ヘッダ生成部１０２、マッパ部１０３、ＩＦＦＴ（Inverse Fast Fourier Transform）部１０４およびＧＩ（Guard Interval）付加部１０５と、データを受信する際に使用する、同期信号除去部１１２、ＧＩ除去部１１３、ＦＦＴ（Fast Fourier Transform）部１１４、デマッパ部１１５およびヘッダ解析部１１６と、ＯＦＤＭ通信の速度（変調方式）制御や送信電力制御のための情報を生成する速度電力制御部１１７で構成される。
同期信号生成部１０１は、送信データがバッファメモリ（不図示）に格納されると起動され、同期信号を出力する。なお、同期信号は、起動されるたびに生成されてもよいし、既に生成済の同期信号を記憶部３０から読み出してもかまわない。
ヘッダ生成部１０２は、発信元のアドレス、送信先のアドレスおよび変調方式の種類（速度）などに係るヘッダ情報を生成する。
マッパ部１０３は、速度電力制御部１１７によって決められた変調方式を用いて、送信するデータをＩＱ座標（直交座標）の値（ＩＱデータ）に変換する。
ＩＦＦＴ部１０４は、マッパ部１０３によって変換されたＩＱデータを逆フーリエ変換し、時間信号に変換する。
ＧＩ付加部１０５は、ＩＦＦＴ部１０４によって変換された信号（シンボル）と次の信号（シンボル）の間に、ガードインターバル区間の信号を付加する。例えば、無線伝送路においては、直接波だけでなくマルチパスによる間接波が重畳して受信されるときに、このガードインターバルを付加した効果が顕著に現れる。すなわち、ガードインターバルが付加されているため、間接波が遅延して直接波に重畳しても、前後の信号（シンボル）が混ざり合うことがなく、正しく復調することが可能となる。
ヘッダ生成部１０２は、発信元のアドレス、送信先のアドレスおよび変調方式の種類（速度）などに係るヘッダ情報を生成する。
マッパ部１０３は、速度電力制御部１１７によって決められた変調方式を用いて、送信するデータをＩＱ座標（直交座標）の値（ＩＱデータ）に変換する。
ＩＦＦＴ部１０４は、マッパ部１０３によって変換されたＩＱデータを逆フーリエ変換し、時間信号に変換する。
ＧＩ付加部１０５は、ＩＦＦＴ部１０４によって変換された信号（シンボル）と次の信号（シンボル）の間に、ガードインターバル区間の信号を付加する。例えば、無線伝送路においては、直接波だけでなくマルチパスによる間接波が重畳して受信されるときに、このガードインターバルを付加した効果が顕著に現れる。すなわち、ガードインターバルが付加されているため、間接波が遅延して直接波に重畳しても、前後の信号（シンボル）が混ざり合うことがなく、正しく復調することが可能となる。
同期信号除去部１１２は、同期信号検出を行って、同期信号を除去する。
ＧＩ除去部１１３は、ガードインターバルの区間を信号から除去する。
ＦＦＴ部１１４は、信号をＩＱデータに変換する。
デマッパ部１１５は、速度電力制御部１１７によって決められた変調方式を用いて、ＦＦＴ部１１４が算出したＩＱデータを、ディジタル信号（受信データ）に変換する。
ヘッダ解析部１１６は、受信データに格納されているヘッダを抽出する。
ＧＩ除去部１１３は、ガードインターバルの区間を信号から除去する。
ＦＦＴ部１１４は、信号をＩＱデータに変換する。
デマッパ部１１５は、速度電力制御部１１７によって決められた変調方式を用いて、ＦＦＴ部１１４が算出したＩＱデータを、ディジタル信号（受信データ）に変換する。
ヘッダ解析部１１６は、受信データに格納されているヘッダを抽出する。
速度電力制御部１１７は、変調方式の種類（速度）や送信電力の大きさを決定するために、必要な情報を取得して、所定の演算を行うことによって、変調方式の種類（速度）や、送信電力強度を決定する。そして、その結果に基づいて、マッパ部１０３およびデマッパ部１１５などに対して、各部で処理に必要な情報を出力する。
記憶部３０のデータベース３１には、送信するデータや受信したデータ、あるいは、速度電力制御部１１７の演算に必要なデータや処理部１０における演算のために必要な関数などが記憶される。
（ＯＦＤＭ通信装置における処理の流れ）
次に、ＯＦＤＭ通信装置１における処理の流れについて、図３、図４を用いて説明する。図３は、ＯＦＤＭ通信装置１における信号の送受信を示す図である。図４は、ＯＦＤＭ通信装置（送信側）１ａにおける処理の流れを示す図である。
次に、ＯＦＤＭ通信装置１における処理の流れについて、図３、図４を用いて説明する。図３は、ＯＦＤＭ通信装置１における信号の送受信を示す図である。図４は、ＯＦＤＭ通信装置（送信側）１ａにおける処理の流れを示す図である。
図３に示すように、本発明の実施形態では、ＯＦＤＭ通信装置（送信側）１ａが送信信号４４を送出し、それを受信したＯＦＤＭ通信装置（受信側）１ｂが、受信したことに対する応答としてＡｃｋ信号４５を返信することによって、データの送受信を実現する。
なお、送信側１ａと受信側１ｂの間の通信路は、時々刻々と通信路の品質を変化させていると想定されるため、受信側１ｂでは、受信した送信信号４４の受信正否を判定して、Ａｃｋ信号４５にその受信正否情報を格納して返信することによって、通信路の品質を送信側１ａに伝達している。
なお、送信側１ａと受信側１ｂの間の通信路は、時々刻々と通信路の品質を変化させていると想定されるため、受信側１ｂでは、受信した送信信号４４の受信正否を判定して、Ａｃｋ信号４５にその受信正否情報を格納して返信することによって、通信路の品質を送信側１ａに伝達している。
ＯＦＤＭ通信装置１の構成は、送信側１ａと受信側１ｂとで違いはないが、処理は送信側１ａと受信側１ｂとで若干異なる。すなわち、送信側１ａにおいては、送信データを変調した送信信号４４を通信路へ送出する処理と、Ａｃｋ信号４５を受信して、Ａｃｋ信号４５から通信路の品質に係る情報（受信正否情報）を取得する処理が行われる。一方、受信側１ｂにおいては、送信信号４４を受信してデータを取得する処理と、受信した送信信号４４の受信正否を判定して、Ａｃｋ信号４５にその受信正否情報を格納して返信する処理が行われる。
したがって、送信側１ａと受信側１ｂに分けて、それぞれ、処理の流れについて、以下に説明する。
（送信側における送信信号４４の送出処理）
まず、図４を用いて、ＯＦＤＭ通信装置（送信側）１ａの処理の流れについて説明する。図４は、ＯＦＤＭ通信装置（送信側）１ａの処理の流れを示す図である。
送信データ４０は、一旦、バッファメモリ（不図示）に記憶され、処理が開始される。まず、同期信号生成部１０１が、記憶部３０（図２参照）から既に作成済の同期信号を読み出す。そして、その同期信号は、ＤＡ変換器１０６を介してアナログ信号に変換され、バッファメモリ（不図示）に蓄積された後、送信増幅器１０７によって信号レベルが調整されて通信路７０へ出力される。なお、同期信号は、同期信号生成部１０１が新たに生成してもかまわない。
次に、ヘッダ生成部１０２が、送信データ４０のヘッダ情報（例えば、発信元のアドレスや送信先のアドレス）を抽出し、さらに、速度電力制御部１１７によって決定された速度設定情報５１、すなわち変調方式の種類（速度）に係る情報を付加して、ヘッダを生成する。そして、マッパ部１０３は、ヘッダをＩＱ座標（直交座標）の値（ＩＱデータ）に変換する。ヘッダに対しては、マッパ部１０３は、２ビット変調するＱＰＳＫ（Quadrature Phase Shift Keying）によって、すべてのキャリアを変調する。そして、ＩＦＦＴ部１０４によって、ＩＱデータは逆フーリエ変換され、ＧＩ付加部１０５によって、ガードインターバルを付加され、ＤＡ変換器１０６によってＤＡ変換され、バッファメモリ（不図示）に蓄積された後、送信増幅器１０７によって信号レベルが調整されて、通信路７０へ送出される。
次に、送信データ４０に対する処理は、ヘッダに対する処理とほぼ同じである。異なる点は、マッパ部１０３において、速度電力制御部１１７によって決定された変調方式によって適応的に変調されることである。
なお、信号レベルの調整は、速度電力制御部１１７によって決められた送信電力強度情報５５に基づいて行われる。そして、信号レベルの調整は、マッパ部１０３および送信増幅器１０７において行われる。
まず、図４を用いて、ＯＦＤＭ通信装置（送信側）１ａの処理の流れについて説明する。図４は、ＯＦＤＭ通信装置（送信側）１ａの処理の流れを示す図である。
送信データ４０は、一旦、バッファメモリ（不図示）に記憶され、処理が開始される。まず、同期信号生成部１０１が、記憶部３０（図２参照）から既に作成済の同期信号を読み出す。そして、その同期信号は、ＤＡ変換器１０６を介してアナログ信号に変換され、バッファメモリ（不図示）に蓄積された後、送信増幅器１０７によって信号レベルが調整されて通信路７０へ出力される。なお、同期信号は、同期信号生成部１０１が新たに生成してもかまわない。
次に、ヘッダ生成部１０２が、送信データ４０のヘッダ情報（例えば、発信元のアドレスや送信先のアドレス）を抽出し、さらに、速度電力制御部１１７によって決定された速度設定情報５１、すなわち変調方式の種類（速度）に係る情報を付加して、ヘッダを生成する。そして、マッパ部１０３は、ヘッダをＩＱ座標（直交座標）の値（ＩＱデータ）に変換する。ヘッダに対しては、マッパ部１０３は、２ビット変調するＱＰＳＫ（Quadrature Phase Shift Keying）によって、すべてのキャリアを変調する。そして、ＩＦＦＴ部１０４によって、ＩＱデータは逆フーリエ変換され、ＧＩ付加部１０５によって、ガードインターバルを付加され、ＤＡ変換器１０６によってＤＡ変換され、バッファメモリ（不図示）に蓄積された後、送信増幅器１０７によって信号レベルが調整されて、通信路７０へ送出される。
次に、送信データ４０に対する処理は、ヘッダに対する処理とほぼ同じである。異なる点は、マッパ部１０３において、速度電力制御部１１７によって決定された変調方式によって適応的に変調されることである。
なお、信号レベルの調整は、速度電力制御部１１７によって決められた送信電力強度情報５５に基づいて行われる。そして、信号レベルの調整は、マッパ部１０３および送信増幅器１０７において行われる。
ここで、マッパ部１０３での変調方法について、図５を用いて、より詳細に説明する（適宜図４参照）。図５は、複数のキャリアを一つのブロックにグループ化した例を示す図である。
図５には、例として、キャリア数が３２の場合に、キャリア数が８を単位としてグループ化したブロックを４つ備えた場合を示している。本発明の実施形態では、ブロック単位で、変調方式を定めている。すなわち、ブロック毎に、キャリアは、同じ変調方式によって変調される。
変調方式には、２ビット変調するＱＰＳＫ、４ビット変調する１６ＱＡＭ（Quadrature Amplitude Modulation）、６ビット変調する６４ＱＡＭなどがある。
そして、使用する変調方式は、ブロック単位で、速度電力制御部１１７によって決定され、速度設定情報５１として出力される。
繰り返しになるが、ヘッダに関しては、すべてのブロックに対してＱＰＳＫが変調方式として用いられ、送信データ４０に対しては、ブロック毎に割り当てられた変調方式が用いられる。
なお、速度電力制御部１１７における変調方式の決定方法については、後述する。
図５には、例として、キャリア数が３２の場合に、キャリア数が８を単位としてグループ化したブロックを４つ備えた場合を示している。本発明の実施形態では、ブロック単位で、変調方式を定めている。すなわち、ブロック毎に、キャリアは、同じ変調方式によって変調される。
変調方式には、２ビット変調するＱＰＳＫ、４ビット変調する１６ＱＡＭ（Quadrature Amplitude Modulation）、６ビット変調する６４ＱＡＭなどがある。
そして、使用する変調方式は、ブロック単位で、速度電力制御部１１７によって決定され、速度設定情報５１として出力される。
繰り返しになるが、ヘッダに関しては、すべてのブロックに対してＱＰＳＫが変調方式として用いられ、送信データ４０に対しては、ブロック毎に割り当てられた変調方式が用いられる。
なお、速度電力制御部１１７における変調方式の決定方法については、後述する。
次に、図６を用いて、送信信号４４（図３参照）のフレーム形式の例について説明する。図６は、送信信号４４のフレーム形式の例を示す図である。
フレームに格納される順番は、同期３０１、ヘッダ部３０２（３０２ａ，３０２ｂ）およびデータ部３０３（３０３ａ，３０３ｂ，・・３０３ｎ）である。ここで、同期３０１、ヘッダａ（３０２ａ）、ヘッダｂ（３０２ｂ）、データａ（３０３ａ）、データｂ（３０３ｂ）、・・データｎ（３０３ｎ）は、それぞれＯＦＤＭシンボルと呼ばれる単位を表している。
なお、図６では、ヘッダ部３０２を、ＯＦＤＭシンボルが２つの場合について示している。しかし、ヘッダ部３０２は、一つのＯＦＤＭシンボルにヘッダ情報がすべて収納できる場合には、ヘッダａ（３０２ａ）だけであってもよい。また、ヘッダ情報が３以上のＯＦＤＭシンボルに収納されてもよい。
なお、請求項に記載の「予め定められた位置に該当する」は、本発明の実施形態においては、ヘッダ部３０２に相当する。すなわち、同期３０１の後に格納されるヘッダ部３０２に対して、すべてのブロックに対してＱＰＳＫが変調方式として用いられることが、予め定められている。仮に、データ部３０３において、「予め定められた位置に該当する」ＯＦＤＭシンボルを予め定める場合には、その「予め定められた位置」を、記憶部３０に記憶しておき、記憶部３０から「予め定められた位置」を読み出して、該当する位置を処理部１０において判定してもよい。
フレームに格納される順番は、同期３０１、ヘッダ部３０２（３０２ａ，３０２ｂ）およびデータ部３０３（３０３ａ，３０３ｂ，・・３０３ｎ）である。ここで、同期３０１、ヘッダａ（３０２ａ）、ヘッダｂ（３０２ｂ）、データａ（３０３ａ）、データｂ（３０３ｂ）、・・データｎ（３０３ｎ）は、それぞれＯＦＤＭシンボルと呼ばれる単位を表している。
なお、図６では、ヘッダ部３０２を、ＯＦＤＭシンボルが２つの場合について示している。しかし、ヘッダ部３０２は、一つのＯＦＤＭシンボルにヘッダ情報がすべて収納できる場合には、ヘッダａ（３０２ａ）だけであってもよい。また、ヘッダ情報が３以上のＯＦＤＭシンボルに収納されてもよい。
なお、請求項に記載の「予め定められた位置に該当する」は、本発明の実施形態においては、ヘッダ部３０２に相当する。すなわち、同期３０１の後に格納されるヘッダ部３０２に対して、すべてのブロックに対してＱＰＳＫが変調方式として用いられることが、予め定められている。仮に、データ部３０３において、「予め定められた位置に該当する」ＯＦＤＭシンボルを予め定める場合には、その「予め定められた位置」を、記憶部３０に記憶しておき、記憶部３０から「予め定められた位置」を読み出して、該当する位置を処理部１０において判定してもよい。
次に、図７を用いて、送信信号４４（図６参照）のヘッダ部３０２のフレーム形式の例について説明する（適宜図４，６参照）。図７は、送信信号４４のヘッダ部３０２のフレーム形式の例を示す図である。
図７において、ヘッダ部３０２には、送信データ４０から読み取られた発信元アドレス３１１と送信先アドレス３１２が格納される。次に、速度電力制御部１１７によって定められた変調方式（速度）である、データ部の速度設定情報３１３が格納される。その次には、データ部の速度設定情報３１３以外の送信電力強度などの通信制御情報３１４が格納される。そして、フレームの最後には、ブロック単位で誤り検出を行うために、ＣＲＣ（Cyclic Redundancy Check）符号３１５が格納される。ただし、誤り検出が行えれば、他の誤り検出符号を用いてもかまわない。
図７において、ヘッダ部３０２には、送信データ４０から読み取られた発信元アドレス３１１と送信先アドレス３１２が格納される。次に、速度電力制御部１１７によって定められた変調方式（速度）である、データ部の速度設定情報３１３が格納される。その次には、データ部の速度設定情報３１３以外の送信電力強度などの通信制御情報３１４が格納される。そして、フレームの最後には、ブロック単位で誤り検出を行うために、ＣＲＣ（Cyclic Redundancy Check）符号３１５が格納される。ただし、誤り検出が行えれば、他の誤り検出符号を用いてもかまわない。
なお、すべてのブロック毎の受信の正否（正しく受信できたか、または符号誤りが検出されたか）を知るためには、ヘッダ部３０２の情報を、すべてのブロックによって伝送する必要がある。そこで、すべてのブロックによって、同じヘッダ部３０２の情報が伝送される。
（送信側におけるＡｃｋ信号の受信処理）
次に、受信したＡｃｋ信号に対する処理について、図８、図９を用いて説明する。図８は、Ａｃｋ信号４５（図３参照）のフレーム形式の例を示す図である。図９は、Ａｃｋ信号４５のヘッダ４０２のフレーム形式の例を示す図である。
Ａｃｋ信号４５のフレーム形式は、図８に示すように、同期４０１とヘッダ４０２によって構成される。
ヘッダ４０２に格納される情報は、図９に示すように、発信元アドレス４１１、送信先アドレス４１２、データ部の速度設定情報４１３、ヘッダ部のブロック毎の受信正否情報４１４、データ部の受信正否情報４１５およびＣＲＣ符号４１６である。なお、ヘッダ部のブロック毎の受信正否情報４１４およびデータ部の受信正否情報４１５は、ヘッダ解析部１１６（図４参照）によって抽出される。
次に、受信したＡｃｋ信号に対する処理について、図８、図９を用いて説明する。図８は、Ａｃｋ信号４５（図３参照）のフレーム形式の例を示す図である。図９は、Ａｃｋ信号４５のヘッダ４０２のフレーム形式の例を示す図である。
Ａｃｋ信号４５のフレーム形式は、図８に示すように、同期４０１とヘッダ４０２によって構成される。
ヘッダ４０２に格納される情報は、図９に示すように、発信元アドレス４１１、送信先アドレス４１２、データ部の速度設定情報４１３、ヘッダ部のブロック毎の受信正否情報４１４、データ部の受信正否情報４１５およびＣＲＣ符号４１６である。なお、ヘッダ部のブロック毎の受信正否情報４１４およびデータ部の受信正否情報４１５は、ヘッダ解析部１１６（図４参照）によって抽出される。
図４に戻って（適宜８，９参照）、通信路７０を介して受信したＡｃｋ信号４５は、一旦、バッファメモリ（不図示）に蓄積される。その際、図８に示すようにデータ部を有しないことが検出されるため、Ａｃｋ信号４５であることが判別される。そして、受信増幅器１１０によって、信号のレベルが調整され、ＡＤ変換器１１１によってディジタル信号に変換され、同期信号除去部１１２によって同期信号が除去され、ＧＩ除去部１１３によってガードインターバルが除去される。そして、ＦＦＴ部１１４において、フーリエ変換によって、ＩＱ座標（直交座標）の値（ＩＱデータ）に変換される。そして、デマッパ部１１５では、すべてのブロックに対してＱＰＳＫによって復調され、ＩＱデータが受信データ４１に変換される。すなわち、Ａｃｋ信号４５に格納されたヘッダ４０２の情報が取得される。
受信データ４１から、ヘッダ解析部１１６によって、図９に示したヘッダ部のブロック毎の受信正否情報４１４およびデータ部の受信正否情報４１５が抽出される。そして、ヘッダ部のブロック毎の受信正否情報４１４は、受信正否情報５２として、速度電力制御部１１７に送信される。
また、データ部の受信正否情報４１５は、データ部３０２（図６参照）が正しく受信されたか否かを表す。もし、データ部３０３が正しく受信されていない場合には、送信側１ａから再送することで、通信の信頼性を確保する。
速度電力制御部１１７では、受信正否情報５２が所定の個数（または、所定の期間）について累積されて、最終的には速度設定情報５１を決定することになるが、詳細については後述する。
また、データ部の受信正否情報４１５は、データ部３０２（図６参照）が正しく受信されたか否かを表す。もし、データ部３０３が正しく受信されていない場合には、送信側１ａから再送することで、通信の信頼性を確保する。
速度電力制御部１１７では、受信正否情報５２が所定の個数（または、所定の期間）について累積されて、最終的には速度設定情報５１を決定することになるが、詳細については後述する。
（受信側における受信処理）
まず、送信信号４４（図３参照）を受信したときの処理について、図１０を用いて説明する（適宜図６，７，９参照）。
通信路７０を介して受信された送信信号４４（図３参照）は、受信増幅器１１０によって、信号レベルが調整される。そして、一旦、バッファメモリ（不図示）に蓄積される。その際、図６に示すようにデータ部３０３を有することが検出されるため、Ａｃｋ信号４５ではないことが判別される。
受信増幅器１１０によってレベル調整された信号は、ＡＤ変換器１１１によってディジタル信号に変換され、同期信号除去部１１２によって同期信号が除去され、ＧＩ除去部１１３によってガードインターバルが除去される。そして、ＦＦＴ部１１４において、フーリエ変換によって、ＩＱ座標（直交座標）の値（ＩＱデータ）に変換される。そして、デマッパ部１１５によって、ＩＱデータが変換されて、バッファメモリ（不図示）に蓄積され、受信データ４１として取得される。
まず、送信信号４４（図３参照）を受信したときの処理について、図１０を用いて説明する（適宜図６，７，９参照）。
通信路７０を介して受信された送信信号４４（図３参照）は、受信増幅器１１０によって、信号レベルが調整される。そして、一旦、バッファメモリ（不図示）に蓄積される。その際、図６に示すようにデータ部３０３を有することが検出されるため、Ａｃｋ信号４５ではないことが判別される。
受信増幅器１１０によってレベル調整された信号は、ＡＤ変換器１１１によってディジタル信号に変換され、同期信号除去部１１２によって同期信号が除去され、ＧＩ除去部１１３によってガードインターバルが除去される。そして、ＦＦＴ部１１４において、フーリエ変換によって、ＩＱ座標（直交座標）の値（ＩＱデータ）に変換される。そして、デマッパ部１１５によって、ＩＱデータが変換されて、バッファメモリ（不図示）に蓄積され、受信データ４１として取得される。
なお、調整したレベルに係る受信ゲイン情報５４は、受信電力強度の演算に使用するために、速度電力制御部１１７に送信される。
また、ＩＱデータ情報５３は、受信電力強度の演算に使用するために、速度電力制御部１１７に送信される。
また、デマッパ部１１５においては、ヘッダ部３０２に対する変調方式はＱＰＳＫと定められているため、すべてのブロック（キャリア）に対して、ＱＰＳＫにより復調される。一方、データ部３０３に対しては、ヘッダ解析部１１６によって抽出されたデータ部の速度設定情報３１３が、速度電力制御部１１７に送信される。その後、速度電力制御部１１７から、速度設定情報５１として、デマッパ部１１５に送信され、データ部３０３の復調のために用いられる。
また、ヘッダ解析部１１６では、ＣＲＣ符号３１５を用いて、ヘッダ部３０２に対して、ブロック単位で誤り検出を行い、受信したヘッダ部３０２の情報に誤りが有るか無いかの検出を行う。例えば、誤りが検出されない場合には、ビットを立てず（ビットを０にし）、誤りが検出された場合には、ビットを立てて（ビットを１にして）、受信正否情報５２として、ヘッダ生成部１０２に送信する。そして、その受信正否情報５２は、Ａｃｋ信号４５（図８参照）のヘッダ４０２に、ヘッダ部のブロック毎の受信正否情報４１４として、格納される。
さらに、処理部１０では、データ部３０３の最後に付加されたＣＲＣ符号（不図示）を用いて、データ部３０３の符号誤り検出を行い、受信したデータ部３０３の情報に誤りが有るか無いかの検出を行う。例えば、誤りが検出されない場合には、ビットを立てず（ビットを０にし）、誤りが検出された場合には、ビットを立てて（ビットを１にして）、受信正否情報５２として、ヘッダ生成部１０２に送信する。そして、その受信正否情報５２は、Ａｃｋ信号４５のヘッダ４０２に、データ部の受信正否情報４１５として、格納される。
また、ＩＱデータ情報５３は、受信電力強度の演算に使用するために、速度電力制御部１１７に送信される。
また、デマッパ部１１５においては、ヘッダ部３０２に対する変調方式はＱＰＳＫと定められているため、すべてのブロック（キャリア）に対して、ＱＰＳＫにより復調される。一方、データ部３０３に対しては、ヘッダ解析部１１６によって抽出されたデータ部の速度設定情報３１３が、速度電力制御部１１７に送信される。その後、速度電力制御部１１７から、速度設定情報５１として、デマッパ部１１５に送信され、データ部３０３の復調のために用いられる。
また、ヘッダ解析部１１６では、ＣＲＣ符号３１５を用いて、ヘッダ部３０２に対して、ブロック単位で誤り検出を行い、受信したヘッダ部３０２の情報に誤りが有るか無いかの検出を行う。例えば、誤りが検出されない場合には、ビットを立てず（ビットを０にし）、誤りが検出された場合には、ビットを立てて（ビットを１にして）、受信正否情報５２として、ヘッダ生成部１０２に送信する。そして、その受信正否情報５２は、Ａｃｋ信号４５（図８参照）のヘッダ４０２に、ヘッダ部のブロック毎の受信正否情報４１４として、格納される。
さらに、処理部１０では、データ部３０３の最後に付加されたＣＲＣ符号（不図示）を用いて、データ部３０３の符号誤り検出を行い、受信したデータ部３０３の情報に誤りが有るか無いかの検出を行う。例えば、誤りが検出されない場合には、ビットを立てず（ビットを０にし）、誤りが検出された場合には、ビットを立てて（ビットを１にして）、受信正否情報５２として、ヘッダ生成部１０２に送信する。そして、その受信正否情報５２は、Ａｃｋ信号４５のヘッダ４０２に、データ部の受信正否情報４１５として、格納される。
（受信側におけるＡｃｋ信号の送出処理）
Ａｃｋ信号４５（図３参照）を生成する処理について、図１０を用いて説明する（適宜図８，９参照）。図１０は、ＯＦＤＭ通信装置（受信側）１ｂの処理の流れを示す図である。
Ａｃｋ信号４５は、図８に示すようなフレーム形式であり、同期４０１とヘッダ４０２のみから構成される。
まず、前述の受信処理において、受信データ４１がバッファメモリ（不図示）に蓄積されると、同期信号生成部１０１が、記憶部３０（図２参照）から既に作成済の同期信号を読み出す。そして、その同期信号は、ＤＡ変換器１０６を介してアナログ信号に変換され、バッファメモリ（不図示）に蓄積され、送信増幅器１０７によって信号レベルが調整されて伝送路７０へ出力される。なお、同期信号は、同期信号生成部１０１が新たに生成してもかまわない。
次に、ヘッダ生成部１０２は、ヘッダ解析部１１６によって受信データ４１から抽出された発信元アドレス４１１と送信先アドレス４１２をアドレス情報５６として取得し、速度電力制御部１１７からデータ部の速度設定情報４１３を取得し、ヘッダ解析部１１６からヘッダ部のブロック毎の受信正否情報４１４とデータ部の受信正否情報４１５を受信正否情報５２として取得し、さらに、ＣＲＣ符号４１６を付加して、ヘッダ４０２を生成する。そして、マッパ部１０３ではＱＰＳＫによってＩＱ座標（直交座標）の値（ＩＱデータ）に変換される。そして、それ以降の処理である、ＩＦＦＴ部１０４、ＧＩ付加部１０５、ＤＡ変換器１０６および送信増幅器１０７における処理は、前述の送信側における送信信号４４の送出処理と同様であるので、説明を省略する。
Ａｃｋ信号４５（図３参照）を生成する処理について、図１０を用いて説明する（適宜図８，９参照）。図１０は、ＯＦＤＭ通信装置（受信側）１ｂの処理の流れを示す図である。
Ａｃｋ信号４５は、図８に示すようなフレーム形式であり、同期４０１とヘッダ４０２のみから構成される。
まず、前述の受信処理において、受信データ４１がバッファメモリ（不図示）に蓄積されると、同期信号生成部１０１が、記憶部３０（図２参照）から既に作成済の同期信号を読み出す。そして、その同期信号は、ＤＡ変換器１０６を介してアナログ信号に変換され、バッファメモリ（不図示）に蓄積され、送信増幅器１０７によって信号レベルが調整されて伝送路７０へ出力される。なお、同期信号は、同期信号生成部１０１が新たに生成してもかまわない。
次に、ヘッダ生成部１０２は、ヘッダ解析部１１６によって受信データ４１から抽出された発信元アドレス４１１と送信先アドレス４１２をアドレス情報５６として取得し、速度電力制御部１１７からデータ部の速度設定情報４１３を取得し、ヘッダ解析部１１６からヘッダ部のブロック毎の受信正否情報４１４とデータ部の受信正否情報４１５を受信正否情報５２として取得し、さらに、ＣＲＣ符号４１６を付加して、ヘッダ４０２を生成する。そして、マッパ部１０３ではＱＰＳＫによってＩＱ座標（直交座標）の値（ＩＱデータ）に変換される。そして、それ以降の処理である、ＩＦＦＴ部１０４、ＧＩ付加部１０５、ＤＡ変換器１０６および送信増幅器１０７における処理は、前述の送信側における送信信号４４の送出処理と同様であるので、説明を省略する。
ここで、本発明の実施形態に係るＯＦＤＭ通信装置１において、主要部となるヘッダ解析部１１６の処理と速度電力制御部１１７の処理について、詳細に説明する。
（ヘッダ解析部１１６の処理）
まず、送信側１ａにおけるヘッダ解析部１１６の処理について、図４を用いて説明する（適宜図９参照）。
ヘッダ解析部１１６は、Ａｃｋ信号４５（図８参照）に格納されているヘッダ４０２を抽出する。そして、抽出したヘッダ部のブロック毎の受信正否情報４１４に関しては、ＣＲＣ符号を用いて、ブロック毎に受信正（誤りが検出されず正しく受信）と受信否（誤りが検出された）を判定し、受信正否情報５２として、速度電力制御部１１７に送信する。
まず、送信側１ａにおけるヘッダ解析部１１６の処理について、図４を用いて説明する（適宜図９参照）。
ヘッダ解析部１１６は、Ａｃｋ信号４５（図８参照）に格納されているヘッダ４０２を抽出する。そして、抽出したヘッダ部のブロック毎の受信正否情報４１４に関しては、ＣＲＣ符号を用いて、ブロック毎に受信正（誤りが検出されず正しく受信）と受信否（誤りが検出された）を判定し、受信正否情報５２として、速度電力制御部１１７に送信する。
次に、受信側１ｂにおけるヘッダ解析部１１６の処理について、図１０を用いて説明する（適宜図７参照）。
ヘッダ解析部１１６は、送信信号４４（図６参照）に格納されているヘッダ部３０２を抽出する。そして、発信元アドレス３１１と送信先アドレス３１２は、Ａｃｋ信号４５（図８参照）に格納するために、アドレス情報５６としてヘッダ生成部１０２に送信される。また、データ部の速度設定情報３１３は、速度設定情報５１として、速度電力制御部１１７に送信され、デマッパ部１１５における復調に使用される。さらに、ヘッダ解析部１１６は、ＣＲＣ符号３１５を用いて、ブロック毎に誤り検出を実行し、受信正か否かを判定する。その判定結果は、受信正否情報５２として、ヘッダ生成部１０２に送信され、Ａｃｋ信号４５に格納される。
ヘッダ解析部１１６は、送信信号４４（図６参照）に格納されているヘッダ部３０２を抽出する。そして、発信元アドレス３１１と送信先アドレス３１２は、Ａｃｋ信号４５（図８参照）に格納するために、アドレス情報５６としてヘッダ生成部１０２に送信される。また、データ部の速度設定情報３１３は、速度設定情報５１として、速度電力制御部１１７に送信され、デマッパ部１１５における復調に使用される。さらに、ヘッダ解析部１１６は、ＣＲＣ符号３１５を用いて、ブロック毎に誤り検出を実行し、受信正か否かを判定する。その判定結果は、受信正否情報５２として、ヘッダ生成部１０２に送信され、Ａｃｋ信号４５に格納される。
（速度電力制御部１１７の処理）
次に、速度電力制御部１１７の処理について、図１１を用いて説明する（適宜図４，１０参照）。図１１は、速度電力制御部１１７における速度設定情報５１の算出方法を示す図である。
速度電力制御部１１７は、速度設定情報５１を算出するために、ヘッダ解析部１１６から受信正否情報５２、ＦＦＴ部１１４からＩＱデータ情報５３、および受信増幅器１１０から受信ゲイン情報５４を取得する。
受信正否情報５２はブロック毎のＢＥＲ（Bit Error Rate）計算部６１１に入力される。そして、所定の個数（または、所定の期間）の受信正否情報５２が入力されると、受信正の数（正しく受信した数）と受信否の数（誤り検出された数）とが別個にブロック毎に累積され、記憶部３０に記憶され、受信否の数を入力された受信正否情報５２の合計数で除算することによって、ブロック毎のＢＥＲが計算される。なお、前述した所定の個数（あるいは、所定の期間）は、通信路の品質変化のスパンより短く設定されることが好ましい。
次に、速度電力制御部１１７の処理について、図１１を用いて説明する（適宜図４，１０参照）。図１１は、速度電力制御部１１７における速度設定情報５１の算出方法を示す図である。
速度電力制御部１１７は、速度設定情報５１を算出するために、ヘッダ解析部１１６から受信正否情報５２、ＦＦＴ部１１４からＩＱデータ情報５３、および受信増幅器１１０から受信ゲイン情報５４を取得する。
受信正否情報５２はブロック毎のＢＥＲ（Bit Error Rate）計算部６１１に入力される。そして、所定の個数（または、所定の期間）の受信正否情報５２が入力されると、受信正の数（正しく受信した数）と受信否の数（誤り検出された数）とが別個にブロック毎に累積され、記憶部３０に記憶され、受信否の数を入力された受信正否情報５２の合計数で除算することによって、ブロック毎のＢＥＲが計算される。なお、前述した所定の個数（あるいは、所定の期間）は、通信路の品質変化のスパンより短く設定されることが好ましい。
また、ＩＱデータ情報５３は受信電力強度算出部６１３に入力される。そして、ＩＱデータから振幅値（電力強度）を求め、その振幅値を、受信ゲイン情報５４によって補正し、受信電力強度を算出する。この演算によって、キャリアごとの受信電力強度が求められる。
ただし、ここで求められた受信電力強度は、雑音が重畳した信号の電力強度となっている。したがって、受信電力強度算出部６１３において、Ｓ／Ｎ比を推定することになる。
ただし、ここで求められた受信電力強度は、雑音が重畳した信号の電力強度となっている。したがって、受信電力強度算出部６１３において、Ｓ／Ｎ比を推定することになる。
次に、受信電力強度算出部６１３で算出したブロック毎の受信電力強度は、ブロック毎の最小Ｓ／Ｎ比算出部６１４に入力される。そして、ブロック毎の最小となるＳ／Ｎ比が算出される。
例えば、外部からの雑音（通信路において重畳する雑音）が少ないと推測される場合には、ＩＱデータに含まれる雑音（Ｎ）は、受信増幅器１１０やＡＤ変換器１１１などで発生する雑音が支配的であると考えられる。したがって、この雑音の電力強度は、予め測定しておくことが可能であり、記憶部３０に記憶しておく。そして、Ｓ／Ｎ比の算出の際に、記憶部３０から、この雑音の電力強度を読み出して、キャリア毎に、Ｓ／Ｎ比を推定することが可能となる。
一方、外部からの雑音が大きいと推測される場合には、変調方式とＢＥＲとからＳ／Ｎ比を推定する方法（既知の方法）を用いて、Ｓ／Ｎ比を算出することが可能となる。すなわち、変調方式はＱＰＳＫであって、ＢＥＲはブロック毎のＢＥＲ計算部６１１から取得されるので、これらの変調方式とＢＥＲとを用いて、Ｓ／Ｎ比を推定することが可能となる。なお、変調方式とＢＥＲとＳ／Ｎ比との関係を関連付けたテーブル、あるいは数式などは、記憶部３０に記憶しておく。
例えば、外部からの雑音（通信路において重畳する雑音）が少ないと推測される場合には、ＩＱデータに含まれる雑音（Ｎ）は、受信増幅器１１０やＡＤ変換器１１１などで発生する雑音が支配的であると考えられる。したがって、この雑音の電力強度は、予め測定しておくことが可能であり、記憶部３０に記憶しておく。そして、Ｓ／Ｎ比の算出の際に、記憶部３０から、この雑音の電力強度を読み出して、キャリア毎に、Ｓ／Ｎ比を推定することが可能となる。
一方、外部からの雑音が大きいと推測される場合には、変調方式とＢＥＲとからＳ／Ｎ比を推定する方法（既知の方法）を用いて、Ｓ／Ｎ比を算出することが可能となる。すなわち、変調方式はＱＰＳＫであって、ＢＥＲはブロック毎のＢＥＲ計算部６１１から取得されるので、これらの変調方式とＢＥＲとを用いて、Ｓ／Ｎ比を推定することが可能となる。なお、変調方式とＢＥＲとＳ／Ｎ比との関係を関連付けたテーブル、あるいは数式などは、記憶部３０に記憶しておく。
そして、外部からの雑音が少ないと推測される場合について求めたＳ／Ｎ比（請求項に記載の第１のＳ／Ｎ比）と、外部からの雑音が大きいと推測される場合について求めたＳ／Ｎ比（請求項に記載の第２のＳ／Ｎ比）とを比較して、より小さいＳ／Ｎ比を算出する。
このようにして、ブロック毎の最小Ｓ／Ｎ比算出部６１４によって、ブロック毎の最小のＳ／Ｎ比が算出される。
このようにして、ブロック毎の最小Ｓ／Ｎ比算出部６１４によって、ブロック毎の最小のＳ／Ｎ比が算出される。
そして、ブロック毎の速度決定部６１２に対して、ブロック毎のＢＥＲ計算部６１１からブロック毎のＢＥＲ、ブロック毎の最小Ｓ／Ｎ比算出部６１４からブロック毎の最小のＳ／Ｎ比が入力される。ここで、Ｓ／Ｎ比とＢＥＲとから速度（変調方式）を決定する方法（既知の方法）を用いて、速度を決定する。本発明の実施形態では、最小のＳ／Ｎ比が入力されているので、安全側（符号誤りが発生しにくい）で速度（変調方式）を決定することが可能となる。
このようにして、速度電力制御部１１７によって、速度設定情報５１が生成される。
このようにして、速度電力制御部１１７によって、速度設定情報５１が生成される。
（変形例）
次に、通信線を用いて、ＯＦＤＭ通信装置間で通信を行う場合に、すべてのブロックを用いて送信するのではなく、送信するブロックを選択して、選択したブロックの数に合わせて、送信電力を制御する方法について、図１２と図１３を用いて説明する。図１２は、通信線に複数のＯＦＤＭ通信装置が接続されている状態を示す図である。図１３の（ａ）は、すべてのブロックを送信する場合の電力を示す図であり、（ｂ）は一部のブロックを送信する場合の電力を示す図である。
次に、通信線を用いて、ＯＦＤＭ通信装置間で通信を行う場合に、すべてのブロックを用いて送信するのではなく、送信するブロックを選択して、選択したブロックの数に合わせて、送信電力を制御する方法について、図１２と図１３を用いて説明する。図１２は、通信線に複数のＯＦＤＭ通信装置が接続されている状態を示す図である。図１３の（ａ）は、すべてのブロックを送信する場合の電力を示す図であり、（ｂ）は一部のブロックを送信する場合の電力を示す図である。
一般的に、通信線は、長くなる（遠くへ行く）ほど、通信周波数帯域の減衰量が増加するとともに、高周波帯域の減衰量が著しく大きくなる。そして、減衰量が大きくなると、Ｓ／Ｎ比が小さくなり、符号誤りが増加するために、通信の速度を上げることができなくなる。
このことを、図１２に示すケースで説明する。ＯＦＤＭ通信装置７０１とＯＦＤＭ通信装置７０２の間の距離は、ＯＦＤＭ通信装置７０１とＯＦＤＭ通信装置７０３の間の距離より短い。したがって、ＯＦＤＭ通信装置７０１とＯＦＤＭ通信装置７０２の間では、信号の減衰が少ないのに対して、ＯＦＤＭ通信装置７０１とＯＦＤＭ通信装置７０３の間では、信号の減衰が大きくなる。したがって、ＯＦＤＭ通信装置７０１が、ＯＦＤＭ通信装置７０２と通信する場合と、ＯＦＤＭ通信装置７０３と通信する場合とで、ブロック当たりに対して同じ送信電力で通信したとすると、ＯＦＤＭ通信装置７０３における受信電力強度は、ＯＦＤＭ通信装置７０２における受信電力強度より小さくなる。そこで、ＯＦＤＭ通信装置７０３では、Ｓ／Ｎ比が小さく（悪く）なって、正常に受信できないことが想定される。
このことを、図１２に示すケースで説明する。ＯＦＤＭ通信装置７０１とＯＦＤＭ通信装置７０２の間の距離は、ＯＦＤＭ通信装置７０１とＯＦＤＭ通信装置７０３の間の距離より短い。したがって、ＯＦＤＭ通信装置７０１とＯＦＤＭ通信装置７０２の間では、信号の減衰が少ないのに対して、ＯＦＤＭ通信装置７０１とＯＦＤＭ通信装置７０３の間では、信号の減衰が大きくなる。したがって、ＯＦＤＭ通信装置７０１が、ＯＦＤＭ通信装置７０２と通信する場合と、ＯＦＤＭ通信装置７０３と通信する場合とで、ブロック当たりに対して同じ送信電力で通信したとすると、ＯＦＤＭ通信装置７０３における受信電力強度は、ＯＦＤＭ通信装置７０２における受信電力強度より小さくなる。そこで、ＯＦＤＭ通信装置７０３では、Ｓ／Ｎ比が小さく（悪く）なって、正常に受信できないことが想定される。
したがって、遠い距離の地点に信号を伝送する場合には、予め送信するブロックとして低域周波数帯のものを選択して、その選択したブロックの送信電力を、送信増幅器の最大限の性能の範囲内で、上昇させる制御を行う。
図１３は、その制御を模式的に示している。図１３（ａ）は、すべてのブロックを使用した場合の電力を示している。一方、図１３（ｂ）では、低域の２ブロックを選択して、電力を増加した場合を示している。
例えば、前述の電力の制御方法に関しては、予め、送信するブロック数と送信電力とを関係付けたテーブルを記憶部３０に記憶しておき、速度電力制御部１１７が、記憶部３０に記憶したテーブルから、送信するブロック数に対応する送信電力を読み出して、マッパ部１０３または送信増幅器１０７に送信電力強度情報５５として送信して制御することが考えられる。
この際、送信するブロック数と送信電力との関係は、送信電力が常に一定となるように関係付けてもよいが、これに限られるものではない。
この際、送信するブロック数と送信電力との関係は、送信電力が常に一定となるように関係付けてもよいが、これに限られるものではない。
１，１ａ，１ｂ ＯＦＤＭ通信装置
１０ 処理部
２０ 入出力部
３０ 記憶部
４４ 送信信号
４５ Ａｃｋ信号
５１ 速度設定情報
５２ 受信正否情報
５３ ＩＱデータ情報
５４ 受信ゲイン情報
５５ 送信電力強度情報
５６ アドレス情報
１０１ 同期信号生成部
１０２ ヘッダ生成部
１０３ マッパ部
１０４ ＩＦＦＴ部
１０５ ＧＩ付加部
１０６ ＤＡ変換器
１０７ 送信増幅器
１１０ 受信増幅器
１１１ ＡＤ変換器
１１２ 同期信号除去部
１１３ ＧＩ除去部
１１４ ＦＦＴ部
１１５ デマッパ部
１１６ ヘッダ解析部
１１７ 速度電力制御部
１０ 処理部
２０ 入出力部
３０ 記憶部
４４ 送信信号
４５ Ａｃｋ信号
５１ 速度設定情報
５２ 受信正否情報
５３ ＩＱデータ情報
５４ 受信ゲイン情報
５５ 送信電力強度情報
５６ アドレス情報
１０１ 同期信号生成部
１０２ ヘッダ生成部
１０３ マッパ部
１０４ ＩＦＦＴ部
１０５ ＧＩ付加部
１０６ ＤＡ変換器
１０７ 送信増幅器
１１０ 受信増幅器
１１１ ＡＤ変換器
１１２ 同期信号除去部
１１３ ＧＩ除去部
１１４ ＦＦＴ部
１１５ デマッパ部
１１６ ヘッダ解析部
１１７ 速度電力制御部
Claims (4)
- 複数キャリアを周波数軸上に等間隔に配置し、送信データを変調してＯＦＤＭシンボルに変換して、先頭に同期信号を配置した後に前記ＯＦＤＭシンボルを格納して構成されるフレームを用いて通信するＯＦＤＭ通信装置において、
前記ＯＦＤＭ通信装置は、処理部を備え、
前記処理部は、
前記複数キャリアを、隣接するキャリアを一まとめにしたブロックを単位とする複数のブロックに区分し、
前記ブロックの一つに属するキャリアに対して、同じ変調方式を用いて変調し、
前記フレームに格納される前記ＯＦＤＭシンボルの位置が、予め定められた位置に該当する場合には、前記送信データに対して、すべてのブロックで同じ変調方式を用いて第１のＯＦＤＭシンボルを生成し、
前記第１のＯＦＤＭシンボルに対してブロック毎に符号誤り検出が可能なように第１の誤り検出符号を付加し、前記フレームに格納される前記第１のＯＦＤＭシンボル以外のＯＦＤＭシンボルを示す第２のＯＦＤＭシンボルに対しても符号誤り検出が可能なように第２の誤り検出符号を付加し、
前記各誤り検出符号が付加されたフレームを受信したとき、誤り検出を実行し、
前記各誤り検出の結果を通信相手のＯＦＤＭ通信装置に返信し、
前記通信相手のＯＦＤＭ通信装置から受信した前記第１の誤り検出符号を用いた誤り検出の結果を予め定めた数または期間に達するまで取得し、誤り検出された数を累積して、取得した前記誤り検出の結果の数で除算して符号誤り率を算出し、
前記符号誤り率と前記第１のＯＦＤＭシンボルの変調に用いた変調方式とを用いて、記憶部に記憶されている符号誤り率と変調方式とＳ／Ｎ比との関係を関連付けた情報を参照することによって、第１のＳ／Ｎ比を算出し、
復調前のＩＱデータから受信電力強度を算出し、前記記憶部に記憶されている予め測定された前記ＯＦＤＭ通信装置の受信系のアナログ雑音の電力強度を読み出して、前記ＩＱデータからの受信電力強度と前記受信系のアナログ雑音の電力強度との比を算出することによって、第２のＳ／Ｎ比を算出し、
前記第１のＳ／Ｎ比と前記第２のＳ／Ｎ比を比較することによって、小さな方のＳ／Ｎ比を決定し、
前記小さな方のＳ／Ｎ比と前記符号誤り率とを用いて、前記記憶部に記憶されている符号誤り率と変調方式とＳ／Ｎ比との関係を関連付けた情報を参照することによって、前記第１のＯＦＤＭシンボル以外の前記送信データに対して、前記ブロック毎に変調方式を決定すること、
を特徴とするＯＦＤＭ通信装置。 - 前記処理部は、
前記第２の誤り検出符号を用いた誤り検出の結果が誤りを検出したことを示している場合、その誤りが検出されたフレームを再送すること、
を特徴とする請求項１に記載のＯＦＤＭ通信装置。 - 前記処理部は、
送信に使用する１以上の前記ブロックの数を選択し、
記憶部に記憶されている送信するブロック数と送信電力とを関連付けた情報を参照することによって、
送信に使用される前記ブロックに属するキャリアの送信電力を、すべてのブロックが送信される場合のキャリアの送信電力よりも上昇させること、
を特徴とする請求項１または請求項２に記載のＯＦＤＭ通信装置。 - 複数キャリアを周波数軸上に等間隔に配置し、送信データを変調してＯＦＤＭシンボルに変換して、先頭に同期信号を配置した後に前記ＯＦＤＭシンボルを格納して構成されるフレームを用いて通信するＯＦＤＭ通信装置において用いられる適応速度制御方法であって、
前記ＯＦＤＭ通信装置は、処理部を備え、
前記処理部は、
前記複数キャリアを、隣接するキャリアを一まとめにしたブロックを単位とする複数のブロックに区分し、
前記ブロックの一つに属するキャリアに対して、同じ変調方式を用いて変調し、
前記フレームに格納される前記ＯＦＤＭシンボルの位置が、予め定められた位置に該当する場合には、前記送信データに対して、すべてのブロックで同じ変調方式を用いて第１のＯＦＤＭシンボルを生成し、
前記第１のＯＦＤＭシンボルに対してブロック毎に符号誤り検出が可能なように第１の誤り検出符号を付加し、前記フレームに格納される前記第１のＯＦＤＭシンボル以外のＯＦＤＭシンボルを示す第２のＯＦＤＭシンボルに対しても符号誤り検出が可能なように第２の誤り検出符号を付加し、
前記各誤り検出符号が付加されたフレームを受信したとき、誤り検出を実行し、
前記各誤り検出の結果を通信相手のＯＦＤＭ通信装置に返信し、
前記通信相手のＯＦＤＭ通信装置から受信した前記第１の誤り検出符号を用いた誤り検出の結果に基づいて符号誤り率を算出し、
前記符号誤り率と前記第１のＯＦＤＭシンボルの変調に用いた変調方式とを用いて、記憶部に記憶されている符号誤り率と変調方式とＳ／Ｎ比との関係を関連付けた情報を参照することによって、第１のＳ／Ｎ比を算出し、
復調前のＩＱデータから受信電力強度を算出し、前記記憶部に記憶されている予め測定された前記ＯＦＤＭ通信装置の受信系のアナログ雑音の電力強度を読み出して、前記ＩＱデータからの受信電力強度と前記受信系のアナログ雑音の電力強度との比を算出することによって、第２のＳ／Ｎ比を算出し、
前記第１のＳ／Ｎ比と前記第２のＳ／Ｎ比を比較することによって、小さな方のＳ／Ｎ比を決定し、
前記小さな方のＳ／Ｎ比と前記符号誤り率とを用いて、前記記憶部に記憶されている符号誤り率と変調方式とＳ／Ｎ比との関係を関連付けた情報を参照することによって、前記第１のＯＦＤＭシンボル以外の前記送信データに対して、前記ブロック毎に変調方式を決定すること、
を特徴とする適応速度制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007115810A JP5010970B2 (ja) | 2007-04-25 | 2007-04-25 | Ｏｆｄｍ通信装置および適応速度制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007115810A JP5010970B2 (ja) | 2007-04-25 | 2007-04-25 | Ｏｆｄｍ通信装置および適応速度制御方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012003194A Division JP5485304B2 (ja) | 2012-01-11 | 2012-01-11 | Ｏｆｄｍ通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008277900A JP2008277900A (ja) | 2008-11-13 |
| JP5010970B2 true JP5010970B2 (ja) | 2012-08-29 |
Family
ID=40055383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007115810A Expired - Fee Related JP5010970B2 (ja) | 2007-04-25 | 2007-04-25 | Ｏｆｄｍ通信装置および適応速度制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5010970B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010130200A (ja) * | 2008-11-26 | 2010-06-10 | Sharp Corp | 送信装置、受信装置、通信システムおよび通信方法 |
| US8599777B2 (en) * | 2009-11-17 | 2013-12-03 | Qualcomm Incorporated | Channel quality indicator design for multiple-user multiple-input and multiple-output in high-speed packet access systems |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002247014A (ja) * | 2001-02-22 | 2002-08-30 | Matsushita Electric Ind Co Ltd | ビット誤り率推定装置及びビット誤り率推定方法 |
| JP4082661B2 (ja) * | 2001-08-22 | 2008-04-30 | 独立行政法人情報通信研究機構 | 通信品質推定方法、通信品質推定装置及び通信システム |
| JP4008804B2 (ja) * | 2002-12-18 | 2007-11-14 | 日本テレビ放送網株式会社 | デジタル信号伝送システムの受信マージン検出装置及び受信マージン検出方法 |
| WO2005004376A1 (ja) * | 2003-06-30 | 2005-01-13 | Fujitsu Limited | 多入力多出力伝送システム |
| JP4331580B2 (ja) * | 2003-12-11 | 2009-09-16 | 株式会社日立国際電気 | Ｏｆｄｍ変調信号受信装置 |
| JP3806763B2 (ja) * | 2004-03-08 | 2006-08-09 | 独立行政法人情報通信研究機構 | 基地局および通信方法 |
| JP4415777B2 (ja) * | 2004-07-07 | 2010-02-17 | 株式会社日立製作所 | マルチキャリア通信における適応変調方法 |
| BRPI0608110A2 (pt) * | 2005-02-28 | 2010-11-23 | Matsushita Electric Ind Co Ltd | método de controle de retransmissão e aparelho de comunicação sem fio |
| JP4834352B2 (ja) * | 2005-06-14 | 2011-12-14 | 株式会社エヌ・ティ・ティ・ドコモ | 基地局、移動局及び電力制御方法 |
| JP4612511B2 (ja) * | 2005-09-09 | 2011-01-12 | シャープ株式会社 | 受信装置及び受信方法 |
-
2007
- 2007-04-25 JP JP2007115810A patent/JP5010970B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008277900A (ja) | 2008-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4405994B2 (ja) | 広帯域無線通信システムにおける高速フィードバック情報の検波のための装置及び方法 | |
| JP5399412B2 (ja) | 無線通信システム、及び無線通信方法 | |
| JP3588040B2 (ja) | 通信端末装置および基地局装置 | |
| JP5355404B2 (ja) | 通信制御方法、移動局、および基地局 | |
| US9042471B2 (en) | Receiving device, signal processing device, and signal processing method | |
| JP2013141261A (ja) | Ｓｃ−ｆｄｍａ通信システムにおけるチャネル品質指示子及び応答信号の送信のための装置及び方法 | |
| US9485073B2 (en) | Apparatus and method for transmitting channel quality indicator and acknowledgement signals in SC-FDMA communication systems | |
| TW201309067A (zh) | 配置用於降低功率之一訊框的方法及傳送端、處理降低功率的方法及通訊系統 | |
| JP2007295257A (ja) | 雑音電力算出手段およびｓ／ｎ推定手段 | |
| JP4623151B2 (ja) | 受信装置、受信方法、および無線通信システム | |
| US9628303B2 (en) | Receiver apparatus and frequency selectivity interference correction method | |
| JP6292755B2 (ja) | 送信機、受信機および送信方法 | |
| JP5010970B2 (ja) | Ｏｆｄｍ通信装置および適応速度制御方法 | |
| JP5172302B2 (ja) | 基地局装置の変調方式選択方法およびそれを利用した基地局装置 | |
| JP2011109661A (ja) | 上りデータ再送時の中継方法及び移動通信システム | |
| JP5485304B2 (ja) | Ｏｆｄｍ通信装置 | |
| JP6065100B2 (ja) | 無線通信システムにおける受信装置およびチャネル推定制御方法 | |
| JP2007158805A (ja) | Ｏｆｄｍ送信装置および方法、ｏｆｄｍ受信装置および方法、並びに、通信プログラム | |
| JP2006303556A (ja) | 無線通信装置および変調多値数決定方法 | |
| JP5662955B2 (ja) | 受信装置、及び受信方法 | |
| JP6539090B2 (ja) | 無線通信装置及びその制御方法 | |
| JP2009100204A (ja) | 無線通信装置、無線通信方法、および無線通信システム | |
| WO2010031892A1 (en) | Link adaptation in communication network applying demodulate-and-forward relay nodes | |
| JP5121689B2 (ja) | 無線通信システム、中継局装置及び無線通信方法 | |
| JP2006173866A (ja) | 送信装置および送信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110831 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120113 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |