JP5010263B2

JP5010263B2 - 不揮発性半導体記憶装置

Info

Publication number: JP5010263B2
Application number: JP2006334327A
Authority: JP
Inventors: 憲浩藤田; 宏行永嶋; 寛中村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-12-12
Filing date: 2006-12-12
Publication date: 2012-08-29
Anticipated expiration: 2026-12-12
Also published as: JP2008146773A

Description

本発明は、不揮発性半導体記憶装置に関し、特にマルチチップモジュール構造を有する不揮発性半導体記憶装置に関する。

半導体記憶装置（semiconductor memory）の１つとして、電気的消去が可能なＥＥＰＲＯＭ（electrically erasable programmable read only memory）が知られている。中でも、メモリセルを複数個直列に接続してブロック（ＮＡＮＤセルブロック）を構成するＮＡＮＤセル型ＥＥＰＲＯＭ（以下、単に「ＮＡＮＤ型フラッシュメモリ」という。）は、高集積化及び大容量化を実現することができる不揮発性半導体記憶装置（nonvolatile semiconductor memory）として、注目されている。

このＮＡＮＤ型フラッシュメモリはその機能回路を表面に搭載した半導体チップにより構成されている。更なる高集積化及び大容量化を実現するため、複数のＮＡＮＤ型フラッシュメモリを複数の半導体チップにそれぞれ搭載し、これらの複数の半導体チップをスタックしたマルチチップモジュールが、例えば下記特許文献１に提案されている。このマルチチップモジュールは、ＮＡＮＤ型フラッシュメモリを複数備えることにより、１つの大規模の容量を有するＮＡＮＤ型フラッシュメモリを構築することができる。
特開２００２−３１４０３３号公報

このようなマルチチップモジュールにおいては、複数のＮＡＮＤ型フラッシュメモリ（半導体チップ）間でデータのコピーを行うとき、データコピーを高速化することができなかった。

本発明は上記課題を解決するためになされたものであり、本発明の目的は、複数のメモリ間においてデータコピーを高速化することができる不揮発性半導体記憶装置を提供することである。

本発明の実施形態に係る第１の特徴は、不揮発性半導体記憶装置において、第１のメモリが搭載された第１の半導体チップと、第２のメモリが搭載された第２の半導体チップとを備え、前記第１のメモリ中のデータのアドレスを指定して、前記のデータの読み出すコマンドが起動され、前記の指定されたアドレスのデータの読み出し動作が実行され、コピー先である第２のメモリにおいて、リードイネーブル動作をライトイネーブル動作と認識させるコマンドを起動した後、リードイネーブル動作を行い、コピー元である第１のメモリのデータを第２のメモリにコピーされ、前記第２のメモリ中のアドレスを指定され、前記第２のメモリ中の指定されたアドレスに前記のコピーされたデータが書き込まれることである。

本発明の実施形態に係る第２の特徴は、不揮発性半導体記憶装置において、第１のメモリが搭載された第１の半導体チップと、第２のメモリが搭載された第２の半導体チップとを備え、前記第１のメモリ中のデータのアドレスを指定して、前記のデータの読み出すコマンドが起動され、前記の指定されたアドレスのデータの読み出し動作が実行され、コピー元である第１のメモリにおいてライトイネーブル動作を認識させず、かつコピー先である第２のメモリにおいてリードイネーブル動作を認識させないコマンドが起動され、前記第２のメモリ中のアドレスが指定され、前記第２のメモリ中の指定されたアドレスに前記の読み出されたデータが書き込まれることによって、第１のメモリのリードイネーブル動作と第２のメモリのライトイネーブル動作とを同時に行うことである。

本発明の実施形態に係る第３の特徴は、不揮発性半導体記憶装置において、第１のメモリが搭載された第１の半導体チップと、第２のメモリが搭載された第２の半導体チップとを備え、前記第１のメモリ中のデータのアドレスを指定して、前記のデータの読み出すコマンドが起動され、前記の指定されたアドレスのデータの読み出し動作が実行され、次いで前記第２のメモリ中のアドレスが指定され、コピー元である第１のメモリにおいて、ライトイネーブル動作をリードイネーブル動作と認識させるコマンドを起動した後、ライトイネーブル動作を行い、第１のメモリのデータをコピー先である第２のメモリにコピーし、前記第２のメモリ中の指定されたアドレスに前記のコピーされたデータを書き込むことである。

本発明の実施形態に係る第４の特徴は、不揮発性半導体記憶装置において、第１のメモリが搭載された第１の半導体チップと、第２のメモリが搭載された第２の半導体チップとを備え、前記第１のメモリ中のデータのアドレスを指定して、前記のデータの読み出すコマンドが起動され、前記の指定されたアドレスのデータの読み出し動作が実行され、コピー先である第２のメモリにおいてリードイネーブル動作を第２のメモリへのデータの入力と認識させるコマンドを起動した後、リードイネーブル動作を行い、前記第２のメモリ中のアドレスが指定され、前記第２のメモリ中の指定されたアドレスに前記の読み出されたデータが書き込まれることである。

本発明によれば、複数のメモリ間においてデータコピーを高速化することができる不揮発性半導体記憶装置を提供することができる。

（本件発明に至る経緯）
例えば、ＮＡＮＤ型フラッシュメモリを各々搭載した２つの半導体チップがスタックされた不揮発性半導体記憶装置において、一方のＮＡＮＤ型フラッシュメモリからデータを出力する場合、他方のＮＡＮＤ型フラッシュメモリは非選択状態である。このため、ＮＡＮＤ型フラッシュメモリ間（チップ間）においてデータのコピーを行うとき、以下の手順を踏む必要がある。まず最初に一方のＮＡＮＤ型フラッシュメモリからデータが出力され、この出力されたデータは一時的に外部に用意されたバッファメモリに格納される。この後、バッファメモリに一時的に格納されたデータが出力され、このデータは他方のＮＡＮＤ型フラッシュメモリに書き込まれる。従って、一度にコピーすることができるデータ容量はバッファメモリのデータ容量により制限される。また、外部に用意されたバッファメモリを通してデータコピーが行われているので、高速のデータコピーが困難である。

また、不揮発性半導体記憶装置のＮＡＮＤ型フラッシュメモリの選択方法には、大きく分けて２種類ある。１つの選択方法は、複数のＮＡＮＤ型フラッシュメモリ（半導体チップ）を外部から認識するための/CE（チップイネーブル）ピン及びRY又は/BY（レディ又はビジー）ピンをＮＡＮＤ型フラッシュメモリ毎に配設し、この外部ピンをＮＡＮＤ型フラッシュメモリの選択に利用する方法である。つまり、/CEピンに入力されるチップイネーブル信号よってＮＡＮＤ型フラッシュメモリの選択と非選択とを切り替えることができ、RY又は/BYピンの信号レベルを検出して選択されたＮＡＮＤ型フラッシュメモリがレディ状態かビジー状態かのステータスを見ることができる。/CEピン及びRY又は/BYピン以外のピンは、複数のＮＡＮＤ型フラッシュメモリのすべてに共通のピンとして配設されている。他の１つの選択方法は、/CEピン及びRY又は/BYピンも含めすべてのピンを複数のＮＡＮＤ型フラッシュメモリに共通のピンとして配設し、アドレス信号の一部例えば上位アドレス信号を利用してＮＡＮＤ型フラッシュメモリの選択か非選択かを切り替える方法である。いずれの選択方法においても、複数のＮＡＮＤ型フラッシュメモリを同時に選択状態にして、この選択状態のＮＡＮＤ型フラッシュメモリのデータの出力動作やデータの入力動作を同時に行うことができる。しかしながら、同時に選択された異なる動作を行うことはできない。すなわち、これらの不揮発性半導体記憶装置においては、ＮＡＮＤ型フラッシュメモリ間でデータのコピーを行うとき、選択状態のＮＡＮＤ型フラッシュメモリのすべてのデータの出力を同時に行うことはできる。しかし、１つのＮＡＮＤ型フラッシュメモリにおいてデータの出力動作を行うと同時に、他のＮＡＮＤ型フラッシュメモリにおいてデータの入力動作を行うことができないため、データのコピーに時間を要する。

図１５に、不揮発性半導体記憶装置においてＮＡＮＤ型フラッシュメモリ間（半導体チップ間）のデータコピーに関する動作イメージの一例を示す。同図において、矢印は、データの流れを表す。不揮発性半導体記憶装置においては、チップ０に搭載されたＮＡＮＤ型フラッシュメモリからのデータの出力動作とチップ１に搭載されたＮＡＮＤ型フラッシュメモリへのデータの入力動作とを同時に行うことができない。このため、一般の不揮発性半導体記憶装置においては、まず、チップ０に搭載されたＮＡＮＤ型フラッシュメモリから外部に用意されたバッファメモリにデータが出力された後、バッファメモリからチップ１に搭載されたＮＡＮＤ型フラッシュメモリにデータが出力される。このように、不揮発性半導体記憶装置においては、ＮＡＮＤ型フラッシュメモリ間のデータコピー動作の際に、必ずバッファメモリに一時的にデータを格納する必要があり、データのコピー動作の処理に時間がかかる。

図１６に、不揮発性半導体記憶装置において、ＮＡＮＤ型フラッシュメモリ間のデータコピーに関する動作シーケンスの一例を示す。なお、この例においては、/CEピン、RY又は/BYピンを含めすべてのＮＡＮＤ型フラッシュメモリのピン（外部ピン）は共通である。

まず、チップ０に搭載されたＮＡＮＤ型フラッシュメモリが通常選択状態とされ、CLE（コマンドラッチイネーブル）ピンに信号が送られると、Ｉ／Ｏ（入出力）ピンを用いてコマンド「００」が起動される。次に、ALE（アドレスラッチイネーブル）ピンに信号が送られ、Ｉ／Ｏピンを用いてアドレス（Ａｄｄ）が入力されることで、チップ０に搭載されたＮＡＮＤ型フラッシュメモリ中のコピーしたいデータのアドレスが指定される。ここでは、アドレス（Ａｄｄ）が３つ入力されることにより、チップ０に搭載されたＮＡＮＤ型フラッシュメモリ中のコピーしたいデータのアドレスが指定される。次に、再度CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド３０が起動されることにより、チップ０に搭載されたＮＡＮＤ型フラッシュメモリのデータ読み出し動作が実行される。これらの動作の間、/CEピンは選択（Ｌ：low level）状態であり、/RE（リードイネーブル）ピンは非選択（Ｈ：high level）状態であり、RY又は/BYピンはレディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンはトグル状態である。ここで、トグル状態とは、定期的に信号を繰り返し送信している動作状態である。トグル状態は、特に制限するものではないが、例えば動作クロックにより制御することができる。

次に、RY又は/BYピンがビジー状態になる。ビジー状態とは、リセットコマンド・ステイタスコマンド等を除き、外部からのコマンドの入力が禁止された状態であり、不揮発性半導体記憶装置の動作状態である。この動作の間、/CEピンは選択（Ｌ）状態であり、CLEピン及びALEピンは非選択（Ｌ）状態であり、/WEピン及び/REピンは非選択（Ｈ）状態である。

次に、RY又は/BYピンが再度外部からコマンドを入力可能なレディ（Ｈ）状態になり、/REピンがトグル状態になることにより、Ｉ／Ｏピンを用いてチップ０に搭載されたＮＡＮＤ型フラッシュメモリから外部に用意されたバッファメモリ（図１５参照。）にデータが出力される（ｄｏｕｔ）。この動作の間、/CEピンは選択（Ｌ）状態であり、CLEピン及びALEピンは非選択（Ｌ）状態であり、/WEピンは非選択（Ｈ）状態である。

次に、チップ１に搭載されたＮＡＮＤ型フラッシュメモリが通常選択状態とされ、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド８０が起動される。引き続き、ALEピンに信号が送られ、Ｉ／Ｏピンを用いてアドレスが入力されることによりチップ１に搭載されたＮＡＮＤ型フラッシュメモリ中のコピーデータを書き込むアドレスが指定される。ここでは、３つのアドレスを入力することにより、チップ１に搭載されたＮＡＮＤ型フラッシュメモリ中のコピーデータを書き込むアドレスが指定される。次に、Ｉ／Ｏピンを用いて外部に用意されたバッファメモリからチップ１に搭載されたＮＡＮＤ型フラッシュメモリにデータが出力される（ｄａｔａ）。最後にCLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド１０が起動されることにより、チップ１に搭載されたＮＡＮＤ型フラッシュメモリにデータが書き込まれる。これらの動作の間、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドを入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。このように、不揮発性半導体記憶装置においては、ＮＡＮＤ型フラッシュメモリ間のデータコピー動作の際に、外部に用意されたバッファメモリに一時的にデータを格納する必要があり、データのコピー動作の処理に時間がかかる。

次に、本発明の不揮発性半導体記憶装置の具体的な実施形態について説明する。なお、本発明は、この実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において変更可能である。

（第１の実施形態）
図１（Ａ）に、第１の実施形態に係る不揮発性半導体記憶装置においてＮＡＮＤ型フラッシュメモリ間（半導体チップ間）のデータコピー動作に関する動作イメージの一例を示す。なお、第１の実施形態並びにこれ以降に説明する他の実施形態において、ＮＡＮＤ型フラッシュメモリ数（半導体チップ数）は２個としているが、本発明に係る不揮発性半導体記憶装置は、この個数に限定されるものではなく、ＮＡＮＤ型フラッシュメモリ数を３以上としてもよい。特に、メモリモジュールを構築する上で、２の整数倍の個数であることが好ましい。

［不揮発性半導体記憶装置の概略構成］
図１（Ａ）に示すように、第１の実施形態に係る不揮発性半導体記憶装置１は、コントローラ２と、ＮＡＮＤ型フラッシュメモリ３Ｍが搭載された半導体チップ３（半導体チップ「０」）と、ＮＡＮＤ型フラッシュメモリ３Ｍと同一構造を有するＮＡＮＤ型フラッシュメモリ４Ｍが搭載された半導体チップ４（半導体チップ「１」）とを備え、これらはシステムバスを通して相互に接続されている。コントローラ２にはバッファメモリ２Ｂを備えている。不揮発性半導体記憶装置１においては、半導体チップ３のＮＡＮＤ型フラッシュメモリ３Ｍに記憶されたデータを半導体チップ４のＮＡＮＤ型フラッシュメモリ４Ｍに直接送りコピーすることができる。すなわち、ＮＡＮＤ型フラッシュメモリ３Ｍからのデータの出力動作とＮＡＮＤ型フラッシュメモリ４Ｍのデータの入力動作とを同時に行うことができる。

図１（Ｂ）に、不揮発性半導体記憶装置１の断面構造の概略の一例を示す。不揮発性半導体記憶装置１は、配線基板５と、その上に積層されたコントローラ２、半導体チップ３及び４と、配線基板５、コントローラ２、半導体チップ３及び４を気密封止するパッケージ６と、ピン７とを備える。すなわち、不揮発性半導体記憶装置１はマルチチップモジュール構造を採用している。ピン７の一端は配線基板５に配設された配線を通してコントローラ２、半導体チップ３及び４に電気的に接続され、他端はこの不揮発性半導体記憶装置１を実装した電子部品（図示しない。）の端子に電気的に接続される。なお、第１の実施形態において、不揮発性半導体記憶装置１は配線基板上にコントローラ２、半導体チップ３、４のそれぞれを順次積み上げたスタックド構造により構成されているが、本発明は、このような構造に限定されるものではなく、配線基板２上の別々の領域に積み上げずに配設してもよい。パッケージ６には、エポキシ系樹脂、セラミックス等を実用的に使用することができる。

図２に第１の実施形態に係る不揮発性半導体記憶装置１のピン配置の一例を示し、図３としてピンの略称とその正式名称との対応表を示す。

［ＮＡＮＤ型フラッシュメモリのシステム構成］
図４に第１の実施形態に係る不揮発性半導体記憶装置１のシステム構成の一例を示す。不揮発性半導体記憶装置１のＮＡＮＤ型フラッシュメモリ３Ｍ、４Ｍは、いずれも、ロジック制御回路１０、Ｉ／Ｏ制御回路１１、ステータスレジスタ１２、アドレスレジスタ１３、コマンドレジスタ１４、制御回路１５、高電圧発生回路１６、ロウデコーダ（ロウアドレスバッファデコーダ及びロウアドレスデコーダ）１７、カラムバッファ１８、カラムデコーダ１９、データレジスタ２０、センスアンプ２１及びメモリセルアレイ２２を備える。この不揮発性半導体記憶装置においては、複数のＮＡＮＤ型フラッシュメモリ３Ｍ及び４Ｍ（半導体チップ３及び４）を外部から認識するための、/CEピン及びRY又は/BYピンを備えている。/CEピン及びRY又は/BYピンはＮＡＮＤ型フラッシュメモリ３Ｍ及び４Ｍ毎に配設されている。それ以外のピンはＮＡＮＤ型フラッシュメモリ３Ｍ及び４Ｍのすべてに共通のピンである。ただし、本発明に係る不揮発性半導体記憶装置１は、必ずしもこのようなシステム構成に限定されるものではなく、例えば/CEピン及びRY又は/BYピンも含めすべてのピンをＮＡＮＤ型フラッシュメモリ３Ｍ及び４Ｍに共通のピンとして配設してもよい。この場合には、アドレス特に上位アドレスによりＮＡＮＤ型フラッシュメモリ３Ｍ及び４Ｍの識別が行われる。
［ＮＡＮＤ型フラッシュメモリのデータコピー動作］

次に、第１の実施形態に係る不揮発性半導体記憶装置１のＮＡＮＤ型フラッシュメモリ３Ｍと４Ｍとの間のデータコピー動作を説明する。図５に不揮発性半導体記憶装置１のデータコピー動作の動作シーケンスの一例を示す。なお、このデータコピー動作において、/CEピン及びRY又は/BYピンも含めすべてのピンは共通のピンとして設定されている。

まず、ＮＡＮＤ型フラッシュメモリ３Ｍが搭載された半導体チップ３（チップ「０」）が通常選択状態とされ、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「００」が起動される。次に、ALEピンに信号が送られ、Ｉ／Ｏピンを用いてアドレス「Ａ」が入力されることによりＮＡＮＤ型フラッシュメモリ３Ｍ中のコピーするデータのアドレスが指定される。ここでは、アドレス「Ａ」を５つ入力することにより、コピーするデータのアドレスが指定される。次に、再度、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド３０が起動されることによりＮＡＮＤ型フラッシュメモリ３Ｍのデータ読み出し動作が実行される。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。

次に、RY又は/BYピンがビジー状態になる。ビジー状態とは、リセットコマンド、ステイタスコマンド等を除き、外部からのコマンドの入力が禁止された状態である。不揮発性半導体記憶装置１のシステム全体は動作状態である。この動作期間中、/CEピンは選択（Ｌ）状態であり、CLEピン及びALEピンは非選択（Ｌ）状態であり、/WEピン及び/REピンは非選択（Ｈ）状態である。

次に、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「６５」が起動される。引き続き、ALEピンに信号が送られ、Ｉ／Ｏピンを用いてアドレス「Ａ」が３つ入力される。これらの動作により、通常選択状態がＮＡＮＤ型フラッシュメモリ３ＭからＮＡＮＤ型フラッシュメモリ４Ｍが搭載された半導体チップ４（チップ「１」）に変更される。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。

次に、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「８０」が起動される。引き続き、ALEピンに信号が送られ、Ｉ／Ｏピンを用いてアドレス「Ａ」が５つ入力される。これらの動作により、ＮＡＮＤ型フラッシュメモリ４Ｍのキャッシュがリセットされる。なお、これらの動作期間中、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。

次に、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「６５」が起動される。引き続き、ALEピンに信号が送られ、Ｉ／Ｏピンを用いてアドレス「Ａ」が３つ入力される。これらの動作により、通常選択状態がＮＡＮＤ型フラッシュメモリ４ＭからＮＡＮＤ型フラッシュメモリ３Ｍに変更される。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。

次に、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「６６」が起動される。引き続き、ALEピンに信号が送られ、Ｉ／Ｏピンを用いてアドレス「Ａ」が３つ入力される。これらの動作により、/REピンがトグル状態とされたとき、ＮＡＮＤ型フラッシュメモリ４Ｍ（チップ１）へのデータ入力を認識させることができる。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。

次に、/REピンがトグル状態になると、Ｉ／Ｏピンを用いてＮＡＮＤ型フラッシュメモリ３Ｍからのデータ「ｄ」の出力とＮＡＮＤ型フラッシュメモリ４Ｍへのデータ「ｄ」の入力とが同時に行われる。この動作期間中、/CEピンは選択（Ｌ）状態であり、CLEピン及びALEピンは非選択（Ｌ）状態であり、/WEピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態である。

次に、ＮＡＮＤ型フラッシュメモリ４Ｍが通常選択状態とされ、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「８５」が起動される。引き続き、ALEピンに信号が送られ、Ｉ／Ｏピンを用いてアドレス「Ａ」が入力されることによりＮＡＮＤ型フラッシュメモリ４Ｍ中の、コピーデータを書き込むアドレスが指定される。ここでは、アドレス「Ａ」が５つ入力されることにより、ＮＡＮＤ型フラッシュメモリ４Ｍ中のコピーデータを書き込むアドレスが指定される。次に、Ｉ／Ｏピンを用いてＮＡＮＤ型フラッシュメモリ４Ｍにデータ「ｄ」が入力される。なお、このＮＡＮＤ型フラッシュメモリ４Ｍへのデータ「ｄ」の入力動作は必須ではなく実行しなくてもよい。最後に、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「１０」を起動することにより、ＮＡＮＤ型フラッシュメモリ４Ｍの指定されたアドレスにデータが書き込まれる。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。

このように第１の実施形態に係る不揮発性半導体記憶装置１によれば、図１（Ａ）に示す外部に用意されたバッファメモリに一時的にデータを格納する必要が無く、ＮＡＮＤ型フラッシュメモリ３Ｍと４Ｍとの間においてデータコピー動作を実現することができる。従って、不揮発性半導体記憶装置１は、コピーデータの容量の制限を受けることなく、ＮＡＮＤ型フラッシュメモリ３Ｍと４Ｍとの間のデータコピーを短時間で行える。

（第２の実施形態）
本発明の第２の実施形態は、第１の実施形態に係る不揮発性半導体記憶装置１のデータコピー動作と異なるデータコピー動作を説明するものである。なお、第２の実施形態に係る不揮発性半導体記憶装置１においては、データコピー動作の動作シーケンスが一部異なるが、それ以外の構成は第１の実施形態に係る不揮発性半導体記憶装置１の構成と同様である。
［ＮＡＮＤ型フラッシュメモリのデータコピー動作］

図６に第２の実施形態に係る不揮発性半導体記憶装置１においてＮＡＮＤ型フラッシュメモリ３Ｍ及び４Ｍ間のデータコピー動作の動作シーケンスの一例を示す。なお、このデータコピー動作において、/CEピン及びRY又は/BYピンも含めすべてのピンは共通のピンとして設定されている。

まず、ＮＡＮＤ型フラッシュメモリ３Ｍ（半導体チップ３、チップ「０」）が通常選択状態とされ、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「００」が起動される。引き続き、ALEピンに信号が送われ、Ｉ／Ｏピンを用いてアドレス「Ａｄｄ」が入力されることにより、ＮＡＮＤ型フラッシュメモリ３Ｍ中のコピーするデータのアドレスが指定される。ここでは、アドレス「Ａｄｄ」が３つ入力されることにより、ＮＡＮＤ型フラッシュメモリ３Ｍ中のコピーするデータのアドレスが指定される。引き続き、再度CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「３０」が起動されることにより、ＮＡＮＤ型フラッシュメモリ３Ｍのデータ読み出し動作が実行される。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。

次に、RY又は/BYピンがビジー状態になる。ビジー状態とは、リセットコマンド、ステイタスコマンド等を除き外部からのコマンドの入力が禁止された状態である。不揮発性半導体記憶装置１のシステムは動作状態である。この動作期間中、/CEピンは選択（Ｌ）状態であり、CLEピン及びALEピンは非選択（Ｌ）状態であり、/WEピン及び/REピンは非選択（Ｈ）状態である。

次に、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「ｎｅｗ」が起動される。引き続き、ALEピンに信号が送られ、Ｉ／Ｏピンを用いてアドレス「Ａｄｄ」が１つ入力される。これらの動作により、ＮＡＮＤ型フラッシュメモリ４Ｍ（半導体チップ４、チップ１）においては、/REピンをトグル状態としても内部に影響を及ぼさないように/REピンが非選択（Ｌ）状態になる。ＮＡＮＤ型フラッシュメモリ３Ｍにおいては、/WEピンをトグル状態としても内部に影響を及ぼさないように/WEピンが非選択（Ｌ）状態になる。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドを入力可能なレディ（Ｈ）状態である。

次に、ＮＡＮＤ型フラッシュメモリ４Ｍが通常選択状態にされ、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「８０」が起動される。引き続き、ALEピンに信号が送られ、Ｉ／Ｏピンを用いてアドレス「Ａｄｄ」が入力されることにより、ＮＡＮＤ型フラッシュメモリ４Ｍ中の、コピーデータを書き込むアドレスが指定される。ここでは、アドレス「Ａｄｄ」が３つ入力されることにより、ＮＡＮＤ型フラッシュメモリ４Ｍ中のコピーデータを書き込むアドレスが指定される。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態である。

次に、/WEピンと/REピンとが同時にトグル状態にされる。この際、ＮＡＮＤ型フラッシュメモリ３Ｍにおいては、/REピンがトグル状態とされたことによりデータ「ｄａｔａ」が出力される。ＮＡＮＤ型フラッシュメモリ４Ｍにおいては、/WEピンがトグル状態とされたことによりデータ「ｄａｔａ」が入力される。最後に、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「１０」が起動されることにより、ＮＡＮＤ型フラッシュメモリ４Ｍにデータが書き込まれる。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、ALEピンは非選択（Ｌ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態である。

ここで、図６に符号「Ａ」で示した部分の拡大図を図７に示す。図７においては、便宜上、/REピン、Ｉ／Ｏピン及び/WEピンの順序が図６のそれらと入れ替えられている。図７に示すように、第２の実施形態において、例えば/REアクセス時間（ｔＲＥＡ）は３５ｎｓ、データセットアップ時間（ｔＤＳ）は２０ｎｓ、データ出力保持時間（ｔＯＨ）は１０ｎｓ、データ保持時間（ｔＤＨ）は１０ｎｓに設定されている。

このように第２の実施形態に係る不揮発性半導体記憶装置１によれば、図１（Ａ）に示す外部に用意されたバッファメモリに一時的にデータを格納する必要が無く、ＮＡＮＤ型フラッシュメモリ３Ｍと４Ｍとの間においてデータコピー動作を実現することができる。従って、不揮発性半導体記憶装置１は、コピーデータの容量の制限を受けることなく、ＮＡＮＤ型フラッシュメモリ３Ｍと４Ｍとの間のデータコピーを短時間で行える。

（第３の実施形態）
本発明の第３の実施形態は、第１及び第２の実施形態に係る不揮発性半導体記憶装置１のデータコピー動作と異なるデータコピー動作を説明するものである。なお、第２の実施形態に係る不揮発性半導体記憶装置１においては、データコピー動作の動作シーケンスが一部異なるが、それ以外の構成は第１の実施形態に係る不揮発性半導体記憶装置１の構成と同様である。
［ＮＡＮＤ型フラッシュメモリのデータコピー動作］

図８に第３の実施形態に係る不揮発性半導体記憶装置１においてＮＡＮＤ型フラッシュメモリ３Ｍと４Ｍとの間のデータコピー動作の動作シーケンスの一例を示す。なお、このデータコピー動作において、/CEピン及びRY又は/BYピンも含めすべてのピンは共通のピンとして設定されている。

まず、ＮＡＮＤ型フラッシュメモリ３Ｍ（半導体チップ３、チップ「０」）が通常選択状態とされ、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「００」が起動される。引き続き、ALEピンに信号が送られ、Ｉ／Ｏピンを用いてアドレス「Ａｄｄ」が入力されることにより、ＮＡＮＤ型フラッシュメモリ３Ｍ中のコピーするデータのアドレスが指定される。ここでは、アドレス「Ａｄｄ」が３つ入力されることにより、ＮＡＮＤ型フラッシュメモリ３Ｍ中のコピーするデータのアドレスが指定される。引き続き、再度、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「３０」が起動されることによりＮＡＮＤ型フラッシュメモリ３Ｍのデータ読み出し動作が実行される。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドを入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。

次に、RY又は/BYピンがビジー状態とされる。ビジー状態とは、リセットコマンド、ステイタスコマンド等を除き、外部からのコマンドの入力が禁止された状態である。不揮発性半導体記憶装置１のシステムは動作状態である。この動作期間中、/CEピンは選択（Ｌ）状態であり、CLEピン及びALEピンは非選択（Ｌ）状態であり、/WEピン及び/REピンは非選択（Ｈ）状態である。

次に、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「ｎｅｗ」が起動される。引き続き、ALEピンに信号が送られ、Ｉ／Ｏピンを用いてアドレス「Ａｄｄ」が１つ入力される。これらの動作により、ＮＡＮＤ型フラッシュメモリ３Ｍにおいて、/WEピンがトグル状態とされたとき、/REピンがトグル状態であると認識させる。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。

次に、ＮＡＮＤ型フラッシュメモリ４Ｍ（半導体チップ４、チップ「１」）が通常選択状態とされ、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「８０」が起動される。引き続き、ALEピンに信号が送られ、Ｉ／Ｏピンを用いてアドレス「Ａｄｄ」が入力されることにより、ＮＡＮＤ型フラッシュメモリ４Ｍ中のコピーデータを書き込むアドレスが指定される。ここでは、アドレス「Ａｄｄ」が３つ入力されることにより、ＮＡＮＤ型フラッシュメモリ４Ｍ中のコピーデータを書き込むアドレスが指定される。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態であり、/WEピンは、トグル状態である。

次に、/WEピンがトグル状態とされる。この際、ＮＡＮＤ型フラッシュメモリ３Ｍにおいては、/WEピンがトグル状態とされたことを/REピンがトグル状態とされたと認識することによりデータが出力される。ＮＡＮＤ型フラッシュメモリ４Ｍにおいては、/WEピンがトグル状態とされたことによりデータ「ｄａｔａ」が入力される。最後にCLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「１０」が起動されることにより、ＮＡＮＤ型フラッシュメモリ４Ｍにデータが書き込まれる。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、ALEピンは非選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態である。

このように第３の実施形態に係る不揮発性半導体記憶装置１によれば、図１（Ａ）に示す外部に用意されたバッファメモリに一時的にデータを格納する必要が無く、ＮＡＮＤ型フラッシュメモリ３Ｍと４Ｍとの間においてデータコピー動作を実現することができる。従って、不揮発性半導体記憶装置１は、コピーデータの容量の制限を受けることなく、ＮＡＮＤ型フラッシュメモリ３Ｍと４Ｍとの間のデータコピーを短時間で行える。

（第４の実施形態）
本発明の第４の実施形態は、第１乃至第３の実施形態に係る不揮発性半導体記憶装置１のデータコピー動作と異なるデータコピー動作を説明するものである。なお、第４の実施形態に係る不揮発性半導体記憶装置１においては、データコピー動作の動作シーケンスが一部異なるが、それ以外の構成は第１の実施形態に係る不揮発性半導体記憶装置１の構成と同様である。
［ＮＡＮＤ型フラッシュメモリのデータコピー動作］

図９に第４の実施形態に係る不揮発性半導体記憶装置１においてＮＡＮＤ型フラッシュメモリ３Ｍと４Ｍとの間のデータコピー動作の動作シーケンスの一例を示す。なお、このデータコピー動作において、/CEピン及びRY又は/BYピンも含めすべてのピンは共通のピンとして設定されている。

まず、ＮＡＮＤ型フラッシュメモリ３Ｍ（半導体チップ３、チップ「０」）が通常選択状態とされ、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「００」が起動される。引き続き、ALEピンに信号が送られ、Ｉ／Ｏピンを用いてアドレス「Ａｄｄ」が入力されることにより、ＮＡＮＤ型フラッシュメモリ３Ｍ中のコピーするデータのアドレスが指定される。ここでは、アドレス「Ａｄｄ」が３つ入力されることにより、ＮＡＮＤ型フラッシュメモリ３Ｍ中のコピーするデータのアドレスが指定される。引き続き、再度、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「３０」が起動されることによりＮＡＮＤ型フラッシュメモリ３Ｍのデータ読み出し動作が実行される。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。

次に、RY又は/BYピンがビジー状態とされる。ビジー状態とは、リセットコマンド、ステイタスコマンド等を除き、外部からのコマンドの入力が禁止された状態である。不揮発性半導体記憶装置１のシステムは動作状態である。この動作期間中、/CEピンは選択（Ｈ）状態であり、CLEピン及びALEピンは非選択（Ｌ）状態であり、/WEピン及び/REピンは非選択（Ｈ）状態である。

次に、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「ｎｅｗ」が起動される。引き続き、ALEピンに信号が送られ、Ｉ／Ｏピンを用いてアドレス「Ａｄｄ」が１つ入力される。これらの動作により、ＮＡＮＤ型フラッシュメモリ４Ｍ（半導体チップ４、チップ１）において、/REピンがトグル状態とされたとき、/WEピンがトグル状態であると認識させる。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。

次に、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「８０」が起動される。引き続き、ALEピンに信号が送られ、Ｉ／Ｏピンを用いてアドレス「Ａｄｄ」が入力されることにより、ＮＡＮＤ型フラッシュメモリ４Ｍ中のコピーデータを書き込むアドレスが指定される。ここでは、アドレス「Ａｄｄ」が３つ入力されることにより、ＮＡＮＤ型フラッシュメモリ４Ｍ中のコピーデータを書き込むアドレスが指定される。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。

次に、/REピンがトグル状態とされる。この際、ＮＡＮＤ型フラッシュメモリ３Ｍにおいては、/REピンがトグル状態とされたことによりデータが出力される。ＮＡＮＤ型フラッシュメモリ４Ｍにおいては、/REピンがトグル状態とされたことを/WEピンがトグル状態とされたと認識することによりデータ「ｄａｔａ」が入力される。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、CLEピン及びALEピンは非選択（Ｌ）状態であり、/WEピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態である。

最後に、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「１０」が起動されることにより、ＮＡＮＤ型フラッシュメモリ４Ｍにデータが書き込まれる。この動作期間中、/CEピンは選択（Ｌ）状態であり、ALEピンは非選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。

このように第４の実施形態に係る不揮発性半導体記憶装置１によれば、図１（Ａ）に示す外部に用意されたバッファメモリに一時的にデータを格納する必要が無く、ＮＡＮＤ型フラッシュメモリ３Ｍと４Ｍとの間においてデータコピー動作を実現することができる。従って、不揮発性半導体記憶装置１は、コピーデータの容量の制限を受けることなく、ＮＡＮＤ型フラッシュメモリ３Ｍと４Ｍとの間のデータコピーを短時間で行える。

（第５の実施形態）
本発明の第５の実施形態は、第１乃至第４の実施形態に係る不揮発性半導体記憶装置１のデータコピー動作と異なるデータコピー動作を説明するものである。なお、第５の実施形態に係る不揮発性半導体記憶装置１においては、データコピー動作の動作シーケンスが一部異なるが、それ以外の構成は第１の実施形態に係る不揮発性半導体記憶装置１の構成と同様である。

［不揮発性半導体記憶装置の概略構成］
図１０に第５の実施形態に係る不揮発性半導体記憶装置１においてＮＡＮＤ型フラッシュメモリ３Ｍと４Ｍとの間のデータコピー動作の動作イメージの一例を示す。不揮発性半導体記憶装置１においては、ＮＡＮＤ型フラッシュメモリ３Ｍ（半導体チップ３、チップ「０」）からＮＡＮＤ型フラッシュメモリ４Ｍ（半導体チップ４、チップ「１」）に直接データを送ることができるとともに、外部に用意されたコントローラ２のバッファメモリ２Ｂにコピーデータを出力することができる。
［ＮＡＮＤ型フラッシュメモリのデータコピー動作］

図１１に第５の実施形態に係る不揮発性半導体記憶装置１においてＮＡＮＤ型フラッシュメモリ３Ｍと４Ｍとの間のデータコピー動作の動作シーケンスの一例を示す。なお、このデータコピー動作において、/CEピン及びRY又は/BYピンも含めすべてのピンは共通のピンとして設定されている。

まず、ＮＡＮＤ型フラッシュメモリ３Ｍ（半導体チップ３、チップ「０」）が通常選択状態とされ、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「＊＊」が起動される。引き続き、ALEピンに信号が送られ、Ｉ／Ｏピンを用いてアドレス「Ａｄｄ」が１つ入力される。これらの動作により、ＮＡＮＤ型フラッシュメモリ３Ｍのデータ読み出し動作が行われる。その後、/REピンがトグル状態とされると、ＮＡＮＤ型フラッシュメモリ４Ｍ（半導体チップ４、チップ「１」）がデータ入力であると認識される。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。

次に、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「００」が起動される。引き続き、ALEピンに信号が送られ、Ｉ／Ｏピンを用いてアドレス「Ａｄｄ」が入力されることにより、ＮＡＮＤ型フラッシュメモリ３Ｍ中のコピーしたいデータのアドレスが指定される。ここでは、アドレス「Ａｄｄ」が３つ入力されることにより、ＮＡＮＤ型フラッシュメモリ３Ｍ中のコピーしたいデータのアドレスが指定される。引き続き、再度、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「３０」が起動されることによりＮＡＮＤ型フラッシュメモリ３Ｍのデータ読み出し動作が実行される。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。

次に、RY又は/BYピンがビジー状態とされる。ビジー状態とは、リセットコマンド、ステイタスコマンド等を除き、外部からのコマンドの入力が禁止された状態である。不揮発性半導体記憶装置のシステムは動作状態である。この動作期間中、/CEピンは選択（Ｌ）状態であり、CLEピン及びALEピンは非選択（Ｌ）状態であり、/WEピン及び/REピンは非選択（Ｈ）状態である。

次に、RY又は/BYピンが、再度、外部からコマンドが入力可能なレディ（Ｈ）状態とされ、/REピンがトグル状態とされることにより、Ｉ／Ｏピンを用いてＮＡＮＤ型フラッシュメモリ３Ｍからデータ「ｄｏｕｔ」が出力される。ＮＡＮＤ型フラッシュメモリ３Ｍから出力されたデータは、/REピンがトグル状態とされたことによりＮＡＮＤ型フラッシュメモリ４Ｍ（半導体チップ４、チップ「１」）に入力されると同時に、外部に用意されたバッファメモリ２Ｂにも入力される。この動作期間中、/CEピンは選択（Ｌ）状態であり、CLEピン及びALEピンは非選択（Ｌ）状態であり、/WEピンは非選択（Ｈ）状態である。

次に、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「８５」が起動される。引き続き、ALEピンに信号が送られ、Ｉ／Ｏピンを用いてアドレス「Ａｄｄ」が入力されることにより、ＮＡＮＤ型フラッシュメモリ４Ｍ中のコピーデータを書き込むアドレスが指定される。ここでは、アドレス「Ａｄｄ」が３つ入力されることにより、ＮＡＮＤ型フラッシュメモリ４Ｍ中のコピーデータを書き込むアドレスが指定される。これらの動作により、ＮＡＮＤ型フラッシュメモリ４Ｍにおいて、入力されたデータを残したまま、データが上書きされる。引き続き、Ｉ／Ｏピンを用いて外部に設けられたバッファメモリ２ＢからＮＡＮＤ型フラッシュメモリ４Ｍにデータ「ｄａｔａ」が入力される。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは選択（Ｈ）状態であり、/WEピンはトグル状態である。

このように第５の実施形態に係る不揮発性半導体記憶装置１においては、ＥＣＣ（Error Checking and Correcting）によりＮＡＮＤ型フラッシュメモリ４Ｍに入力されたデータの訂正が必要となった場合に、外部に設けられたバッファメモリ２ＢからＮＡＮＤ型フラッシュメモリ４Ｍにデータを入力し直すことができる。

（第６の実施形態）
本発明の第６の実施形態は、第５の実施形態に係る不揮発性半導体記憶装置１のデータコピー動作と異なるデータコピー動作を説明するものである。なお、第６の実施形態に係る不揮発性半導体記憶装置１においては、データコピー動作の動作シーケンスが一部異なるが、それ以外の構成は第１の実施形態に係る不揮発性半導体記憶装置１の構成と同様である。
［ＮＡＮＤ型フラッシュメモリのデータコピー動作］

図１２に第６の実施形態に係る不揮発性半導体記憶装置１においてＮＡＮＤ型フラッシュメモリ３Ｍと４Ｍとの間のデータコピー動作の動作シーケンスの一例を示す。なお、このデータコピー動作において、/CEピン及びRY又は/BYピンも含めすべてのピンは共通のピンとして設定されている。

まず、ＮＡＮＤ型フラッシュメモリ３Ｍ（半導体チップ３、チップ「０」）が通常選択状態とされ、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「００」が起動される。引き続き、ALEピンに信号が送られ、Ｉ／Ｏピンを用いてアドレス「Ａｄｄ」が入力されることにより、ＮＡＮＤ型フラッシュメモリ３Ｍ中のコピーしたいデータのアドレスが指定される。ここでは、アドレス「Ａｄｄ」が３つ入力されることにより、ＮＡＮＤ型フラッシュメモリ３Ｍ中のコピーしたいデータのアドレスが指定される。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドを入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。

次に、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「＊＊」が起動される。この動作により、ＮＡＮＤ型フラッシュメモリ３Ｍのデータ読み出し動作が行われる。その後、/REピンがトグル状態とされると、ＮＡＮＤ型フラッシュメモリ４Ｍ（半導体チップ４、チップ「１」）はデータ入力であると認識される。この動作期間中、/CEピンは選択（Ｌ）状態であり、CLEピンは非選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。

次に、RY又は/BYピンがビジー状態とされる。ビジー状態とは、リセットコマンド、ステイタスコマンド等を除き外部からのコマンドの入力が禁止された状態である。不揮発性半導体記憶装置１のシステムは動作状態である。この動作期間中、/CEピンは選択（Ｌ）状態であり、CLEピン及びALEピンは非選択（Ｌ）状態であり、/WEピン及び/REピンは非選択（Ｈ）状態である。

次に、CLEピンに信号が送られ、Ｉ／Ｏピンを用いてコマンド「８５」が起動される。引き続き、ALEピンに信号が送られ、Ｉ／Ｏピンを用いてアドレス「Ａｄｄ」が入力されることにより、ＮＡＮＤ型フラッシュメモリ４Ｍ（半導体チップ４、チップ「１」）中のコピーデータを書き込むアドレスが指定される。ここでは、アドレス「Ａｄｄ」が３つ入力されることにより、ＮＡＮＤ型フラッシュメモリ４Ｍ中のコピーデータを書き込むアドレスが指定される。これらの動作により、ＮＡＮＤ型フラッシュメモリ４Ｍにおいて、入力されたデータを残したまま、データを上書きすることができる。引き続き、Ｉ／Ｏピンを用いて外部に設けられたバッファメモリ２ＢからＮＡＮＤ型フラッシュメモリ４Ｍにデータ「ｄａｔａ」が入力される。これらの動作期間中、/CEピンは選択（Ｌ）状態であり、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。

このように第６の実施形態に係る不揮発性半導体記憶装置１においては、ＥＣＣによりＮＡＮＤ型フラッシュメモリ４Ｍに入力されたデータの訂正が必要となった場合に、外部に設けられたバッファメモリ２ＢからＮＡＮＤ型フラッシュメモリ４Ｍにデータを入力し直すことができる。

（第７の実施形態）
前述の第１乃至第６の実施形態に係る不揮発性半導体記憶装置１においては、２つのＮＡＮＤ型フラッシュメモリ３Ｍ及び４Ｍ（２つの半導体チップ３及び４）が実装される例を説明したが、本発明は、この数に限定されるものではなく、３以上のＮＡＮＤ型フラッシュメモリを実装してもよい。

［不揮発性半導体記憶装置の概略構成］
図１３に第７の実施形態に係る不揮発性半導体記憶装置１においてＮＡＮＤ型フラッシュメモリ間（半導体チップ間）のデータコピー動作の動作イメージの一例を示す。不揮発性半導体記憶装置１は、前述の図１（Ａ）に示す第１の実施形態に係る不揮発性半導体記憶装置１に、更にＮＡＮＤ型フラッシュメモリ８Ｍを搭載した半導体チップ８（チップ「２」）を備える。不揮発性半導体記憶装置１においては、ＮＡＮＤ型フラッシュメモリ３Ｍ（チップ０）からＮＡＮＤ型フラッシュメモリ４Ｍ（チップ「１」）及びＮＡＮＤ型フラッシュメモリ８Ｍ（チップ「２」）に直接データを送ることができる。すなわち、ＮＡＮＤ型フラッシュメモリ３Ｍからのデータの出力動作とＮＡＮＤ型フラッシュメモリ４Ｍ及び８Ｍのデータの入力動作とを同時に行うことができる。また、ＮＡＮＤ型フラッシュメモリ３ＭからＮＡＮＤ型フラッシュメモリ４Ｍにデータコピー（Ａ）のみを行うこと、ＮＡＮＤ型フラッシュメモリ３ＭからＮＡＮＤ型フラッシュメモリ８Ｍにデータコピー（Ｂ）のみを行うことが、いずれもできる。更に、ＮＡＮＤ型フラッシュメモリ３ＭからＮＡＮＤ型フラッシュメモリ４Ｍにデータコピー（Ａ）を行うこと同時に、ＮＡＮＤ型フラッシュメモリ３ＭからＮＡＮＤ型フラッシュメモリ８Ｍにデータコピー（Ｂ）を行うことができる。

（第８の実施形態）
本発明の第８の実施形態は、第１乃至第７の実施形態に係る不揮発性半導体記憶装置１のデータコピー動作と異なるデータコピー動作を説明するものである。特に、第８の実施形態は、データコピー動作において、ＮＡＮＤ型フラッシュメモリ３Ｍと４Ｍとの切り替えをＣＥピン（チップイネーブル信号）により実施する例を説明するものである。なお、第８の実施形態に係る不揮発性半導体記憶装置１においては、データコピー動作の動作シーケンスが一部異なるが、それ以外の構成は第１の実施形態に係る不揮発性半導体記憶装置１の構成と同様である。

図１４に第８の実施形態に係る不揮発性半導体記憶装置１においてＮＡＮＤ型フラッシュメモリ３Ｍと４Ｍとの間のデータコピー動作の動作シーケンスの一例を示す。なお、このデータコピー動作において、/CEピンはＮＡＮＤ型フラッシュメモリ３Ｍ及び４Ｍの数に比例して複数配設され、その他のRY又は/BYピン等のすべてのピンは共通のピンとして設定されている。

まず、ＮＡＮＤ型フラッシュメモリ３Ｍ（半導体チップ３、チップ「０」）の/CEｎ０ピンが非選択（Ｈ）状態にされ、ＮＡＮＤ型フラッシュメモリ４Ｍ（半導体チップ４、チップ「１」）の/CEｎ１ピンが選択（Ｌ）状態にされる。Ｉ／Ｏピンを用いてコマンド「８０」が起動され、引き続き、Ｉ／Ｏピンを用いてアドレス「Ａ」が５つ入力される。これらの動作により、ＮＡＮＤ型フラッシュメモリ４Ｍのキャッシュがリセットされる。これらの動作期間中、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。

次に、ＮＡＮＤ型フラッシュメモリ３Ｍの/CEｎ０ピンが選択（Ｌ）状態にされ、ＮＡＮＤ型フラッシュメモリ４Ｍの/CEｎ１ピンが非選択（Ｈ）状態にされる。Ｉ／Ｏピンを用いてコマンド「００」が起動される。引き続き、Ｉ／Ｏピンを用いてアドレス「Ａ」が入力されることにより、ＮＡＮＤ型フラッシュメモリ３Ｍ中のコピーしたいアドレスのデータが読み出される。ここでは、アドレス「Ａ」が５つ入力されることにより、ＮＡＮＤ型フラッシュメモリ３Ｍ中のコピーしたいデータのアドレスが指定される。引き続き、Ｉ／Ｏピンを用いてコマンド「３０」が起動されることによりＮＡＮＤ型フラッシュメモリ３Ｍのデータ読み出し動作が実行される。これらの動作期間中、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは外部からコマンドが入力可能なレディ（Ｈ）状態であり、/WEピンはトグル状態である。

次に、RY又は/BYピンがビジー状態とされる。ビジー状態とは、リセットコマンド、ステイタスコマンド等を除き、外部からのコマンドの入力が禁止された状態である。不揮発性半導体記憶装置１のシステムは動作状態である。この動作期間中、/CEｎ０ピンは選択（Ｌ）状態であり、/CEｎ１ピンは非選択（Ｈ）状態であり、/WEピン及び/REピンは非選択（Ｈ）状態である。

次に、RY又は/BYピンが、再度、外部からコマンドが入力可能なレディ（Ｈ）状態とされ、Ｉ／Ｏピンを用いてコマンド「６６」が起動されるとともに、ＮＡＮＤ型フラッシュメモリ３Ｍの/CEｎ０ピンが非選択（Ｈ）状態にされ、ＮＡＮＤ型フラッシュメモリ４Ｍの/CEｎ１ピンが選択（Ｌ）状態にされる。Ｉ／Ｏピンを用いてＮＡＮＤ型フラッシュメモリ４Ｍにアドレス「Ａ」が入力される。ここでは、アドレス「Ａ」が３つ入力されることにより、ＮＡＮＤ型フラッシュメモリ４Ｍ中のコピーしたいデータのアドレスが指定される。引き続き、ＮＡＮＤ型フラッシュメモリ３Ｍの/CEｎ０ピンが選択（Ｌ）状態にされ、ＮＡＮＤ型フラッシュメモリ４Ｍの/CEｎ１ピンが同様に選択（Ｌ）状態にされる。そして、ＮＡＮＤ型フラッシュメモリ３Ｍから出力されたデータは、/REピンがトグル状態とされたことによりＮＡＮＤ型フラッシュメモリ４Ｍに入力されコピーされると同時に、外部に用意されたバッファメモリ２Ｂにも入力される（図１３参照。）。この動作期間中、/WEピンは非選択（Ｈ）状態である。

次に、ＮＡＮＤ型フラッシュメモリ３Ｍの/CEｎ０ピンが非選択（Ｈ）状態にされ、ＮＡＮＤ型フラッシュメモリ４Ｍの/CEｎ１ピンが選択（Ｌ）状態にされ、Ｉ／Ｏピンを用いてコマンド「８５」が起動される。引き続き、Ｉ／Ｏピンを用いてアドレス「Ａ」が入力されることにより、ＮＡＮＤ型フラッシュメモリ４Ｍ中のコピーデータを書き込むアドレスが指定される。ここでは、アドレス「Ａ」が５つ入力されることにより、ＮＡＮＤ型フラッシュメモリ４Ｍ中のコピーデータを書き込むアドレスが指定される。これらの動作により、ＮＡＮＤ型フラッシュメモリ４Ｍにおいて、入力されたデータを残したまま、データが上書きされる。引き続き、Ｉ／Ｏピンを用いて外部に設けられたバッファメモリ２ＢからＮＡＮＤ型フラッシュメモリ４Ｍにデータ「Ｄ」が入力される。これらの動作期間中、/REピンは非選択（Ｈ）状態であり、RY又は/BYピンは選択（Ｈ）状態であり、/WEピンはトグル状態である。

このように第８の実施形態に係る不揮発性半導体記憶装置１においては、ＥＣＣによりＮＡＮＤ型フラッシュメモリ４Ｍに入力されたデータの訂正が必要となった場合に、外部に設けられたバッファメモリ２ＢからＮＡＮＤ型フラッシュメモリ４Ｍにデータを入力し直すことができる。更に、ＮＡＮＤ型フラッシュメモリ３ＭのデータをＮＡＮＤ型フラッシュメモリ４Ｍにコピーするデータコピー動作をチップイネーブル（ＣＥピン）により行うことができる。

（実施形態の特徴）
以上説明したように、本発明の実施形態に係る不揮発性半導体記憶装置１には下記の特徴がある。すなわち、第４の実施形態に係る不揮発性半導体記憶装置１は、コピー先のＮＡＮＤ型フラッシュメモリ４Ｍにおいて、リードイネーブル動作をライトイネーブル動作と認識させるコマンドを起動した後、リードイネーブル動作を行うことにより、コピー元のＮＡＮＤ型フラッシュメモリ３Ｍのデータの出力動作とコピー先のＮＡＮＤ型フラッシュメモリ４Ｍのデータの入力動作とを同時に行う。

第１の実施形態に係る不揮発性半導体記憶装置１は、ＮＡＮＤ型フラッシュメモリ３ＭからＮＡＮＤ型フラッシュメモリ４Ｍにデータをコピーするとき、ＮＡＮＤ型フラッシュメモリ４Ｍにおいて、リードイネーブル動作をライトイネーブル動作と認識させるコマンドを起動した後、リードイネーブル動作を行う。

第４の実施形態に係る不揮発性半導体記憶装置１は、ＮＡＮＤ型フラッシュメモリ４Ｍにおいて、リードイネーブル動作をライトイネーブル動作と認識させるコマンドを起動した後、リードイネーブル動作を行うことにより、ＮＡＮＤ型フラッシュメモリ３Ｍからのデータの出力動作とＮＡＮＤ型フラッシュメモリ４Ｍへのデータの入力動作とを同時に行う。

第２の実施形態に係る不揮発性半導体記憶装置１は、コピー元のＮＡＮＤ型フラッシュメモリ３Ｍにおいてライトイネーブル動作を認識させず、かつコピー先のＮＡＮＤ型フラッシュメモリ４Ｍにおいてリードイネーブル動作を認識させないコマンドを起動した後、ＮＡＮＤ型フラッシュメモリ３Ｍのリードイネーブル動作とＮＡＮＤ型フラッシュメモリ４Ｍのライトイネーブル動作とを同時に行うことにより、コピー元のＮＡＮＤ型フラッシュメモリ３Ｍからのデータの出力動作とコピー先のＮＡＮＤ型フラッシュメモリ４Ｍへのデータの入力動作とを同時に行う。

第１の実施形態に係る不揮発性半導体記憶装置１は、ＮＡＮＤ型フラッシュメモリ３ＭからＮＡＮＤ型フラッシュメモリ４Ｍへデータをコピーするとき、ＮＡＮＤ型フラッシュメモリ３Ｍにおいてリードイネーブル動作を認識させず、かつＮＡＮＤ型フラッシュメモリ４Ｍにおいてライトイネーブル動作を認識させないコマンドを起動した後、ＮＡＮＤ型フラッシュメモリ３Ｍのリードイネーブル動作とＮＡＮＤ型フラッシュメモリ４Ｍのライトイネーブル動作とを同時に行う。

第２の実施形態に係る不揮発性半導体記憶装置１は、ＮＡＮＤ型フラッシュメモリ３Ｍにおいてライトイネーブル動作を認識させず、かつＮＡＮＤ型フラッシュメモリ４Ｍにおいてリードイネーブル動作を認識させないコマンドを起動した後、ＮＡＮＤ型フラッシュメモリ３Ｍのリードイネーブル動作とＮＡＮＤ型フラッシュメモリ４Ｍのライトイネーブル動作とを同時に行うことにより、ＮＡＮＤ型フラッシュメモリ３Ｍからのデータの出力動作とＮＡＮＤ型フラッシュメモリ４Ｍへのデータの入力動作とを同時に行う。

第３の実施形態に係る不揮発性半導体記憶装置１は、コピー元のＮＡＮＤ型フラッシュメモリ３Ｍにおいて、ライトイネーブル動作をリードイネーブル動作と認識させるコマンドを起動した後、ＮＡＮＤ型フラッシュメモリ３Ｍにライトイネーブル動作を行うことにより、コピー元のＮＡＮＤ型フラッシュメモリ３Ｍのデータの出力動作とコピー先のＮＡＮＤ型フラッシュメモリ４Ｍのデータの入力動作とを同時に行う。

第１の実施形態に係る不揮発性半導体記憶装置１は、ＮＡＮＤ型フラッシュメモリ３ＭからＮＡＮＤ型フラッシュメモリ４Ｍにデータをコピーするとき、ＮＡＮＤ型フラッシュメモリ３Ｍにおいて、ライトイネーブル動作をリードイネーブル動作と認識させるコマンドを起動した後、ライトイネーブル動作を行う。

第３の実施形態に係る不揮発性半導体記憶装置１は、ＮＡＮＤ型フラッシュメモリ３Ｍにおいて、ライトイネーブル動作をリードイネーブル動作と認識させるコマンドを起動した後、ライトイネーブル動作を行うことにより、ＮＡＮＤ型フラッシュメモリ３Ｍのデータの出力動作とＮＡＮＤ型フラッシュメモリ４Ｍのデータの入力動作とを同時に行う。

第５又は第６の実施形態に係る不揮発性半導体記憶装置１は、コピー先のＮＡＮＤ型フラッシュメモリ４Ｍにおいて、リードイネーブル動作をコピー先のＮＡＮＤ型フラッシュメモリ４Ｍのデータの入力と認識させるコマンドを起動した後、リードイネーブル動作を行うことにより、コピー元のＮＡＮＤ型フラッシュメモリ３Ｍのデータの出力動作とコピー先のＮＡＮＤ型フラッシュメモリ４Ｍのデータの入力動作とを同時に行うとともに、コピー元のＮＡＮＤ型フラッシュメモリ３Ｍから出力されたデータを外部に用意されたバッファメモリ２Ｂに入力する。

第１の実施形態に係る不揮発性半導体記憶装置１は、ＮＡＮＤ型フラッシュメモリ３ＭからＮＡＮＤ型フラッシュメモリ４Ｍへデータをコピーするとき、ＮＡＮＤ型フラッシュメモリ３Ｍにおいて、リードイネーブル動作をＮＡＮＤ型フラッシュメモリ４Ｍのデータの入力と認識させるコマンドを起動した後、リードイネーブル動作を行う。

第５又は第６の実施形態に係る不揮発性半導体記憶装置１は、ＮＡＮＤ型フラッシュメモリ３Ｍにおいて、リードイネーブル動作をＮＡＮＤ型フラッシュメモリ４Ｍへのデータの入力と認識させるコマンドを起動した後、リードイネーブル動作を行うことにより、ＮＡＮＤ型フラッシュメモリ３Ｍのデータの出力動作とＮＡＮＤ型フラッシュメモリ４Ｍのデータの入力動作とを同時に行うとともに、ＮＡＮＤ型フラッシュメモリ３Ｍから出力されたデータを外部に用意されたバッファメモリ２Ｂに入力する。

第１乃至第７の実施形態に係る不揮発性半導体記憶装置１は、複数の半導体チップ３及び４において、Ｉ／Ｏピン、/WEピン及び/REを共有する。

このように、本発明に係る不揮発性半導体記憶装置１においては、コマンドを使用することにより、コピー元のＮＡＮＤ型フラッシュメモリ３Ｍ（半導体チップ３）のデータの出力動作とコピー先のＮＡＮＤ型フラッシュメモリ４Ｍ又は８Ｍ（半導体チップ４又は８）のデータの入力動作とを同時に行うことができる。従って、本発明の不揮発性半導体記憶装置１は、ＮＡＮＤ型フラッシュメモリ間のデータコピー動作を短時間において行える。

（その他の実施の形態）
本発明は、前述の実施形態に限定されるものではない。例えば、本発明は、ＮＡＮＤ型フラッシュメモリ以外のダイナミック型ランダムアクセスメモリ、スタチック型ランダムアクセスメモリ、紫外線消去型プログラムブルROM等を備えた不揮発性半導体記憶装置に適用することができる。

（Ａ）は本発明の第１の実施形態に係る不揮発性半導体記憶装置において複数のＮＡＮＤ型フラッシュメモリ間（半導体チップ間）のデータコピー動作を説明するブロック図であり、（Ｂ）は第１の実施形態に係る不揮発性半導体記憶装置の断面構造図である。第１の実施形態に係る不揮発性半導体記憶装置のピン配置の一例を示すレイアウト図である。図２に示すピンの略称とその正式名称との対応を示す図である。第１の実施形態に係る不揮発性半導体記憶装置のシステムブロック図である。第１の実施形態に係る不揮発性半導体記憶装置において複数のＮＡＮＤ型フラッシュメモリ間のデータコピーの動作シーケンスである。本発明の第２の実施形態に係る不揮発性半導体記憶装置においてＮＡＮＤ型フラッシュメモリ間のデータコピーの動作シーケンスである。図６に符号Ａを付けた部分の拡大した動作シーケンスである。本発明の第３の実施形態に係る不揮発性半導体記憶装置において複数のＮＡＮＤ型フラッシュメモリ間のデータコピーの動作シーケンスである。本発明の第４の実施形態に係る不揮発性半導体記憶装置において複数のＮＡＮＤ型フラッシュメモリ間のデータコピーの動作シーケンスである。本発明の第５の実施形態に係る不揮発性半導体記憶装置において複数のＮＡＮＤ型フラッシュメモリ間のデータコピー動作を説明するブロック図である。第５の実施形態に係る不揮発性半導体記憶装置において複数のＮＡＮＤ型フラッシュメモリ間のデータコピーの動作シーケンスである。本発明の第６の実施形態に係る不揮発性半導体記憶装置において複数のＮＡＮＤ型フラッシュメモリ間のデータコピーの動作シーケンスである。本発明の第７の実施形態に係る不揮発性半導体記憶装置において複数のＮＡＮＤ型フラッシュメモリ間のデータコピー動作を説明するブロック図である。本発明の第８の実施形態に係る不揮発性半導体記憶装置において複数のＮＡＮＤ型フラッシュメモリ間のデータコピーの動作シーケンスである。第１の実施形態の先行技術に係る不揮発性半導体記憶装置においてＮＡＮＤ型フラッシュメモリ間のデータコピー動作を説明するブロック図である。第１の実施形態の先行技術に係る不揮発性半導体記憶装置においてＮＡＮＤ型フラッシュメモリ間のデータコピーの動作シーケンスである。

符号の説明

１不揮発性半導体記憶装置
２コントローラ
２Ｂバッファメモリ
３、４、８半導体チップ
３Ｍ、４Ｍ、８ＭＮＡＮＤ型フラッシュメモリ
５配線基板
６パッケージ
７ピン
１０論理制御回路
１１Ｉ／Ｏ制御回路
１２ステータスレジスタ
１３アドレスレジスタ
１４コマンドレジスタ
１５制御回路
１６高電圧発生回路
１７ロウアドレスバッファデコーダ及びロウアドレスレコーダ
１８カラムバッファ
１９カラムデコーダ
２０データレジスタ
２１センスアンプ
２２メモリセルアレイ

Claims

コピー元である第１のメモリが搭載された第１の半導体チップと、
コピー先である第２のメモリが搭載された第２の半導体チップと、を備え、
前記第１のメモリ中のデータのアドレスが指定され、前記のデータの読み出すコマンドが起動され、前記の指定されたアドレスのデータの読み出し動作が実行され、
前記第２のメモリにおいて、リードイネーブル動作をライトイネーブル動作と認識させるコマンドが起動された後、前記リードイネーブル動作が行なわれ、前記第１のメモリのデータが前記第２のメモリにコピーされ、
前記第２のメモリ中のアドレスが指定され、前記第２のメモリ中の指定されたアドレスに前記のコピーされたデータが書き込まれることを特徴とする不揮発性半導体記憶装置。
コピー先の前記第２のメモリにおいて、リードイネーブル動作をライトイネーブル動作と認識させるコマンドを起動した後、前記リードイネーブル動作を行うことにより、コピー元の前記第１のメモリのデータの出力動作とコピー先の前記第２のメモリのデータの入力動作とを同時に行うことを特徴とする請求項１に記載の不揮発性半導体記憶装置。
前記第１のメモリ中の指定されたアドレスのデータの読み出し動作が実行された後、リードイネーブル動作をライトイネーブル動作と認識させるコマンドが起動される前に、前記第２のメモリのキャッシュをリセットする動作が実行されることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
前記コマンドはアドレスラッチイネーブルにより起動されることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
前記コマンドはチップイネーブルにより起動されることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
前記第１のメモリ及び前記第２のメモリはＮＡＮＤ型フラッシュメモリであることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
第３のメモリが搭載された第３の半導体チップを更に備えたことを特徴とする請求項１に記載の不揮発性半導体記憶装置。
コピー元である第１のメモリが搭載された第１の半導体チップと、
コピー先である第２のメモリが搭載された第２の半導体チップと、を備え、
前記第１のメモリ中のデータのアドレスが指定され、前記のデータの読み出すコマンドが起動され、前記の指定されたアドレスのデータの読み出し動作が実行され、
前記第１のメモリにおいてライトイネーブル動作を認識させず、かつコピー先である前記第２のメモリにおいてリードイネーブル動作を認識させないコマンドが起動され、
前記第２のメモリ中のアドレスが指定され、前記第２のメモリ中の指定されたアドレスに前記の読み出されたデータが書き込まれることによって、
前記第１のメモリの前記リードイネーブル動作と前記第２のメモリの前記ライトイネーブル動作とを同時に行うことを特徴とする不揮発性半導体記憶装置。
前記コピー元である第１のメモリにおいてライトイネーブル動作を認識させず、かつ前記コピー先である第２のメモリにおいてリードイネーブル動作を認識させないコマンドを起動した後、前記第１のメモリの前記リードイネーブル動作と前記第２のメモリの前記ライトイネーブル動作とを同時に行うことにより、前記第１のメモリからのデータの出力動作と前記第２のメモリへのデータの入力動作とを同時に行うことを特徴とする請求項８に記載の不揮発性半導体記憶装置。
コピー元である第１のメモリが搭載された第１の半導体チップと、
コピー先である第２のメモリが搭載された第２の半導体チップと、を備え、
前記第１のメモリ中のデータのアドレスが指定され、前記のデータの読み出すコマンドが起動され、前記の指定されたアドレスのデータの読み出し動作が実行され、
次いで前記第２のメモリ中のアドレスが指定され、
コピー元である前記第１のメモリにおいて、ライトイネーブル動作をリードイネーブル動作と認識させるコマンドを起動した後、前記ライトイネーブル動作を行い、前記第１のメモリのデータをコピー先である前記第２のメモリにコピーし、
前記第２のメモリ中の指定されたアドレスに前記のコピーされたデータを書き込むことを特徴とする不揮発性半導体記憶装置。
前記コピー元である前記第１のメモリにおいてライトイネーブル動作をリードイネーブル動作と認識させるコマンドを起動した後、前記ライトイネーブル動作を行うことにより、前記第１のメモリのデータの出力動作と前記第２のメモリのデータの入力動作とを同時に行うことを特徴とする請求項１０に記載の不揮発性半導体記憶装置。
コピー元である第１のメモリが搭載された第１の半導体チップと、
コピー先である第２のメモリが搭載された第２の半導体チップと、を備え、
前記第１のメモリ中のデータのアドレスが指定され、前記のデータの読み出すコマンドが起動され、前記の指定されたアドレスのデータの読み出し動作が実行され、
コピー先である前記第２のメモリにおいてリードイネーブル動作を前記第２のメモリへのデータの入力と認識させるコマンドを起動した後、前記リードイネーブル動作が行なわれ、前記第２のメモリ中のアドレスが指定され、
前記第２のメモリ中の指定されたアドレスに前記の読み出されたデータが書き込まれることを特徴とする不揮発性半導体記憶装置。
前記コピー先である前記第２のメモリにおいてリードイネーブル動作を前記第２のメモリへのデータの入力と認識させるコマンドを起動した後、前記リードイネーブル動作を行うことにより、前記第１のメモリのデータの出力動作と前記第２のメモリへのデータの入力動作とを同時に行うとともに、前記第１のメモリから出力された前記データを外部に用意されたバッファメモリに入力することを特徴とする請求項１２に記載の不揮発性半導体記憶装置。