JP4984424B2 - 磁気センサおよびその製造方法 - Google Patents

Description

この発明は、磁気センサおよびその製造方法に関し、特に１枚の基板に３個以上の巨大磁気抵抗素子を配置し、三軸方向の磁界の強さを検知することができる小型の磁気センサを得るようにしたものである。

本出願人は、既に特開２００４−６７５２号公報により、１枚の基板上に３個以上の巨大磁気抵抗素子を配置してなり、三軸方向の磁界の強さを測定することができる磁気センサを提案している。

この先行発明では、シリコン基板に溝を形成し、この溝の斜面にＺ軸検知用の巨大磁気抵抗素子を配置し、基板平坦面にＸ軸検知用の巨大磁気抵抗素子とＹ軸検知用の巨大磁気抵抗素子を配置したもので、小型化が可能なものである。
また、これに引き続いて、基板上に酸化ケイ素からなる山部を形成し、この山部の斜面にＺ軸検知用の巨大磁気抵抗素子を配置し、基板の平坦面にＸ軸検知用の巨大磁気抵抗素子とＹ軸検知用の巨大磁気抵抗素子を配置した三軸磁気センサを提案している。

また、これに関連して、基板上に１以上の溝あるいは堤状の突起部を並列して形成し、これらの溝または突起部の斜面に巨大磁気抵抗素子を設け、これら巨大磁気抵抗素子によりＺ軸方向の磁界の強さを計測し、一方、基板の平坦面にＸ軸方向およびＹ軸方向の感知軸を有する２以上の巨大磁気抵抗素子を設け、これら巨大磁気抵抗素子によって、三軸方向の磁界の強さを計測できる三軸磁気センサについても、特許出願している。

この先行発明にあっては、上記溝または突起部の形成を以下のようにして行っている。
まず、基板上に酸化ケイ素などからなる厚膜を形成し、この厚膜上にレジスト膜を設ける。次いで、このレジスト膜のうち、溝となる部分あるいは突起部の底部となる部分に相当する部分を除去して、レジストパターンを形成する。

次いで、レジストパターンが形成されたレジスト膜に加熱処理を施し、レジスト膜の端面を傾斜面とする。
この後、レジストと酸化ケイ素のエッチング速度比がほぼ１：１となるようなエッチング条件でプラズマエッチングを施し、レジスト膜と厚膜を同時にエッチングして、厚膜に溝となる凹部あるいは突起部の底部となる凹部を形成する方法である。
特開２００４−６７５２号公報

本発明は、これら先行発明の延長線上にあるもので、同様に一枚の基板に３個以上の巨大磁気抵抗素子を配置し、三軸方向の磁界の強さを検知することができる小型の磁気センサを得ることにあり、特にエッチング制御を容易にすることで傾斜角度を一定の斜面を得て、特性の良好な巨大磁気抵抗素子を設ける点にある。

かかる課題を解決するため、
請求項１にかかる発明は、基板上に形成されたエッチングストッパ膜と、前記エッチングストッパ膜上に形成され、段差形成部を有する絶縁膜と、前記絶縁膜に形成された山部もしくは溝部の斜面に、磁気抵抗素子が配置されたことを特徴とする磁気センサである。
請求項２にかかる発明は、前記エッチングストッパ膜は、基板上の保護膜の上、かつ、磁気抵抗素子の下側に配置されていることを特徴とする磁気センサである。

請求項３にかかる発明は、基板上に第一の絶縁膜を形成し、さらにエッチングストッパ膜を形成する工程と、前記エッチングストッパ膜上に第二の絶縁膜を配置し、前記エッチングストッパ膜が露出するまでエッチングして、前記第二の絶縁膜に斜面を形成する工程と、前記斜面に磁気抵抗素子を形成する工程とを有することを特徴とする磁気センサの製造方法である。
請求項４にかかる発明は、基板の最上層の配線層上に、この配線層を覆うとともに平坦面を形成する平坦化層を形成し、この平坦化層の一部を除去して、ビア部およびパッド部を露出させ、この上に上層と下層からなるパッシベーション膜を成膜した後、ビア部およびパッド部に相当する部分の上層を除去し、
この上にエッチングストッパ膜を形成して、前記ビア部およびパッド部に相当する部分を露出させ、
次いで、この上に厚膜を形成し、さらにこの厚膜上に斜面を有する所定パターンのレジスト膜を形成し、これをマスクとして前記厚膜を前記エッチングストッパ膜が露出するまでエッチングして斜面を形成すると同時に、前記ビア部およびパッド部には厚膜の一部を残し、
次いで、前記ビア部の一部に残った厚膜と前記パッシベーション膜の下層を除去して、前記ビア部の導体部を露出させ、
前記厚膜の平坦面と前記斜面にバイアス磁石膜を形成し、
該バイアス磁石膜に接続するとともに、前記ビア部に接続するように前記厚膜の平坦面と前記斜面に巨大磁気抵抗素子の帯状部を形成し、
全面に保護膜を形成した後、前記パッド部の導体部を露出させることを特徴とする磁気センサの製造方法である。
請求項５にかかる発明は、回路が形成された配線層を有する基板と、前記配線層上に形成されたエッチングストッパ膜と、前記エッチングストッパ膜上に形成され、段差形成部を有する絶縁膜と、前記絶縁膜の平坦部に形成された複数の磁気センサ素子と、前記絶縁膜に形成された山部もしくは溝部の斜面に、複数の磁気センサ素子とが配置されていることを特徴とする磁気センサである。
請求項６にかかる発明は、前記配線層の最上層にビア部とパッド部が形成されたことを特徴とする磁気センサである。
請求項７にかかる発明は、前記ビア部は前記絶縁膜に形成された配線部と接続され、前記磁気センサ素子は前記配線部と接続されたことを特徴とする磁気センサである。
請求項８にかかる発明は、前記複数の磁気センサ素子は、前記配線層にてブリッジ結線されていることを特徴とする磁気センサである。

本発明の磁気センサによれば、１枚の基板に、Ｘ軸センサ、Ｙ軸センサおよびＺ軸センサが配置されているので、小型の三軸磁気センサとして機能する。また、溝部の斜面の平坦性の良好な部分に巨大磁気抵抗素子の帯状部を形成することができ、感度に優れる磁気センサが得られる。

本発明の磁気センサの製造方法によれば、溝の形成と、この溝の斜面への巨大磁気抵抗素子の形成と、ビア部およびパッド部の形成が一連のプロセスとして行えることになる。また、パッシベーション膜をなす上層をエッチングストッパとして利用して、レジスト膜と厚膜とをエッチングすることにより、レジスト膜と、厚膜とのエッチング選択比を大きくすることができるので、溝を、厚膜の上層と接する面とは反対の面から、上層の厚膜と接する面に渡って形成することができる。
本発明の磁気センサの製造方法によれば、溝の形成と、この溝の斜面への巨大磁気抵抗素子の形成と、ビア部およびパッド部の形成が一連のプロセスとして行えることになる。また、パッシベーション膜の上に絶縁膜を形成し、この絶縁膜をエッチングストッパとして利用して、レジスト膜と厚膜とをエッチングすることにより、溝を、厚膜の絶縁膜と接する面とは反対の面から、絶縁膜の厚膜と接する面に渡って形成することができる。

（磁気センサ）
図１は、本発明の磁気センサの製造方法によって得られる磁気センサの一例を模式的に示すものであり、基板上の巨大磁気抵抗素子の配置を示すものである。
図１において、符号１は基板を示す。この基板１は、シリコンなどの半導体基板に磁気センサの駆動回路、信号処理回路などの半導体集積回路、配線層などが予め形成されており、この上に平坦化膜、パッシベーション膜、酸化ケイ素膜などからなる厚膜が順次積層されたものであり、これらの各膜は図示を省略してある。

この基板１の厚膜上には、Ｘ軸センサ２と、Ｙ軸センサ３と、Ｚ軸センサ４とが設けられている。Ｘ軸センサ２は、図１に示した座標軸において、Ｘ方向に、Ｙ軸センサ３は、同じくＹ方向に、Ｚ軸センサ４は、同じくＺ方向に感知軸を有するものである。
Ｘ軸センサ２は、４個の巨大磁気抵抗素子２ａ、２ｂ、２ｃ、２ｄから構成され、Ｙ軸センサ３は、４個の巨大磁気抵抗素子３ｅ、３ｆ、３ｇ、３ｈから構成され、Ｚ軸センサ４は、４個の巨大磁気抵抗素子４ｉ、４ｊ、４ｋ、４ｌから構成されている。

Ｘ軸センサ２をなす４個の巨大磁気抵抗素子のうち、巨大磁気抵抗素子２ａ、２ｂは、基板１のほぼ中央部に並んで設けられ、残りの２個の巨大磁気抵抗素子２ｃ、２ｄは、これらからやや離れた基板１の端部に互い並んで、巨大磁気抵抗素子２ａ、２ｂと対峙するように設けられている。

Ｙ軸センサ３をなす４個の巨大磁気抵抗素子のうち、巨大磁気抵抗素子３ｅ、３ｆは、基板１の一方の端部側に配され、残りの２個の巨大磁気抵抗素子３ｇ、３ｈは、基板１の他方の端部側に互いに並んで、巨大磁気抵抗素子３ｅ、３ｆと対峙するように配置されている。

Ｚ軸センサ４をなす４個の巨大磁気抵抗素子のうち、２個の巨大磁気抵抗素子４ｋ、４ｌは、巨大磁気抵抗素子３ｅ、３ｆに近い位置に互いに並んで配され、残りの２個の巨大磁気抵抗素子４ｉ、４ｊは、巨大磁気抵抗素子２ａ、２ｂからやや離れた位置に互いに並んで配置されている。

これらの巨大磁気抵抗素子は、基本的には従来の巨大磁気抵抗素子と同様のもので、この例では図２に示すように、４個の帯状部５、５、５、５と、これらの帯状部５、５、５、５を電気的に直列に接続する３個のバイアス磁石部６、６、６とから構成されている。
帯状部５は、巨大磁気抵抗素子の本体をなす部分であり、細長い帯状の平面形状をなすものである。

帯状部５は、磁化の向きが所定の向きに固定されたピンド層と、磁化の向きが外部磁界の向きに応じて変化するフリー層を備えたもので、具体的にはフリー層上に導電性のスペーサ層、ピンド層、キャッピング層を順次積層してなる多層金属薄膜積層物から構成されている。

フリー層としては、例えば、コバルト−ジルコニウム−ニオブのアモルファス磁性層とニッケル−コバルトの磁性層とコバルト−鉄の磁性層との三層からなるものが用いられる。スペーサ層としては、例えば、銅からなるものが用いられる。ピンド層としては、例えば、コバルト−鉄の強磁性層と白金−マンガンの反磁性層との二層からなるものが用いられる。キャピング層としては、例えば、タンタルからなるものが用いられる。

バイアス磁石部６は、４個の帯状部５、５、５、５を電気的に直列に接続するとともに、帯状部５の磁気特性を整えるためのバイアス磁界を帯状部５に印加するためのものである。また、このバイアス磁石部６は、例えば、コバルト−白金−クロム層とクロム層との二層からなる薄膜金属積層物から構成されている。

基板１の平坦面に設けられたＸ軸センサ２およびＹ軸センサ３をなす巨大磁気抵抗素子２ａ、２ｂ、２ｃ、２ｄ、３ｅ、３ｆ、３ｇ、３ｈについての構造は、図２に示すように、４個の帯状部５、５、５、５と、３個のバイアス磁石部６、６、６とから構成されている。４個の帯状部５、５、５、５のうち、両外側の２個の帯状部５、５のバイアス磁石部６が接続されていない端部には配線層７、７が接続され、この配線層７、７は、図示しないビア部に接続されている。

図３ないし図５は、Ｚ軸センサ４をなす４個の巨大磁気抵抗素子のうち、巨大磁気抵抗素子４ｉ、４ｊの構造を示すものである。他の巨大磁気抵抗素子４ｋ、４ｌは、巨大磁気抵抗素子４ｉ、４ｊと同様の構造となっているので、これについては説明を省略する。

図３は、巨大磁気抵抗素子４ｉ、４ｊの概略平面図であり、図４は、図３において破断線ＩＶ−ＩＶで切断した概略断面図であり、図５は、巨大磁気抵抗素子の帯状部５とバイアス磁石部６の配置状態を模式的に示した斜視図である。

図４において、符号１は基板を示し、符号１１は基板１上に堆積された酸化ケイ素などからなる厚膜を示す。
この厚膜１１には、この厚膜１１を部分的に削り取って形成された４個のＶ字状の溝８、８、８、８が互いに並んで平行に設けられている。また、基板１と厚膜１１との間には、後述するパッシベーション膜または絶縁膜からなるエッチングストッパとして機能する層（以下、「エッチングストッパ層」と称する。）１２が設けられている。

この溝８は、その深さが３μｍ〜７μｍ、長さが２５０μｍ〜３００μｍとされる細長い形状の凹部となっており、その斜面の幅が３μｍ〜８μｍとなっている。また、溝８の斜面と厚膜１１表面とのなす角度は６０〜８０度、好ましくは７０度程度となっている。
なお、図４では、溝８の斜面を平坦面として描いているが、実際には製造プロセス上、外方に向けてやや張り出した湾曲面となっている。

また、これらの溝８、８、８、８の互いに隣接する８つの斜面には、斜面の長手方向に沿い、かつ斜面の中央部分の平坦性が良好な位置に、８個の巨大磁気抵抗素子の帯状部５、５、５、５が設けられている。
また、これら８つの斜面の内、第１の斜面８ａに形成された帯状部５の一方の端部から溝８の底部８ｂを経て隣の第２の斜面８ｃに形成された帯状部５の一方の端部にかけてバイアス磁石部６が設けられて、電気的に接続されている。

また、第２の斜面８ｃに形成された帯状部５の他方の端部から溝８の頂部８ｄを跨ぐようにして隣の第３の斜面８ｅに形成された帯状部５の一方の端部にかけてバイアス磁石部６が設けられて、電気的に接続されている。
さらに、第３の斜面８ｅに形成された帯状部５の他方の端部から溝８の底部８ｆを経て隣の第４の斜面８ｇに形成された帯状部５の一方の端部にかけてバイアス磁石部６が設けられて、電気的に接続され、１個の巨大磁気抵抗素子４ｉが構成されている。
そして、同様にして残りの４個の帯状部５、５、５、５が３個のバイアス磁石部６、６、６によって直列に接続され、１個の巨大磁気抵抗素子４ｊが構成されている。

また、厚膜１１の平坦部に設けられたＸ軸センサ２およびＹ軸センサ３をなす巨大磁気抵抗素子と同様に、これら帯状部５、５、５、５のうち、両外側の２個の帯状部５、５のバイアス磁石部６が接続されていない端部には、配線層７、７が接続され、この配線層７、７は、図示しないビア部に接続されている。この配線層７は、この例では巨大磁気抵抗素子のバイアス磁石部６をなすマグネット膜から構成されており、これによりバイアス磁石部６と配線層７を同時に作製することができる。

また、Ｘ軸センサ２をなす巨大磁気抵抗素子およびＹ軸センサ３をなす巨大磁気抵抗素子においては、図２に示すように、その感知軸は、帯状部５の長手方向に直交方向（図中の矢印の方向）で基板１の表面に平行に向けられている。また、帯状部５のピニング方向およびバイアス磁石部６のバイアス磁界の着磁方向は、帯状部５の長手方向に対して３０〜６０度、好ましくは４５度で、基板１の表面に平行となっている。

また、Ｚ軸センサ４をなす巨大磁気抵抗素子４ｉ、４ｊにおいては、図５に示すように、その感知軸は、帯状部５の長手方向に対して直交方向（図中の矢印の方向）で溝８の斜面に平行でかつ斜面の上向きに向けられている。また、帯状部５のピニング方向およびバイアス磁石部６のバイアス磁界の着磁方向は、帯状部５の長手方向に対して３０〜６０度、好ましくは４５度で、溝８の斜面に平行で斜面の上向きとなっている。

一方、Ｚ軸センサ４をなす巨大磁気抵抗素子４ｋ、４ｌにおいては、図６に示すように、その感知軸は、帯状部５の長手方向に対して直交方向（図中の矢印の方向）で溝８の斜面に平行でかつ斜面の下向きに向けられている。また、帯状部５のピニング方向およびバイアス磁石部６のバイアス磁界の着磁方向は、帯状部５の長手方向に対して３０〜６０度、好ましくは４５度で、溝８の斜面に平行で斜面の下向きとなっている。

このような感知軸方向を得るためには、マグネットアレイを基板上方から接近させた状態で、基板を２６０〜２９０℃にて、３時間〜５時間加熱する加熱処理を施せばよく、これは従来のピニング処理と同様である。

通常の巨大磁気抵抗素子では、感知軸方向とピニング方向とは、ともに帯状部の長手方向に対して直交方向で、基板表面に平行とされている。一方、本発明では、上述のように、帯状部５の感知軸方向とピニング方向とを異ならせることによって、巨大磁気抵抗素子の耐強磁界性が向上することになる。

図７は、上述のＸ軸センサ２をなす４個の巨大磁気抵抗素子２ａ、２ｂ、２ｃ、２ｄ、Ｙ軸センサ３をなす４個の巨大磁気抵抗素子３ｅ、３ｆ、３ｇ、３ｈ、および、Ｚ軸センサ４をなす４個の巨大磁気抵抗素子４ｉ、４ｊ、４ｋ、４ｌの結線方法を示すもので、各軸センサの４個の巨大磁気抵抗素子の出力をブリッジ結線したものが示されている。

このようなブリッジ結線を行うことで、図１の座標軸のＸ軸、Ｙ軸、Ｚ軸の正方向に磁界を印加した時に、それぞれのＸ軸センサ２、Ｙ軸センサ３およびＺ軸センサ４からの出力が増加し、逆方向に磁界を印加した時には、それぞれのＸ軸センサ２、Ｙ軸センサ３およびＺ軸センサ４からの出力が低下する特性が得られることになる。

また、図１ないし図６では、図示していないが、Ｘ軸センサ２、Ｙ軸センサ３およびＺ軸センサ４を構成するすべての巨大磁気抵抗素子を含む基板１全面には、窒化ケイ素などのパッシベーション膜、ポリイミドなどの保護膜が被覆されており、各センサは外界から保護されている。

図８は、基板１に設けられたビア部の構造の一例を示すもので、図８において符号２１ａは、ビア部を構成するアルミニウムなどからなる導体部を示し、この導体部２１ａは、下層の配線部に電気的に接続されている。
この導体部２１ａの表面の周辺部は、上述の平坦化膜２２、パッシベーション膜２３、厚膜１１で覆われている。厚膜１１の端縁部は、図示のように傾斜面となっている。

さらに、導体部２１の表面の中央部分は、配線膜２５で被覆されており、この配線膜２５は、上述の巨大磁気抵抗素子の配線層７に接続されている。この配線膜２５も配線層７と同様にバイアス磁石部６をなすマグネット膜から構成されており、バイアス磁石部６と同時に作製することができる。

この配線膜２５は、図示のように、厚膜１１の端縁部において、階段状の段差が形成されている。この段差部分の隅部では、プロセス上、配線膜２５の厚みが薄くなって断線のおそれがある。このため、この段差部分および中央部分を覆うように、配線膜２５上に保護導体膜２６が積層されている。

この保護導体膜２６としては、この例では、巨大磁気抵抗素子の帯状部５をなす巨大磁気抵抗素子膜が用いられており、これによれば帯状部５の作製と同時に配線膜２５上に保護導体膜２６を積層できる。これによって、配線膜２５の断線のおそれを回避できることになる。
さらに、このようなビア部には、窒化ケイ素などのパッシベーション膜２７、ポリイミドなどの保護膜２８が被覆され、外界から保護されている。

このような磁気センサにあっては、１枚の基板１に、Ｘ軸センサ２、Ｙ軸センサ３およびＺ軸センサ４が配置されているので、小型の三軸磁気センサとして機能する。また、溝８の斜面の平坦性の良好な部分に巨大磁気抵抗素子の帯状部を形成することができ、感度に優れる磁気センサが得られる。

ビア部の開口縁部でのバイアス磁石膜からなる配線膜２５の上に巨大磁気抵抗素子膜からなる保護導体膜２６が積層され、隅部での配線膜２５の断線が生じるおそれが少なくなる。
さらに、帯状部５のピニング方向を、帯状部５の長手方向に対して３０〜６０度としたことで、得られる巨大磁気抵抗素子の耐強磁界性が良好となる。

（磁気センサの製造方法の第一の実施形態）
次に、本発明に係る磁気センサの製造方法の第一の実施形態について説明する。
以下の説明においては、主に、上記の溝８、８、・・・の斜面に形成されたＺ軸センサ４を構成する巨大磁気抵抗素子、ビア部、パッド部の作製方法について説明する。
まず、基板１を用意する。この基板１は、上述のように、シリコンなどの半導体基板に磁気センサの駆動回路、信号処理回路などの半導体集積回路、配線層などが予め形成されたものである。

図９（ａ）に示すように、この基板１には、その最上層の配線層の一部をなすビア部Ａのアルミニウムなどからなる導体部２１ａと、パッド部Ｂのアルミニウムなどからなる導体部２１ｂが設けられている。

この基板１上に、まず平坦化膜３１を成膜する。この平坦化膜３１としては、例えば、プラズマＣＶＤ法による厚み３００ｎｍの酸化ケイ素膜、厚み６００ｎｍのＳＯＧ膜、トリエトキシシランを原料として製膜した厚み５０ｎｍの酸化ケイ素膜を順次積層したものなどが用いられる。

次に、図９（ｂ）に示すように、ビア部Ａ、パッド部Ｂの導体部２１ａ、２１ｂ上の平坦化膜３１をエッチングにより取り除き、それらの導体部２１ａ、２１ｂを開口させる。

さらに、図９（ｃ）に示すように、基板１全面にパッシベーション膜３２を成膜する。このパッシベーション膜３２としては、例えば、プラズマＣＶＤ法により形成され、下層をなす厚み２５０ｎｍの酸化ケイ素膜３３と、プラズマＣＶＤ法により形成され、上層をなす厚み６００ｎｍの窒化ケイ素膜３４との積層膜などが用いられる。

次いで、図９（ｄ）に示すように、ビア部Ａ、パッド部Ｂの導体部２１ａ、２１ｂの上方に堆積している窒化ケイ素膜３４をエッチングにより除去する。この際、酸化ケイ素膜３３は残し、窒化ケイ素膜３４の除去の範囲は、平坦化膜３１の開口幅よりも小さくする。このようにすることにより、ビア部Ａおよびパッド部Ｂの開口部分において、平坦化膜３１の端面が露出して、基板１に形成された配線層や半導体集積回路などに水分が侵入することが防止される。

次いで、図１０（ａ）に示すように、この上に厚み５μｍ程度のプラズマＣＶＤ法による酸化ケイ素からなる厚膜３５を形成する。この厚膜３５は、後述するように、上記の溝８、８、・・・が形成されるものである。

次ぎに、図１０（ｂ）に示すように、この厚膜３５上に厚み３μｍ程度のレジスト膜３６を全面に形成する。このレジスト膜３６の一部をエッチング処理により除去して、レジストパターンを形成する。このレジストパターンは、溝形成部Ｃの各溝に相当する部分、ビア部Ａおよびパッド部Ｂのみが開口するようにする。

次に、図１０（ｃ）に示すように、残っているレジスト膜３６に温度１５０℃にて、１０分程度の加熱処理を施し、レジスト膜３６を溶融させる。この加熱処理によりレジストが溶融し、溶融液の表面張力に起因して、図示のように、レジスト３６膜の上面が盛り上がると同時に、端面が傾斜面となる。特に、溝形成部Ｃに対応する部分のレジスト膜３６では、断面形状が山状となって、その高さが約５μｍ程度に盛り上がる。

この後、図１１（ａ）に示すように、パッシベーション膜３２の上層をなす窒化ケイ素膜３４をエッチングストッパとして利用して、レジスト膜３６と厚膜３５に対してドライエッチングを行い、厚膜３５に溝８、８、・・・を形成すると同時に、ビア部Ａおよびパッド部Ｂに薄くなった厚膜３５を残す。
窒化ケイ素膜３４をエッチングストッパとして利用することにより、溝形成部Ｃにおいて、窒化ケイ素膜３４を露出した時点で、ドライエッチングを終了する。

このドライエッチング条件を、以下の通りとする。
例えば、Ｃ_４Ｆ_８／Ａｒ／ＣＨ_２Ｆ_２＝７／５００／４ｓｃｃｍの混合ガスを用い、ガス圧＝５０ｍＴｏｒｒ、ＲＦパワー＝１５００Ｗ、にて反応性イオンエッチング（ＲＩＥ）を行う。

ドライエッチング条件を上記のようにすることにより、レジスト膜３６をなすレジストと、厚膜３５をなす酸化ケイ素とのエッチング選択比を大きくすることができるので、窒化ケイ素膜３４をエッチングストッパとして利用することができる。これにより、図１１（ａ）に示すように、溝８、８、・・・を、厚膜３５の窒化ケイ素膜３４と接する面とは反対の面から、窒化ケイ素膜３４の厚膜３５と接する面に渡って形成することができる。また、上記のドライエッチング条件によれば、レジスト膜３６をなすレジストと、厚膜３５をなす酸化ケイ素とのエッチング選択比を、例えば、６とすることができる。

このドライエッチングの際に、図１１（ａ）に示すように、ビア部Ａおよびパッド部Ｂでは、その開口の広さがパッシベーション膜３２の開口の広さよりも大きくならないようにする。
この後、厚膜３５上に残っているレジスト膜３６を除去する。

これにより、図１１（ａ）に示すように、厚膜３５の溝形成部Ｃには、溝８、８、・・・が形成される。さらに、図１１（ｂ）に示すように、ビア部Ａの導体部２１ａを覆っている厚膜３５および酸化ケイ素膜３３をエッチングにより取り除き、導体部２１ａを露出する。

次いで、基板１全面に、巨大磁気抵抗素子のバイアス磁石部６となるマグネット膜をスパッタリングにより成膜し、レジストワーク、エッチングにより不要部分を除去し、図１１（ｃ）に示すように、溝８、８、・・・の斜面上にバイアス磁石部６を形成し、これと同時にビア部Ａの導体部２１ａ上に配線膜２５を形成し、この配線膜２５と巨大磁気抵抗素子のバイアス磁石部６とを繋ぐ配線層７を形成する。

このマグネット膜には、先に述べたとおりの多層金属薄膜が用いられる。
この際に、厚膜３５の平坦面にも、Ｘ軸センサ２、Ｙ軸センサ３を構成する各巨大磁気抵抗素子のバイアス磁石部６とこれの配線層７も形成する。

このバイアス磁石部６の形成のためのレジストワークの際に、溝８の斜面でのマグネット膜のエッチングを適切に行うため、パターン形成後のレジスト膜に加熱処理を施して、レジスト膜の端面を傾斜面とすることが好ましい。

次いで、この上に巨大磁気抵抗素子の帯状部５となる巨大磁気抵抗素子膜をスパッタリングにより全面に成膜する。この巨大磁気抵抗素子膜としては、先に述べた通りの多層金属薄膜が用いられる。
さらに、この状態の基板１をマグネットアレイ上にセットして、温度２６０〜２９０℃にて、３時間〜５時間の熱処理を施し、巨大磁気抵抗素子膜に対して、ピニング処理を施す。

この後、巨大磁気抵抗素子膜に対してレジストワーク、エッチングを行い、不要部分を除去して、図１２（ａ）に示すように、溝８、８、・・・の斜面上に帯状部５、５、・・・を形成し、巨大磁気抵抗素子を作製する。これにより、Ｚ軸センサ４が完成する。

同時にビア部Ａの導体部２１ａ上に先に形成されたマグネット膜からなる配線膜２５上にも巨大磁気抵抗素子膜を残し、保護導体膜２６とする。これにより図８に示すビア部Ａの構造が得られる。
さらに、これと同時に、厚膜３５の平坦面にも、帯状部５を形成し、巨大磁気抵抗素子を作製する。これによりＸ軸センサ２と、Ｙ軸センサ３が完成する。

次いで、図１２（ｂ）に示すように、プラズマＣＶＤ法による厚み１μｍの窒化ケイ素膜からなるパッシベーション膜２７を成膜し、さらにこの上にポリイミドからなる保護膜２８を設ける。さらに、この保護膜２８、パッシベーション膜２７のうち、パッド部Ｂにある部分を除去し、開口する。

次いで、図１２（ｃ）に示すように、保護膜２８をマスクとして、エッチングを行い、パッド部Ｂの導体部２８を覆っている酸化ケイ素膜３３と厚膜３５を除去し、パッド部Ｂの導体部２１ｂを露出させて、目的とする磁気センサを得る。

このような磁気センサの製造方法によれば、１枚の基板にＸ軸センサ２、Ｙ軸センサ３およびＺ軸センサ４を作製することができる上に、これと同時にビア部、パッド部も作製することができ、一連の連続したプロセスで小型の三軸磁気センサを一挙に製造することが可能になる。また、窒化ケイ素膜３４をエッチングストッパとして利用して、レジスト膜３６と厚膜３５とをエッチングすることにより、溝８、８、・・・を、厚膜３５の窒化ケイ素膜３４と接する面とは反対の面から、窒化ケイ素膜３４の厚膜３５と接する面に渡って形成することができる。これにより、基板面に対して垂直方向に感度成分をもって巨大磁気抵抗素子型磁気センサ形成に必要な所定角度の斜面を形成することができる。

（磁気センサの製造方法の第二の実施形態）
次に、本発明に係る磁気センサの製造方法の第二の実施形態について説明する。
以下の説明においては、主に、第一の実施形態と同様にして、上記の溝８、８、・・・の斜面に形成されたＺ軸センサ４を構成する巨大磁気抵抗素子、ビア部、パッド部の作製方法について説明する。
まず、基板１を用意する。この基板１は、上述のように、シリコンなどの半導体基板に磁気センサの駆動回路、信号処理回路などの半導体集積回路、配線層などが予め形成されたものである。

図１３（ａ）に示すように、この基板１には、その最上層の配線層の一部をなすビア部Ａのアルミニウムなどからなる導体部２１ａと、パッド部Ｂのアルミニウムなどからなる導体部２１ｂが設けられている。

この基板１上に、まず平坦化膜３１を成膜する。この平坦化膜３１としては、例えば、プラズマＣＶＤ法による厚み３００ｎｍの酸化ケイ素膜、厚み６００ｎｍのＳＯＧ膜、トリエトキシシランを原料として製膜した厚み５０ｎｍの酸化ケイ素膜を順次積層したものなどが用いられる。

次に、図１３（ｂ）に示すように、ビア部Ａ、パッド部Ｂの導体部２１ａ、２１ｂ上の平坦化膜３１をエッチングにより取り除き、それらの導体部２１ａ、２１ｂを開口させる。

さらに、図１３（ｃ）に示すように、基板１全面にパッシベーション膜３２を成膜する。このパッシベーション膜３２としては、例えば、プラズマＣＶＤ法により形成され、下層をなす厚み２５０ｎｍの酸化ケイ素膜３３と、プラズマＣＶＤ法により形成され、上層をなす厚み６００ｎｍの窒化ケイ素膜３４との積層膜などが用いられる。

次いで、図１３（ｄ）に示すように、ビア部Ａ、パッド部Ｂの導体部２１ａ、２１ｂの上方に堆積している窒化ケイ素膜３４をエッチングにより除去する。この際、酸化ケイ素膜３３は残し、窒化ケイ素膜３４の除去の範囲は、平坦化膜３１の開口幅よりも小さくする。このようにすることにより、ビア部Ａおよびパッド部Ｂの開口部分において、平坦化膜３１の端面が露出して、基板１に形成された配線層や半導．体集積回路などに水分が侵入することが防止される。

次いで、図１４（ａ）に示すように、スパッタリングにより、この上に厚み０．２μｍ程度の絶縁膜３７を形成する。絶縁膜３７としては、酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化ホウ素（ＢＮ）、ダイヤモンド状炭素などからなる膜が挙げられる。

次いで、図１４（ｂ）に示すように、この絶縁膜３７上に厚み３μｍ程度のレジスト膜３８を全面に形成する。

次いで、図１４（ｃ）に示すように、このレジスト膜３８の一部をエッチング処理により除去して、レジストパターンを形成する。このレジストパターンは、ビア部Ａおよびパッド部Ｂのみが開口するようにして、絶縁膜３７を露出する。

次いで、図１５（ａ）に示すように、このビア部Ａおよびパッド部Ｂに相当する部分の絶縁膜３７をイオンミリングにより除去し、酸化ケイ素膜３３を露出する。

次いで、図１５（ｂ）に示すように、残ったレジスト膜３８を除去する。

次いで、図１６（ａ）に示すように、この上に厚み５μｍ程度のプラズマＣＶＤ法による酸化ケイ素からなる厚膜３５を形成する。この厚膜３５は、後述するように、上記の溝８、８、・・・が形成されるものである。

次ぎに、図１６（ｂ）に示すように、この厚膜３５上に厚み３μｍ程度のレジスト膜３６を全面に形成する。このレジスト膜３６の一部をエッチング処理により除去して、レジストパターンを形成する。このレジストパターンは、溝形成部Ｃの各溝に相当する部分、ビア部Ａおよびパッド部Ｂのみが開口するようにする。

次に、図１６（ｃ）に示すように、残っているレジスト膜３６に温度１５０℃にて、１０分程度の加熱処理を施し、レジスト膜３６を溶融させる。この加熱処理によりレジストが溶融し、溶融液の表面張力に起因して、図示のように、レジスト３６膜の上面が盛り上がると同時に、端面が傾斜面となる。特に、溝形成部Ｃに対応する部分のレジスト膜３６では、断面形状が山状となって、その高さが約５μｍ程度に盛り上がる。

この後、図１７（ａ）に示すように、絶縁膜３７をエッチングストッパとして利用し、レジストと酸化ケイ素とのエッチング選択比がほぼ１対１となるような条件にて、レジスト膜３６と厚膜３５に対してドライエッチングを行い、厚膜３５に溝８、８、・・・を形成すると同時に、ビア部Ａおよびパッド部Ｂに薄くなった厚膜３５を残す。

このドライエッチング条件は、以下の通りとする。
例えば、ＣＦ_４／ＣＨＦ_３／Ｎ_２＝３０／９０／５ｓｃｃｍの混合ガスを用い、ガス圧＝２００ｍＴｏｒｒ、ＲＦパワー＝７５０Ｗ、にて、枚葉式反応性イオンエッチング（ＲＩＥ）を行う。

ドライエッチング条件を上記のようにすることにより、レジスト膜３６をなすレジストと、厚膜３５をなす酸化ケイ素とのエッチング選択比をほぼ１対１とすることができるので、絶縁膜３７をエッチングストッパとして利用することができる。これにより、図１１（ａ）に示すように、溝８、８、・・・を、厚膜３５の絶縁膜３７と接する面とは反対の面から、絶縁膜３７の厚膜３５と接する面に渡って形成することができる。

このドライエッチングの際に、図１７（ａ）に示すように、ビア部Ａおよびパッド部Ｂでは、その開口の広さがパッシベーション膜３２の開口の広さよりも大きくならないようにする。
この後、厚膜３５上に残っているレジスト膜３６を除去する。

これにより、図１７（ａ）に示すように、厚膜３５の溝形成部Ｃには、溝８、８、・・・が形成される。さらに、図１７（ｂ）に示すように、ビア部Ａの導体部２１ａを覆っている厚膜３５および酸化ケイ素膜３３をエッチングにより取り除き、導体部２１ａを露出する。

次いで、基板１全面に、巨大磁気抵抗素子のバイアス磁石部６となるマグネット膜をスパッタリングにより成膜し、レジストワーク、エッチングにより不要部分を除去し、図１７（ｃ）に示すように、溝８、８、・・・の斜面上にバイアス磁石部６を形成し、これと同時にビア部Ａの導体部２１ａ上に配線膜２５を形成し、この配線膜２５と巨大磁気抵抗素子のバイアス磁石部６とを繋ぐ配線層７を形成する。

このマグネット膜には、先に述べたとおりの多層金属薄膜が用いられる。
この際に、厚膜３５の平坦面にも、Ｘ軸センサ２、Ｙ軸センサ３を構成する各巨大磁気抵抗素子のバイアス磁石部６とこれの配線層７も形成する。

このバイアス磁石部６の形成のためのレジストワークの際に、溝８の斜面でのマグネット膜のエッチングを適切に行うため、パターン形成後のレジスト膜に加熱処理を施して、レジスト膜の端面を傾斜面とすることが好ましい。

次いで、この上に巨大磁気抵抗素子の帯状部５となる巨大磁気抵抗素子膜をスパッタリングにより全面に成膜する。この巨大磁気抵抗素子膜としては、先に述べた通りの多層金属薄膜が用いられる。
さらに、この状態の基板１をマグネットアレイ上にセットして、温度２６０〜２９０℃にて、３時間〜５時間の熱処理を施し、巨大磁気抵抗素子膜に対して、ピニング処理を施す。

この後、巨大磁気抵抗素子膜に対してレジストワーク、エッチングを行い、不要部分を除去して、図１８（ａ）に示すように、溝８、８、・・・の斜面上に帯状部５、５、・・・を形成し、巨大磁気抵抗素子を作製する。これにより、Ｚ軸センサ４が完成する。

同時にビア部Ａの導体部２１ａ上に先に形成されたマグネット膜からなる配線膜２５上にも巨大磁気抵抗素子膜を残し、保護導体膜２６とする。これにより図８に示すビア部Ａの構造が得られる。
さらに、これと同時に、厚膜３５の平坦面にも、帯状部５を形成し、巨大磁気抵抗素子を作製する。これによりＸ軸センサ２と、Ｙ軸センサ３が完成する。

次いで、図１８（ｂ）に示すように、プラズマＣＶＤ法による厚み１μｍの窒化ケイ素膜からなるパッシベーション膜２７を成膜し、さらにこの上にポリイミドからなる保護膜２８を設ける。さらに、この保護膜２８、パッシベーション膜２７のうち、パッド部Ｂにある部分を除去し、開口する。

次いで、図１８（ｃ）に示すように、保護膜２８をマスクとして、エッチングを行い、パッド部Ｂの導体部２８を覆っている酸化ケイ素膜３３と厚膜３５を除去し、パッド部Ｂの導体部２１ｂを露出させて、目的とする磁気センサを得る。

このような磁気センサの製造方法によれば、１枚の基板にＸ軸センサ２、Ｙ軸センサ３およびＺ軸センサ４を作製することができる上に、これと同時にビア部、パッド部も作製することができ、一連の連続したプロセスで小型の三軸磁気センサを一挙に製造することが可能になる。また、パッシベーション膜３２の上に絶縁膜３７を形成し、この絶縁膜をエッチングストッパとして利用して、レジスト膜３６と厚膜３５とをエッチングすることにより、溝８、８、・・・を、厚膜３５の絶縁膜３７と接する面とは反対の面から、絶縁膜３７の厚膜３５と接する面に渡って形成することができる。これにより、基板面に対して垂直方向に感度成分をもって巨大磁気抵抗素子型磁気センサ形成に必要な所定角度の斜面を形成することができる。また、絶縁膜３７をパッシベーション膜３２の上に形成することにより、深さ方向の溝形状の制御が容易になる。

本発明は、携帯電話をはじめとして、様々な携帯型電子機器に搭載する電子コンパスにも適用できる。

本発明の磁気センサの一例を示す概略平面図である。 本発明でのＧＭＲ素子の例を示す概略平面図である。 本発明でのＺ軸センサを構成するＧＭＲ素子の例を示す概略平面図である。 本発明でのＺ軸センサを構成するＧＭＲ素子の例を示す概略断面図である。 本発明でのＺ軸センサを構成するＧＭＲ素子の例を示す概略斜視図である。 本発明でのＺ軸センサを構成するＧＭＲ素子の他の例を示す概略斜視図である。 本発明での各軸センサをなすＧＭＲ素子の結線方法の例を示す説明図である。 本発明の磁気センサのビア部の構造の例を示す概略断面図である。 本発明の磁気センサの製造方法の第一の実施形態を工程順に示す概略断面図である。 本発明の磁気センサの製造方法の第一の実施形態を工程順に示す概略断面図である。 本発明の磁気センサの製造方法の第一の実施形態を工程順に示す概略断面図である。 本発明の磁気センサの製造方法の第一の実施形態を工程順に示す概略断面図である。 本発明の磁気センサの製造方法の第二の実施形態を工程順に示す概略断面図である。 本発明の磁気センサの製造方法の第二の実施形態を工程順に示す概略断面図である。 本発明の磁気センサの製造方法の第二の実施形態を工程順に示す概略断面図である。 本発明の磁気センサの製造方法の第二の実施形態を工程順に示す概略断面図である。 本発明の磁気センサの製造方法の第二の実施形態を工程順に示す概略断面図である。 本発明の磁気センサの製造方法の第二の実施形態を工程順に示す概略断面図である。

符号の説明

１・・・基板、２・・・Ｘ軸センサ、３・・・Ｙ軸センサ、５・・・帯状部、６・・・バイアス磁石部、７・・・配線層、Ａ・・・ビア部、Ｂ・・・パッド部、８・・・溝、２１ａ，２１ｂ・・・導体部、２５・・・配線膜、２７・・・パッシベーション膜、２８・・・保護膜、３１・・・平坦化膜、３２・・・パッシベーション膜、３３・・・酸化ケイ素膜、３４・・・窒化ケイ素膜、３５・・・厚膜、３６・・・レジスト膜、３７・・・絶縁膜、３８・・・レジスト膜。

Claims (8)

1. 基板上に形成されたエッチングストッパ膜と、前記エッチングストッパ膜上に形成され、段差形成部を有する絶縁膜と、前記絶縁膜に形成された山部もしくは溝部の斜面に、磁気抵抗素子が配置されたことを特徴とする磁気センサ。
2. 前記エッチングストッパ膜は、基板上の保護膜の上、かつ、磁気抵抗素子の下側に配置されていることを特徴とする請求項１記載の磁気センサ。
3. 基板上に第一の絶縁膜を形成し、さらにエッチングストッパ膜を形成する工程と、前記エッチングストッパ膜上に第二の絶縁膜を配置し、前記エッチングストッパ膜が露出するまでエッチングして、前記第二の絶縁膜に斜面を形成する工程と、前記斜面に磁気抵抗素子を形成する工程とを有することを特徴とする磁気センサの製造方法。
4. 基板の最上層の配線層上に、この配線層を覆うとともに平坦面を形成する平坦化層を形成し、この平坦化層の一部を除去して、ビア部およびパッド部を露出させ、この上に上層と下層からなるパッシベーション膜を成膜した後、ビア部およびパッド部に相当する部分の上層を除去し、
   この上にエッチングストッパ膜を形成して、前記ビア部およびパッド部に相当する部分を露出させ、
   次いで、この上に厚膜を形成し、さらにこの厚膜上に斜面を有する所定パターンのレジスト膜を形成し、これをマスクとして前記厚膜を前記エッチングストッパ膜が露出するまでエッチングして斜面を形成すると同時に、前記ビア部およびパッド部には厚膜の一部を残し、
   次いで、前記ビア部の一部に残った厚膜と前記パッシベーション膜の下層を除去して、前記ビア部の導体部を露出させ、
   前記厚膜の平坦面と前記斜面にバイアス磁石膜を形成し、
   該バイアス磁石膜に接続するとともに、前記ビア部に接続するように前記厚膜の平坦面と前記斜面に巨大磁気抵抗素子の帯状部を形成し、
   全面に保護膜を形成した後、前記パッド部の導体部を露出させることを特徴とする磁気センサの製造方法。
5. 回路が形成された配線層を有する基板と、
   前記配線層上に形成されたエッチングストッパ膜と、
   前記エッチングストッパ膜上に形成され、段差形成部を有する絶縁膜と、
   前記絶縁膜の平坦部に形成された複数の磁気センサ素子と、
   前記絶縁膜に形成された山部もしくは溝部の斜面に、複数の磁気センサ素子とが配置されていることを特徴とする磁気センサ。
6. 前記配線層の最上層にビア部とパッド部が形成されたことを特徴とする請求項５記載の磁気センサ。
7. 前記ビア部は前記絶縁膜に形成された配線部と接続され、前記磁気センサ素子は前記配線部と接続されたことを特徴とする請求項５または６記載の磁気センサ。
8. 前記複数の磁気センサ素子は、前記配線層にてブリッジ結線されていることを特徴とする請求項５〜７のいずれか１項記載の磁気センサ。

Images