JP4980195B2 - マクロ及びマイクロ周波数のチューニングが可能な半導体素子及びそれを備えるアンテナと周波数チューニング回路 - Google Patents

マクロ及びマイクロ周波数のチューニングが可能な半導体素子及びそれを備えるアンテナと周波数チューニング回路 Download PDF

Info

Publication number
JP4980195B2
JP4980195B2 JP2007277548A JP2007277548A JP4980195B2 JP 4980195 B2 JP4980195 B2 JP 4980195B2 JP 2007277548 A JP2007277548 A JP 2007277548A JP 2007277548 A JP2007277548 A JP 2007277548A JP 4980195 B2 JP4980195 B2 JP 4980195B2
Authority
JP
Japan
Prior art keywords
semiconductor
region
terminal
disposed
radiator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007277548A
Other languages
English (en)
Other versions
JP2008113000A (ja
Inventor
昌 原 鄭
晶 ▲ハン▼ 崔
寅 相 宋
英 日 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008113000A publication Critical patent/JP2008113000A/ja
Application granted granted Critical
Publication of JP4980195B2 publication Critical patent/JP4980195B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0808—Varactor diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only

Description

本発明は、マクロ及びマイクロ周波数のチューニングが可能な半導体素子及びそれを備えるアンテナと周波数チューニング回路に関する。より詳細には、ＰＩＮダイオードとバラクタダイオードとを一つの素子で構成することによって、挿入損失、ＤＣ電源供給用回路の複雑性、体積の増大、バラクタダイオードの線形性低下などを解消することができるようにするマクロ及びマイクロ周波数のチューニングが可能な半導体素子及びそれを備えるアンテナと周波数チューニング回路に関する。
近年、無線通信技術の発達に伴い、携帯電話機、ＰＤＡ、パーソナルコンピュータ、ノートＰＣなどの無線端末機において使用可能な様々な無線通信サービス、例えば、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ）、ＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｅｒｖｉｃｅｓ）、ＷｉＭＡＸ（Ｗｏｒｌｄ ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ ｆｏｒ ｍｉｃｒｏｗａｖｅ Ａｃｃｅｓｓ）、ＷＬＡＮ（Ｗｉｒｅｌｅｓｓ ＬＡＮ）、ＷｉＢｒｏ（Ｗｉｒｅｌｅｓｓ Ｂｒｏａｄｂａｎｄ ｉｎｔｅｒｎｅｔ）、Ｂｌｕｅｔｏｏｔｈなどが開発されている。
ここで、ＧＳＭは８９０〜９６０ＭＨｚ帯域、ＰＣＳは１.８ＧＨｚ帯域、ＷｉＭＡＸは３.６〜３.８ＧＨｚ帯域、ＷＬＡＮはＩＥＥＥ８０２.１１ｂではＩＳＭ（Ｉｎｄｕｓｔｒｉａｌ，Ｓｃｉｅｎｔｉｆｉｃ＆Ｍｅｄｉｃａｌ）バンドである２.４ＧＨｚの周波数帯域を、ＩＥＥＥ８０２.１１ａではＵＮＩＩ（Ｕｎｌｉｃｅｎｓｅｄ Ｎａｔｉｏｎａｌ Ｉｎｆｏｒｍａｔｉｏｎ Ｉｎｆｒａｓｔｒｕｃｔｕｒｅ）バンドである５ＧＨｚの周波数帯域を使用している。そして、ＷｉＢｒｏの場合には２.３ＧＨｚの帯域を使用し、Ｂｌｕｅｔｏｏｔｈは２.４ＧＨｚの帯域を使用する。
このような様々な周波数帯域を介して提供される無線通信サービスを一つの無線端末機を用いてサービスを受けるためには、各サービス帯域からの無線信号を送受信するためにサービス帯域に応じた周波数チューニングと、サービス帯域内でのチャネル変換のための周波数チューニングが可能なアンテナ、チューナブルフィルタ（Ｔｕｎａｂｌｅ Ｆｉｌｔｅｒ）、マッチング回路などが必要である。ここで、サービス帯域間の周波数チューニングをマクロチューニングといい、サービス帯域内での周波数チューニングをマイクロチューニングという。
このようなマクロチューニング及びマイクロチューニングが可能なアンテナ、フィルタ、マッチング回路などの実現のために、ＰＩＮダイオード及びバラクタダイオードを使用することができる。
一般的にＰＩＮダイオードは、一定以上の電圧が印加されると直列抵抗成分が小さくなってターンオンされ、０Ｖが印加されると直列抵抗成分が急激に大きくなってターンオフされる。従って、ＰＩＮダイオードをアンテナの放射体、フィルタライン、マッチング回路などに接続する場合、ＰＩＮダイオードがターンオフされると、放射体、フィルタライン、マッチング回路の一部が短絡されそれぞれの長さが短くなるので、その長さを調節することができるようになる。すなわち、アンテナ、フィルタ、マッチング回路の長さ調節によりマクロチューニングが可能となる。
バラクタダイオードの場合、印加される逆電圧の大きさに応じて周波数帯域を微細に変動させることにより、サービス帯域内でチャネル間の変動が可能のように構成することができる。
ところが、マクロチューニングとマイクロチューニングのために、ＰＩＮダイオードとバラクタダイオードを共に使用する場合、各素子を別々にパッケージングすることにより挿入損失（ｉｎｓｅｒｔｉｏｎ ｌｏｓｓ）が発生する。そして、バラクタダイオードの場合、Ｉ（Ｉｎｔｒｉｎｓｉｃ）領域ではなく空乏（Ｄｅｐｌｅｔｉｏｎ）領域を使用するので線形性に優れていない。また、ＰＩＮダイオード及びバラクタダイオードにＤＣ電源供給用回路からのＲＦ信号が入力されることを防止するために、ＰＩＮダイオードとバラクタダイオードの各端子にＲＦブロック用インダクタを装着することにより、ＤＣ電源供給用回路が複雑になり、体積が大きくなるという短所がある。
米国特許第６５３１９３６号 韓国公開特許 ２００５−０８３２５１号 日本特開２０００−２９５０３０号 日本特開平１１−１９５９５９号
本発明は前述の目的を解決するためのものであって、本発明の目的は、ＰＩＮダイオードとバラクタダイオードを一つの素子で構成することにより、挿入損失、ＤＣ電源供給回路の複雑性、回路体積の増大、バラクタダイオードの線形性低下などを解消できるマクロ及びマイクロ周波数チューニングが可能な半導体素子及びそれを備えるアンテナと周波数チューニング回路を提供することにある。
前述の目的を達成するために、本願発明１は、複数の放射体から形成されるアンテナに接続する半導体素子であって、同一の極性を有する第１半導体及び第２半導体と、前記第１半導体と前記第２半導体との間に配置され、前記第１半導体及び前記第２半導体と異なる極性を有する第３半導体と、前記第１半導体と前記第３半導体との間に配置される真性半導体から成る第１Ｉ領域と、前記第３半導体と前記第２半導体との間に配置される真性半導体から成る第２Ｉ領域と、を含み、前記第１半導体、前記第１Ｉ領域及び前記第３半導体は、バラクタダイオードとして動作し、前記第３半導体、第２Ｉ領域及び第２半導体は、ＰＩＮダイオードとして動作し、前記第１半導体及び前記第２半導体は、それぞれ、前記複数の放射体のうち、異なる放射体に接続されることを特徴とする、半導体素子を提供する。
発明２は、前記発明１において、前記第１Ｉ領域は、前記第２Ｉ領域より狭く形成されている半導体素子を提供する。
発明３は、前記発明１において、前記第１半導体及び前記第２半導体はｐ型半導体で形成され、第３半導体はｎ型半導体で形成されている半導体素子を提供する。
発明４は、前記発明１において、前記第１半導体及び前記第２半導体はｎ型半導体で形成され、前記第３半導体はｐ型半導体で形成されている半導体素子を提供する。
発明５は、前記発明１において、前記第１半導体に接続された第１端子と、前記第２半導体に接続された第２端子と、前記第３半導体に接続された第３端子とをさらに含む半導体素子を提供する。
発明６は、前記発明５において、前記第１端子と前記第３端子とは相互接続され、前記第１端子と前記第３端子とを接続する電源ラインには電源供給のための第１電源が配置されている、半導体素子を提供する。
発明７は、前記発明６において、前記第２端子と前記第３端子とは相互接続され、前記第２端子と前記第３端子とを接続する電源ラインには電源供給のための第２電源が配置されている半導体素子を提供する。
発明８は、前記発明７において、前記第１電源及び前記第２電源は、前記第１端子と前記第３端子とに接続された電極が相異するように配置されている半導体素子を提供する。
発明９は、前記発明６において、前記第１端子、前記第２端子及び前記第３端子のうち少なくとも一つにはインダクタが形成されている半導体素子を提供する。
発明１０は、前記発明６において、前記第３端子は、グランドに接続されている半導体素子を提供する。
発明１１は、電磁波を放射する複数の放射体と、同一の極性を有する一対の第１半導体及び第２半導体と、前記第１半導体と前記第２半導体との間に配置され、前記第１半導体及び前記第２半導体と異なる極性を有する第３半導体と、前記第１半導体と前記第３半導体との間に配置される真性半導体から成る第１Ｉ領域と、前記第３半導体と第２半導体との間に配置される真性半導体から成る第２Ｉ領域と、を有し、前記第１半導体及び前記第２半導体は、それぞれ、前記複数の放射体のうち、異なる放射体に接続される半導体素子と、を含み、前記第１半導体、前記第１Ｉ領域及び前記第３半導体は、バラクタダイオードとして動作し、前記第３半導体、第２Ｉ領域及び第２半導体は、ＰＩＮダイオードとして動作することを特徴とするアンテナを提供する。
発明１２は、前記発明１１において、前記第１Ｉ領域は、第２Ｉ領域より狭く形成されているアンテナを提供する。
発明１３は、前記発明１４において、前記第１半導体に接続された第１端子と、前記第２半導体に接続された第２端子と、前記第３半導体に接続された第３端子とをさらに含み、前記第３端子はグランドに接続されているアンテナを提供する。
発明１４は、電磁波を放射する複数の放射体と、同一の極性を有する一対の第１半導体及び第２半導体と、前記第１半導体と前記第２半導体との間に配置され、前記第１半導体及び前記第２半導体と異なる極性を有する第３半導体と、前記第１半導体と前記第３半導体との間に配置される真性半導体から成る第１Ｉ領域と、前記第３半導体と前記第２半導体との間に配置される真性半導体から成る第２Ｉ領域と、を有し、前記第１半導体及び前記第２半導体は、それぞれ、前記複数の放射体のうち、異なる放射体に接続される半導体素子と、を含み、前記第１半導体、前記第１Ｉ領域及び前記第３半導体は、バラクタダイオードとして動作し、前記第３半導体、第２Ｉ領域及び第２半導体は、ＰＩＮダイオードとして動作することを特徴とする、周波数チューニング回路を提供する。
発明１５は、前記発明１４において、前記第１Ｉ領域は、前記第２Ｉ領域より狭く形成されている周波数チューニング回路を提供する。
発明２５は、電磁波を放射する複数の放射体と、放射体の一領域に配置され、同一の極性を有する一対の第１半導体及び第２半導体と、前記第１半導体と前記第２半導体との間に配置され、前記第１半導体及び前記第２半導体と異なる極性を有する第３半導体と、前記第１半導体と前記第３半導体との間に配置される真性半導体から成る第１Ｉ領域と、前記第３半導体と前記第２半導体との間に配置される真性半導体から成る第２Ｉ領域と、を備え、前記第１半導体及び前記第２半導体は、それぞれ、前記複数の放射体のうち、異なる放射体に接続される半導体素子と、を有し、前記第１半導体、前記第１Ｉ領域及び前記第３半導体は、バラクタダイオードとして動作し、前記第３半導体、第２Ｉ領域及び第２半導体は、ＰＩＮダイオードとして動作することを特徴とする周波数チューニング回路を含むフィルタを提供する。
発明２６は、電磁波を放射する複数の放射体と、放射体の一領域に配置され、同一の極性を有する一対の第１半導体及び第２半導体と、前記第１半導体と前記第２半導体との間に配置され、前記第１半導体及び前記第２半導体と異なる極性を有する第３半導体と、前記第１半導体と前記第３半導体との間に配置される真性半導体から成る第１Ｉ領域と、前記第３半導体と前記第２半導体との間に配置される真性半導体から成る第２Ｉ領域と、を備え、前記第１半導体及び前記第２半導体は、それぞれ、前記複数の放射体のうち、異なる放射体に接続される半導体素子と、を有し、前記第１半導体、前記第１Ｉ領域及び前記第３半導体は、バラクタダイオードとして動作し、前記第３半導体、第２Ｉ領域及び第２半導体は、ＰＩＮダイオードとして動作することを特徴とする周波数チューニング回路を含むマッチング回路を提供する。
本発明によると、本マクロ及びマイクロチューニングが可能な半導体素子は、ＰＩＮダイオードとバラクタダイオードを一つの素子で構成しインダクタを一体に形成することで、複数の素子を使用することにより発生する挿入損失を減少させることができるだけではなく、ＤＣ電源供給回路からインダクタを除去することによりＤＣ電源供給回路を簡単化して回路のサイズを縮小させることができる。そして、バラクタダイオードパートの空乏領域をＩ領域に変更することにより、バラクタダイオードパートの線形性を向上させることができる。また、一つの素子で構成されることにより、コストを削減することができるだけではなく、回路の集積度を向上させることができる。
以下、添付の図面に基づいて本発明の好適な実施形態を詳説する。
図１Ａないし図１Ｃは、バラクタダイオードとＰＩＮダイオードとを一つの素子に構成する過程を示す図である。ここで、図１Ａは、バラクタダイオードとＰＩＮダイオードの素子構成図である。図１Ｂは、バラクタダイオードとＰＩＮダイオードを結合させるためにバラクタダイオードを反転させた素子構成図である。図１Ｃは、本発明に係るマクロ及びマイクロ周波数チューニングが可能な半導体素子の構成図である。
バラクタダイオード１０は、ｎ型半導体１１、空乏領域１３及びｐ型半導体１２を含み、ｎ型半導体１１及びｐ型半導体１２には端子が形成されている。各端子は直流電源に接続され、直流電源の陽極はｎ型半導体１１に接続され、陰極はｐ型半導体１２に接続される。従って、バラクタダイオード１０には逆電圧が印加される。
ＰＩＮダイオード２０は、ｎ型半導体２１、Ｉ（Ｉｎｔｒｉｎｓｉｃ）領域２３及びｐ型半導体２２を含み、ｎ型半導体２１及びｐ型半導体２２には端子が形成されている。各端子は直流電源に接続され、直流電源の陰極はｎ型半導体２１に接続され、陽極はｐ型半導体２２に接続される。
このようなバラクタダイオード１０とＰＩＮダイオード２０とを一つの素子に構成するために、図１Ｂにおいてはバラクタダイオード１０を反転させてｐ型半導体１２−空乏領域１３−ｎ型半導体１１の順に配置させる。このようにバラクタダイオード１０を反転させると、バラクタダイオード１０のｎ型半導体１１とＰＩＮダイオード２０のｎ型半導体２１が隣接するようになり、ｎ型半導体１１、２１を共通に使用する場合、バラクタダイオード１０とＰＩＮダイオード２０を一つの素子に結合させることができる。
これにより、図１Ｃに示されたマクロ及びマイクロ周波数チューニングが可能な半導体素子３０は、ｎ型半導体１１、２１を共通に使用するバラクタダイオード１０とＰＩＮダイオード２０との結合により形成される。
マクロ及びマイクロ周波数チューニングが可能な半導体素子３０は、両端に同一の極性を有する第１半導体３１及び第２３２が配置され、第１半導体３１と第２半導体３２との間には異なる極性を有する第３半導体３３が配置される。図１Ｃの一実施形態によると、第１半導体３１及び第２３２はｐ型半導体であり、第３半導体３３はｎ型半導体である。また、逆に図２の一実施形態のように、第１半導体１３１及び第２半導体１３２がｎ型半導体であり、第３半導体がｐ型半導体になることができる。第１半導体３１と第３半導体３３との間及び第３半導体３３と第２半導体３２との間にはそれぞれ真性半導体が配置される。第１半導体３１と第３半導体３３との間に配置される真性半導体を第１Ｉ領域３４といい、第３半導体３３と第２半導体３２との間に配置される真性半導体を第２Ｉ領域３５という。
なお、図１Ｃに示すように、半導体素子３０は、第１半導体３１に接続された第１端子４１、第２半導体３２に接続された第２端子４２及び第３半導体３３に接続された第３端子４３を含む。ここで、第１端子４１及び第３端子４３は相互接続され、第２端子４２及び第３端子４３も相互接続されている。
このような半導体素子３０は、第１半導体３１、第１Ｉ領域３４及び第３半導体３３がバラクタダイオードパート３１、３４、３３として動作し、第３半導体３３、第２Ｉ領域３５及び第２半導体３２がＰＩＮダイオードパート３２、３５、３３として動作する。ここで、バラクタダイオードパート３１、３４、３３には、従来は空乏領域を使用していたが、半導体素子３０においては空乏領域の代わりにＩ領域を使用している。
これにより、従来では図３Ａに示すように、電圧に応じてキャパシタンスが２次元関数的に変化することにより線形性が低下した。しかし半導体素子３０のバラクタダイオードパート３１、３４、３３は、ＰＩＮダイオードと同様に真性半導体を使用することにより、図３Ｂに示すように、電圧に対してキャパシタンスが線形性を有するようになる。このように線形性が増加することにより、ＲＦ出力に対するキャパシタンスの変化範囲を増加させることができる。
また、バラクタダイオードパート３１、３４、３３の周波数帯域の調節範囲がＰＩＮダイオードパート３２、３５、３３による周波数帯域の調節範囲より小さいことにより、第１Ｉ領域３４は第２Ｉ領域３５より狭く形成される。
一方、バラクタダイオードパート３１、３４、３３に接続された第１端子４１と第３端子４３とを接続する電源ラインには、バラクタダイオードパート３１、３４、３３に逆電圧を供給するための第１電源４４が配置され、ｐ型半導体である第１半導体３１は第１電源４４の陰極が接続され、ｎ型半導体である第３半導体３３には第１電源４４の陽極が接続される。
逆に、ＰＩＮダイオードパート３２、３５、３３に接続された第３端子４３と第２端子４２とを接続する電源ラインには、ＰＩＮダイオードパート３２、３５、３３に電源を供給するための第２電源４５が配置される。ｎ型半導体である第３半導体３３には第２電源４５の陰極が接続され、ｐ型半導体である第２半導体３２には第２電源４５の陽極が接続される。
このような半導体素子３０の第１端子４１及び第２端子４２は、それぞれマクロチューニングとマイクロチューニングのための素子または回路に接続され、第３端子４３はグランドに接続される。また、第１端子４１、第２端子４２及び第３端子４３には、それぞれインダクタ４７が形成されてＲＦ信号の入力を遮断し、各インダクタ４７は半導体素子３０に一体に形成される。
図４は、ＣＭＯＳ互換工程により製造した本発明に係る半導体素子の平面図である。
同図に示すように、四角形状のｐ型基板の上にｎ型半導体３３が配置され、ｎ型半導体３３の上の両側領域に第１Ｉ領域３４及び第２３５がそれぞれ形成されている。そして、第１Ｉ領域３４と第２Ｉ領域３５の中央領域には
、それぞれｐ型半導体３１、３２が配置されている。ｎ型半導体３３の中央領域には第３端子４３が形成されており、ｐ型半導体３１、３２の枠には第１端子４１及び第２端子４２が形成されている。一方、第１端子４１、第２端子４２及び第３４３には、それぞれインダクタ４７が形成されており、インダクタ４７は半導体素子３０に一体に形成される。
図５は、ＭＥＳＡ構造に従って製造した本発明に係る半導体素子の平面図である。
ＭＥＳＡ構造の半導体素子３０は、ｐ型基板の上にｐ型半導体３１、ｎ型半導体３３、ｐ型半導体３２が順次配置されており、ｎ型半導体３３と各ｐ型半導体３１、３２との間にはそれぞれ第１Ｉ領域３４と第２Ｉ領域３５が形成されている。そして、各ｐ型半導体３１、３２とｎ型半導体３３には第１端子４１、第２端子４２及び第３端子４３が形成されており、第１端子４１、第２端子４２及び第３端子４３にはそれぞれインダクタ４７が一体で形成されている。
図６ＡはバラクタダイオードとＰＩＮダイオードをそれぞれ設置した場合のＤＣ電源供給回路図である。図６Ｂは本発明に係る半導体素子のＤＣ電源供給回路図である。
図６Ａに示すように、従来ではＲＦ信号が入力されることを防止するために、ＤＣブロック回路７０、ＰＩＮダイオード用のＤＣバイアス回路８０、バラクタダイオード用のＤＣバイアス回路９０にそれぞれインダクタ４７を装着した。このように複数のインダクタ４７を装着することにより、ＤＣ電源供給回路が複雑になるだけではなく、インダクタ４７により回路のサイズが大きくなるという短所があった。
一方、半導体素子３０は、図４及び図５に示すように、素子内にインダクタ４７を一体で構成することにより、ＤＣブロック回路１７０、ＰＩＮダイオード用のＤＣバイアス回路１８０、バラクタダイオード用ＤＣバイアス回路１９０に別のインダクタ４７を備える必要がなくなる。これにより、図６Ｂに示すように、ＤＣ電源供給回路からインダクタ４７を除去することができるので、ＤＣ電源供給回路を簡単化することができるだけではなく、そのサイズを縮小することができる。
図７は、本発明に係る半導体素子を装着したアンテナの一実施形態である。
同図の半導体素子１３０を装着したアンテナは、放射体１００と、グラウンド１１０と、マクロ及びマイクロ周波数チューニングが可能な半導体素子１３０とを含む。半導体素子は、例えば、図１Ｃ又は図２の半導体素子を採択することができる。
グラウンド１１０は、回路基板の一側面に取り付けられ、放射体１００と電気的に接続される。
放射体１００は電磁波を放射し、回路基板の他側面にパッチアンテナの形に取り付けられ、長手方向に沿って数回折り曲げられた蛇行ライン部１０５と、直線状の紐状に形成されるフィーディング部１０１を含む。
蛇行ライン部１０５は、フィーディング部１０１の端部から所定の長さで延長された後、ジグザグに複数回折り曲げられて形成される。蛇行ライン部１０５のフィーディング部１０１に向かっている端部領域はグラウンド１１０とビアホールを介して電気的に接続されている。
マクロ及びマイクロ周波数チューニングが可能な半導体素子１３０は、蛇行ライン部１０５の長手方向に沿って一側領域に装着され、半導体素子１３０の両端に接続された蛇行ラインを相互電気的に短絡または開放させる。
半導体素子１３０のＰＩＮダイオードパート３２、３５、３３は、一定以上の電圧が加えられると直列抵抗成分が１Ωになってターンオンされる。従って、半導体素子１３０によって接続された蛇行ラインは短絡され、放射体１００の長さはフィーディング部１０１と蛇行ライン部１０５とを足した全長になる。
一方、ＰＩＮダイオードパート３２、３５、３３に電圧が加えられないと、直列抵抗成分が１０ＫΩになり、ＰＩＮダイオードパート３２、３５、３３はターンオフされる。これにより、半導体素子１３０によって接続された蛇行ラインは開放され、放射体１００の長さはフィーディング部１０１と半導体素子１３０前までの蛇行ライン部１０５の長さを足したものと同様である。従って、放射体１００の長さはＰＩＮダイオードパート３２、３５、３３がターンオンされた場合よりその長さが短くなり、共振周波数が高くなる。
一方、本半導体素子１３０のバラクタダイオードパート３１、３４、３３は、バラクタダイオードに加えられる逆電圧の大きさに応じてキャパシタンスが変化し、アンテナの周波数がサービス帯域内で変動されるようにする。
詳細には、バラクタダイオードパート３１、３４、３３には、第１電源４４により０〜３Ｖの間で連続的に変動する逆電圧が加えられる。逆電圧バイアスが加えられる前、バラクタダイオードの第１Ｉ領域３４が最も小さくなり、最も高いキャパシタンスを有するようになる。このとき、アンテナの共振点はサービス帯域内で最も低い周波数を有するチャネルにおいて共振する。
一方、バラクタダイオードパート３１、３４、３３に逆電圧が加え始められると、空乏領域が大きくなり、これによりキャパシタンスが減少するようになる。このとき、アンテナの共振点はサービス帯域内で高い周波数を有するチャネルに移動する。すなわち、バラクタダイオードパート３１、３４、３３に加えられる逆電圧が大きくなるほどアンテナの共振点が高い周波数チャネルに移動するようにする。従って、バラクタダイオードパート３１、３４、３３に加えられる逆電圧を調節してサービス帯域内でのチャネル変更、すなわちマイクロチューニングが可能である。
後述する表１には、ＰＩＮダイオードパート３２、３５、３３がターンオンされるとき、放射体１００の長さが長くなり、２.４ＧＨｚの帯域で共振点が形成される場合、及びＰＩＮダイオードパート３２、３５、３３がターンオフされるとき、放射体１００の長さが短くなり、５.３ＧＨｚの帯域で共振点が形成される場合を示している。
Figure 0004980195
 第２端子４２はＰＩＮダイオードパート３２、３５、３３に接続され、第２端子４２に１Ｖが印加されると、ＰＩＮダイオードパート３２、３５、３３がターンオンされ、このときアンテナの共振点は２.４ＧＨｚないし２.４８ＧＨｚになる。第２端子４２に０Ｖが印加されると、ＰＩＮダイオードパート３２、３５、３３がターンオフされ、このときアンテナの共振点は５.１５ＧＨｚないし５.３５ＧＨｚになる。すなわち、ＰＩＮダイオードパート３２、３５、３３がターンオン又はターンオフされることによりマクロチューニングが行われる。
一方、第１端子４１はバラクタダイオードパート３１、３４、３３に接続され、ＰＩＮダイオードパート３２、３５、３３がターンオンされた状態で第１端子４１に逆電圧で１Ｖが印加されると、アンテナが２.４ＧＨｚ帯域で共振し、第１端子４１に逆電圧で３Ｖが印加されると、アンテナが２.４８ＧＨｚ帯域で共振する。そして、第１端子４１に１Ｖから３Ｖの間の逆電圧を印加することにより、線形的にキャパシタンスが変化し、２.４ＧＨｚないし２.４８ＧＨｚ帯域で線形的に周波数調節が可能となる。
もし、ＰＩＮダイオードパート３２、３５、３３がターンオフされた状態でバラクタダイオードパート３１、３４、３３に１Ｖ〜３Ｖの間の逆電圧が印加されると、アンテナが５.１５ＧＨｚないし５.３５ＧＨｚ帯域で変化するようになる。すなわち、ＰＩＮダイオードパート３２、３５、３３に加えられる逆電圧を調節してマイクロチューニングを行う。
一方、ＰＩＮダイオードのターンオン又はターンオフによる放射体１００の長さは設計に応じていくらでも変更可能であり、これにより、ＧＳＭ、ＰＣＳ、ＷｉＭＡＸ、ＷＬＡＮ、ＷｉＢｒｏ、Ｂｌｕｅｔｏｏｔｈなどの無線通信サービスが可能のように設計可能である。
図８は、本発明に係る半導体素子を複数装着したアンテナの概略な構成図である。
同図のアンテナは複数の放射体を含み、各放射体の間には半導体素子３０が装着されている。各放射体と接続するとき、半導体素子３０の第１端子４１及び第２端子４２はそれぞれ前後の放射体と接続され、第３端子４３はグランドに接続される。
このように複数の放射体の間に複数の半導体素子３０を装着する場合、ＰＩＮダイオードパート３２、３５、３３のターンオン又はターンオフに応じてた多段階の周波数帯域調整が可能である。これにより、周波数帯域が相違なる複数の無線通信サービスの提供が可能となる。また、各サービス周波数帯域内でバラクタダイオードパート３１、３４、３３に加えられる逆電圧を調節することによりチャネル調節が可能である。
図９は、本発明に係る半導体素子を複数装着したフィルタの概略な構成図である。
半導体素子３０は、周波数のチューニングに用いられる多様な素子及び回路に提供することができ、例えばチューナブルフィルタ、マッチング回路などが挙げられる。そのうち、図９には、フィルタに半導体素子３０を装着した場合を示している。
一般にフィルタは、インダクタやキャパシタを含むが、図９には一つのフィルタを単にラインで示している。複数のフィルタを形成する複数のフィルタラインが配置されており、各フィルタラインの間には半導体素子３０が装着されている。半導体素子３０の第１端子４１と第２端子４２はそれぞれフィルタラインに接続され、第３端子４３はグラウンドに接続されている。このようにフィルタに半導体素子３０を複数装着することにより、ＰＩＮダイオードパート３２、３５、３３を用いてフィルタリングされる周波数帯域をマクロチューニングすることができるだけではなく、バラクタダイオードパート３１、３４、３３を用いてフィルタリングされる周波数帯域をマイクロチューニングすることができる。
以上、本発明の好適な実施形態を図示及び説明してきたが、本発明の技術的範囲は前述の実施形態に限定されるものではなく、特許請求の範囲に基づいて定められる。当該発明が属する技術分野において通常の知識を有する者であれば誰もが特許請求の範囲において請求する本発明の要旨から外れることなく多様な変形実施が可能であることは勿論のことであり、該変更した技術は特許請求の範囲に記載された発明の技術的範囲に属するものである。
バラクタダイオードとＰＩＮダイオードの素子構成図である。 バラクタダイオードとＰＩＮダイオードを結合させるためにダイオードを反転させた素子構成図である。 本発明に係るマクロ及びマイクロ周波数チューニングが可能な半導体素子の構成図である。 図１Ｃの半導体素子と反対極性に形成されたマクロ及びマイクロ周波数チューニングが可能な半導体素子の構成図である。 従来のバラクタダイオードの電圧とキャパシタンスとの関係を示すグラフである。 本発明のバラクタダイオードパートの電圧とキャパシタンスとの関係を示すグラフである。 ＣＭＯＳ互換工程により製造した本発明に係る半導体素子３０の平面図である。 ＭＥＳＡ構造に従って製造した本発明に係る半導体素子の平面図である。 バラクタダイオードとＰＩＮダイオードをそれぞれ設置した場合のＤＣ電源供給回路図である。 本発明に係る半導体素子のＤＣ電源供給回路図である。 本発明に係る半導体素子を装着したアンテナの一実施形態である。 本発明に係る半導体素子を複数装着したアンテナの概略な構成図である。 本発明に係る半導体素子を複数装着したフィルタの概略な構成図である。
符号の説明
３０ 半導体素子
３１ 第１半導体
３２ 第２半導体
３３ 第３半導体
３４ 第１Ｉ領域
３５ 第２Ｉ領域
４１ 第１端子
４２ 第２端子
４３ 第３端子
４４ 第１電源
４５ 第２電源

Claims (17)

  1. 複数の放射体から形成されるアンテナに接続する半導体素子であって、
    同一の極性を有する第１半導体及び第２半導体と、
    前記第１半導体と前記第２半導体との間に配置され、前記第１半導体及び前記第２半導体と異なる極性を有する第３半導体と、
    前記第１半導体と前記第３半導体との間に配置される真性半導体から成る第１Ｉ領域と、
    前記第３半導体と前記第２半導体との間に配置される真性半導体から成る第２Ｉ領域と、
    を含み、
    前記第１半導体、前記第１Ｉ領域及び前記第３半導体は、バラクタダイオードとして動作し、
    前記第３半導体、第２Ｉ領域及び第２半導体は、ＰＩＮダイオードとして動作し、
    前記第１半導体及び前記第２半導体は、それぞれ、前記複数の放射体のうち、異なる放射体に接続されることを特徴とする、
    半導体素子。
  2. 前記第１Ｉ領域は、前記第２Ｉ領域より狭く形成されている請求項１に記載の半導体素子。
  3. 前記第１半導体及び前記第２半導体はｐ型半導体で形成され、第３半導体はｎ型半導体で形成されている請求項１に記載の半導体素子。
  4. 前記第１半導体及び前記第２半導体はｎ型半導体で形成され、前記第３半導体はｐ型半導体で形成されている請求項１に記載の半導体素子。
  5. 前記第１半導体に接続された第１端子と、前記第２半導体に接続された第２端子と、前記第３半導体に接続された第３端子とをさらに含む請求項１に記載の半導体素子。
  6. 前記第１端子と前記第３端子とは相互接続され、前記第１端子と前記第３端子とを接続する電源ラインには電源供給のための第１電源が配置されている、請求項５に記載の半導体素子。
  7. 前記第２端子と前記第３端子とは相互接続され、前記第２端子と前記第３端子とを接続する電源ラインには電源供給のための第２電源が配置されている請求項６に記載の半導体素子。
  8. 前記第１電源及び前記第２電源は、前記第１端子と前記第３端子とに接続された電極が相異するように配置されている請求項７に記載の半導体素子。
  9. 前記第１端子、前記第２端子及び前記第３端子のうち少なくとも一つにはインダクタが形成されている請求項６に記載の半導体素子。
  10. 前記第３端子は、グランドに接続されている請求項６に記載の半導体素子。
  11. 電磁波を放射する複数の放射体と、
    同一の極性を有する一対の第１半導体及び第２半導体と、前記第１半導体と前記第２半導体との間に配置され、前記第１半導体及び前記第２半導体と異なる極性を有する第３半導体と、前記第１半導体と前記第３半導体との間に配置される真性半導体から成る第１Ｉ領域と、前記第３半導体と第２半導体との間に配置される真性半導体から成る第２Ｉ領域と、を有し、前記第１半導体及び前記第２半導体は、それぞれ、前記複数の放射体のうち、異なる放射体に接続される半導体素子と、
    を含み、
    前記第１半導体、前記第１Ｉ領域及び前記第３半導体は、バラクタダイオードとして動作し、
    前記第３半導体、第２Ｉ領域及び第２半導体は、ＰＩＮダイオードとして動作することを特徴とするアンテナ。
  12. 前記第１Ｉ領域は、第２Ｉ領域より狭く形成されている、請求項１１に記載のアンテナ。
  13. 前記第１半導体に接続された第１端子と、前記第２半導体に接続された第２端子と、前記第３半導体に接続された第３端子とをさらに含み、
    前記第３端子はグランドに接続されている請求項１１に記載のアンテナ。
  14. 電磁波を放射する複数の放射体と、
    同一の極性を有する一対の第１半導体及び第２半導体と、前記第１半導体と前記第２半導体との間に配置され、前記第１半導体及び前記第２半導体と異なる極性を有する第３半導体と、前記第１半導体と前記第３半導体との間に配置される真性半導体から成る第１Ｉ領域と、前記第３半導体と前記第２半導体との間に配置される真性半導体から成る第２Ｉ領域と、を有し、前記第１半導体及び前記第２半導体は、それぞれ、前記複数の放射体のうち、異なる放射体に接続される半導体素子と、
    を含み、
    前記第１半導体、前記第１Ｉ領域及び前記第３半導体は、バラクタダイオードとして動作し、
    前記第３半導体、第２Ｉ領域及び第２半導体は、ＰＩＮダイオードとして動作することを特徴とする、周波数チューニング回路。
  15. 前記第１Ｉ領域は、前記第２Ｉ領域より狭く形成されている請求項１４に記載の周波数チューニング回路。
  16. 電磁波を放射する複数の放射体と、
    放射体の一領域に配置され、同一の極性を有する一対の第１半導体及び第２半導体と、
    前記第１半導体と前記第２半導体との間に配置され、前記第１半導体及び前記第２半導体と異なる極性を有する第３半導体と、前記第１半導体と前記第３半導体との間に配置される真性半導体から成る第１Ｉ領域と、前記第３半導体と前記第２半導体との間に配置される真性半導体から成る第２Ｉ領域と、を備え、前記第１半導体及び前記第２半導体は、それぞれ、前記複数の放射体のうち、異なる放射体に接続される半導体素子と、
    を有し、
    前記第１半導体、前記第１Ｉ領域及び前記第３半導体は、バラクタダイオードとして動作し、
    前記第３半導体、第２Ｉ領域及び第２半導体は、ＰＩＮダイオードとして動作することを特徴とする周波数チューニング回路を含むフィルタ。
  17. 電磁波を放射する複数の放射体と、
    放射体の一領域に配置され、同一の極性を有する一対の第１半導体及び第２半導体と、前記第１半導体と前記第２半導体との間に配置され、前記第１半導体及び前記第２半導体と異なる極性を有する第３半導体と、前記第１半導体と前記第３半導体との間に配置される真性半導体から成る第１Ｉ領域と、前記第３半導体と前記第２半導体との間に配置される真性半導体から成る第２Ｉ領域と、を備え、前記第１半導体及び前記第２半導体は、それぞれ、前記複数の放射体のうち、異なる放射体に接続される半導体素子と、
    を有し、
    前記第１半導体、前記第１Ｉ領域及び前記第３半導体は、バラクタダイオードとして動作し、
    前記第３半導体、第２Ｉ領域及び第２半導体は、ＰＩＮダイオードとして動作することを特徴とする周波数チューニング回路を含むマッチング回路。
JP2007277548A 2006-10-26 2007-10-25 マクロ及びマイクロ周波数のチューニングが可能な半導体素子及びそれを備えるアンテナと周波数チューニング回路 Expired - Fee Related JP4980195B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060104381A KR100747657B1 (ko) 2006-10-26 2006-10-26 매크로 및 마이크로 주파수 튜닝이 가능한 반도체 소자 및이를 갖는 안테나와 주파수 튜닝 회로
KR10-2006-0104381 2006-10-26

Publications (2)

Publication Number Publication Date
JP2008113000A JP2008113000A (ja) 2008-05-15
JP4980195B2 true JP4980195B2 (ja) 2012-07-18

Family

ID=38602357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007277548A Expired - Fee Related JP4980195B2 (ja) 2006-10-26 2007-10-25 マクロ及びマイクロ周波数のチューニングが可能な半導体素子及びそれを備えるアンテナと周波数チューニング回路

Country Status (5)

Country Link
US (1) US7968973B2 (ja)
EP (1) EP1916715B1 (ja)
JP (1) JP4980195B2 (ja)
KR (1) KR100747657B1 (ja)
CN (1) CN101170110B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253593A (ja) * 2008-04-04 2009-10-29 Sharp Corp アンテナ装置およびこれを用いた通信機
US8384180B2 (en) * 2009-01-22 2013-02-26 Palo Alto Research Center Incorporated Gated co-planar poly-silicon thin film diode
US9484471B2 (en) * 2014-09-12 2016-11-01 Qorvo Us, Inc. Compound varactor
JP6470019B2 (ja) * 2014-11-14 2019-02-13 Ｎｔｔエレクトロニクス株式会社 半導体素子、半導体装置、及び製造方法
KR101723645B1 (ko) * 2015-10-22 2017-04-05 주식회사 만도 직렬 급전 방식의 수평 편파형 안테나
US9954487B1 (en) * 2016-10-07 2018-04-24 International Business Machines Corporation Tuning LC tank circuits
CN106783596A (zh) * 2016-12-20 2017-05-31 西安科锐盛创新科技有限公司 用于套筒天线的异质SiGe基等离子pin二极管串的制备方法
US10665689B2 (en) * 2016-12-20 2020-05-26 Xi'an Creation Keji Co., Ltd. Preparation method for platform-shaped active region based P-I-N diode string in reconfigurable loop antenna
US10304824B2 (en) * 2016-12-20 2019-05-28 Xi'an Creation Keji Co., Ltd. Manufacturing method for AlAs—Ge—AlAs structure based plasma p-i-n diode in multilayered holographic antenna
US10177141B2 (en) * 2016-12-20 2019-01-08 Xi'an Creation Keji Co., Ltd. Preparation method for heterogeneous SiGe based plasma P-I-N diode string for sleeve antenna
CN109742161B (zh) * 2018-09-30 2021-05-04 华为技术有限公司 一种开关半导体器件及其制备方法、固态移相器
US20210013005A1 (en) * 2019-07-09 2021-01-14 Tokyo Electron Limited Process control enabled vdc sensor for plasma process
CN112713145A (zh) * 2019-10-24 2021-04-27 华为技术有限公司 一种开关半导体器件及其制备方法、固态移相器

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4284997A (en) 1977-07-07 1981-08-18 Zaidan Hojin Handotai Kenkyu Shinkokai Static induction transistor and its applied devices
CA1237824A (en) 1984-04-17 1988-06-07 Takashi Mimura Resonant tunneling semiconductor device
JPH0456363A (ja) * 1990-06-26 1992-02-24 Toko Inc 可変容量ダイオード装置
US5668057A (en) * 1991-03-13 1997-09-16 Matsushita Electric Industrial Co., Ltd. Methods of manufacture for electronic components having high-frequency elements
JPH06350109A (ja) * 1993-06-10 1994-12-22 Nec Corp Ｐｉｎ構造半導体装置
JP3081432B2 (ja) * 1993-12-22 2000-08-28 三洋電機株式会社 可変容量素子およびラジオ受信機
US5581115A (en) 1994-10-07 1996-12-03 National Semiconductor Corporation Bipolar transistors using isolated selective doping to improve performance characteristics
US5629241A (en) * 1995-07-07 1997-05-13 Hughes Aircraft Company Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same
US5789799A (en) 1996-09-27 1998-08-04 Northern Telecom Limited High frequency noise and impedance matched integrated circuits
JPH11122139A (ja) * 1997-10-17 1999-04-30 Murata Mfg Co Ltd アンテナ共用器
JP3857794B2 (ja) 1997-12-08 2006-12-13 三星電子株式会社 再帰型フィルタ
JP2000124473A (ja) 1998-10-15 2000-04-28 Nippon Dempa Kogyo Co Ltd 電圧可変容量を具備した集積回路素子及びこれを用い た電圧制御発振器
DE69909313T2 (de) 1998-10-16 2004-06-03 Paratek Microwave, Inc. Spannungsgesteuerte varaktoren und abstimmbare geräte mit derartigen varaktoren
JP2000295030A (ja) 1999-04-06 2000-10-20 Nec Corp 高周波装置およびその製造方法
JP2001250962A (ja) * 2000-03-07 2001-09-14 Toko Inc ダイオード
US6429500B1 (en) * 2000-09-29 2002-08-06 International Business Machines Corporation Semiconductor pin diode for high frequency applications
KR20020084177A (ko) * 2001-01-16 2002-11-04 소니 가부시끼 가이샤 반도체 장치 및 그 제조 방법
KR100402068B1 (ko) * 2001-05-11 2003-10-17 엘지이노텍 주식회사 필터 자동조정 시스템 및 그 방법
JP2004014658A (ja) * 2002-06-05 2004-01-15 Renesas Technology Corp 半導体装置およびその製造方法
FR2849538A1 (fr) * 2002-12-27 2004-07-02 St Microelectronics Sa Composant discret comprenant des diodes hf en serie et a cathode commune
JP2004241624A (ja) 2003-02-06 2004-08-26 Mitsubishi Electric Corp 電圧制御発振回路
SE0301200D0 (sv) 2003-04-24 2003-04-24 Amc Centurion Ab Antenna device and portable radio communication device comprising such an antenna device
US20050153658A1 (en) 2004-01-12 2005-07-14 Nagy Louis L. Multiplexed self-structuring antenna system
KR100548130B1 (ko) 2004-02-21 2006-02-02 삼성전자주식회사 광대역 튜너블 대역통과필터 및 이를 이용한 다중밴드광대역 튜너블 대역통과필터
SE527215C2 (sv) * 2004-03-23 2006-01-24 Infineon Technologies Ag Integrerad omkopplingsanordning
DE602005005189T2 (de) 2004-05-06 2009-03-19 Nxp B.V. Elektronische einrichtung
JP4871516B2 (ja) 2004-05-18 2012-02-08 パナソニック株式会社 アンテナ装置およびアンテナ装置を用いた無線機
US20060060941A1 (en) 2004-08-27 2006-03-23 Sun I-Shan M Polysilicon sidewall spacer lateral bipolar transistor on SOI
US7115965B2 (en) 2004-09-01 2006-10-03 International Business Machines Corporation Vertical bipolar transistor with a majority carrier accumulation layer as a subcollector for SOI BiCMOS with reduced buried oxide thickness for low-substrate bias operation
JP2008516441A (ja) * 2004-10-05 2008-05-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス及びその使用
US7518229B2 (en) * 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications

Also Published As

Publication number Publication date
CN101170110B (zh) 2010-06-23
EP1916715A3 (en) 2009-12-09
EP1916715A2 (en) 2008-04-30
JP2008113000A (ja) 2008-05-15
US7968973B2 (en) 2011-06-28
US20080099881A1 (en) 2008-05-01
KR100747657B1 (ko) 2007-08-08
CN101170110A (zh) 2008-04-30
EP1916715B1 (en) 2016-01-27

Similar Documents

Publication Publication Date Title
JP4980195B2 (ja) マクロ及びマイクロ周波数のチューニングが可能な半導体素子及びそれを備えるアンテナと周波数チューニング回路
US9136591B2 (en) Handheld device
US7411554B2 (en) MIMO antenna operable in multiband
TWI569505B (zh) 地線輻射天線
CN105633581B (zh) 多频天线及具有该多频天线的无线通信装置
TWI385852B (zh) 使用較高階共振之多頻帶可調諧頻率可重新組配天線
US7375694B2 (en) Antenna capable of micro-tuning and macro tuning for wireless terminal
US8988306B2 (en) Multi-feed antenna
US20070210969A1 (en) Multi-frequency band antenna device for radio communication terminal
US8823595B2 (en) Communication device and antenna structure therein
US20120075158A1 (en) Antenna module
US8581799B2 (en) Ground radiation antenna
US9698495B2 (en) Reconfigurable MIMO and sensing antenna system
JP2007159140A (ja) 摺動型移動通信端末装置用アンテナ
US20140085164A1 (en) Antenna device and electronic apparatus with the antenna device
US20150333403A1 (en) Communication device with antenna element
US8604998B2 (en) Ground radiation antenna
KR101090747B1 (ko) 멀티밴드 안테나
JP2012109809A (ja) アンテナ装置
JP2013211805A (ja) アンテナ装置とこのアンテナ装置を備えた電子機器
US9379428B2 (en) Antenna structure and wireless communication device
US11139577B2 (en) Wireless electronic device
US8203490B2 (en) Multi-band antenna apparatus
CN1761104A (zh) 双频天线装置及应用该装置的无线通信装置及射频芯片
JP2016096433A (ja) アンテナおよびその調整方法、並びに、無線モジュール

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111124

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120418

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees