JP4979598B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP4979598B2
JP4979598B2 JP2007558252A JP2007558252A JP4979598B2 JP 4979598 B2 JP4979598 B2 JP 4979598B2 JP 2007558252 A JP2007558252 A JP 2007558252A JP 2007558252 A JP2007558252 A JP 2007558252A JP 4979598 B2 JP4979598 B2 JP 4979598B2
Authority
JP
Japan
Prior art keywords
wiring board
insulating layer
conductive
conductive circuit
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007558252A
Other languages
English (en)
Other versions
JPWO2007139076A1 (ja
Inventor
修造 平田
朗伸 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2007558252A priority Critical patent/JP4979598B2/ja
Publication of JPWO2007139076A1 publication Critical patent/JPWO2007139076A1/ja
Application granted granted Critical
Publication of JP4979598B2 publication Critical patent/JP4979598B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50Fixed connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247Finish coating of conductors by using conductive pastes, inks or powders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/035Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0753Insulation
    • H05K2201/0769Anti metal-migration, e.g. avoiding tin whisker growth
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09436Pads or lands on permanent coating which covers the other conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709Staggered pads, lands or terminals; Parallel conductors in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、コネクタと接続するための嵌合部を備えた配線基板に関する。
従来、配線基板を他の装置のコネクタと接続するための嵌合部は、図8Aおよび図8Bに示すように、基板の一面に形成した導電回路の一部を露呈させ、コネクタ側の接点をこの導電回路の露呈部と接触させ、電気的に接続する構造を構成する。こうした配線基板の嵌合部では、装置の小型化、薄型化によるコネクタの小径化に伴い、ますます導電回路のファインピッチ化(fine pitching)が進む傾向にある。
しかし、導電回路の配線間隔を狭め、導電回路のファインピッチ化を行っても、隣接する導電回路どうしの間で電気的な不具合を生じやすくなる虞がある。
また、仮にコネクタの接点と接触する部分の導電回路の大きさを小さくし、導電回路のファインピッチ化を行うと、図9に示すように、コネクタ86が僅かに配線幅方向Wに動くズレが生じただけでも、コネクタ86が導電回路83の露呈面83aから外れてしまい、コネクタ86と導電回路83との電気的な接続が出来なくなってしまうという不具合が起こり易くなる。
また、図8Aの構成の場合には、耐マイグレーションを抑制するため、図10に示すように、配線基板101の上面に形成された印刷回路部102の外周域に耐マイグレーション性樹脂(ペースト材)を塗布して成る被覆層105を備えたものが知られている。この基板構造の場合、ファインピッチ化すると印刷の精度などにより、十分な被覆層が形成できず、印刷回路の側面部が露呈する虞がある。印刷回路が露呈するとマイグレーションが発生し易くなり、ファインピッチ化の阻害要因ともなる。
特開平6−132057号公報
本発明は、上記事情に鑑みてなされたもので、コネクタとの嵌合性を損なうことなく、導電回路どうしの電気的な不具合を防止できる、ファインピッチ化構造に対応した嵌合部を備える配線基板を提供することを目的とする。
本発明の一の態様(aspect)に係る配線基板は、コネクタと接続するための嵌合部を備えた配線基板であって、基板と、基板の一方面に並列配置された複数の導電回路と、導電回路を覆う絶縁層と、嵌合部における絶縁層に設けられ、導電回路の少なくとも一部を露呈させる開口部と、開口部を通して露呈される導電回路上に配置され、導電性の部材から構成される複数の電極と、を含み、電極のうちの少なくとも1つは、導電回路の配線幅方向において、導電回路の露呈部および絶縁層の一部も覆うように配置され、該絶縁層部分の表面がテーパー形状を有し、該電極の前記コネクタと接するための上面が窪みを有することを特徴とする。
好ましくは、電極は、耐マイグレーション性を有する部材を含むことを特徴とする。
また、好ましくは、各電極は、対応する開口部の全体を覆うことを特徴とする。
他に、好ましくは、電極の上面の前記窪みは、絶縁層の上面と同じか又は其れよりも高いことを特徴とする。
更に他に、電極は、基板平面視で、略一列に配置されることを特徴とする。
別に、好ましくは、電極は、基板平面視で、千鳥状に配置されることを特徴とする。
本発明の配線基板によれば、コネクタとの嵌合を十分維持することが可能になる。また、導電回路間には絶縁層が設けられているので、隣接する導電回路どうしの電気的な不具合を抑制することができ、ファインピッチ化構造の嵌合部を形成することができる。
本発明の一実施形態の配線基板を示す斜視図である。 図1に示す配線基板の2A−2A線における断面図である。 配線基板の横断面図である。 本発明の一実施形態の配線基板の平面図である。 図3Aに示す配線基板の3B−3B線に沿う断面図である。 本発明に係る配線基板の他の例を示す断面図である。 本発明に係る配線基板の別の例を示す断面図である。 本発明に係る配線基板の更に別の例を示す断面図である。 本発明に係る配線基板の更に他の例を示す断面図である。 比較例の配線基板を示す平面図である。 本発明の実施例の配線基板を示す平面図である。 本発明の実施例の配線基板を示す平面図である。 従来の配線基板の一例を示す要部平面図である。 従来の配線基板の他の例を示す要部平面図である。 従来の配線基板の別の例を示す断面図である。 従来の配線基板の更に別の例を示す断面図である。
符号の説明
10 配線基板
11 基板
12 導電回路
13 絶縁層
14 嵌合部
15 電極層
18 開口部
以下、本発明に係る配線基板の複数の実施の形態について図面を参照して説明する。なお、本発明はこのような実施形態に限定されるものではない。図1は、本発明の一実施形態の配線基板における嵌合部付近の斜視図である。また、図2Aは、図1のA−A線における断面図である。本実施形態の配線基板10は、基板11と、この基板11の一面11aに形成された導電回路12と、この導電回路12を覆う絶縁層13を備えている。こうした配線基板10には、例えば、他の装置などのコネクタ21と嵌合する嵌合部14が形成されている。
こうした配線基板10の嵌合部14では、絶縁層13に個別の導電回路12を区画するように導電回路12の一部を露呈させる開口部18が形成されている。この開口部18で導電回路12の一部が露呈面12aとして絶縁層13から露呈される。
さらに、この導電回路12の露呈面12aの上には、導電性の部材からなる電極層15が形成されている。この電極層15は、下面で導電回路12と接し、上面では導電回路12の配線幅方向Wにおいて、絶縁層13の一部も覆うように広げられている。これにより、電極層15の上面の配線幅方向Wにおける電極幅L2は、導電回路12の配線幅L1よりも大きくなる。
導電回路の配線幅(コネクタと接触する部分の大きさ)を極めて狭めてファインピッチ化を行うと、コネクタとの嵌合位置が僅かにズレただけで、コネクタが絶縁層に乗り上げてしまい、導電回路との電気的接触ができずに導通不良となってしまう。ファインピッチ化によって嵌合部でのコネクタに対する嵌合精度を高める必要が生じ、製造コストが増加する虞もある。
しかしながら、上述したような本発明の構成をとることによって、導電回路12の配線幅L1が狭くなっても、導電回路12の上に導電性の部材からなる電極層15が絶縁層13の一部も覆うように広がることにより、コネクタとの接点を十分に確保できるので、コネクタ21との嵌合が配線幅Wの方向に多少ズレても、この電極層15を介してコネクタ21と導電回路12との導通を十分に保つことができる。よって、隣接する導電回路12どうしの絶縁性を十分に確保しつつ、コネクタ21と導電回路12との嵌合位置のズレによる導通不良を確実に防止できるため、配線基板10の嵌合部14の導電回路12をファインピッチ化することが可能になる。また、図2Bに示すように、基板24に複数の導電回路23が個別に露呈するように開口され、絶縁層22が互いに隣接する導電回路23,23の開口部の間の絶縁壁をなすことによって、ファインピッチ化によって導電回路23の形成間隔が小さくなっても、導電回路23,23の間における電気的な不具合をなくすことができる。
なお、電極層15は、開口部18の全体を覆っていても、一部だけを覆う構造であっても良い。また、電極層15に一部が覆われている部分の絶縁層13の表面13aは、テーパー形状を成していることが好ましい。絶縁層13の表面13aをテーパー形状にすれば、電極層15として導電ペーストを用いて塗布した際に、導電ペーストが隣接する絶縁層13どうしの間に流れ込んで電極層15上面の平坦化を図ることができ、コネクタとの接合性を高められる。
また、前記電極層15の上面は、前記絶縁層13の上面と同じ高さか、それよりも高くなるように形成されることが好ましい。これにより、コネクタの嵌合部への着脱の際に、コネクタが絶縁層13の表面に当たって、樹脂などの柔軟な材料で形成された絶縁層13が削られるなどして絶縁層13が損傷し、絶縁性が低下することを防止できる。また、電極層15の上面の高さを絶縁層13の上面と同じ高さにすれば、コネクタとの嵌合性を高め、より確実にコネクタとの導通を図ることができる。また、電極層15の上面の高さを絶縁層13の上面の高さよりも高くすれば、嵌合部14へのコネクタ21の挿脱の際に、柔らかい絶縁層13にコネクタが当たることがなくなり、絶縁層13を保護して絶縁性を維持するのに役立つ。
基板10は、例えば、樹脂からなる絶縁性の基板であることが好ましい。こうした基板10は、例えば、フレキシブル基板に接続されたコネクタとの接続配線基板を構成する。
導電回路12は、材料の低コスト化と低抵抗化の点で、AgやCuを含む導電体であることが好ましい。こうした導電回路12は、例えばAgやCuを含む導電ペーストを基板10に所定のパターンで塗布して形成することが好ましい。こうした導電ペーストの塗布にあたっては、低コスト化の観点から、例えば、スクリーン印刷法やインクジェット印刷法などの手法を用いればよい。絶縁層13は、絶縁性の樹脂、例えば、ポリエステル樹脂、ポリウレタン樹脂、フェノール樹脂、エポキシ樹脂などから形成されることが好ましい。
こうした絶縁性の樹脂は、溶剤を含む絶縁ペーストとして、スクリーン印刷法などの手法で印刷されるのが好ましいが、これに限定されるものではない。
電極層15は、極力導電率の低い材料を用いるのが好ましい。このような部材のものから構成すれば、コネクタ21のズレによって、導電回路12とコネクタ21との距離が離れてしまっても、電極層15を介した電気抵抗を低く抑えることができる。
電極層15の形成方法としては、スパッタ法や蒸着法などの真空プロセスや、スクリーン印刷法やインクジェット印刷法などの湿式プロセスの両者が可能である。
電極層15に用いることが出来る材料に関しては、真空プロセスにおける形成に関しては、金属材料全般を用いることが可能である。しかし、印刷法などの手法で塗布する場合においては、低抵抗な材料に限られ、例えば、銅ペーストや銀ペーストなどが挙げられる。低コスト大面積化に関しては、後者の印刷法の方が有利である。
また、電極層15の構成部材として、マイグレーションを抑制する効果のある耐マイグレーション材料を利用することも好ましい。耐マイグレーション性の材料としては、銅や銀成分が少ない、もしくは含まない材料を用いることが望ましい。さらには、低コスト化のためには印刷可能な材料が望ましく、例えば、Ni微粒子と樹脂成分からなる導電ペーストや、金メッキされた微粒子と樹脂成分を含む導電ペースト、およびカーボンペーストやはんだペーストなどが挙げられる。このような耐マイグレーション性の材料で電極層15を構成することによって、導電回路12としてAgやCuなどの導電性に優れつつもマイグレーションが発生しやすい材料を用いても、マイグレーションの発生を抑制することができる。
図3Aおよび図3Bは、本発明の配線基板の第1の実施形態を示す図である。この実施形態では、互いに隣接する導電回路どうしの開口部をずらして、千鳥配列にすることで、嵌合部における導電回路のファインピッチ化を図ったものである。配線基板30を構成する基板31の一面31aに複数並列して形成された導電回路32は、絶縁層33に覆われる。そして、絶縁層33には、それぞれの導電回路32を露呈させる開口部34が千鳥配列になるように形成されている。この開口部34から露呈される導電回路32の上には、導電性の部材からなる電極層35が形成されている。こうした電極層35は、絶縁層33の一部も覆うように広がっている。
このような構成によれば、隣接する電極層35どうしが千鳥配列になり、互いにずらして形成されるので、導電回路32の配線間隔を一層狭めて配列しても、互いに隣接する電極層35どうしが干渉しあうことがなくなるので、配線基板30の嵌合部36における導電回路32のより一層のファインピッチ化を達成することができ、かつコネクタとの嵌合位置が配線幅方向にズレが生じても、導通不良を防止して確実に電気的な接続を得ることができる。
図4Aは、本発明の配線基板のさらに別の実施形態を示す断面図である。この実施形態では、隣接する電極42どうしの位置をずらして配列されるような配線基板を示すものである。電極42が形成される部分の導電回路41(41a)は、絶縁層43で覆われた隣接する導電回路41(41b)の間で絶縁層43に覆われずに、表面が電極42で覆われる構成を成す。このような構成であっても、コネクタとの嵌合位置が配線幅方向にズレが生じても、導通不良を防止して確実に電気的な接続を得ることができる。
なお、図4Bに示すように、開口部を千鳥状に配置せずに、略一列に配置するような構造も可能である。
また、図4Cおよび図4Dに示すように、導電回路51の各々の上には、左右にオーバーハングするように電極52が形成され、導電回路51の間には其の回路間すべてを埋めるように絶縁層53が形成される構造も可能である。
配線基板のファインピッチ化による絶縁性に関する効果を検証した。検証にあたっては、本発明の実施例1として、図6に示すように、互いに隣接する導電回路の露呈面が千鳥配列を成し、一方の導電回路だけ絶縁層を延ばし、電極層を設けない構成の配線基板を用意した。また、配線間隔Dは、配線幅Wを変えることにより、2水準のものを作成し、間隔が狭くなった場合の優位性を比較した。
一方、比較例として、図5に示すように、互いに隣接する導電回路の露呈面が千鳥配列を成し、かつ、導電回路の端部全体を露呈させ絶縁層を嵌合部に形成せず、電極層を設けない配線基板を用意した。このうち、導電回路の配線間隔Dを50〜70μmとしたものを比較例1とし、配線間隔を100μmとしたものを比較例2とした。また、実施例1、比較例1、比較例2のいずれも、導電層に銀ペーストを用いた。銀ペーストとしては、XA3060(商品名:藤倉化成)を用いた。
図5〜7中の導電回路の各部の形成寸法は以下の通りである。
S1=300μm
S2(配線間隔D)=50〜70μm(実施例1〜5、比較例1),100μm(比較例2)
S3=300μm
S4(配線幅W)=S1−S2×2μm
配線厚さH=200μm
そして、実施例1の配線基板と、比較例1、比較例2の配線基板のそれぞれを、温度60℃、湿度95%の環境下で各図中に示した極性の5Vの電圧を印加した。そして、240時間後、および1000時間後に、それぞれのサンプル10個中で、隣接する配線基板どうしが電気的に短絡した個数を調べた。こうした検証結果を表1に示す。
Figure 0004979598
表1に示す検証結果から理解されるように、配線間隔を100μmとした比較例2では、240時間経過時点で10個中3個が短絡し、1000時間経過時点では10個すべてが短絡した。また、配線間隔を50〜70μmとした比較例1では、240時間経過時点で10個すべてが短絡した。
他方、実施例1の配線基板では、配線間隔を50〜70μmとしても、240時間経過時点で10個全て短絡することなく絶縁性を維持した。また、1000時間経過時点においても、10個中5個が短絡したに留まり、半数以上が絶縁性を維持した。よって、コネクタとの嵌合部においては、本構成のように隣接する導体回路間に絶縁層を配設し、かつ、露呈する導電回路上に電極層を形成すれば、コネクタとの嵌合をも十分に維持することができ、隣接する導電回路間の不具合を抑制することができるので、ファインピッチ化構造の嵌合部を形成することができる。
また、本発明の別な実施例として、図7に示すように、導電回路全体を絶縁層で覆うとともに、互いに隣接する導電回路の露呈面が千鳥配列を成すように、絶縁層に開口部を形成し、露呈した導電回路上には電極層を設けた配線基板を用意した。そして、導電層の材料を銀ペースト(XA3060(商品名:藤倉化成))とし、電極層にも銀ペースト(XA3060(商品名:藤倉化成))を用いたものを実施例2、銅ペースト(NF2000(商品名:タツタシステムエレクトロニクス))を用いたものを実施例3、Niペースト(ナミックス)を用いたものを実施例4、AuめっきNiペーストを用いたものを実施例5とした。このうち、AuめっきNiペーストは、Ni微粒子の周囲に薄い金メッキをした導電粒子85部と、フェノールエポキシ系樹脂15部とを、カルビトールアセテート溶液を用いてペースト化したものである。また、図7の各部の形成寸法は段落「0022」と同様である。なお、図7においては、開口部の寸法を分かり易くするために電極層の図示を省略してある。
これら実施例2〜5についても、表1に示す検証結果によれば、どの材料で電極層を形成した場合でも、240時間経過時点で10個全て短絡することなく絶縁性を維持した。
また、1000時間経過時点においても、最も多いものでも10個中3個が短絡したに留まった。また、電極層に耐マイグレーション性に優れるNiペーストやAuめっきNiペーストを用いたものは、10個全て短絡することがなかった。
本発明の配線基板によれば、導電回路の間隔が狭くなっても絶縁性が十分あるため、導電回路のファインピッチ化が可能であることがわかる。絶縁性が大幅に向上していることが確認された。なお、本発明の効果は、図6および図7に示すような形状の配線基板に限定されるものではない。

Claims (6)

  1. コネクタと接続するための嵌合部を備えた配線基板であって、
    基板と、
    基板の一方面に並列配置された複数の導電回路と、
    導電回路を覆う絶縁層と、
    嵌合部における絶縁層に設けられ、導電回路の少なくとも一部を露呈させる開口部と、
    開口部を通して露呈される導電回路上に配置され、導電性の部材から構成される複数の電極と、
    を含み、
    電極のうちの少なくとも1つは、導電回路の配線幅方向において、導電回路の露呈部および絶縁層の一部も覆うように配置され、
    該絶縁層部分の表面がテーパー形状を有し、該電極の前記コネクタと接するための上面が窪みを有することを特徴とする配線基板。
  2. 電極は、耐マイグレーション性を有する部材を含むことを特徴とする請求項1記載の配線基板。
  3. 各電極は、対応する開口部の全体を覆うことを特徴とする請求項1記載の配線基板。
  4. 電極の上面の前記窪みは、絶縁層の上面と同じか又は其れよりも高いことを特徴とする請求項1記載の配線基板。
  5. 電極は、基板平面視で、略一列に配置されることを特徴とする請求項1記載の配線基板。
  6. 電極は、基板平面視で、千鳥状に配置されることを特徴とする請求項1記載の配線基板。
JP2007558252A 2006-05-29 2007-05-28 配線基板 Active JP4979598B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007558252A JP4979598B2 (ja) 2006-05-29 2007-05-28 配線基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006148722 2006-05-29
JP2006148722 2006-05-29
PCT/JP2007/060844 WO2007139076A1 (ja) 2006-05-29 2007-05-28 配線基板
JP2007558252A JP4979598B2 (ja) 2006-05-29 2007-05-28 配線基板

Publications (2)

Publication Number Publication Date
JPWO2007139076A1 JPWO2007139076A1 (ja) 2009-10-08
JP4979598B2 true JP4979598B2 (ja) 2012-07-18

Family

ID=38778596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007558252A Active JP4979598B2 (ja) 2006-05-29 2007-05-28 配線基板

Country Status (7)

Country Link
US (1) US8222536B2 (ja)
EP (1) EP2023697A4 (ja)
JP (1) JP4979598B2 (ja)
KR (1) KR101031620B1 (ja)
CN (1) CN101455130B (ja)
TW (1) TWI342178B (ja)
WO (1) WO2007139076A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021371A (ja) * 2008-07-10 2010-01-28 Fujitsu Ltd 配線基板、配線製造方法、および、導電性ペースト
EP2219426A1 (de) * 2009-02-02 2010-08-18 Beckhoff Automation GmbH Verfahren zum Herstellen von Kontaktstellen
JP2010192802A (ja) 2009-02-20 2010-09-02 Sony Corp 実装基板および表示装置
JP5612443B2 (ja) * 2010-11-08 2014-10-22 株式会社フジクラ プリント配線板及びプリント配線板の製造方法
TWI393495B (zh) * 2010-12-03 2013-04-11 Adv Flexible Circuits Co Ltd 訊號傳輸電路板之特性阻抗精度控制結構
TWI537664B (zh) 2014-08-22 2016-06-11 元太科技工業股份有限公司 用於區段式電泳顯示裝置的下電極基板及其製造方法
JP2018157128A (ja) * 2017-03-21 2018-10-04 株式会社東海理化電機製作所 回路基板
FR3122781B3 (fr) * 2021-05-07 2023-10-06 Faurecia Interieur Ind Dispositif de connexion électrique et procédé de fabrication d’un tel dispositif

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077494A (ja) * 1999-09-08 2001-03-23 Matsushita Electric Ind Co Ltd 印刷配線板
JP2003216055A (ja) * 2002-01-21 2003-07-30 Mitsubishi Electric Corp インターポーザ及びその製造方法並びにインターポーザ付き平面パネルディスプレイ
JP2004079811A (ja) * 2002-08-19 2004-03-11 Hokuriku Electric Ind Co Ltd チップ電子部品及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03173007A (ja) * 1989-12-01 1991-07-26 Kao Corp 導電性ペースト及び導電性塗膜
JPH06132057A (ja) 1992-10-14 1994-05-13 Nippondenso Co Ltd フレキシブルプリント配線板と回路基板との接続構造
JP3057156B2 (ja) * 1998-10-08 2000-06-26 日本特殊陶業株式会社 配線基板とその製造方法
TW429492B (en) * 1999-10-21 2001-04-11 Siliconware Precision Industries Co Ltd Ball grid array package and its fabricating method
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
EP1387604A1 (en) * 2002-07-31 2004-02-04 United Test Center Inc. Bonding pads of printed circuit board capable of holding solder balls securely
JP4054633B2 (ja) * 2002-08-20 2008-02-27 シャープ株式会社 アクティブマトリクス基板及びその製造方法、並びに、それを備えた液晶表示装置
CN1697318A (zh) * 2004-04-13 2005-11-16 松下电器产业株式会社 具有侧面电极的电子元件和其制造方法及使用了该电子元件的设备
US20060049265A1 (en) * 2004-09-07 2006-03-09 Richip Incorporated Interface for a removable electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077494A (ja) * 1999-09-08 2001-03-23 Matsushita Electric Ind Co Ltd 印刷配線板
JP2003216055A (ja) * 2002-01-21 2003-07-30 Mitsubishi Electric Corp インターポーザ及びその製造方法並びにインターポーザ付き平面パネルディスプレイ
JP2004079811A (ja) * 2002-08-19 2004-03-11 Hokuriku Electric Ind Co Ltd チップ電子部品及びその製造方法

Also Published As

Publication number Publication date
US8222536B2 (en) 2012-07-17
EP2023697A1 (en) 2009-02-11
KR101031620B1 (ko) 2011-05-02
US20090139748A1 (en) 2009-06-04
EP2023697A4 (en) 2012-11-14
CN101455130B (zh) 2012-05-09
WO2007139076A1 (ja) 2007-12-06
CN101455130A (zh) 2009-06-10
KR20090014360A (ko) 2009-02-10
TWI342178B (en) 2011-05-11
TW200810656A (en) 2008-02-16
JPWO2007139076A1 (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
JP4979598B2 (ja) 配線基板
JP5220766B2 (ja) 実装基板
CN106605454B (zh) 多层柔性印刷线路板及其制造方法
CN101562950B (zh) 带电路的悬挂基板的制造方法
JP4790558B2 (ja) 配線回路基板の製造方法
JP4866812B2 (ja) 配線回路基板の接続構造
TWI251920B (en) Circuit barrier structure of semiconductor package substrate and method for fabricating the same
WO1993015520A1 (en) Flexible multilayer circuit wiring board
CN106304662A (zh) 电路板及其制作方法
CN102686023A (zh) 配线电路基板及其制造方法
JP5174494B2 (ja) 配線回路基板およびその製造方法
JPWO2018159023A1 (ja) フレキシブルプリント配線板、接続体の製造方法及び接続体
JP2008078677A (ja) シールドフレキシブルプリント配線板
CN101316476A (zh) 配线电路基板
CN103025057A (zh) 布线基板及其制造方法
JP5351830B2 (ja) 配線回路基板およびその製造方法
JP2010267903A (ja) プリント回路基板における部品実装構造及び部品実装方法、並びにプリント回路基板
JP2007318040A (ja) 配線基板
JP2007134564A (ja) 配線基板、原反
JP2008098508A (ja) 配線基板
JP2007300038A (ja) 電子部品実装体とその製造方法
JP4474236B2 (ja) プリント配線板及びその製造方法
JP6121830B2 (ja) 配線基板
TW202130233A (zh) 配線電路基板
JP2008205340A (ja) 配線回路基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120417

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4979598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250