JP4965844B2 - 半導体メモリ装置 - Google Patents
半導体メモリ装置 Download PDFInfo
- Publication number
- JP4965844B2 JP4965844B2 JP2005305576A JP2005305576A JP4965844B2 JP 4965844 B2 JP4965844 B2 JP 4965844B2 JP 2005305576 A JP2005305576 A JP 2005305576A JP 2005305576 A JP2005305576 A JP 2005305576A JP 4965844 B2 JP4965844 B2 JP 4965844B2
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- inverter
- terminal
- transistor
- transfer gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 230000000295 complement effect Effects 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 5
- 230000003213 activating effect Effects 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Description
K.Zhang et al.,"The Scaling of Data Sensing Schemes for High Speed Cache Design in Sub−0.18μm Technologies",Tech.Dig.Of VLSI Circuits Symp.2000,pp.226−227,Jun.2000.
図1は、この発明の第1の実施形態にしたがった、片側読み出しのSRAMに代表される、単一ビット線駆動型SRAM(半導体メモリ装置)におけるメモリセルアレイの基本構成を示すものである。なお、ここでは、メモリセルアレイを構成する、たとえば64個のサブアレイのうちの1つを取り出して示している。また、各サブアレイが、たとえば512本のワード線と一対のローカルビット線とを有する場合を例に説明する。
(a)Δt<Cb・Vth/Icellならば、
ΔVa1=Δt・Icell/Cb
ΔVa2=Δt・Icell/(2Cb)
(b)Δt≧Cb・Vth/Icellならば、
ΔVa1=Δt・Icell/Cb
ΔVa2=Vt
の関係が成り立つ。
ΔVa1=0
ΔVa2=Δt・Icell/(2Cb)
(b)Δt≧Cb・Vth/Icellならば、
ΔVa1=0
ΔVa2=Vt
の関係が成り立つ。
図6は、この発明の第2の実施形態にしたがった、図1に示した単一ビット線駆動型SRAM(半導体メモリ装置)における基準電流発生回路の他の構成例を示すものである。なお、本実施形態の場合も、8Tr.セル構造の単一ビット線駆動型SRAMセルの2個分の下地レイアウトを利用し、セルの内部ノードを固定するとともに、ビット線/BL−基準電位VSS間において、読み出し段に相当する部分(2つのトランジスタ×2個)を2段直列接続した構成になっている。また、図3と同一部分には同一符号を付して、詳しい説明は割愛する。
Claims (5)
- ワード線と、
第1,第2のビット線と、
前記第1,第2のビット線に接続された、第1のインバータと、前記第1のインバータの出力端が入力端に接続され、前記第1のインバータの入力端が出力端に接続された第2のインバータと、ゲート端子が前記ワード線に接続され、第1電流通路の一端が第1のビット線に接続され、前記第1電流通路の他端が前記第1のインバータの出力端に接続された第1のトランスファゲートトランジスタと、ゲート端子が前記ワード線に接続され、第2電流通路の一端が前記第2のビット線に接続され、前記第2電流通路の他端が前記第2のインバータの出力端に接続された第2のトランスファゲートトランジスタと、ゲート端子が前記ワード線に接続され、第3電流通路の一端が前記第1のビット線に接続された第3のトランスファゲートトランジスタと、ゲート端子が前記第1のインバータの入力端に接続され、第4電流通路の一端が前記第3のトランスファゲートトランジスタの前記第3電流通路の他端に接続され、前記第4電流通路の他端が第1の電源端子に接続された読み出しドライバトランジスタとを有するメモリセルと、
前記第1,第2のビット線の一端に接続された差動増幅器と、
前記第2のビット線の他端に接続され、前記メモリセルのセル電流よりも小さな基準電流を発生させる基準電流発生回路と、
前記基準電流発生回路をデータ読み出し動作時に活性化させるためのダミーワード線と
を具備し、
前記基準電流発生回路は、第1のダミーセルおよび第2のダミーセルを有し、
前記第1のダミーセルは、ダミーの第1のインバータと、前記ダミーの第1のインバータの出力端が入力端に接続され、前記ダミーの第1のインバータの入力端が出力端に接続されたダミーの第2のインバータと、ゲート端子が前記ダミーワード線に接続され、第5電流通路の一端が少なくとも前記ダミーの第1のインバータの出力端に接続されたダミーの第1のトランスファゲートトランジスタと、ゲート端子が前記ダミーワード線に接続され、第6電流通路の一端が少なくとも前記ダミーの第2のインバータの出力端に接続されたダミーの第2のトランスファゲートトランジスタと、ゲート端子が前記ダミーワード線に接続されたダミーの第3のトランスファゲートトランジスタと、ゲート端子が少なくとも前記ダミーの第1のインバータの入力端に接続され、第8電流通路の一端が前記ダミーの第3のトランスファゲートトランジスタの第7電流通路の他端に接続され、前記第8電流通路の他端が前記第2のビット線に接続されたダミーの第1の読み出しドライバトランジスタとを含み、
前記第2のダミーセルは、ダミーの第3のインバータと、前記ダミーの第3のインバータの出力端が入力端に接続され、前記ダミーの第3のインバータの入力端が出力端に接続されたダミーの第4のインバータと、ゲート端子が前記ダミーワード線に接続され、第9電流通路の一端が少なくとも前記ダミーの第3のインバータの出力端に接続されたダミーの第4のトランスファゲートトランジスタと、ゲート端子が前記ダミーワード線に接続され、第10電流通路の一端が少なくとも前記ダミーの第4のインバータの出力端に接続されたダミーの第5のトランスファゲートトランジスタと、ゲート端子が前記ダミーワード線に接続されたダミーの第6のトランスファゲートトランジスタと、ゲート端子が少なくとも前記ダミーの第3のインバータの入力端に接続され、第12電流通路の一端が前記ダミーの第6のトランスファゲートトランジスタの第11電流通路の他端に接続され、前記第12電流通路の他端が前記第1の電源端子に接続されたダミーの第2の読み出しドライバトランジスタとを含む
ことを特徴とする半導体メモリ装置。 - 前記メモリセルが所定個ずつ配置されて複数のサブアレイを構成し、前記複数のサブアレイが列状に配置されて1つのセルアレイを構成してなることを特徴とする請求項1に記載の半導体メモリ装置。
- データ読み出し動作の前に所定の電源電位にプリチャージされる前記第1,第2のビット線のうち、前記第2のビット線には、データ読み出し動作時に前記第2のビット線の電位の下限を規定するためのビット線クランプ回路が接続されていることを特徴とする請求項1に記載の半導体メモリ装置。
- 前記第1,第2のインバータは、NチャネルMOS(Metal Oxide Semiconductor)電界効果トランジスタとPチャネルMOS電界効果トランジスタとによって構成されたCMOS(Complementary MOS)インバータであり、
前記第1,第2,第3のトランスファゲートトランジスタおよび前記読み出しドライバトランジスタは、NチャネルMOS電界効果トランジスタである
ことを特徴とする請求項1に記載の半導体メモリ装置。 - 前記第1のトランスファゲートトランジスタ、前記第2のトランスファゲートトランジスタ、および、前記第1,第2のインバータは前記メモリセルのデータ保持部を構成し、
前記第3のトランスファゲートトランジスタおよび前記読み出しドライバトランジスタは前記メモリセルのデータ読み出し段を構成し、
前記データ読み出し段を構成する、前記第3のトランスファゲートトランジスタおよび前記読み出しドライバトランジスタのうち、少なくとも一方は、前記データ保持部を構成する、前記第1のトランスファゲートトランジスタ、前記第2のトランスファゲートトランジスタ、および、前記第1,第2のインバータを構成するNチャネルMOS電界効果トランジスタよりも低いしきい値電圧に設定されていることを特徴とする請求項1に記載の半導体メモリ装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005305576A JP4965844B2 (ja) | 2005-10-20 | 2005-10-20 | 半導体メモリ装置 |
US11/538,983 US7460408B2 (en) | 2005-10-20 | 2006-10-05 | Semiconductor memory device of single-bit-line drive type |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005305576A JP4965844B2 (ja) | 2005-10-20 | 2005-10-20 | 半導体メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007115337A JP2007115337A (ja) | 2007-05-10 |
JP4965844B2 true JP4965844B2 (ja) | 2012-07-04 |
Family
ID=38097378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005305576A Expired - Fee Related JP4965844B2 (ja) | 2005-10-20 | 2005-10-20 | 半導体メモリ装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7460408B2 (ja) |
JP (1) | JP4965844B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2020658B1 (en) * | 2007-06-29 | 2014-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and semiconductor device |
US20090161410A1 (en) * | 2007-12-21 | 2009-06-25 | Texas Instruments Inc. | Seven transistor sram cell |
US7957178B2 (en) * | 2008-01-04 | 2011-06-07 | Texas Instruments Incorporated | Storage cell having buffer circuit for driving the bitline |
US8233330B2 (en) * | 2008-12-31 | 2012-07-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sense amplifier used in the write operations of SRAM |
US8279693B2 (en) * | 2010-04-09 | 2012-10-02 | Qualcomm Incorporated | Programmable tracking circuit for tracking semiconductor memory read current |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01140498A (ja) * | 1987-11-27 | 1989-06-01 | Oki Electric Ind Co Ltd | 同期型スタティック・ランダムアクセスメモリ |
JP2892697B2 (ja) * | 1989-08-14 | 1999-05-17 | 株式会社日立製作所 | 半導体記憶装置 |
JP2885607B2 (ja) * | 1993-05-17 | 1999-04-26 | 日本電気アイシーマイコンシステム株式会社 | 半導体メモリ |
JP3256868B2 (ja) * | 1996-03-08 | 2002-02-18 | 日本電信電話株式会社 | スタティック形半導体メモリ |
US5781469A (en) * | 1997-01-24 | 1998-07-14 | Atmel Corporation | Bitline load and precharge structure for an SRAM memory |
CN1816882A (zh) * | 2003-07-01 | 2006-08-09 | 兹莫斯技术有限公司 | 静态存储器单元结构和电路 |
JP4010995B2 (ja) * | 2003-07-31 | 2007-11-21 | Necエレクトロニクス株式会社 | 半導体メモリ及びそのリファレンス電位発生方法 |
JP4515109B2 (ja) * | 2004-02-18 | 2010-07-28 | 株式会社資生堂 | 脂質分解促進効果を有する皮膚外用剤および繊維 |
JP2005302231A (ja) * | 2004-04-15 | 2005-10-27 | Toshiba Corp | スタティックランダムアクセスメモリ |
US7385840B2 (en) * | 2005-07-28 | 2008-06-10 | Texas Instruments Incorporated | SRAM cell with independent static noise margin, trip voltage, and read current optimization |
JP2007220262A (ja) * | 2006-02-20 | 2007-08-30 | Toshiba Corp | 半導体記憶装置 |
-
2005
- 2005-10-20 JP JP2005305576A patent/JP4965844B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-05 US US11/538,983 patent/US7460408B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007115337A (ja) | 2007-05-10 |
US20070127286A1 (en) | 2007-06-07 |
US7460408B2 (en) | 2008-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI576838B (zh) | 半導體積體電路裝置 | |
JP4005535B2 (ja) | 半導体記憶装置 | |
JP4994135B2 (ja) | センス増幅回路およびセンス増幅方法 | |
JP4171201B2 (ja) | 半導体記憶装置 | |
US8050082B2 (en) | Two-stage 8T SRAM cell design | |
JP4965981B2 (ja) | 半導体記憶装置 | |
US7123504B2 (en) | Semiconductor integrated circuit device having static random access memory mounted thereon | |
US7697320B2 (en) | Semiconductor memory device | |
JP2006196124A (ja) | メモリセル及び半導体集積回路装置 | |
JP4965844B2 (ja) | 半導体メモリ装置 | |
JP2009272023A (ja) | 半導体記憶装置 | |
JP3188634B2 (ja) | データ保持回路 | |
JP2009140558A (ja) | 半導体記憶装置 | |
JP2008140529A (ja) | 半導体記憶装置 | |
JP2009116994A (ja) | 半導体記憶装置 | |
KR20050017760A (ko) | 게이트 바이어스 제어에 의해 임의의 방향성을 갖는비트라인 센스 앰프를 채용하는 메모리 장치 및 그비트라인 센싱 방법 | |
JP2008198243A (ja) | 半導体記憶装置 | |
KR100326236B1 (ko) | 모스/바이폴라복합트랜지스터를이용한반도체메모리장치의감지증폭기 | |
JPH11260063A (ja) | 半導体装置 | |
US8004916B2 (en) | Semiconductor circuit | |
TWI298500B (ja) | ||
JP3487019B2 (ja) | 半導体記憶装置 | |
KR100527026B1 (ko) | 반도체 기억 장치 | |
JPH07230694A (ja) | 半導体記憶装置 | |
JPH10200073A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120330 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |