JP4954359B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4954359B2
JP4954359B2 JP2000033877A JP2000033877A JP4954359B2 JP 4954359 B2 JP4954359 B2 JP 4954359B2 JP 2000033877 A JP2000033877 A JP 2000033877A JP 2000033877 A JP2000033877 A JP 2000033877A JP 4954359 B2 JP4954359 B2 JP 4954359B2
Authority
JP
Japan
Prior art keywords
film
laser
excimer laser
substrate
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000033877A
Other languages
English (en)
Other versions
JP2000306834A5 (ja
JP2000306834A (ja
Inventor
舜平 山崎
幸一郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000033877A priority Critical patent/JP4954359B2/ja
Publication of JP2000306834A publication Critical patent/JP2000306834A/ja
Publication of JP2000306834A5 publication Critical patent/JP2000306834A5/ja
Application granted granted Critical
Publication of JP4954359B2 publication Critical patent/JP4954359B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【0001】
【発明の属する技術分野】
本願発明は薄膜トランジスタで構成された回路を有する半導体装置に関する。例えば液晶表示装置に代表される電気光学装置およびその様な電気光学装置を部品として搭載した電気機器の構成に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、上記電気光学装置および電気機器も半導体装置である。
【0002】
【従来の技術】
近年、ガラス等の絶縁基板上に形成された非晶質半導体膜や結晶性半導体膜(単結晶でない、多結晶、微結晶等の結晶性を有する半導体膜)、すなわち、非単結晶半導体膜に対し、レーザアニールを施して、結晶化させたり、結晶性を向上させる技術が、広く研究されている。上記半導体膜には、珪素膜がよく用いられる。
【0003】
ガラス基板は、従来よく使用されてきた石英基板と比較し、安価で加工性に富んでおり、大面積基板を容易に作成できる利点を持っている。これが上記研究の行われる理由である。また、結晶化に好んでレーザが使用されるのは、ガラス基板の融点が低いからである。レーザは基板の温度をあまり変えずに非単結晶膜にのみ高いエネルギーを与えることができる。
【0004】
レーザアニールを施して形成された結晶性珪素膜は、高い移動度を有するため、この結晶性珪素膜を用いて薄膜トランジスタ(TFT)を形成し、例えば、一枚のガラス基板上に、画素駆動用と駆動回路用のTFTを作製する、モノリシック型の液晶電気光学装置等に盛んに利用されている。該結晶性珪素膜は多くの結晶粒からできているため、多結晶珪素膜、あるいは多結晶半導体膜と呼ばれる。
【0005】
また、出力の大きい、エキシマレーザ等のパルスレーザビームを、被照射面において、数cm角の四角いスポットや、長さ10cm以上の線状となるように光学系にて加工し、レーザビームを走査させて(レーザビームの照射位置を被照射面に対し相対的に移動させて)、レーザアニールを行う方法が、量産性が良く、工業的に優れているため、好んで使用される。さらに、最近では、Arレーザ等の連続発振レーザで、出力のより高いものが開発されてきている。半導体膜のアニールに連続発振レーザを使用し、よい結果がでたとの報告もある。
【0006】
特に、線状レーザビームを用いると、前後左右の走査が必要なスポット状のレーザビームを用いた場合とは異なり、線状レーザの線方向に直角な方向だけの走査で被照射面全体にレーザ照射を行うことができるため、高い量産性が得られる。線方向に直角な方向に走査するのは、それが最も効率のよい走査方向であるからである。この高い量産性により、現在レーザアニールにはパルス発振エキシマレーザビームを適当な光学系で加工した線状レーザビームを使用することが主流になりつつある。
【0007】
【発明が解決しようとする課題】
上記パルス発振エキシマレーザビームを線状に加工し、例えば非単結晶珪素膜に対し、該線状レーザビームを走査させながら照射した場合、ビームとビームの重なりの部分で縞ができてしまう現象が目立った。(図22参照。)
【0008】
これらの縞の一本一本で膜の半導体特性が著しく異なったため、例えばこの縞状の膜を使用してドライバー画素一体型(システムオンパネル)の液晶表示装置を作成した場合、この縞が画面にそのまま出てしまう不都合が生じた。画面上にでる縞はドライバー部における結晶性の不均一と画素部のそれの両方に起因した。この問題は、レーザの照射対象である非単結晶珪素膜の膜質を改良することで、改善されつつあるが、まだ十分ではない。本発明はこの問題を解決するものである。
【0009】
上記縞模様ができる原因は、幅方向における線状レーザビームエッジ付近のエネルギーのぼやけであった。一般に線状レーザビームを形成する場合、ビームホモジナイザと呼ばれる光学系を用いてエネルギーの均質化が行われる。このように加工されたビームは非常に均質性の高いものとなる。
【0010】
しかしながら、光の性質上、該線状レーザビームエッジはやはりエネルギーが徐々に減衰する領域ができた。該領域が照射された半導体膜の結晶性は、ビーム内部が当たった領域と比較して悪い。そこで、線状レーザビームをそのビーム幅方向に徐々にずらしながら重ねて照射することにより、結晶性の悪い領域の結晶性を高める方法をとった。
【0011】
本発明人の実験によると、重ね合わせのピッチは線状レーザビームのビーム巾(半値幅)の10分の1前後が最も適当であった。これにより、上記結晶性の悪い領域の結晶性は改善された。上記の例では、半値幅が0.6mmであったので、エキシマレーザのパルス周波数を30ヘルツ、走査速度を1.8mm/sとし、レーザ照射を行った。このとき、レーザのエネルギー密度は380mJ/cm2とした。これまで述べた方法は線状レーザを使って半導体膜を結晶化するために用いられる極めて一般的なものである。
【0012】
【課題を解決するための手段】
最近、連続発光エキシマレーザ発振装置が開発された。該レーザは、発振ガスの励起を促進するためにマイクロ波を使用していた。ギガヘルツオーダーのマイクロ波を発振ガスに照射することで、発振の律速となっている反応を促進させる。これにより、いままで出来なかった連続発光のエキシマレーザの開発が可能となった。
【0013】
珪素膜の結晶化にエキシマレーザを使用する利点は、珪素膜のエキシマレーザに対する吸収係数の高さにあった。珪素膜の結晶化によく使われる波長500nm前後に波長をもつ連続発光アルゴンレーザの珪素膜に対する吸収係数は、105/cm程度であった。よって、アルゴンレーザの強度は、珪素膜を100nm透過した時点で1/e(eは自然対数。)に減衰した。ところが、エキシマレーザの場合、吸収係数が106/cm程度と1桁高いので、その強度は珪素膜を10nm透過した時点で1/eに減衰した。
【0014】
一般に、ガラス基板上に形成された半導体素子の材料となる珪素膜の厚さは50nm前後が適当とされている。珪素膜が50nmより厚いとオフ特性が悪くなる傾向にあり、薄いと信頼性に影響した。
【0015】
ところが、50nmの珪素膜にアルゴンレーザを照射した場合、アルゴンレーザ光の半分以上が珪素膜を抜けてガラス基板に照射されてしまう。これでは、融点の関係上加熱したくないガラス基板が必要以上に加熱されてしまう。実際、コーニング1737基板上に酸化珪素膜200nmと、珪素膜50nmとを順に成膜しアルゴンレーザで結晶化を試みると珪素膜が十分結晶化しないうちにガラスが変形した。
【0016】
一方、エキシマレーザを照射した場合、50nmの珪素膜に光エネルギーの殆どが吸収された。よって、エキシマレーザ光の殆どすべてを珪素膜の結晶化に使うことができた。
【0017】
上記のことから考えても、珪素膜の結晶化にはエキシマレーザを用いるのがよい。珪素膜に対する吸収係数の高いエキシマレーザは、連続発光のものが世に出たことで、ますます半導体膜の結晶化に重要なものとなった。
【0018】
連続発光のエキシマレーザを使えば、本明細書の課題であるパルスレーザの照射跡が出来なくなる。よって、非常に均質性の高い膜が得られる。
【0019】
パルスレーザを照射したことにより生じる珪素膜の起伏を図22に示し、連続発光レーザを照射したことにより生じる珪素膜の起伏を図1に示す。
【0020】
図22(A)に示した図は、従来のパルス発振エキシマレーザを走査させながら照射した珪素膜を、上から見た図である。パルス発振エキシマレーザの走査方向に平行な断面(線分EFを含む珪素膜に垂直な面)で該珪素膜を切った断面図が、図22(B)である。また、前記断面に垂直かつ珪素膜に垂直な面(線分GHを含む珪素膜に垂直な面)で該珪素膜を切った断面図が図22(C)である。
【0021】
図22(B)をみてわかるとおり、パルスレーザの照射跡は珪素膜厚と同じオーダーの起伏を発生させる。一方、図22(C)が示す起伏は線状レーザビームの線方向のエネルギー不均一によるものであるが、該起伏は、図22(B)の起伏と比較して非常に小さい。
【0022】
図1(A)に示した図は、連続発光エキシマレーザを走査させながら照射した珪素膜を上から見た図である。連続発光エキシマレーザの走査方向に平行な断面(線分ABを含む珪素膜に垂直な面)で該珪素膜を切った断面図が、図1(B)である。また、前記断面に垂直かつ珪素膜に垂直な面(線分CDを含む珪素膜に垂直な面)で該珪素膜を切った断面図が図1(C)である。
【0023】
図1(B)をみてわかるとおり、連続発光エキシマレーザの照射跡は、パルスレーザの照射跡と比較すると、ほとんど無視できる。一方、図1(C)が示す起伏は線状レーザビームの線方向のエネルギー不均一によるものである。
【0024】
【発明の実施の形態】
ここでは、連続発光エキシマレーザを使って非晶質珪素膜を結晶化する具体的方法を述べる。
【0025】
まず、基板として125×125×0.7mmのガラス基板(コーニング1737)を用意する。この基板は600℃までの温度であれば充分な耐久性がある。該ガラス基板上に下地膜として酸化珪素膜を200nm成膜する。さらに、その上から非晶質珪素膜を55nmの厚さに成膜する。成膜は、共にプラズマCVD法にて行う。またはスパッタ法等の公知の成膜方法にて成膜すればよい。
【0026】
上記成膜済の基板を、450℃、1時間の熱浴にさらす。本工程は非晶質珪素膜中の水素濃度を減らすための工程である。膜中の水素が多すぎると膜がレーザエネルギーに対して耐えきれないので本工程をいれる。該膜内の水素の密度は10の20乗atoms/cm3オーダーが適当である。
【0027】
本実施例では、連続発光エキシマレーザとして、1000WのKrFエキシマレーザを使う。発振波長は248nmである。
【0028】
基板1枚をレーザ処理する間、該レーザのエネルギーは、そのエネルギーの変動が±10%以内、好ましくは±3%以内、より好ましくは±1%以内に収まっていると、均質な結晶化が行える。
【0029】
本明細書中で述べているレーザエネルギーの変動は、以下のように定義する。すなわち、基板1枚を照射している期間のレーザエネルギーの平均値を基準とし、その期間の最小エネルギーまたは最大エネルギーと前記平均値との差を%で表したものである。
【0030】
1000Wの出力で、ガラス基板を加熱せずに珪素膜を結晶化するためには、照射面でのレーザビームのスポットサイズを小さくしエネルギー密度を高くする必要がある。
【0031】
本明細書中で記する’スポットサイズ’は、すべて照射面でのレーザビームのサイズを指すものとする。このときスポットサイズは、レーザエネルギー密度の最大値の半値よりも、エネルギー密度の高い領域の面積で定義する。
【0032】
本発明人がレーザ照射時の熱収支を計算したところ、ガラスに熱的な損傷を与えることなしに非晶質珪素膜を結晶化することのできる最大のスポットサイズを0.5mm2と見積もった。この計算で、下地酸化珪素膜の熱伝導率を0.02W/cm・Kとした。また、非晶質珪素膜の熱伝導率を0.2W/cm・Kとした。これらの熱伝導率は温度依存するが、300K〜非晶質珪素膜の融点(1200K〜1600K程度であると考えられている。)まではほぼ一定であると見なせる。該計算の詳細は実施例1で示す。
【0033】
上記で算出したスポットサイズは、従来のパルス発振のエキシマレーザと比較し非常に小さなものである。よって、連続発光エキシマレーザを用いて、従来と同じサイズの線状レーザビームを形成するには、さらに出力の高いレーザの開発を待つ必要がある。
【0034】
上記で算出した最大スポットサイズを持つ連続発光エキシマレーザを液晶表示装置の製造に生かすには、例えば、ドライバー画素一体型の低温TFT液晶表示装置のドライバー部のみを結晶化することに利用するとよい。一般に、液晶表示装置のドライバーTFTの特性は画素TFTと比較し、高い特性が要求される。ドライバー部分のみにレーザを照射することにより、ドライバーの特性を飛躍的に向上させることができる。一方、画素部分は非晶質珪素のままでもよい。
【0035】
ここでは、上記レーザを適当な光学系を用いて5mm(ドライバーの幅に対応させる。)×0.1mmのサイズに変換する。光学系には、シリンドリカルレンズアレイと集光用のシリンドリカルレンズを組み合わせたものを使用する。光学系を構成するレンズの材質は、紫外光を透過させる合成溶融石英を用いる。レンズ表面には波長248nmで透過率99%以上が得られるように、ARコート処理を施す。透過率と耐レーザ性を高めるためである。
【0036】
該光学系の構成は例えば、図3に示すものにするとよい。1000Wの連続発光エキシマレーザを安定に発振させうるビーム径は直径0.3mm程度の円形ビームであると算出されている。よって、まずシリンドリカルレンズ301、302で構成されるビームエキスパンダーでビームを1方向に広げ、次にシリンドリカルレンズアレイ303でビームを分割し、さらに集光用シリンドリカルレンズアレイ304で照射面に5mm長のビームを形成させる。
【0037】
上記シリンドリカルレンズに直角にシリンドリカルレンズ305を配置し、概略0.3mm幅となっているビームを照射面で0.1mm幅にする。
【0038】
なお、個々のレンズの焦点距離、厚さは、以下のとおりである。
シリンドリカルレンズ301の焦点距離は10mm、厚さは2mm、
シリンドリカルレンズ302の焦点距離は170mm、厚さは5mm、
シリンドリカルレンズアレイ303のそれぞれの焦点距離は20mm、厚さ3mm、
シリンドリカルレンズ304は焦点距離100mm、厚さ3mm、
シリンドリカルレンズ305は焦点距離20mm、厚さ3mmとする。
【0039】
ビームエキスパンダーの直後にはミラー203を配置する。このミラーは必ずしも必要でない。ミラーには入射角45度で反射率が最大になるようにコーティングをする。
【0040】
ビームエキスパンダーを構成するシリンドリカルレンズ301、302の間隔は概略180mmとする。必要であれば、ビームがシリンドリカルレンズアレイ303の幅いっぱいに入るように該間隔を調整する。シリンドリカルレンズアレイ303とシリンドリカルレンズ304の間隔は120mmとする。
【0041】
シリンドリカルレンズ304の100mm後方に照射対象の表面を設置する。また、シリンドリカルレンズ305は照射対象の表面から14mmの位置に配置する。前記数値は、レーザを実際に設置した後、必要であれば微調整のために変更する。光学系の配置は幾何光学が教えるところに従えばよい。
【0042】
上記、照射面でのビーム形状が線状である連続発光エキシマレーザの、該線方向におけるエネルギー分布が±5%以内であると珪素膜に対し均質な結晶化を行える。好ましくは、±3%以内、より好ましくは、±1%以内にするとより均質な結晶化が行える。
【0043】
図2にレーザ照射装置の外観を示す。レーザ発振装置201から連続発光エキシマレーザビームが出射され、光学系202により線状に加工され、被処理基板204に照射される。
【0044】
レーザ照射は、XYステージ205上で行う。XYステージに上記基板を設置し、XYステージ205の1点にレーザが照射されるようにレーザ照射装置を設置する。レーザのピントは基板表面に合うように調整する。XYステージ205には位置決め精度が10μmのものを使用する。
【0045】
例えば、3.5インチのドライバー画素一体型の液晶表示装置で、画素とドライバーの間の隙間は、300μm程度ある。よって、画素にレーザを照射せず、ドライバーのみにレーザを照射するには、上記のXYステージの精度があれば十分である。
【0046】
レーザ照射は例えば、図4に示すように該XYステージを走査させながら行う。このとき、画素領域208にはレーザが当たらないようにする。走査のスピードは、実施者が適宜決めればよいが、目安は、0.1〜10m/sの範囲で適当なものを選ぶ。走査スピードが所望のスピードに達するまで、照射前にXYステージを助走させる必要がある。この処理をソースドライバー領域206と、ゲートドライバー領域207に対し行う。
【0047】
こうして、レーザアニール工程が終了する。上記工程を繰り返すことにより、多数の基板を処理できる。
【0048】
【実施例】
〔実施例1〕
上記発明実施の形態にて見積もった、レーザパワーと最大スポットサイズの関係の算出方法をここで示す。
【0049】
上記ガラス基板上に形成された非晶質珪素膜をモデルにする。この計算で酸化珪素膜と非晶質珪素膜の熱伝導率を、室温から1200℃(本明細書中で使用する非晶質珪素膜の融点と仮定した温度)までの範囲で、それぞれ、0.02W/cm・Kと0.2W/cm・Kとする。非晶質珪素膜の温度が融点を越えた範囲では、その熱伝導率を2W/cm・Kとする。
【0050】
該非晶質珪素膜のレーザ結晶化の際、各膜の温度制限は下記のようになる。
【0051】
ガラス基板は、変形することなしに最高600℃(コーニング1737の歪み点温度は600℃以上ある。)まで加熱できる。一方、非晶質珪素膜の温度は、全体的に該膜の融点を上回らなければならないと仮定すると、1200℃にならねばならない。
【0052】
レーザでの結晶化の際中、ある瞬間で非晶質珪素膜の温度が1200℃、ガラス基板と酸化珪素膜の界面温度が600℃になっているとする。(非晶質珪素膜の熱伝導率は酸化珪素膜のそれより、1桁〜2桁大きいので、非晶質珪素膜の温度はただちに一様になると仮定できる。)この温度分布を維持するためには、酸化珪素膜中に生じた該温度勾配が引き起こす熱伝導により非晶質珪素膜から逃げていく熱量を上回る熱を、非晶質珪素膜に供給する必要がある。
【0053】
該温度分布を与えたとき、酸化珪素膜中を流れる熱流量F(W/cm2)は、
F=0.02[W/cm・K]×(1200−600)[K]/2000×10-8[cm]
=6×105[W/cm2]
【0054】
一方、本明細書で使用するエキシマレーザの出力は1000Wであるから、該非晶質珪素膜を結晶化できるレーザスポットサイズをS[cm2] とし、レーザが供給する熱量が酸化珪素膜を通して逃げる熱量を上回るとすると、
Figure 0004954359
【0055】
これでは発明実施の形態に示した最大スポットサイズの半分にも満たない。また、このサイズでは、連続発光のエキシマレーザを使用するメリットが少ない。また、上記の結果は、非晶質珪素膜表面からの光の反射を無視している。
【0056】
使用するコーニング1737基板の厚さは0.7mmであるから、該基板の極表面だけ歪み点温度を上回ることを許容し、再度計算した。該基板の極表面、深さ0.001mm(基板の厚さの1/700)の範囲のみ該基板の歪み点温度を上回ったと仮定すると、ガラス基板と酸化珪素膜の界面温度を1100℃まであげることができる。
【0057】
該温度分布を与えたとき、酸化珪素膜中を流れる熱の流量F’(W/cm2)は
F’=0.02 [W/cm・K]×(1200−1100)[K]/2000×10-8 [cm]
=1×105 [W/cm2]
【0058】
一方、本明細書で使用するエキシマレーザの出力は1000Wであるから、該非晶質珪素膜を結晶化できるレーザスポットサイズをS’[cm2] とすると、
Figure 0004954359
【0059】
エキシマレーザの波長領域では、約半分のエネルギーが非晶質珪素膜で反射されてしまうので、結局、
Figure 0004954359
この値は発明実施の形態で使ったものである。
【0060】
上記の結果を非晶質珪素膜を結晶化するのに必要な連続発光のレーザパワーLw(W)とスポットサイズSp(cm2)の関係式に直すと、
Lw/2Sp > F’
故に
Lw > 2×105Sp
これまでの計算は、下地を厚さ200nmの酸化珪素膜、半導体膜を厚さ50nmの非晶質珪素膜、基板を厚さ0.7mmのコーニング1737とした場合を想定して行ったものである。
よって、他の材質を使ったり、厚さを変更したりすれば、上記の結果は変わってくるが、オーダーで変わる結果ではない。
【0061】
例えば、上記の条件で下地酸化珪素膜の厚さを400nmとすると、該結果は、
Lw > 1×105Sp・・・・・・・・(式A)
となる。
【0062】
さてここで、半導体膜を結晶化するのに必要な最小のスポットサイズを考える。あるサイズよりも小さいスポットサイズで半導体膜を結晶化した場合、熱伝導でスポットの外側(レーザが当たっている周りの半導体膜)に逃げていく熱量が、総熱量に比較して大きくなり、結晶化の均質性が損なわれるためである。
【0063】
上記最小スポットを大きめに見積もって、角ビームの一辺のサイズが膜厚の1000倍程度あれば十分であるとすると
Sp >(50[nm]×1000)2
Sp >2.5×10-5 [cm2]・・・・・・(式B)
【0064】
(式A)及び(式B)の関係をグラフにしたものを図5に示した。
【0065】
〔実施例2〕
上記実施例1で計算したスポットサイズは非常に小さいので、大量生産には使いにくい。そこで、本実施例では、歪み点温度が高い石英基板を基板に使用することでレーザビームのサイズを飛躍的に大きくした例を示す。石英基板は珪素膜の融点温度に加熱されても全く変形、変質しない。よって、ビームサイズを広げることができる。本実施例中、照射対象は、発明実施の形態で示した珪素膜基板で、基板をガラス基板から厚さ1.1mmの石英基板に置換したものとする。
【0066】
本実施例では、1000Wの連続発光エキシマレーザを線状ビーム(サイズ125mm×0.4mm)に加工し使用する例を示す。該レーザを線状ビームに加工する手段を図8に示す。
【0067】
図8に示す装置は、レーザ発振装置406からのレーザ光(この状態では概略矩形形状を有している)を407、408、409、410、412で示す光学系を介して、線状ビーム405として照射する機能を有している。ステージ413は1方向に動作する1軸ステージである。これを走査させることで、ステージ413上に配置する基板をレーザ照射する。
【0068】
なお、レーザ発振装置から出射されるレーザビームのサイズは、もともと直径0.3mm円ビームであるが、これを図示しない2組のビームエキスパンダーを使って概略10×35mmの楕円に広げる。411はミラーである。
【0069】
上記光学系はすべて石英製である。石英は、エキシマレーザの波長域の透過率が十分高いために使用された。また、使用するエキシマレーザの波長(本明細書では248nm)にあわせ適当なコーティングを光学系表面に施した。これにより、レンズ単体で透過率99%以上が得られた。また、レンズの耐久性も増した。
【0070】
407はシリンドリカルレンズアレイと呼ばれ、ビームを多数に分割する機能を有する。この分割された多数のビームは、シリンドリカルレンズ410で1つに合成される。
【0071】
この構成は、ビーム内の強度分布を均一にするために必要とされる。また、シリンドリカルレンズアレイ408とシリンドリカルレンズ409との組み合わせも上述したシリンドリカルレンズアレイ407とシリンドリカルレンズ410の組み合わせと同様な機能を有する。
【0072】
シリンドリカルレンズアレイ407とシリンドリカルレンズ410の組み合わせは、線状レーザビームの長手方向における強度分布を均一にする機能を有し、シリンドリカルレンズアレイ408とシリンドリカルレンズ409の組み合わせは、線状レーザビームの幅方向における強度分布を均一にする機能を有している。
【0073】
シリンドリカルレンズアレイ408とシリンドリカルレンズ409の組み合わせにより、いったんビーム幅wのビームが形成される。ミラー411を介して、さらに、ダブレットシリンドリカルレンズ412を配置することにより、より細い(ビーム幅wよりも細い)線状レーザビームを得ることができる。
【0074】
図8の光学系で形成される線状レーザビームのエネルギー分布は、その幅方向の断面をみると、矩形状の分布を示した。すなわち、エネルギー密度について非常に均質性の高い線状レーザビームを得ることができた。
【0075】
このとき、シリンドリカルレンズアレイ407としては、焦点距離41mm、幅5mm、長さ30mm、中心厚5mmのシリンドリカルレンズを7本使用した。
【0076】
また、シリンドリカルレンズアレイ408としては、焦点距離250mm、幅2mm、長さ60mm、中心厚5mmのシリンドリカルレンズを5本使用した。
【0077】
また、シリンドリカルレンズ409としては、焦点距離200mm、、幅30mm、長さ120mm、中心厚10mmのシリンドリカルレンズを使用した。
【0078】
また、シリンドリカルレンズ410としては、焦点距離1022mm、幅180mm、長さ40mm、中心厚35mmのシリンドリカルレンズを使用した。
【0079】
また、ダブレットシリンドリカルレンズ412としては、幅90mm、長さ160mm、中心厚16mmのシリンドリカルレンズを2枚組にし、合成焦点距離を220mmとしたものを使用した。
【0080】
なお、上記レンズはみな幅方向に曲率を有し、すべて球面レンズであった。レンズの材質は合成石英で、透過光の波長248nmで透過率99%以上が得られるように、ARコート処理を施した。
【0081】
また、シリンドリカルレンズアレイ407は、レーザの光路に沿って、照射面から、2100mmレーザ寄りに配置した。
【0082】
また、シリンドリカルレンズアレイ408は、レーザの光路に沿って、照射面から、1980mmレーザ寄りに配置した。
【0083】
また、シリンドリカルレンズ409は、レーザの光路に沿って、照射面から、1580mmレーザ寄りに配置した。
【0084】
また、シリンドリカルレンズ410は、レーザの光路に沿って、照射面から、1020mmレーザ寄りに配置した。
【0085】
また、ダブレットシリンドリカルレンズ412は、レーザの光路に沿って、照射面から、275mmレーザ寄りに配置した。
【0086】
上記の数値は、だいたいの目安であり、レンズの作成精度などによった。
【0087】
上記サイズに加工された線状の連続発光エキシマレーザビームを、図7で示すような方法で走査させることで、珪素膜全面を結晶化させる。該線状レーザビームの長辺の長さは珪素膜短辺の長さ以上であるから、1度の走査で基板全面が結晶化できる。図7中、基板は401、ソースドライバー領域は402、ゲートドライバー領域は403、画素領域は404である。図7をみればわかるように、線状レーザビームを1度走査するだけで、珪素膜全体が結晶化される。
【0088】
走査のスピードは、実施者が適宜決めればよいが、目安は、0.5〜100mm/sの範囲で適当なものを選ぶ。このとき走査スピードが所望のスピードに達するまで、照射前に1軸ステージを助走させる必要がある。
【0089】
〔実施例3〕
本実施例では、実施例2と同じ仕様の1000W連続発光エキシマレーザを用いて、ガラス基板上に形成した珪素膜を結晶化する工程をしめす。本実施例の結晶化工程では、ガラス基板の極表面が溶けるので、珪素膜の汚染防止のため下地をやや厚めにした例を示す。
【0090】
まず、基板として125×125×0.7mmのガラス基板(コーニング1737)を用意する。この基板は600℃までの温度であれば充分な耐久性がある。該ガラス基板上に下地膜として酸化珪素膜を400nm成膜する。さらに、その上から非晶質珪素膜を55nmの厚さに成膜する。成膜は、共にスパッタ法にて行う。あるいはプラズマCVD法にて成膜してもよい。
【0091】
上記成膜済の基板を、450℃、1時間の熱浴にさらす。本工程は非晶質珪素膜中の水素濃度を減らすための工程である。膜中の水素が多すぎると膜がレーザエネルギーに対して耐えきれないので本工程をいれる。 該膜内の水素の密度は10の20乗atoms/cm3オーダーが適当である。
【0092】
使用するコーニング1737基板の厚さは0.7mmであるから、該基板の表面だけ歪み点温度を上回ることを許容し計算した。該基板の表面、深さ0.1mm(基板の厚さの1/7)の範囲のみ該基板の歪み点温度を上回ったと仮定すると、このときガラス基板と酸化珪素膜の界面温度は1198℃まで上昇する。
【0093】
該温度分布を与えたとき、酸化珪素膜中を流れる熱の流量F”(W/cm2)は
F”=0.02 [W/cm・K]×(1200−1198)[K]/4000×10-8 [cm]
=1×103 [W/cm2]
【0094】
一方、本明細書で使用するエキシマレーザの出力は1000Wであるから、該非晶質珪素膜を結晶化できるレーザスポットサイズをS”[cm2] とすると、
Figure 0004954359
【0095】
エキシマレーザの波長領域では、約半分のエネルギーが非晶質珪素膜で反射されてしまうので、結局、
Figure 0004954359
本実施例で使用するレーザビームのスポットサイズは
0.4×125mm=0.5[cm2]で上記の結果の最大値と一致する。
【0096】
上記の結果を非晶質珪素膜を結晶化するのに必要な連続発光のレーザパワーLw(W)とスポットサイズSp(cm2)の関係式に直すと、
Lw/2Sp > F”
故に
Lw > 2×103Sp
これまでの計算は、下地を厚さ400nmの酸化珪素膜、半導体膜を厚さ55nmの非晶質珪素膜、基板を厚さ0.7mmのコーニング1737とした場合を想定して行ったものである。よって、他の材質を使ったり、厚さを変更したりすれば、上記の結果は変わってくるが、オーダーで変わる結果ではない。
【0097】
〔実施例4〕
本実施例では、多結晶珪素膜に連続発光エキシマレーザを照射する方法を示す。
【0098】
ガラス基板には、コーニング1737を用いる。該基板の片方の面に、厚さ200nmの酸化珪素膜と、厚さ50nmの非晶質珪素膜を順に成膜する。その後、窒素雰囲気中、600℃の雰囲気に24時間さらし、非晶質珪素膜を結晶化する。
【0099】
また、非晶質珪素膜の結晶化に特開平7−130652号公報(米国特許番号08/329,644に対応)の実施例2に記載された技術を用いてもよい。同公報に記載された技術は、結晶化を促進する触媒元素(コバルト、パラジウム、ゲルマニウム、白金、鉄、銅、代表的にはニッケル)を非晶質珪素膜の表面に選択的に保持させ、その部分を核成長の種として結晶化を行う技術である。
【0100】
まず、非晶質珪素膜上に、濃度が10ppmの酢酸ニッケル水溶液を塗布し、これを窒素雰囲気にて550℃の雰囲気に4時間さらし、非晶質珪素膜を結晶化してもよい。該塗布の方法はスピンコート法を使うとよい。
【0101】
この技術によれば、ニッケルを添加した非晶質珪素膜は、低温短時間で結晶化する。これは、ニッケルが結晶成長の核の役割を果たし、結晶成長を促進させるのが原因と考えられている。
【0102】
上記の方法で結晶化される非晶質珪素膜は、結晶化温度が低いため欠陥を多く含んでおり、半導体素子の材料としては不十分な場合がある。そこで、該多結晶珪素膜の結晶性を向上させるため、レーザを該膜に照射する。
【0103】
用いるレーザは、発明実施の形態で使ったものとする。また、レーザ照射方法も発明実施の形態と同様にすればよい。実施例1で示した非晶質珪素膜を結晶化するのに必要なレーザ出力とスポットサイズの関係は、多結晶珪素膜に対しても同様である。
【0104】
なぜならば、多結晶珪素膜中には、多数の欠陥が存在するからである。該欠陥領域は非晶質珪素と同様の物性を有しているので、発明実施の形態で示したレーザ照射方法は該領域の欠陥の修復に用いることができる。
【0105】
〔実施例5〕
本実施例では、基板の全面をレーザで結晶化する方法を示す。発明実施の形態では、ドライバー領域のみの結晶化を行ったが、本実施例では、基板全面をレーザ照射する。
【0106】
使用するレーザは、図2に示したものとする。ビーム長は5mmあるので、5mmずつ走査位置をずらしながら、基板全面にレーザ照射する。レーザの1走査領域とその隣の走査領域の重なり部分を制御することが重要である。
【0107】
レーザの重なり部分は、先に述べたように特性がやや悪い。よって、この重なり部分が素子領域に入らないようにする。該重なり部分はレーザビーム長さ方向の端にあるエネルギーの減衰する領域に当てる。該減衰領域は、レーザビームを形成する光学系の精度にもよるが、現在の技術水準で50μm程度に抑えることができる。
【0108】
よって、本実施例で使用する5mm長のレーザビームを50μmずつ重ね合わせて基板全面にレーザを照射する。該重ね合わせの領域には、素子のチャネル領域やオフセット領域、LDD領域がこないようにする。
【0109】
上記全面照射の様子は図6に示す。
【0110】
〔実施例6〕
液晶パネルを量産する場合、1枚の基板上に複数のパネルを形成し工程終了後、基板を切断する方法が、一般に行われている。
【0111】
本実施例では、このような多面取りの基板に対し、連続発光エキシマレーザ発振装置を光源とする、線状レーザビームを照射する例を示す。本実施例中、多面取り基板のサイズは、600mm×720mmとする。
【0112】
多面取りの基板に対し線状レーザを照射する方法は様々考えられるが、本実施例では、代表的なものを挙げて説明する。
【0113】
本実施例で用いる方法を図9に示す。連続発光エキシマレーザ発振装置1301から出射されたレーザ光は光学系1302、ミラー1303を介することにより、照射面(基板1306)で線状レーザビーム1304となる。光学系1302には、先の実施例で示したもの、例えば、図8に示したものを使う。
【0114】
本実施例で、基板1306上には、5×6枚、つまり30枚の3.5インチ液晶パネルが形成される。多面取り基板のサイズは600mm×720mmであることから、1枚のパネルがしめる領域は120mm×120mmの正方形となる。図9は簡単のため4つの液晶パネルのみ図示する。その内の1つの、ソースドライバーとなる領域1307、ゲートドライバーとなる領域1308、画素となる領域1309を図示する。
【0115】
図8に示した光学系で形成される線状レーザビーム長さは、125mmであるので、1枚のパネルのしめる領域(120mm角の正方形)1辺の長さよりも長い。よって、線状レーザビームを1方向に1回走査するだけで、パネル1列分の領域を処理できる。多面取り基板1306上には、パネルが6行5列でならんでいることから、5回の走査で基板全面をレーザ照射できる。基板の走査には、XYステージ1305を動かすことで行う。基板の走査方向は、例えば、図9中の点線の矢印で示す方向とする。
【0116】
なお、図9では4つの液晶パネルのみ図示したが、特に限定されないことは言うまでもない。
【0117】
〔実施例7〕
本実施例では、多面取りの基板に対し、連続発光エキシマレーザ発振装置を光源とする、線状レーザビームを照射する他の例を示す。本実施例中、多面取り基板のサイズは、600mm×720mmとする。
【0118】
本実施例で用いる方法を図10に示す。連続発光エキシマレーザ発振装置1401から出射されたレーザ光は光学系1402、ミラー1403を介することにより、照射面(基板1406)で線状レーザビーム1404となる。光学系1402には、先の実施例で示したもの、例えば、図8に示したものを使う。
【0119】
本実施例で、基板1406上には、10×12枚、つまり120枚の2.6インチ液晶パネルが形成される。多面取り基板のサイズは600mm×720mmであることから、1枚のパネルがしめる領域は60mm×60mmの正方形となる。図10は簡単のため4つの液晶パネルのみ図示する。その内の1つの、ソースドライバーとなる領域1407、ゲートドライバーとなる領域1408、画素となる領域1409を図示する。
【0120】
図8に示した光学系で形成される線状レーザビーム長さは、125mmであるので、上記4枚のパネルを2行2列に並べたときの(120mm角の正方形)1辺の長さよりも長い。よって、線状レーザビームを1方向に1回走査するだけで、パネル2列分の領域を処理できる。多面取り基板1406上には、パネルが12行10列でならんでいることから、5回の走査で基板全面をレーザ照射できる。基板の走査には、XYステージ1405を動かすことで行う。基板の走査方向は、例えば、図10中の点線の矢印で示す方向とする。
【0121】
線状レーザビームの長さが長くなればなるほど、あるいは、パネルが小さくなればなるほど、線状レーザビームの1回の走査でレーザ照射できるパネルの列の本数は増える。線状レーザビームの長さとパネルサイズによっては、パネル3列分またはそれ以上を線状レーザビーム1回の走査でレーザ照射することができる。
【0122】
なお、図10では4つの液晶パネルのみ図示したが、特に限定されないことは言うまでもない。
【0123】
〔実施例8〕
本実施例では、発明実施の形態、または、上記各実施例で得られた結晶性珪素膜を利用してTFT(薄膜トランジスタ)を作製する例を示す。本実施例の工程を図11〜13に示す。
【0124】
まず、基板としてガラス基板701を用意し、その上に200nm厚の酸化珪素膜(下地膜とも呼ぶ)702と厚さ55nmの非晶質珪素膜703aとを大気解放しないまま連続的に成膜した。(図11(A))こうすることで非晶質珪素膜703aの下表面に大気中に含まれるボロン等の不純物が吸着することを防ぐことができる。
【0125】
なお、本実施例では非晶質半導体膜として、非晶質珪素(アモルファスシリコン)膜を用いたが、他の半導体膜であっても構わない。非晶質シリコンゲルマニウム膜でも良い。また、下地膜及び半導体膜の形成手段としては、PCVD法、LPCVD法またはスパッタ法等を用いることができる。この後、水素濃度が高い場合は水素濃度低減するための加熱処理を行うとよい。
【0126】
次に、非晶質珪素膜703aの結晶化を行う。本実施例では、発明の実施の形態に示したレーザー照射方法を用いてレーザー結晶化を行った。こうしてレーザー照射を行って結晶化させ、結晶質珪素(ポリシリコン)膜からなる領域704aを形成した。(図11(B))
【0127】
そして、形成された結晶質珪素(ポリシリコン)膜をパターニングして、TFTの半導体層704bを形成した。(図11(C))
【0128】
なお、半導体層704bを形成する前後に、結晶質珪素膜に対してTFTのしきい値電圧を制御するための不純物元素(リンまたはボロン)を添加しても良い。この工程はNTFTまたはPTFTのみに行っても良いし、双方に行っても良い。
【0129】
次に、スパッタ法またはプラズマCVD法により絶縁膜705を形成し、スパッタ法により第1の導電膜706a、第2の導電膜707bを積層形成する。(図11(D))
【0130】
この絶縁膜705は、TFTのゲート絶縁膜として機能することになる絶縁膜であり、膜厚は50〜200nmとする。本実施例では、シリコン酸化物をターゲットとして用いたスパッタ法により100nm厚の酸化珪素膜を形成した。また、酸化珪素膜のみでなく酸化珪素膜の上に窒化珪素膜を設けた積層構造とすることもできるし、酸化珪素膜に窒素を添加した酸化窒化珪素膜を用いても構わない。
【0131】
なお、本実施例では非晶質珪素膜のレーザ結晶化を行った後、パターニングを行いゲート絶縁膜を形成した例を示したが、特に工程順序は限定されず、非晶質珪素膜とゲート絶縁膜をスパッタ法にて連続成膜した後、レーザ結晶化を行いパターニングを施す工程としてもよい。スパッタ法にて連続成膜した場合、良好な界面特性が得られる。
【0132】
また、第1の導電膜706aは、Ta、Ti、Mo、Wから選ばれた元素を主成分とする導電材料を用いる。第1の導電膜706aの厚さは5〜50nm、好ましくは10〜25nmで形成すれば良い。一方、第2の導電膜707aは、Al、Cu、Siを主成分とする導電材料を用いる。第2の導電膜707aは100〜1000nm、好ましくは200〜400nmで形成すれば良い。第2の導電膜707aは、ゲート配線またはゲートバスラインの配線抵抗を下げるために設けられている。
【0133】
次いで、パターニングによって第2の導電膜707aの不要な部分を除去して、配線部にゲートバスラインの一部となる電極707bを形成した後、レジストマスク708a〜dを形成する。レジストマスク708aはPTFTを覆い、レジストマスク708bはドライバー回路のNTFTのチャネル形成領域を覆うようにして形成する。また、レジストマスク708cは電極707bを覆い、レジストマスク708dは画素部のチャネル形成領域を覆うようにして形成する。その後、レジストマスク708a〜dをマスクとしてn型を付与する不純物元素の添加を行い、不純物領域710、711を形成した。(図12(A))
【0134】
本実施例ではn型を付与する不純物元素としてリンを用い、フォスフィン(PH3)を用いたイオンドープ法で行った。この工程ではゲート絶縁膜709と第1の導電膜706aを通してその下の半導体層704bにリンを添加するために、加速電圧は80keVとして、高めに設定した。半導体層704bに添加されるリンの濃度は、1×1016〜1×1019atoms/cm3の範囲にするのが好ましく、ここでは1×1018atoms/cm3とした。そして、半導体層にリンが添加された領域710、711が形成された。ここで形成されたリンが添加された領域の一部は、LDD領域として機能する。また、マスクで覆われてリンが添加されなかった領域(結晶質珪素膜からなる領域709、712)の一部は、チャネル形成領域として機能する。
【0135】
なお、リンの添加工程は、質量分離を行うイオンインプランテーション法を用いても良いし、質量分離を行わないプラズマドーピング法を用いても良い。また、加速電圧やドーズ量の条件等は実施者が最適値を設定すれば良い。
【0136】
次いで、レジストマスク708a〜dを除去した後、必要があれば活性化処理を行う。そして、第3の導電膜713aをスパッタ法により成膜形成した。(図12(B))第3の導電膜713aは、Ta、Ti、Mo、Wから選ばれた元素を主成分とする導電材料を用いる。また、第3の導電膜713aの厚さは100〜1000nm、好ましくは200〜500nmとした。
【0137】
次いで、レジストマスク714a〜dを新たに形成してパターニングを行いPTFTのゲート電極706b、713bの形成、及び配線706c、713cの形成を行った後、マスク714a〜dをそのまま用いてp型を付与する不純物元素を添加してPTFTのソース領域、ドレイン領域を形成する。(図12(C))ここではボロンをその不純物元素として、ジボラン(B26)を用いてイオンドープ法で添加した。ここでも加速電圧を80keVとして、2×1020atoms/cm3の濃度にボロンを添加した。
【0138】
次いで、レジストマスク714a〜dを除去して、新たにレジストマスク718a〜eを形成した後、レジストマスク718a〜eをマスクとしてエッチングを行いNTFTのゲート配線706d、713d、画素部のTFTのゲート配線706e、713e、保持容量の上部配線706f、713fを形成する。(図12(D))
【0139】
次いで、レジストマスク718a〜eを除去し、新たにレジストマスク719を形成した後、NTFTのソース領域、ドレイン領域にn型を付与する不純物元素を添加して不純物領域720〜725を形成する。(図13(A))ここでは、フォスフィン(PH3)を用いたイオンドープ法で行った。不純物領域720〜725に添加されたリンの濃度は、先のn型を付与する不純物元素を添加する工程での濃度と比較して高濃度であり、1×1019〜1×1021atoms/cm3とするのが好ましく、ここでは1×1020atoms/cm3とした。
【0140】
その後、レジストマスク719を除去した後、50nmの厚さの窒化珪素膜からなる保護膜727を形成して図13(B)の状態が得られる。
【0141】
次いで、添加されたn型またはp型を付与する不純物元素を活性化するための活性化処理を行う。この工程は、電気加熱炉を用いた熱アニール法や、前述のエキシマレーザを用いたレーザアニール法や、ハロゲンランプを用いたラピットサーマルアニール法(RTA法)で行えば良い。加熱処理する場合は、300〜700℃、好ましくは350〜550℃、本実施例では窒素雰囲気において450℃、2時間の熱処理を行った。
【0142】
次いで、第1の層間絶縁膜730を形成した後、コンタクトホールを形成し、ソース電極及びドレイン電極731〜735等を公知の技術により形成する。
【0143】
その後、パッシベーション膜736を形成する。パッシベーション膜736としては、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、またはこれらの絶縁膜と酸化珪素膜との積層膜を用いることができる。本実施例では300nm厚の窒化珪素膜をパッシベーション膜として用いた。
【0144】
なお、本実施例では窒化珪素膜を形成する前処理として、アンモニアガスを用いたプラズマ処理を行い、そのままパッシベーション膜736を形成する。この前処理によりプラズマで活性化した(励起した)水素がパッシベーション膜736によって閉じこめられるため、TFTの活性層(半導体層)の水素終端を促進させることができる。
【0145】
さらに、水素を含むガスに加えて亜酸化窒素ガスを加えると、発生した水分によって被処理体の表面が洗浄され、特に大気中に含まれるボロン等による汚染を効果的に防ぐことができる。
【0146】
パッシベーション膜736を形成したら、第2層間絶縁膜737として1μm厚のアクリル膜を形成した後、パターニングしてコンタクトホールを形成し、ITO膜でなる画素電極738を形成した。こうして図13(C)に示すような構造のAM−LCDが完成する。
【0147】
以上の工程で、ドライバー回路のNTFTにはチャネル形成領域709、不純物領域720、721、LDD領域728が形成された。不純物領域720はソース領域として、不純物領域721はドレイン領域となった。また、画素部のNTFTには、チャネル形成領域712、不純物領域722〜725、LDD領域729が形成された。ここで、各LDD領域728、729には、ゲート電極と重なる領域(GOLD領域)と、ゲート電極と重ならない領域(LDD領域)が形成された。
【0148】
一方、pチャネル型TFTは、チャネル形成領域717、不純物領域715、716が形成された。そして、不純物領域715はソース領域として、不純物領域716はドレイン領域となった。
【0149】
上記方法によって形成された半導体膜を用いて作製されたTFTを使って、例えば、液晶表示装置を作製した場合、従来と比較してレーザの加工あとが目立たないものができた。これは、本発明により個々のTFTの特性のバラツキ、特に移動度のバラツキが抑えられたことによる。
【0150】
図14(A)はアクティブマトリクス型液晶表示装置の回路構成の一例を示す。本実施例のアクティブマトリクス型液晶表示装置は、ソース信号線側ドライバー回路501、ゲート信号線側ドライバー回路(A)507、ゲート信号線側ドライバー回路(B)511、プリチャージ回路512、画素部506を有している。
【0151】
ソース信号線側ドライバー回路501は、シフトレジスタ回路502、レベルシフタ回路503、バッファ回路504、サンプリング回路505を備えている。
【0152】
また、ゲート信号線側ドライバー回路(A)507は、シフトレジスタ回路508、レベルシフタ回路509、バッファ回路510を備えている。ゲート信号線側ドライバー回路(B)511も同様な構成である。
【0153】
また、本発明は、NTFTの駆動電圧を考慮して、LDD領域の長さを同一基板上で異ならしめることが容易であり、それぞれの回路を構成するTFTに対して、最適な形状を同一工程で作り込むこともできる。
【0154】
また、図14(B)は画素部の上面図を示し、TFT部分のA−A' 断面構造と配線部のB−B' 断面構造は、図13(C)と対応しているため、一部は同一の符号で示した。図14(B)中、601は半導体層、602はゲート電極、603は容量線を示している。本実施例において、ゲート電極とゲート配線は、第1の導電層と第3の導電層とから形成され、ゲートバスラインは、第1の導電層と第2の導電層と第3の導電層とから形成されたクラッド構造を有している。
【0155】
また、図15(A)は、ドライバー回路を構成する一部となるCMOS回路の上面図を示し、図13(C)と対応している。1139はPTFTのソース電極、1141はドレイン電極、1142はNTFTのソース電極、1120、1121はゲート配線である。また、本実施例ではNTFTとPTFTの活性層が直接接し、ドレイン電極を共有しているが、特にこの構造に限定されず、図15(B)に示すような構造(活性層が完全に分離した構造)としてもよい。なお、図15中の1239はPTFTのソース電極、1241はドレイン電極、1242はNTFTのソース電極、1220、1221はゲート配線である。
【0156】
また、本実施例の構成は実施例1〜7のいずれの実施例とも自由に組み合わせることが可能である。
【0157】
〔実施例9〕
本実施例では、実施例8と異なる工程でAM−LCDを作製する場合の例について図16〜18を用いて説明する。実施例8ではトップゲート型TFTの例を示したが本実施例ではボトムゲート型TFTの例を示す。
【0158】
まず、ガラス基板801上に積層構造(簡略化のため図示しない)のゲート電極802を形成する。本実施例ではスパッタ法を用いて窒化タンタル膜とタンタル膜を積層形成し、公知のパターニングによりゲート配線(ゲート電極含む)802a〜c及び容量配線802dを形成した。
【0159】
次いで、ゲート絶縁膜、非晶質半導体膜を順次大気開放せずに積層形成した。本実施例では、窒化珪素膜と酸化珪素膜の積層をスパッタ法にて形成し、積層構造のゲート絶縁膜とした。(図16(A))次いで、大気開放せずに非晶質珪素膜を成膜した。その後、水素濃度を低減するための加熱処理を行ってもよい。
【0160】
次いで、レーザ結晶化を行い、結晶質珪素膜806を形成した。本実施例では、発明の実施の形態に示したレーザ照射方法を用いて非晶質半導体膜にレーザ光を照射した。(図16(B))
【0161】
次いで、チャネル形成領域を保護するチャネル保護膜807を形成する。このチャネル保護膜807は公知のパターニングを用いて形成すればよい。本実施例では、フォトマスクを用いてパターニングを行った。この状態では、チャネル保護膜807と接する領域以外の結晶質珪素膜の表面は露呈している。(図16(C))また、裏面からの露光を用いてパターニングする場合にはフォトマスクが必要ないため、工程数を削減することができる。
【0162】
次いで、フォトマスクを用いたパターニングによってPTFT及びNTFTの一部を覆うレジストマスク808を形成した。次いで、n型を付与する不純物元素(本実施例ではリン)の添加を行い、不純物領域809を形成した。(図17(A))
【0163】
次いで、レジストマスク808を除去した後、膜厚の薄い絶縁膜810で全面を覆った。この薄い絶縁膜810は不純物元素を低濃度に添加するために形成されたものであり特に必要ではない。(図17(B))
【0164】
次いで、先の不純物元素の添加工程と比較して低濃度に不純物元素を添加した。(図17(C))この工程によりチャネル保護膜807bで覆われた結晶質珪素膜はチャネル形成領域813となり、チャネル保護膜807cで覆われた結晶質珪素膜はチャネル形成領域814となる。また、この工程によりNTFTのLDD領域811、812が形成された。
【0165】
次いで、Nチャネル型TFTを全面覆うレジストマスク815を形成し、p型を付与する不純物元素を添加した。(図17(D))この工程によりチャネル保護膜807aで覆われた結晶質珪素膜はPTFTのチャネル形成領域816となり、この工程によりPTFTのソース領域及びドレイン領域817が形成された。
【0166】
次いで、レジストマスク815を除去した後、半導体層を所望の形状にパターニングした。(図18(A))ここで、818はドライバー回路のPTFTのソース領域、819はドライバー回路のNTFTのソース領域、820は画素部のソース領域、821は画素部のドレイン領域及び容量電極である。
【0167】
次いで、第1の層間絶縁膜822を形成した後、コンタクトホールを形成し、ソース電極及びドレイン電極823〜827等を公知の技術により形成する。
【0168】
その後、パッシベーション膜828を形成する。パッシベーション膜828としては、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、またはこれらの絶縁膜と酸化珪素膜との積層膜を用いることができる。本実施例では300nm厚の窒化珪素膜をパッシベーション膜として用いた。(図18(B))
【0169】
なお、本実施例では窒化珪素膜を形成する前処理として、アンモニアガスを用いたプラズマ処理を行い、そのままパッシベーション膜828を形成する。この前処理によりプラズマで活性化した(励起した)水素がパッシベーション膜828によって閉じこめられるため、TFTの活性層(半導体層)の水素終端を促進させることができる。
【0170】
パッシベーション膜828を形成したら、第2層間絶縁膜829として1μm厚のアクリル膜を形成した後、パターニングしてコンタクトホールを形成し、ITO膜でなる画素電極830を形成した。こうして図18(C)に示すような構造のAM−LCDが完成する。
【0171】
上記方法によって形成された半導体膜を用いて作製されたTFTを使って、例えば、液晶表示装置を作製した場合、従来と比較してレーザの加工あとが目立たないものができた。これは、本発明により個々のTFTの特性のバラツキ、特に移動度のバラツキが抑えられたことによる。
【0172】
また、本実施例の構成は実施例1〜7のいずれの実施例とも自由に組み合わせることが可能である。
【0173】
〔実施例10〕
本実施例では、実施例8において結晶質珪素膜の形成に他の手段を用いた場合について説明する。
【0174】
本実施例では触媒元素としてニッケルを選択し、非晶質珪素膜上にニッケルを含んだ層を形成し、加熱処理(550℃の雰囲気に4時間)した後、実施の形態で示したレーザー光を照射する処理を行って結晶化した。
【0175】
次いで、珪素膜の上にレジストマスクを形成し、15族に属する元素(本実施例ではリン)の添加工程を行う。添加するリンの濃度は5×1018〜1×1020atoms/cm3(好ましくは1×1019〜5×1019atoms/cm3)が好ましい。但し、添加すべきリンの濃度は、後のゲッタリング工程の温度、時間、さらにはリンドープ領域の面積によって変化するため、この濃度範囲に限定されるものではない。こうしてリンが添加された領域(以下、リンドープ領域という)が形成された。
【0176】
レジストマスクは、後にドライバー回路のTFTのソース領域またはドレイン領域となる領域の一部(または全部)を露呈させるようにして配置する。また、同様にレジストマスクは、後に画素部のTFTのソース領域またはドレイン領域の一部(または全部)を露呈させるようにして配置する。この時、保持容量の下部電極となる領域にはレジストマスクを配置しないため、リンが全面的に添加され、リンドープ領域となる。
【0177】
次に、レジストマスクを除去して、500〜650℃の熱処理を2〜16時間加え、珪素膜の結晶化に用いた触媒元素(本実施例ではニッケル)のゲッタリングを行う。ゲッタリング作用を奏するためには熱履歴の最高温度から±50℃程度の温度が必要であるが、結晶化のための熱処理が550〜600℃で行われるため、500〜650℃の熱処理で十分にゲッタリング作用を奏することができる。
【0178】
そして、触媒元素が低減された結晶質珪素(ポリシリコン)膜をパターニングして、TFTの結晶質半導体層を形成した。以降の工程は実施例8に従えばよい。
【0179】
なお、本実施例の構成は実施例1〜9のいずれの構成とも自由に組み合わせることが可能である。
【0180】
〔実施例11〕
本願発明は従来のMOSFET上に層間絶縁膜を形成し、その上にTFTを形成する際に用いることも可能である。即ち、半導体回路上に反射型AM−LCDが形成された三次元構造の半導体装置を実現することも可能である。
【0181】
また、前記半導体回路はSIMOX、Smart−Cut(SOITEC社の登録商標)、ELTRAN(キャノン株式会社の登録商標)などのSOI基板上に形成されたものであっても良い。
【0182】
なお、本実施例を実施するにあたって、実施例1〜10のいずれの構成を組み合わせても構わない。
【0183】
〔実施例12〕
本実施例では、実施例8に示した作製工程で基板上にTFTを形成し、実際にAM−LCDを作製した場合について説明する。
【0184】
図13(C)の状態が得られたら、画素電極738上に配向膜を80nmの厚さに形成する。次に、対向基板としてガラス基板上にカラーフィルタ、透明電極(対向電極)、配向膜を形成したものを準備し、それぞれの配向膜に対してラビング処理を行い、シール材(封止材)を用いてTFTが形成された基板と対向基板とを貼り合わせる。そして、その間に液晶材料を保持させる。このセル組み工程は公知の手段を用いれば良いので詳細な説明は省略する。
【0185】
上記液晶材料としては、例えばTN液晶、PDLC、強誘電性液晶、反強誘電性液晶、強誘電性液晶と反強誘電性液晶の混合物が挙げられる。また、1998,SID,“Characteristics and Driving Scheme of Polymer−Stabilized Monostable FLCD Exhibiting Fast Response Timeand High Contrast Ratio with Gray−Scale Capability”by H.Furue et al.や、1997,SID DIGEST,841,“A Full−Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with FastResponse Time”by T.Yoshida et al.、または米国特許第5594569号に開示された液晶材料を用いることが可能である。
【0186】
特に、無しきい値反強誘電性液晶材料や、強誘電性液晶材料と反強誘電性液晶材料との混合液晶材料である無しきい値反強誘電性混合液晶の中には、その駆動電圧が±2.5V程度のものも見出されている。このような低電圧駆動の無しきい値反強誘電性混合液晶を用いた場合には、画像信号のサンプリング回路の電源電圧を5〜8V程度に抑えることが可能となり、比較的LDD領域の幅が小さなTFT(例えば、0nm〜500nmまたは0〜200nm)を用いる場合において有効である。
【0187】
なお、無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、液晶表示装置の低消費電力化が実現される。
【0188】
なお、セルギャップを維持するためのスペーサは必要に応じて設ければ良い。従って、対角1インチ以下のAM−LCDのようにスペーサがなくてもセルギャップを維持できる場合は特に設けなくても良い。
【0189】
次に、以上のようにして作製したAM−LCDの外観を図20に示す。図20に示すようにアクティブマトリクス基板と対向基板とが対向し、これらの基板間に液晶が挟まれている。アクティブマトリクス基板は基板1000上に形成された画素部1001、走査線駆動回路1002、信号線駆動回路1003を有する。
【0190】
走査線駆動回路1002、信号線駆動回路1003はそれぞれ走査線1030、信号線1040によって画素部1001に接続されている。これら駆動回路1002、1003はCMOS回路で主に構成されている。
【0191】
画素部1001の行ごとに走査線が形成され、列ごとに信号線1040が形成されている。走査線1030、信号線1040の交差部近傍には、画素部のTFT1010が形成されている。画素部のTFT1010のゲート電極は走査線1030に接続され、ソースは信号線1040に接続されている。さらに、ドレインには画素電極1060、保持容量1070が接続されている。
【0192】
対向基板1080は基板全面にITO膜等の透明導電膜が形成されている。透明導電膜は画素部1001の画素電極1060に対する対向電極であり、画素電極、対向電極間に形成された電界によって液晶材料が駆動される。対向基板1080には必要に応じて配向膜や、ブラックマスクや、カラーフィルターが形成されている。
【0193】
アクティブマトリクス基板側の基板にはFPC1031を取り付ける面を利用してICチップ1032、1033が取り付けられている。これらのICチップ1032、1033はビデオ信号の処理回路、タイミングパルス発生回路、γ補正回路、メモリ回路、演算回路などの回路をシリコン基板上に形成して構成される。
【0194】
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリクス型の表示装置であればEL(エレクトロルミネッセンス)表示装置やEC(エレクトロクロミックス)表示装置に本願発明を適用することも可能である。
【0195】
図19にアクティブマトリクス型EL表示装置に適用した例を示す。
【0196】
図19はアクティブマトリクス型EL表示装置の回路図である。11は画素部を表しており、その周辺にはX方向周辺駆動回路12、Y方向周辺駆動回路13が設けられている。また、画素部11の各画素は、スイッチ用TFT14、コンデンサ15、電流制御用TFT16、有機EL素子17を有し、スイッチ用TFT14にX方向信号線18a(または18b)、Y方向信号線20a(または20b、20c)が接続される。また、電流制御用TFT16には、電源線19a、19bが接続される。
【0197】
本実施例のアクティブマトリクス型EL表示装置では、X方向周辺駆動回路12、Y方向周辺駆動回路13に用いられるTFTの構造がGOLD構造であり、スイッチ用TFT14や電流制御用TFT16のTFT構造がLDD構造となっている。
【0198】
また、図23(A)は本願発明を用いたEL表示装置の上面図である。図23(A)において、4010は基板、4011は画素部、4012はソース側駆動回路、4013はゲート側駆動回路であり、それぞれの駆動回路は配線4014〜4016を経てFPC4017に至り、外部機器へと接続される。
【0199】
このとき、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材6000、シーリング材(ハウジング材ともいう)7000、密封材(第2のシーリング材)7001が設けられている。
【0200】
また、図23(B)は本実施例のEL表示装置の断面構造であり、基板4010、下地膜4021の上に駆動回路用TFT(但し、ここではnチャネル型TFTとpチャネル型TFTを組み合わせたCMOS回路を図示している。)4022及び画素TFT4023(但し、ここではEL素子への電流を制御するTFTだけ図示している。)が形成されている。ここでは実施例9に示した作製方法によるボトムゲート型TFTを用いた例を示したが、特に限定されず、これらのTFTは公知の構造(トップゲート構造またはボトムゲート構造)を用いれば良い。
【0201】
本願発明を用いて駆動回路用TFT4022と画素部用TFT4023が完成したら、樹脂材料でなる層間絶縁膜(平坦化膜)4026の上に画素部用TFT4023のドレインと電気的に接続する透明導電膜でなる画素電極4027を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物(ITOと呼ばれる)または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、陽極となる画素電極4027を形成したら、絶縁膜4028を形成し、画素電極4027上に開口部を形成する。
【0202】
次に、EL層4029を形成する。EL層4029は公知のEL材料(正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層)を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、EL材料には低分子系材料と高分子系(ポリマー系)材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【0203】
本実施例では、シャドーマスクを用いて蒸着法によりEL層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層(赤色発光層、緑色発光層及び青色発光層)を形成することで、カラー表示が可能となる。その他にも、色変換層(CCM)とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のEL表示装置とすることもできる。
【0204】
EL層4029を形成したら、その上に陰極4030を形成する。陰極4030とEL層4029の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でEL層4029と陰極4030を連続成膜するか、EL層4029を不活性雰囲気で形成し、大気解放しないで陰極4030を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする。
【0205】
なお、本実施例では陰極4030として、LiF(フッ化リチウム)膜とAl(アルミニウム)膜の積層構造を用いる。具体的にはEL層4029上に蒸着法で1nm厚のLiF(フッ化リチウム)膜を形成し、その上に300nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるMgAg電極を用いても良い。そして陰極4030は4031で示される領域において配線4016に接続される。配線4016は陰極4030に所定の電圧を与えるための電源供給線であり、導電性ペースト材料4032を介してFPC4017に接続される。
【0206】
4031に示された領域において陰極4030と配線4016とを電気的に接続するために、層間絶縁膜4026及び絶縁膜4028にコンタクトホールを形成する必要がある。これらは層間絶縁膜4026のエッチング時(画素電極用コンタクトホールの形成時)や絶縁膜4028のエッチング時(EL層形成前の開口部の形成時)に形成しておけば良い。また、絶縁膜4028をエッチングする際に、層間絶縁膜4026まで一括でエッチングしても良い。この場合、層間絶縁膜4026と絶縁膜4028が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【0207】
このようにして形成されたEL素子の表面を覆って、パッシベーション膜6003、充填材6004、カバー材6000が形成される。
【0208】
さらに、EL素子部を囲むようにして、カバー材6000と基板4010の内側にシーリング材が設けられ、さらにシーリング材7000の外側には密封材(第2のシーリング材)7001が形成される。
【0209】
このとき、この充填材6004は、カバー材6000を接着するための接着剤としても機能する。充填材6004としては、PVC(ポリビニルクロライド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。この充填材6004の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【0210】
また、充填材6004の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【0211】
スペーサーを設けた場合、パッシベーション膜6003はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【0212】
また、カバー材6000としては、ガラス板、アルミニウム板、ステンレス板、FRP(Fiberglass−Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材6004としてPVBやEVAを用いる場合、数十μmのアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【0213】
但し、EL素子からの発光方向(光の放射方向)によっては、カバー材6000が透光性を有する必要がある。
【0214】
また、配線4016はシーリング材7000および密封材7001と基板4010との隙間を通ってFPC4017に電気的に接続される。なお、ここでは配線4016について説明したが、他の配線4014、4015も同様にしてシーリング材7000および密封材7001の下を通ってFPC4017に電気的に接続される。
【0215】
また、本実施例においては、画素電極を陽極としたため、電流制御用TFTはPTFTを用いることが好ましい。作製プロセスは実施例9を参照すればよい。本実施例の場合、発光層で発生した光は、TFTが形成された基板の方に向かって放射される。また、本願発明のNTFTを用いて形成しても構わない。電流制御用TFTとしてNTFTを用いる場合は、反射性の高い導電膜でなる画素電極(EL素子の陰極)を画素部用TFT4023のドレインと接続させ、EL層、透光性を有する導電膜でなる陽極を順次作製すればよい。この場合、発光層で発生した光は、TFTが形成されていない基板の方に向かって放射される。
【0216】
なお、本実施例は実施例1〜11のいずれの実施例とも自由に組み合わせることが可能である。
【0217】
〔実施例13〕
本願発明を実施して形成されたCMOS回路や画素部は様々な電気光学装置(アクティブマトリクス型液晶表示装置、アクティブマトリクス型EL表示装置、アクティブマトリクス型ECディスプレイ)に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器全てに本願発明を実施できる。
【0218】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図21、図24、図25に示す。
【0219】
図21(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004等を含む。本発明を画像入力部2002、表示部2003やその他の信号制御回路に適用することができる。
【0220】
図21(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明を表示部2102やその他の信号制御回路に適用することができる。
【0221】
図21(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。本発明は表示部2205やその他の信号制御回路に適用できる。
【0222】
図21(D)は頭部取り付け型のディスプレイの一部(右片側)であり、本体2301、信号ケーブル2302、頭部固定バンド2303、表示部2304、光学系2305、表示装置2306等を含む。本願発明は表示装置2306に用いることができる。
【0223】
図21(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部2402やその他の信号制御回路に適用することができる。
【0224】
図21(F)はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)等を含む。本願発明を表示部2502やその他の信号制御回路に適用することができる。
【0225】
図24(A)はフロント型プロジェクターであり、投射装置2601、スクリーン2602等を含む。本発明は投射装置2601の一部を構成する液晶表示装置2808やその他の信号制御回路に適用することができる。
【0226】
図24(B)はリア型プロジェクターであり、本体2701、投射装置2702、ミラー2703、スクリーン2704等を含む。本発明は投射装置2702の一部を構成する液晶表示装置2808やその他の信号制御回路に適用することができる。
【0227】
なお、図24(C)は、図24(A)及び図24(B)中における投射装置2601、2702の構造の一例を示した図である。投射装置2601、2702は、光源光学系2801、ミラー2802、2804〜2806、ダイクロイックミラー2803、プリズム2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成される。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図24(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
【0228】
また、図24(D)は、図24(C)中における光源光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801は、リフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。なお、図24(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
【0229】
ただし、図24に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びEL表示装置での適用例は図示していない。
【0230】
図25(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部2903、表示部2904、操作スイッチ2905、アンテナ2906等を含む。本願発明を音声出力部2902、音声入力部2903、表示部2904やその他の信号制御回路に適用することができる。
【0231】
図25(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、3003、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発明は表示部3002、3003やその他の信号回路に適用することができる。
【0232】
図25(C)はディスプレイであり、本体3101、支持台3102、表示部3103等を含む。本発明は表示部3103に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)のディスプレイには有利である。
【0233】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1〜12のどのような組み合わせからなる構成を用いても実現することができる。
【0234】
【発明の効果】
本発明により、レーザビームによるレーザアニールの効果の面内均質性を向上させることができる。
【図面の簡単な説明】
【図1】 本願の線状レーザによりレーザ結晶化された珪素膜表面の模式図。
【図2】 実施例におけるレーザ照射装置を示す図。
【図3】 線状レーザビームを形成する光学系。
【図4】 ドライバー領域に対するレーザ照射の様子を示す図。
【図5】 ガラス基板上に形成した非単結晶珪素膜を結晶化できる連続発光レーザの出力とスポットサイズの関係を示すグラフ。
【図6】 基板全面に対するレーザ照射の様子を示す図。
【図7】 基板全面に対する線状レーザビームの照射の様子を示す図。
【図8】 レーザビームを線状に加工する光学系を示す図。
【図9】 実施例6における多面取り基板に対するレーザ照射の様子を示す図。
【図10】 実施例7における多面取り基板に対するレーザ照射の様子を示す図。
【図11】 AM−LCDの作製工程を示す図。
【図12】 AM−LCDの作製工程を示す図。
【図13】 AM−LCDの作製工程を示す図。
【図14】 画素部の上面図および回路配置を示す図。
【図15】 CMOS回路の上面図を示す図。
【図16】 AM−LCDの作製工程を示す図。
【図17】 AM−LCDの作製工程を示す図。
【図18】 AM−LCDの作製工程を示す図。
【図19】 アクティブマトリクス型EL表示装置の回路図
【図20】 AM−LCDの外観を示す図。
【図21】 電子機器の一例を示す図。
【図22】 従来例の線状レーザによりレーザ結晶化された珪素膜表面の模式図。
【図23】 アクティブマトリクス型EL表示装置の外観図。
【図24】 電子機器の一例を示す図。
【図25】 電子機器の一例を示す図。
【符号の説明】
201 連続発光エキシマレーザ発振装置
202 光学系
203 ミラー
204 基板
205 XYステージ
206 ソースドライバー領域
207 ゲートドライバー領域
208 画素領域
301 ビームエキスパンダーを構成するシリンドリカルレンズ
302 ビームエキスパンダーを構成するシリンドリカルレンズ
303 レーザ光を分割するシリンドリカルレンズアレイ
304 レーザ光を集光するためのシリンドリカルレンズ
305 レーザ光を集光するためのシリンドリカルレンズ
401 基板
402 ソースドライバー領域
403 ゲートドライバー領域
404 画素領域
405 線状レーザビーム
406 連続発光エキシマレーザ発振装置
407 シリンドリカルレンズアレイ
408 シリンドリカルレンズアレイ
409 シリンドリカルレンズ
410 シリンドリカルレンズ
411 ミラー
412 ダブレットシリンドリカルレンズ
1301 連続発光エキシマレーザ発振装置
1302 光学系
1303 ミラー
1304 線状レーザビーム
1305 XYステージ
1306 多面取り基板
1307 ソースドライバー領域
1308 ゲートドライバー領域
1309 画素領域
1401 連続発光エキシマレーザ発振装置
1402 光学系
1403 ミラー
1404 線状レーザビーム
1405 XYステージ
1406 多面取り基板
1407 ソースドライバー領域
1408 ゲートドライバー領域
1409 画素領域

Claims (9)

  1. ガラス基板上に下地膜を形成し、
    前記下地膜上に非単結晶半導体膜を形成し、
    前記非単結晶半導体膜の露呈した表面に連続発光エキシマレーザを照射し、
    前記連続発光エキシマレーザの出力Lw(W)と、照射面でのスポットサイズSp(cm)とが、
    Lw>1×10Sp、且つ、
    Sp>2.5×10−5
    の関係を満たしていることを特徴とする半導体装置の作製方法。
  2. ガラス基板上に下地膜を形成し、
    前記下地膜上に非単結晶半導体膜を形成し、
    前記非単結晶半導体膜の露呈した表面に連続発光エキシマレーザを照射し、
    前記連続発光エキシマレーザの出力Lw(W)と、照射面でのスポットサイズSp(cm)とが、
    Lw>2×10Sp、且つ、
    Sp>2.5×10−5
    の関係を満たしていることを特徴とする半導体装置の作製方法。
  3. ガラス基板上に下地膜を形成し、
    前記下地膜上に非単結晶半導体膜を形成し、
    前記非単結晶半導体膜の露呈した表面に連続発光エキシマレーザを照射し、
    前記連続発光エキシマレーザの出力Lw(W)と、照射面でのスポットサイズSp(cm)とが、
    Lw>2×10Sp、且つ、
    Sp>2.5×10−5
    の関係を満たしていることを特徴とする半導体装置の作製方法。
  4. 非単結晶半導体膜の露呈した表面に連続発光エキシマレーザを照射して前記非単結晶半導体膜の結晶化を行う半導体装置の作製方法であって、
    ガラス基板上に下地膜を形成し、
    前記下地膜上に前記非単結晶半導体膜を形成し、
    前記連続発光エキシマレーザの出力をLw(W)、照射面でのスポットサイズをSp(cm)とした場合に、
    前記スポットサイズSp(cm)を、Sp>2.5×10−5の範囲から選択し、
    且つ、前記連続発光エキシマレーザの出力であるLw(W)を、Lw>1×10Spという式より算出して前記連続発光エキシマレーザを照射することを特徴とする半導体装置の作製方法。
  5. 非単結晶半導体膜の露呈した表面に連続発光エキシマレーザを照射して前記非単結晶半導体膜の結晶化を行う半導体装置の作製方法であって、
    ガラス基板上に下地膜を形成し、
    前記下地膜上に前記非単結晶半導体膜を形成し、
    前記連続発光エキシマレーザの出力をLw(W)、照射面でのスポットサイズをSp(cm)とした場合に、
    前記スポットサイズSp(cm)を、Sp>2.5×10−5の範囲から選択し、
    且つ、前記連続発光エキシマレーザの出力であるLw(W)を、Lw>2×10Spという式より算出して前記連続発光エキシマレーザを照射することを特徴とする半導体装置の作製方法。
  6. 非単結晶半導体膜の露呈した表面に連続発光エキシマレーザを照射して前記非単結晶半導体膜の結晶化を行う半導体装置の作製方法であって、
    ガラス基板上に下地膜を形成し、
    前記下地膜上に前記非単結晶半導体膜を形成し、
    前記連続発光エキシマレーザの出力をLw(W)、照射面でのスポットサイズをSp(cm)とした場合に、
    前記スポットサイズSp(cm)を、Sp>2.5×10−5の範囲から選択し、
    且つ、前記連続発光エキシマレーザの出力であるLw(W)を、Lw>2×10Spという式より算出して前記連続発光エキシマレーザを照射することを特徴とする半導体装置の作製方法。
  7. 請求項1乃至のいずれか一において、
    基板1枚に照射する間における前記連続発光エキシマレーザのエネルギーの変動は、±10%以内であることを特徴とする半導体装置の作製方法。
  8. 請求項1乃至のいずれか一において、
    基板1枚に照射する間における前記連続発光エキシマレーザのエネルギーの変動は、±3%以内であることを特徴とする半導体装置の作製方法。
  9. 請求項1乃至のいずれか一において、
    基板1枚に照射する間における前記連続発光エキシマレーザのエネルギーの変動は、±1%以内であることを特徴とする半導体装置の作製方法。
JP2000033877A 1999-02-12 2000-02-10 半導体装置の作製方法 Expired - Fee Related JP4954359B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000033877A JP4954359B2 (ja) 1999-02-12 2000-02-10 半導体装置の作製方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP1999035019 1999-02-12
JP3501999 1999-02-12
JP11-35019 1999-02-18
JP11-39787 1999-02-18
JP3978799 1999-02-18
JP1999039787 1999-02-18
JP2000033877A JP4954359B2 (ja) 1999-02-12 2000-02-10 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2000306834A JP2000306834A (ja) 2000-11-02
JP2000306834A5 JP2000306834A5 (ja) 2007-03-22
JP4954359B2 true JP4954359B2 (ja) 2012-06-13

Family

ID=27288615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000033877A Expired - Fee Related JP4954359B2 (ja) 1999-02-12 2000-02-10 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4954359B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210090879A1 (en) * 2016-10-07 2021-03-25 Semiconductor Energy Laboratory Co., Ltd. Cleaning method of glass substrate, manufacturing method of semiconductor device, and glass substrate

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW552645B (en) 2001-08-03 2003-09-11 Semiconductor Energy Lab Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device
JP4439794B2 (ja) * 2001-09-10 2010-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4498685B2 (ja) * 2002-03-22 2010-07-07 株式会社半導体エネルギー研究所 半導体記憶素子の作製方法
JP4813743B2 (ja) * 2002-07-24 2011-11-09 株式会社 日立ディスプレイズ 画像表示装置の製造方法
JP4772261B2 (ja) * 2002-10-31 2011-09-14 シャープ株式会社 表示装置の基板の製造方法及び結晶化装置
US6747245B2 (en) * 2002-11-06 2004-06-08 Ultratech Stepper, Inc. Laser scanning apparatus and methods for thermal processing
JP4503328B2 (ja) * 2004-03-29 2010-07-14 株式会社日本製鋼所 照射距離自動調整方法及びその装置
JP2005347764A (ja) * 2005-07-19 2005-12-15 Hitachi Ltd 画像表示装置の製造方法
JP4530032B2 (ja) * 2007-11-29 2010-08-25 日新イオン機器株式会社 イオンビーム照射方法およびイオンビーム照射装置
KR101040300B1 (ko) * 2009-05-27 2011-06-10 포항공과대학교 산학협력단 레이저 충격파 세정 장치 및 그 방법
JP5071499B2 (ja) * 2010-03-16 2012-11-14 日新イオン機器株式会社 イオンビーム照射方法およびイオンビーム照射装置
JP2014212323A (ja) * 2014-05-23 2014-11-13 株式会社半導体エネルギー研究所 半導体装置
JP6012694B2 (ja) * 2014-11-24 2016-10-25 株式会社半導体エネルギー研究所 発光装置の作製方法
JP6329123B2 (ja) * 2015-12-18 2018-05-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2017158843A1 (ja) * 2016-03-18 2017-09-21 堺ディスプレイプロダクト株式会社 表示パネル及び表示パネルの製造方法
JP6329292B2 (ja) * 2017-03-23 2018-05-23 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897141A (ja) * 1994-09-22 1996-04-12 A G Technol Kk 多結晶半導体層の形成方法、多結晶半導体tft、及びビームアニール装置
JP3205478B2 (ja) * 1995-01-24 2001-09-04 株式会社半導体エネルギー研究所 レーザー照射システム
JP3544280B2 (ja) * 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210090879A1 (en) * 2016-10-07 2021-03-25 Semiconductor Energy Laboratory Co., Ltd. Cleaning method of glass substrate, manufacturing method of semiconductor device, and glass substrate
US11637009B2 (en) * 2016-10-07 2023-04-25 Semiconductor Energy Laboratory Co., Ltd. Cleaning method of glass substrate, manufacturing method of semiconductor device, and glass substrate

Also Published As

Publication number Publication date
JP2000306834A (ja) 2000-11-02

Similar Documents

Publication Publication Date Title
US6535535B1 (en) Laser irradiation method, laser irradiation apparatus, and semiconductor device
JP4588153B2 (ja) レーザー照射装置
JP4954359B2 (ja) 半導体装置の作製方法
JP5483763B2 (ja) 液晶表示装置
US6818568B2 (en) Method of using beam homogenizer and laser irradiation apparatus
US6653657B2 (en) Semiconductor device and a method of manufacturing the same
US6624013B2 (en) Method for manufacturing a semiconductor device
US6380007B1 (en) Semiconductor device and manufacturing method of the same
JP2001085354A (ja) レーザー照射装置及びレーザー照射方法および半導体装置および半導体装置の作製方法
JP2001156017A (ja) レーザー装置及びレーザー光を用いた熱処理方法並びに半導体装置の作製方法
JP4646368B2 (ja) 液晶表示装置の作製方法
JP4731655B2 (ja) 半導体装置の作製方法
JP4986332B2 (ja) 半導体装置の作製方法
JP4439630B2 (ja) シリンドリカルレンズアレイおよびビームホモジェナイザー
JP5244274B2 (ja) 半導体装置の作製方法
JP4776773B2 (ja) 半導体装置の作製方法
JP2002025907A (ja) 半導体装置作製方法
JP2001345267A (ja) 半導体装置の作製方法
US7141823B2 (en) Thin film transistor semiconductor device
JP4651772B2 (ja) レーザー照射装置
JP4597295B2 (ja) 半導体装置およびその作製方法
JP4884735B2 (ja) 半導体装置の作製方法
JP2001028338A (ja) 半導体装置
JP2008112807A (ja) Tft基板の製造方法、及びこれを用いた表示装置の製造方法
JP4776746B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees