JP4950946B2 - 欠陥解析装置及び欠陥解析方法 - Google Patents

欠陥解析装置及び欠陥解析方法 Download PDF

Info

Publication number
JP4950946B2
JP4950946B2 JP2008149303A JP2008149303A JP4950946B2 JP 4950946 B2 JP4950946 B2 JP 4950946B2 JP 2008149303 A JP2008149303 A JP 2008149303A JP 2008149303 A JP2008149303 A JP 2008149303A JP 4950946 B2 JP4950946 B2 JP 4950946B2
Authority
JP
Japan
Prior art keywords
defect
unit
groups
pattern feature
analysis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008149303A
Other languages
English (en)
Other versions
JP2009098123A (ja
Inventor
藤 由 行 佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008149303A priority Critical patent/JP4950946B2/ja
Priority to US12/236,309 priority patent/US7983859B2/en
Publication of JP2009098123A publication Critical patent/JP2009098123A/ja
Application granted granted Critical
Publication of JP4950946B2 publication Critical patent/JP4950946B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、欠陥解析装置及び欠陥解析方法に関するものである。
半導体装置の製造工程では、半導体ウェーハ上に何層にもわたってパターンが形成された多数の素子が作り込まれる。完成した素子は、電気的特性の検査が行われ、不良品は組み立て工程から除かれる。半導体装置製造工程では、歩留まりが非常に重要であり、上記の電気的特性の検査結果は製造工程にフィードバックされ、各工程の管理に使用される。
しかし、半導体装置の製造工程は多数の工程で形成されており、製造を開始してから電気的特性の検査が行われるまで非常に長い時間を要する。従って、電気的特性の検査により製造工程に不具合があることが判明しても、その時点で既に多数のウェーハが処理の途中にあり、検査の結果を歩留まりの向上に十分に生かすことができない。
そこで、途中の工程(例えば各層毎)で形成したパターンを検査して欠陥(異物、パターン不良等)を検出する欠陥検査が行われている(例えば特許文献1参照)。全工程のうち複数の工程で欠陥検査を行なえば、欠陥の発生を速やかに検出することができ、検査結果を迅速に工程管理に反映することができる。
欠陥検査は、ウェーハに対して検査光を当て、反射光をレンズで集光し、イメージセンサによって画像を作成し、リファレンス画像と比較することで行う。検査光はウェーハ上のパターンによって反射強度が異なり、ライトレベルを同一にし、欠陥とみなす受光強度の閾値を同じにして検査を行うと、欠陥を検出しやすい領域(高感度領域)と検出しにくい領域(低感度領域)が発生する。そこで、例えばセル部の形が単純でかつその個数が少ないメモリ製品では、ウェーハを見ながら手作業でセル部と周辺回路部に対し別々の感度を設定して欠陥検査を行っている。
しかし、ロジック製品のようにパターンがランダムな場合は、高感度領域と低感度領域が散在し、かつその個数が多く、感度設定は極めて困難であった。そのためロジック製品はウェーハ全体が同一の感度で検査され、検査結果として出力される欠陥データは領域によって情報の質(精度)が異なる。
検査領域によって情報の質が異なるデータをそのまま一緒に扱うと、歩留まり予測などのその後の欠陥解析精度が低下するという問題を有する。
また、欠陥は製造装置などを発生源とするダスト起因の欠陥であるランダム欠陥と、製造プロセスのミスマッチ、パターンデザイン起因の欠陥であるシステマティック欠陥とに大別できる。これらの欠陥はその発生メカニズムや対策方法が全く異なるため、分類して扱うことが望まれる。
これらの欠陥を分類する手法として、欠陥検査で検出された欠陥に対して、隣接する欠陥との距離を用いてそのクラスタリング度合いを求め、ランダム成分とクラスタリング成分を分離する方法が知られている。
しかし、このような従来の手法では、ウェーハ上に複数の要因で欠陥が多発している場合や、領域性を持たないシステマティック欠陥(ランダム分布にみえるプロセスマージン起因の欠陥)が存在する場合は、精度良く分類することが出来ず、欠陥解析精度が低下するという問題があった。
特開2006−226792号公報
本発明は高精度な欠陥解析を行うことができる欠陥解析装置及び欠陥解析方法を提供することを目的とする。
本発明の一態様による欠陥解析装置は、回路パターンが形成されたウェーハの欠陥解析領域を複数の格子に分割する領域分割部と、前記回路パターンの設計データに基づくパターン特徴量を記憶するパターン特徴量記憶部と、前記パターン特徴量記憶部から前記格子毎のパターン特徴量を抽出するパターン特徴量抽出部と、前記パターン特徴量に基づいて前記複数の格子を複数のグループに分類する領域分類部と、前記欠陥解析領域において検出された欠陥の位置及びサイズを含む欠陥情報を記憶する欠陥情報記憶部と、前記欠陥情報記憶部から前記欠陥情報を取り出し、前記欠陥解析領域と照合する欠陥座標照合部と、前記複数のグループのそれぞれについて欠陥サイズ毎の欠陥数を求め、欠陥サイズ分布を算出する欠陥サイズ分布算出部と、前記複数のグループのそれぞれの前記欠陥サイズ分布と所定の推定分布とを比較し、差分を算出する分布比較部と、前記複数のグループのそれぞれの前記差分と所定の閾値とを比較し、前記差分が前記閾値以下のグループを抽出し、抽出したグループに対応する前記欠陥情報を出力する領域抽出部と、を備えるものである。
本発明の一態様による欠陥解析方法は、回路パターンが形成されたウェーハの欠陥解析領域を複数の格子に分割し、前記回路パターンの設計データに基づくパターン特徴量を前記格子毎に抽出し、前記パターン特徴量に基づいて前記複数の格子を複数のグループに分類し、前記欠陥解析領域において検出された欠陥の位置及びサイズを含む欠陥情報と前記欠陥解析領域とを照合し、前記複数のグループのそれぞれについて欠陥サイズ毎の欠陥数を求め、欠陥サイズ分布を算出し、前記複数のグループのそれぞれの前記欠陥サイズ分布と所定の推定分布とを比較して差分を算出し、前記複数のグループのそれぞれの前記差分と所定の閾値とを比較し、前記差分が前記閾値以下のグループに対応する前記欠陥情報を抽出し、抽出された前記欠陥情報を用いて欠陥解析作業を実行するものである。
本発明の一態様による欠陥解析装置は、回路パターンが形成されたウェーハの欠陥解析領域を複数の格子に分割する領域分割部と、前記回路パターンの設計データに基づくパターン特徴量を記憶するパターン特徴量記憶部と、前記パターン特徴量記憶部から前記格子毎のパターン特徴量を抽出するパターン特徴量抽出部と、前記パターン特徴量に基づいて前記複数の格子を複数のグループに分類する領域分類部と、前記欠陥解析領域において検出された欠陥の位置及びサイズを含む欠陥情報を記憶する欠陥情報記憶部と、前記欠陥情報記憶部から前記欠陥情報を取り出し、前記欠陥解析領域と照合する欠陥座標照合部と、前記複数のグループのそれぞれについて欠陥サイズ毎の欠陥数を求め、欠陥サイズ分布を算出する欠陥サイズ分布算出部と、前記欠陥サイズ分布に基づいて前記複数のグループのそれぞれに位置する前記欠陥がランダム欠陥であるか、又はシステマティック欠陥であるかを判定する欠陥種判定部と、を備えるものである。
本発明の一態様による欠陥解析方法は、回路パターンが形成されたウェーハの欠陥解析領域を複数の格子に分割し、前記回路パターンの設計データに基づくパターン特徴量を前記格子毎に抽出し、前記パターン特徴量に基づいて前記複数の格子を複数のグループに分類し、前記欠陥解析領域において検出された欠陥の位置及びサイズを含む欠陥情報と前記欠陥解析領域とを照合し、前記複数のグループのそれぞれについて欠陥サイズ毎の欠陥数を求め、欠陥サイズ分布を算出し、前記欠陥サイズ分布に基づいて前記複数のグループのそれぞれに位置する前記欠陥がランダム欠陥であるか、又はシステマティック欠陥であるかを判定し、前記判定結果に基づいて前記複数のグループのそれぞれについて欠陥解析の優先順位付けを行い、この優先順位に従って各グループに対応する前記欠陥情報を抽出し、抽出された前記欠陥情報を用いて欠陥解析作業を実行するものである。
本発明によれば、高精度な欠陥解析を行うことができる。
以下、本発明の実施の形態を図面に基づいて説明する。
(第1の実施形態)図1に本発明の第1の実施形態に係る欠陥解析装置の概略構成を示す。欠陥解析装置は演算部10と、演算部10に接続された領域分割記憶部21、パターン特徴量記憶部22、領域分類記憶部23、欠陥情報記憶部24、分布関数記憶部25、プログラム記憶部26、及び欠陥解析実行部30とを備える。
演算部10には入出力制御部40を介して、操作者からのデータや命令などの入力を受けつける入力装置50と、欠陥解析を行う領域を出力する出力装置60が接続されている。
演算部10は解析対象選択部11、領域分割部12、パターン特徴量抽出部13、領域分類部14、欠陥座標照合部15、欠陥サイズ分布算出部16、分布比較部17、及び領域抽出部18を有する。
演算部10はプログラム記憶部26に記憶されたプログラム命令に従って動作する。
解析対象選択部11は、欠陥解析を行う対象の選択を行う。具体的には、製品の種類、製品の製造工程、及び製品内の領域の指定を行う。
領域分割部12は、領域分割記憶部21から解析対象に対応する領域分割定義を読み出し、選択された解析対象内を任意の大きさで格子状に領域分割する。
パターン特徴量抽出部13は、パターン特徴量記憶部22から、分割された領域(格子)毎に数値化されたパターンの特徴量を取り出す。パターンの特徴量は例えば、パターンの被覆率(=配線面積/格子面積)、パターンの周長、クリティカルエリア解析に基づく欠陥サイズ等である。パターンの特徴量は設計データ(マスクデータ)から求めることができる。
例えば、図2に示すように、5μm四方の格子に幅1μmの配線が1μmの間隔を空けて帯状に形成されているとする。この格子に付着するパーティクル(粒子状の異物)のサイズが1μm未満であれば、格子のどこに付着してもチップ不良は生じない。パーティクルサイズが大きくなるに従ってチップ不良が生じる付着箇所面積が大きくなる。パーティクルサイズが3μm以上では格子のどこに付着してもチップ不良となる。
パーティクルサイズとチップ不良が生じる付着箇所面積との関係を図3に示す。サイズが1μm未満では0μmであり、サイズが3μm以上で25μmとなる。
上記のクリティカルエリア解析に基づく欠陥サイズには、例えば付着箇所面積が0でなくなるパーティクル(欠陥)サイズや、付着箇所面積が格子面積と等しくなるパーティクルサイズ等を用いる。
領域分類部14は、領域分類記憶部23から特徴量の大きさに基づく分類定義を読み出し、各格子を定義に従って複数のグループに分類する。
欠陥座標照合部15は、欠陥情報記憶部24から欠陥の位置情報を読み出し、解析対象に重ね合わせる。
欠陥サイズ分布算出部16は、各グループに存在する欠陥のサイズ毎の数を求め、欠陥サイズ分布を算出する。
分布比較部17は、分布関数記憶部25からランダムディフェクトを仮定した推定分布を読み出し、この推定分布と欠陥サイズ分布算出部16により算出された欠陥サイズ分布との差分をグループ毎に求める。
領域抽出部18は、分布比較部17において求められた差分と所定の閾値とを比較し、欠陥検査の検出感度が適切であったか否かを判定する。差分が小さい、つまりランダムディフェクトを仮定した推定分布に近い場合は検出感度が適切であると判定する。
逆に、差分が大きい場合、つまりランダムディフェクトを仮定した推定分布から外れている場合は、期待される検出が出来ていないとみなすことができ、検出感度が適切でないと判定する。
検出感度が適切であったグループ、すなわち差分が所定の閾値以下のグループが抽出され、そのグループの欠陥データが欠陥解析実行部30へ送信される。
欠陥解析実行部30は受信した欠陥データを使用して欠陥解析作業を行う。欠陥解析作業は例えば、歩留まり予測などのデータ処理や欠陥観察装置による画像取得である。
欠陥解析実行部30は検出感度が適切であると判定されたグループの欠陥データのみを用いるため、精度の高い欠陥解析作業を行うことができる。従って、製造ラインにおけるランダム欠陥の発生レベルの把握や、製品の製造歩留まりの予測を高精度に行うことができる。
このような欠陥解析方法を図4に示すフローチャート及び図5〜図11に示す一例を用いて説明する。
(ステップS401)解析対象が選択される。例えば図5に示すようにウェーハの一領域が選択される。
(ステップS402)解析対象が格子状に領域分割される。例えば図6に示すように一定の大きさで格子状に分割される。
(ステップS403)各格子に対するパターンの特徴量が数値化されて抽出される。例えば図7に示すように各格子に対して1〜9に数値化された特徴量が抽出される。
(ステップS404)各格子が特徴量の大きさに基づいてグループ分けされる。例えば図8に示すように特徴量が1〜3の格子はグループA、特徴量が4〜6の格子はグループB、特徴量が7〜9の格子はグループCとする。
(ステップS405)欠陥位置情報と解析対象との照合を行う。例えば図9に示すように、解析対象に検出された欠陥が重ね合わされる。
(ステップS406)グループ毎に欠陥サイズ分布を算出する。例えば図10に示すように、Aグループ、Bグループ、Cグループのそれぞれについて、欠陥サイズ毎の欠陥数を求める。
(ステップS407)ステップS406で求めた欠陥サイズ分布とランダムディフェクトを仮定した推定分布との比較を行い、グループ毎に差分を算出する。
例えば図11に示すようにA〜Cグループのそれぞれについて推定分布との差分を求める。欠陥サイズが大きくなるに従って、欠陥数は減少すると考えられるので、欠陥サイズをxとした場合、推定分布D(x)はD(x)=kxと表すことができる(k、pは製品によって定まる実数)。
欠陥サイズ分布と推定分布D(x)との差分Eは、欠陥サイズ分布をDr(x)とした場合、E=∫|Dr(x)−D(x)|dxで表すことができる。A〜Cグループのそれぞれについてこの差分Eを求める。
(ステップS408)差分が閾値以下のグループを、適正な感度で検査が行われた領域(グループ)として抽出する。例えば図11ではグループA、Bは差分が小さいが、グループCは差分が大きい。従ってグループA、グループBについては適正な感度で検査が行われていたと判定される。グループCについては検査時の感度が適正でないと判定される。
そして、グループA、Bに含まれる領域(格子)における欠陥検出データのみを用いて欠陥解析が行われる。
このように、検出感度が適切であると判定されたグループの欠陥データのみを用いるため、精度の高い欠陥解析作業を行うことができる。従って、製造ラインにおけるランダム欠陥の発生レベルの把握や、製品の製造歩留まりの予測を高精度に行うことができる。
上述した実施の形態は一例であって限定的なものではないと考えられるべきである。
例えば、図12に示すように、演算部10にさらにパラメータ補正部19を設けるようにしても良い。パラメータ補正部19は領域抽出部18において差分が大きいと判定された、すなわち欠陥検査感度が適正でないと判定されたグループについて感度が適正になるように欠陥検査装置70の検査パラメータを補正する。
例えば図11に示す例では、グループCはサイズの小さい欠陥が検出されていないと予測される。従って、パラメータ補正部19はサイズの小さい欠陥が検出し易くなるように欠陥検査装置70のパラメータを調整する。また、図13に示すように、サイズの大きい欠陥が多くなっている場合は、サイズの大きい欠陥の検出数が減少するように欠陥検査装置70のパラメータを調整する。
解析対象選択部11、領域分割部12、パターン特徴量抽出部13、領域分類部14、欠陥座標照合部15、欠陥サイズ分布算出部16、分布比較部17、領域抽出部18はそれぞれ専用のハードウェアで構成してもよく、通常のコンピュータシステムのCPUを用いてソフトウェアで実質的に等価な機能を有してもよい。
領域分割記憶部21、パターン特徴量記憶部22、領域分類記憶部23、欠陥情報記憶部24、分布関数記憶部25、プログラム記憶部26はそれぞれ半導体ROM、半導体RAM等の半導体メモリ装置、磁気ディスク記憶装置、磁気ドラム装置、磁気テープ装置などの補助記憶装置で構成してもよく、CPU内部の主記憶装置で構成してもよい。
推定分布D(x)は入力装置50から操作者により入力された関数を用いるようにしてもよい。
(第2の実施形態)図14に本発明の第2の実施形態に係る欠陥解析装置の概略構成を示す。欠陥解析装置は演算部110と、演算部110に接続された領域分割記憶部121、パターン特徴量記憶部122、領域分類記憶部123、欠陥情報記憶部124、欠陥観察条件記憶部125、プログラム記憶部126、及び欠陥解析実行部130とを備える。
演算部110には入出力制御部140を介して、操作者からのデータや命令などの入力を受けつける入力装置150と、欠陥解析を行う領域を出力する出力装置160が接続されている。
演算部110は解析対象選択部111、領域分割部112、パターン特徴量抽出部113、領域分類部114、欠陥座標照合部115、欠陥サイズ分布算出部116、欠陥種判定部117、及び欠陥解析優先度決定部118を有する。
演算部110はプログラム記憶部126に記憶されたプログラム命令に従って動作する。
解析対象選択部111は、欠陥解析を行う対象の選択を行う。具体的には、製品の種類、製品の製造工程、及び製品内の領域の指定を行う。
領域分割部112は、領域分割記憶部121から解析対象に対応する領域分割定義を読み出し、選択された解析対象内を任意の大きさで格子状に領域分割する。
パターン特徴量抽出部113は、パターン特徴量記憶部122から、分割された領域(格子)毎に数値化されたパターンの特徴量を取り出す。パターンの特徴量は例えば、パターンの被覆率(=配線面積/格子面積)、パターンの周長、最小線幅、最大線幅、クリティカルエリア解析に基づく欠陥サイズ等である。パターンの特徴量は設計データ(マスクデータ)から求めることができる。
領域分類部114は、領域分類記憶部123から特徴量の大きさに基づく分類定義を読み出し、各格子を定義に従って複数のグループに分類する。
欠陥座標照合部115は、欠陥情報記憶部124から欠陥の位置情報を読み出し、解析対象に重ね合わせる。
欠陥サイズ分布算出部116は、各グループに存在する欠陥のサイズ毎の数を求め、欠陥サイズ分布を算出する。
欠陥種判定部117は、欠陥サイズ分布算出部116により算出された欠陥サイズ分布を用いて、その欠陥がランダム欠陥であるか、又はシステマティック欠陥であるかを判定する。例えば、欠陥サイズ分布の近似曲線を求め、その傾きの指標となる冪値を所定の閾値と比較し、ランダム欠陥/システマティック欠陥を判定する。
欠陥解析優先度決定部118は、欠陥種判定部117による判定結果及び欠陥観察条件記憶部125に記憶された欠陥観察条件を用いて優先順位付けを行い、この優先順位に基づいて欠陥情報を出力する。
例えば、欠陥観察条件記憶部125に欠陥解析実行部130がシステマティック欠陥の欠陥解析を行うという観察条件が記憶されている場合、欠陥種判定部117によりシステマティック欠陥が存在すると判定されたグループの欠陥情報が優先的に出力される。
欠陥解析実行部130は受信した欠陥情報を使用して欠陥解析作業を行う。欠陥解析作業は例えば、歩留まり予測などのデータ処理や欠陥観察装置による画像取得である。
欠陥解析実行部130は、ランダム欠陥とシステマティック欠陥のいずれであるかが予め判定された欠陥情報を用いているため、目的に応じて精度の高い欠陥解析作業を行うことができる。
このような欠陥解析装置を用いた欠陥解析方法を図15に示すフローチャートと、図5〜図9及び図16〜図18に示す一例を用いて説明する。
(ステップS151)解析対象が選択される。例えば図5に示すようにウェーハの一領域が選択される。
(ステップS152)解析対象が格子状に領域分割される。例えば図6に示すように一定の大きさで格子状に分割される。
(ステップS153)各格子に対するパターンの特徴量が数値化されて抽出される。例えば図7に示すように各格子に対して1〜9に数値化された特徴量が抽出される。
(ステップS154)各格子が特徴量の大きさに基づいてグループ分けされる。例えば図8に示すように特徴量が1〜3の格子はグループA、特徴量が4〜6の格子はグループB、特徴量が7〜9の格子はグループCとする。
(ステップS155)欠陥位置情報と解析対象との照合を行う。例えば図9に示すように、解析対象に検出された欠陥が重ね合わされる。
(ステップS156)グループ毎に欠陥サイズ分布を算出する。例えば図16に示すように、Aグループ、Bグループ、Cグループのそれぞれについて、欠陥サイズ毎の欠陥数を求める。
(ステップS157)ステップS156で求めた欠陥サイズ分布の形状(近似関数D)を検出する。欠陥サイズが大きくなるに従って、欠陥数は減少すると考えられるので、欠陥サイズをxとした場合、サイズ分布関数D(x)はD(x)=kxと表すことができる(k、pは製品によって定まる実数)。例えば図17に示すように、A〜Cグループのそれぞれについてこのk、pを求める。
(ステップS158)分布の傾きの指標となる冪値pと所定の閾値とを比較して各グループの欠陥がランダム欠陥とシステマティック欠陥のいずれであるかを判定する。例えば図18に示すように、冪値pが2<p<3の範囲にあるときがランダム分布であり、それ以外がシステマティック欠陥であるとした場合、グループA、Bはランダム欠陥、グループCはシステマティック欠陥と判定される。
(ステップS159)欠陥解析実行部130が解析を行う欠陥の種別に応じた欠陥データが優先度高く順位付けされ、この順位に従って出力される。例えば欠陥解析実行部130がランダム欠陥の解析を行う場合、グループA、Bに含まれる領域(格子)における欠陥検出データが優先度高く順位付けされ、出力される。
このように、ランダム起因の欠陥とシステマティック起因の欠陥が複雑に混在して検出されたとしても、レイアウト情報との組合せによって、ランダム欠陥とシステマティック欠陥を分類し、精度良く欠陥解析を行うことができる。
また、システマティック欠陥発生エリアの絞込みが可能になるため、その後の欠陥観察において同欠陥に対して効率良くレビューするためのサンプリングレビュープランを構築することも可能となる。欠陥観察は、ウェーハ検査装置で検出された欠陥に対して光学顕微鏡やSEM等を使って観察・分類する作業で、異常や不良原因を特定するための情報源として非常に重要である。
例えば、まず、図19(a)に示すように、各格子のグループ分けを行う。そして、欠陥を重ね合わせて、図19(b)に示すように欠陥が存在する格子を抽出し、グループ毎の抽出格子数を求める。
本実施形態による欠陥解析方法により、例えば、グループA、Bがランダム欠陥、グループCがシステマティック欠陥であると判定されている場合、欠陥解析実行部130は欠陥データのうちグループCの格子に存在するもののみを観察すれば良いため、効率が良く、重要欠陥の見落としのおそれを低減することができる。
従来のように、欠陥種の分類を精度良く行えない場合は、すべての欠陥について、すなわち図19(b)に示す例では欠陥が存在する20個の格子すべてについて観察しなければならず、効率が悪い。
一方、本実施形態では観察対象としている欠陥種のグループに含まれる格子のみを観察すれば良く、効率が良い。
本実施形態による欠陥解析装置により、システマティック起因のように致命性の高い欠陥の早期発見・対策が可能となり、製品の歩留り急峻立ち上げに大きな効果がある。また、上記システムで抽出されたシステマティック要因発生エリアをフィルタリングすることで、製造ラインにおけるランダム欠陥の発生レベルを精度よく把握することができ、製品の製造歩留りを高精度に予測することが可能となる。
上記実施形態による欠陥解析装置は、半導体以外のデバイス製造やマスク製造にも適用できる。また、欠陥検査装置や欠陥観察装置に組み込んで使用してもよい。
上記実施形態による欠陥解析装置は、ハードウェア構成でもよく、またソフトウェア構成でもよい。
本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の第1の実施形態に係る欠陥解析装置の概略構成図である。 配線パターンの一例を示す図である。 パーティクルサイズとチップ不良が生じる付着箇所面積との関係を示すグラフである。 同第1の実施形態に係る欠陥解析方法を示すフローチャートである。 解析対象選択の一例を示す図である。 解析対象の分割の一例を示す図である。 各格子に対応したパターン特徴量の一例を示す図である。 パターン特徴量に応じたグループ分けの一例を示す図である。 欠陥位置と解析対象の照合の一例を示す図である。 欠陥サイズ分布の一例を示すグラフである。 欠陥サイズ分布と推定分布との比較及び差分を示すグラフである。 変形例による欠陥解析装置の概略構成図である。 欠陥サイズ分布の一例を示すグラフである。 本発明の第2の実施形態に係る欠陥解析装置の概略構成図である。 同第2の実施形態に係る欠陥解析方法を示すフローチャートである。 欠陥サイズ分布の一例を示すグラフである。 欠陥サイズ分布関数の一例を示すグラフである。 ランダム欠陥とシステマティック欠陥の判定例を示す図である。 欠陥が検出された格子の一例を示す図である。
符号の説明
10 演算部
11 解析対象選択部
12 領域分割部
13 パターン特徴量抽出部
14 領域分類部
15 欠陥座標照合部
16 欠陥サイズ分布算出部
17 分布比較部
18 領域抽出部
21 領域分割記憶部
22 パターン特徴量記憶部
23 領域分類記憶部
24 欠陥情報記憶部
25 分布関数記憶部
26 プログラム記憶部
30 欠陥解析実行部
40 入出力制御部
50 入力装置
60 出力装置

Claims (4)

  1. 回路パターンが形成されたウェーハの欠陥解析領域を複数の格子に分割する領域分割部と、
    前記回路パターンの設計データに基づくパターン特徴量を記憶するパターン特徴量記憶部と、
    前記パターン特徴量記憶部から前記格子毎のパターン特徴量を抽出するパターン特徴量抽出部と、
    前記パターン特徴量に基づいて前記複数の格子を複数のグループに分類する領域分類部と、
    前記欠陥解析領域において検出された欠陥の位置及びサイズを含む欠陥情報を記憶する欠陥情報記憶部と、
    前記欠陥情報記憶部から前記欠陥情報を取り出し、前記欠陥解析領域と照合する欠陥座標照合部と、
    前記複数のグループのそれぞれについて欠陥サイズ毎の欠陥数を求め、欠陥サイズ分布を算出する欠陥サイズ分布算出部と、
    前記複数のグループのそれぞれの前記欠陥サイズ分布と所定の推定分布とを比較し、差分を算出する分布比較部と、
    前記複数のグループのそれぞれの前記差分と所定の閾値とを比較し、前記差分が前記閾値以下のグループを抽出し、抽出したグループに対応する前記欠陥情報を出力する領域抽出部と、
    を備える欠陥解析装置。
  2. 回路パターンが形成されたウェーハの欠陥解析領域を複数の格子に分割し、
    前記回路パターンの設計データに基づくパターン特徴量を前記格子毎に抽出し、
    前記パターン特徴量に基づいて前記複数の格子を複数のグループに分類し、
    前記欠陥解析領域において検出された欠陥の位置及びサイズを含む欠陥情報と前記欠陥解析領域とを照合し、
    前記複数のグループのそれぞれについて欠陥サイズ毎の欠陥数を求め、欠陥サイズ分布を算出し、
    前記複数のグループのそれぞれの前記欠陥サイズ分布と所定の推定分布とを比較して差分を算出し、
    前記複数のグループのそれぞれの前記差分と所定の閾値とを比較し、前記差分が前記閾値以下のグループに対応する前記欠陥情報を抽出し、
    抽出された前記欠陥情報を用いて欠陥解析作業を実行する欠陥解析方法。
  3. 回路パターンが形成されたウェーハの欠陥解析領域を複数の格子に分割する領域分割部と、
    前記回路パターンの設計データに基づくパターン特徴量を記憶するパターン特徴量記憶部と、
    前記パターン特徴量記憶部から前記格子毎のパターン特徴量を抽出するパターン特徴量抽出部と、
    前記パターン特徴量に基づいて前記複数の格子を複数のグループに分類する領域分類部と、
    前記欠陥解析領域において検出された欠陥の位置及びサイズを含む欠陥情報を記憶する欠陥情報記憶部と、
    前記欠陥情報記憶部から前記欠陥情報を取り出し、前記欠陥解析領域と照合する欠陥座標照合部と、
    前記複数のグループのそれぞれについて欠陥サイズ毎の欠陥数を求め、欠陥サイズ分布を算出する欠陥サイズ分布算出部と、
    前記欠陥サイズ分布に基づいて前記複数のグループのそれぞれに位置する前記欠陥がランダム欠陥であるか、又はシステマティック欠陥であるかを判定する欠陥種判定部と、
    を備える欠陥解析装置。
  4. 回路パターンが形成されたウェーハの欠陥解析領域を複数の格子に分割し、
    前記回路パターンの設計データに基づくパターン特徴量を前記格子毎に抽出し、
    前記パターン特徴量に基づいて前記複数の格子を複数のグループに分類し、
    前記欠陥解析領域において検出された欠陥の位置及びサイズを含む欠陥情報と前記欠陥解析領域とを照合し、
    前記複数のグループのそれぞれについて欠陥サイズ毎の欠陥数を求め、欠陥サイズ分布を算出し、
    前記欠陥サイズ分布に基づいて前記複数のグループのそれぞれに位置する前記欠陥がランダム欠陥であるか、又はシステマティック欠陥であるかを判定し、
    前記判定結果に基づいて前記複数のグループのそれぞれについて欠陥解析の優先順位付けを行い、この優先順位に従って各グループに対応する前記欠陥情報を抽出し、
    抽出された前記欠陥情報を用いて欠陥解析作業を実行する欠陥解析方法。
JP2008149303A 2007-09-26 2008-06-06 欠陥解析装置及び欠陥解析方法 Expired - Fee Related JP4950946B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008149303A JP4950946B2 (ja) 2007-09-26 2008-06-06 欠陥解析装置及び欠陥解析方法
US12/236,309 US7983859B2 (en) 2007-09-26 2008-09-23 System and method for analyzing defects on a wafer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007248955 2007-09-26
JP2007248955 2007-09-26
JP2008149303A JP4950946B2 (ja) 2007-09-26 2008-06-06 欠陥解析装置及び欠陥解析方法

Publications (2)

Publication Number Publication Date
JP2009098123A JP2009098123A (ja) 2009-05-07
JP4950946B2 true JP4950946B2 (ja) 2012-06-13

Family

ID=40701256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008149303A Expired - Fee Related JP4950946B2 (ja) 2007-09-26 2008-06-06 欠陥解析装置及び欠陥解析方法

Country Status (1)

Country Link
JP (1) JP4950946B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010133929A (ja) * 2008-10-28 2010-06-17 Toshiba Corp 欠陥解析装置,および欠陥解析方法
JP5533092B2 (ja) 2010-03-18 2014-06-25 株式会社リコー 座標平面におけるデータ点分布領域の識別方法及びその識別プログラム
JP5518598B2 (ja) 2010-07-02 2014-06-11 東京エレクトロン株式会社 パーティクル分布解析支援方法及びその方法を実施するためのプログラムを記録した記録媒体
KR101297209B1 (ko) 2011-11-04 2013-08-16 (주)오로스 테크놀로지 반도체용 웨이퍼 결함 검사방법
JP7067321B2 (ja) * 2018-06-29 2022-05-16 オムロン株式会社 検査結果提示装置、検査結果提示方法及び検査結果提示プログラム
CN111128778B (zh) * 2019-12-26 2022-08-16 华虹半导体(无锡)有限公司 一种检测缺陷的设计方法
CN115107360B (zh) * 2021-03-17 2024-07-05 英业达科技有限公司 基于网格聚类的锡膏印刷异常区域定位系统及其方法
TWI808595B (zh) * 2022-01-03 2023-07-11 友達光電股份有限公司 分析缺陷的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189362A (ja) * 2000-01-04 2001-07-10 Toshiba Corp 半導体欠陥分類装置及び半導体欠陥分類方法
JP2003098111A (ja) * 2000-09-21 2003-04-03 Hitachi Ltd 欠陥検査方法およびその装置
JP2003037143A (ja) * 2001-07-24 2003-02-07 Toshiba Corp 不良原因解析システム、不良原因解析方法、不良原因解析プログラム、工業製品の製造方法
JP3699960B2 (ja) * 2003-03-14 2005-09-28 株式会社東芝 検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法
JP2006222118A (ja) * 2005-02-08 2006-08-24 Renesas Technology Corp 半導体製品の歩留り予測方法、製造方法、ならびに歩留り予測システム
JP4664708B2 (ja) * 2005-03-07 2011-04-06 株式会社東芝 欠陥レビューシステム、欠陥レビュー方法、及び電子装置の製造方法
JP4166247B2 (ja) * 2006-01-31 2008-10-15 株式会社東芝 半導体設計データ修正方法

Also Published As

Publication number Publication date
JP2009098123A (ja) 2009-05-07

Similar Documents

Publication Publication Date Title
JP4950946B2 (ja) 欠陥解析装置及び欠陥解析方法
KR102065821B1 (ko) 디자인 데이터를 사용하여 반도체 웨이퍼 상의 반복적인 결함을 검출하기 위한 방법 및 시스템
US10436720B2 (en) Adaptive automatic defect classification
JP5460662B2 (ja) 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法
TWI469235B (zh) 決定實際缺陷是潛在系統性缺陷或潛在隨機缺陷之由電腦實施之方法
US9262821B2 (en) Inspection recipe setup from reference image variation
JP6285640B2 (ja) 自動及び手動欠陥分類の統合
US9990708B2 (en) Pattern-measuring apparatus and semiconductor-measuring system
US9347862B2 (en) Setting up a wafer inspection process using programmed defects
US20110001820A1 (en) System for creating an inspection recipe, system for reviewing defects, method for creating an inspection recipe and method for reviewing defects
TWI534646B (zh) 智慧型弱點圖形診斷方法、系統與電腦可讀取記憶媒體
CN112840205B (zh) 基于设计及噪声的关注区域
US20130077850A1 (en) Method for optimizing observed image classification criterion and image classification apparatus
JP5707291B2 (ja) 画像分類支援を行う荷電粒子線装置
US7983859B2 (en) System and method for analyzing defects on a wafer
US20210035282A1 (en) Method for process monitoring with optical inspections
JP2012190935A (ja) チップ位置特定システム、チップ位置特定装置、チップ位置特定プログラム及びチップ位置特定方法
JP4276503B2 (ja) 半導体不良原因絞込み方法
JP7390851B2 (ja) 欠陥分類装置、欠陥分類プログラム
JP6345937B2 (ja) パターン形状検査装置及びパターン形状検査方法
US20240038597A1 (en) Method and system for detecting semiconductor device
JP2004165395A (ja) 検査データ解析プログラムと検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100915

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120309

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4950946

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees