JP4166247B2

JP4166247B2 - 半導体設計データ修正方法

Info

Publication number: JP4166247B2
Application number: JP2006023438A
Authority: JP
Inventors: 輪忠司三
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-01-31
Filing date: 2006-01-31
Publication date: 2008-10-15
Anticipated expiration: 2020-03-28
Also published as: JP2006210931A

Description

本発明は、半導体検査装置、半導体欠陥解析装置、半導体設計データ修正装置、半導体検査方法、半導体欠陥解析方法、半導体設計データ修正方法およびコンピュータ読み取り可能な記録媒体に関し、特に、デザインの特徴に依存して半導体装置に発生する欠陥の定量化、これに基づく原因解析およびこれらを用いた設計修正を対象とする。

従来の半導体装置の検査、特に、規則的ではないランダムなパターンにおける検査においては、例えば図１９の模式図に示すように、半導体基板Ｓ内のチップのうち、検査対象であるチップＣ２と他のチップＣ１との間でパターンを比較し、その差異を欠陥ＤＦとして検出する方法が用いられている。この検出方法によれば、チップ面積の拡大に伴って検査対象領域が拡張した場合や、より微少な欠陥を検出するために検出感度をあげると、長時間の検査が必要になる。検査時間を短縮するために、チップ内の領域や検査チップに対して無作為に検査領域、検査チップを選定する、いわゆるランダムサンプリングが実施されている。

しかしながら、ランダムサンプリングを実施する場合、不良位置に偏りがあると真の不良数を正しく把握できないため、不良の全体数を定量化した場合に、誤った結果が生じるという問題点があった。

また、ランダムなパターンの中にも比較的類似したパターンもあり、このようなパターンにランダムサンプリングを行うと、類似したパターンが重複して選ばれることも少なくない。このため、パターンの特徴に起因して発生するような欠陥を検出しようとする場合、検査効率が悪いばかりでなく、検査対象にさえ選ばれず、見落としてしまう欠陥も出てきてしまう。

一方、欠陥の原因を解析する場合は、従来、検出された欠陥を電子顕微鏡などで観察して、その原因を推測していた。しかし、このような欠陥がどのような要因で発生しているのか、特に、どのような特徴を有するパターンやプロセスのどのようなばらつきによってどの程度の確率で不良が発生するのか、または、これらの要因がどのようなに組み合わさることで不良が発生するのか、さらには、どの程度の範囲のデザイン的特徴およびプロセスのばらつきが不良を引き起こすのかまで明確に示すことはできなかった。

本発明は上記事情に鑑みてなされたものであり、その第１の目的は、デザインの特徴に依存してパターンに発生する欠陥を正確かつ高い効率で定量化して出力する半導体検査装置、半導体検査方法およびコンピュータ読み取り可能な記録媒体を提供することにある。

また、本発明の第２の目的は、パターンに発生する欠陥の原因をデザイン的特徴およびプロセス結果の情報と関連づけて解析する半導体欠陥解析装置、半導体欠陥解析方法およびコンピュータ読み取り可能な記録媒体を提供することにある。

また、本発明の第３の目的は、不良解析の結果を利用して、半導体プロセスを行う前の設計段階において、不良が発生する可能性がより一層低い設計へ修正できる半導体設計データ修正装置、半導体設計データ修正方法およびコンピュータ読み取り可能な記録媒体を提供することにある。

本発明は、以下の手段により上記課題の解決を図る。

即ち、本発明の第１の態様によれば、
半導体装置の設計データから検査の対象となる領域を抽出し、抽出した領域を任意のサイズの格子に分割して得られた格子領域ごとにデザイン的特徴を数値化してデザイン特徴項目データを作成するデザイン特徴項目データ作成手段と、このデザイン特徴項目データを所望の数量のグループに分類して特徴分類データを作成する特徴分類データ作成手段と、上記グループに属する上記格子領域の数量に対して一定のサンプリング割合で上記特徴分類データからランダムに上記格子領域を抽出するサンプリング手段と、上記設計データに基づいて加工されたパターンに対する検査により得られた欠陥に関するデータを受け、この検査結果データと、上記特徴分類データと、上記サンプリング割合に基づいて上記検査対象領域全体の欠陥数を算出する演算手段と、を備える半導体検査装置が提供される。

上記欠陥に関するデータは、欠陥の程度のデータを含み、上記演算手段は、上記欠陥の程度ごとに上記欠陥総数を出力することが望ましい。

また、上記欠陥に関するデータは、上記設計データに基づいたシミュレーション結果である理想形状データと、加工された上記パターンにおける欠陥の形状データとの比較により得られたデータであると良い。

上記特徴分類データ作成手段は、ニューラルネットワークを用いて上記デザイン特徴項目データを分類すると良い。

また、本発明の第２の態様によれば、
設計データに基づいて加工されたパターンを検査して得られた実際の欠陥および欠陥の程度に関する検査結果データを受けて、この検査結果データに基づいて、パラメータとして与えられる任意のサイズの格子で上記設計データ内の検査対象領域を上記欠陥が発生した箇所が中心になるように分割して第１の格子領域を取得するとともに、上記検査結果データに基づいて、加工された上記パターンのうち適切に加工された良品箇所が中心になるように検査対象領域を上記格子で分割して第２の格子領域を取得し、上記第１の格子領域ごとにデザイン的特徴を数値化して第１のデザイン特徴項目データを作成するとともに、上記第２の格子領域ごとに第２のデザイン特徴項目データを作成するデザインデータ処理手段と、上記設計データに基づく上記パターンの加工に関連する観測可能なプロセス結果のデータを受けて、上記第１の格子領域内のパターンに対応する第１のプロセス結果の値と上記第２の格子領域内のパターンに対応する第２のプロセス結果の値とをそれぞれ収集するプロセスデータ処理手段と、上記第１のデザイン特徴項目データと上記第１のプロセス結果の値との組み合わせ、おおび上記第２のデザイン特徴項目データと上記第２のプロセス結果の値との組み合わせと、上記欠陥および上記欠陥の程度とを関連づけて不良発生ルールを作成する不良発生ルール作成手段と、を備える半導体欠陥解析装置が提供される。

上記第２の態様において、上記デザインデータ処理手段は、上記格子のサイズを変更し、複数の上記第１の格子領域および複数の上記第２の格子領域のそれぞれについて、上記第１のデザイン特徴項目データと上記第２のデザイン特徴項目データを作成し、上記プロセスデータ処理手段は、複数サイズの上記第１の格子領域および複数の上記第２の格子領域のそれぞれについて、上記第１のプロセス結果の値と上記第２のプロセス結果の値を作成し、上記不良発生ルール作成手段は、上記格子サイズと上記第１のデザイン特徴項目データと上記第１のプロセス結果の値との組み合わせ、および上記格子サイズと上記第２のデザイン特徴項目データと上記第２のプロセス結果の値との組み合わせと、上記欠陥および上記欠陥の程度とを関連づけて上記不良発生ルールを作成することが望ましい。

また、本発明の第３の態様によれば、
半導体装置の設計データから検査の対象となる領域を抽出し、抽出した領域を任意の第１のサイズの格子に分割して得られた格子領域ごとにデザイン的特徴を数値化して第１のデザイン特徴項目データを作成するデザイン特徴項目データ作成手段と、上記第１のデザイン特徴項目データを所望の数量のグループに分類して第１の特徴分類データを作成する特徴分類データ作成手段と、上記グループに属する上記格子領域の数量に対して一定のサンプリング割合で上記第１の特徴分類データからランダムに上記格子領域を抽出するサンプリング手段と、上記設計データに基づいて加工されたパターンを検査して得られた実際の欠陥および欠陥の程度に関する検査結果データを受けて、この検査結果データに基づいて、パラメータとして与えられる任意の第２のサイズの格子で上記検査対象領域を上記欠陥が発生した箇所が中心になるように分割して第１の格子領域を取得するとともに、上記検査結果データに基づいて、加工された上記パターンのうち適切に加工された良品箇所が中心になるように検査対象領域を上記第２のサイズの格子で分割して第３の格子領域を取得し、上記第２の格子領域ごとにデザイン的特徴を数値化して第２のデザイン特徴項目データを作成するとともに、上記第３の格子領域ごとに第３のデザイン特徴項目データを作成するデザインデータ処理手段と、上記設計データに基づく上記パターンの加工に関連する観測可能なプロセス結果のデータを受けて、上記第２の格子領域内のパターンに対応する第１のプロセス結果の値と上記第３の格子領域内のパターンに対応する第２のプロセス結果の値とをそれぞれ収集するプロセスデータ処理手段と、上記第２のデザイン特徴項目データと上記第１のプロセス結果の値との組み合わせ、おおび上記第３のデザイン特徴項目データと上記第２のプロセス結果の値との組み合わせと、上記欠陥および上記欠陥の程度とを関連づけて不良発生ルールを作成する不良発生ルール作成手段と、を備える半導体欠陥解析装置が提供される。

上記第３の態様において、上記デザインデータ処理手段は、上記第２のサイズを変更し、複数サイズの上記第２の格子領域および複数サイズの上記第３の格子領域のそれぞれについて、上記第２のデザイン特徴項目データと上記第３のデザイン特徴項目データを作成し、上記プロセスデータ処理手段は、複数サイズの上記第１の格子領域および複数サイズの上記第２の格子領域のそれぞれについて、上記第１のプロセス結果の値と上記第２のプロセス結果の値を作成し、上記不良発生ルール作成手段は、上記第２のサイズと上記第２のデザイン特徴項目データと上記第１のプロセス結果の値との組み合わせ、および上記第２のサイズと上記第３のデザイン特徴項目データと上記第２のプロセス結果の値との組み合わせと、上記欠陥および上記欠陥の程度とを関連づけて上記不良発生ルールを作成することが望ましい。

上記欠陥に関するデータは、上記設計データに基づいたシミュレーション結果である理想形状データと加工された上記パターンにおける上記欠陥の形状データとの比較に基づいて作成されたデータであると良い。

また、上記不良発生ルール作成手段は、ニューラルネットワークを用いて上記不良発生ルールを作成すると良い。

また、上記不良発生ルール作成手段は、決定木を含む統計的手法により、上記不良発生ルールを作成することとしても良い。

また、本発明の第４の態様によれば、
半導体装置の設計データに基づいて作成された、欠陥を引き起こすデザイン的特徴とこのデザイン的特徴に関連するプロセス結果の値との組み合わせと欠陥の有無およびその程度との相関関係を解析して得られた不良発生ルールの供給を受け、この不良発生ルールに基づいて、上記設計データから欠陥を引き起こし得るパターンを抽出するパターン照合手段と、抽出された上記パターンに対して上記設計データを修正して被修正設計データとして出力する設計データ修正手段と、ともにパラメータとして与えられる任意の格子サイズと任意の格子間隔を用い、上記被修正設計データを上記格子間隔と上記格子サイズの任意の組み合わせで分割し、得られた格子領域のそれぞれについて、デザイン的特徴を数値化してデザイン特徴項目データを作成する被修正デザインデータ処理手段と、上記デザイン特徴項目データを上記不良発生ルールと照合して不良を引き起こす確率である不良確率を算出する演算手段と、を備える半導体設計データ修正装置が提供される。

上記不良発生ルールは、上記第２または第３の態様の半導体欠陥解析装置から供給されると良い。

また、本発明の第５の態様によれば、
半導体装置の設計データから検査の対象となる領域を抽出し、抽出した領域を任意の第１のサイズの格子に分割して得られた格子領域ごとにデザイン的特徴を数値化して第１のデザイン特徴項目データを作成するデザイン特徴項目データ作成手段と、上記第１のデザイン特徴項目データを所望の数量のグループに分類して第１の特徴分類データを作成する特徴分類データ作成手段と、上記グループに属する上記格子領域の数量に対して一定のサンプリング割合で上記第１の特徴分類データからランダムに上記格子領域を抽出するサンプリング手段と、上記設計データに基づいて加工されたパターンを検査して得られた実際の欠陥および欠陥の程度に関する検査結果データを受けて、この検査結果データに基づいて、パラメータとして与えられる任意の第２のサイズの格子で上記検査対象領域を上記欠陥が発生した箇所が中心になるように分割して第１の格子領域を取得するとともに、上記検査結果データに基づいて、加工された上記パターンのうち適切に加工された良品箇所が中心になるように検査対象領域を上記第２のサイズの格子で分割して第３の格子領域を取得し、上記第２の格子領域ごとにデザイン的特徴を数値化して第２のデザイン特徴項目データを作成するとともに、上記第３の格子領域ごとに第３のデザイン特徴項目データを作成するデザインデータ処理手段と、上記設計データに基づく上記パターンの加工に関連する観測可能なプロセス結果のデータを受けて、上記第２の格子領域内のパターンに対応する第１のプロセス結果の値と上記第３の格子領域内のパターンに対応する第２のプロセス結果の値とをそれぞれ収集するプロセスデータ処理手段と、上記第２のデザイン特徴項目データと上記第１のプロセス結果の値との組み合わせ、おおび上記第３のデザイン特徴項目データと上記第２のプロセス結果の値との組み合わせと、上記欠陥および上記欠陥の程度とを関連づけて不良発生ルールを作成する不良発生ルール作成手段と、上記不良発生ルールに基づいて、上記設計データから欠陥を引き起こし得るパターンを抽出するパターン照合手段と、抽出された上記パターンに対して上記設計データを修正して被修正設計データとして出力する設計データ修正手段と、ともにパラメータとして与えられる任意の第３のサイズの格子と任意の格子間隔を用い、上記被修正設計データを上記格子間隔と上記第３のサイズの格子の任意の組み合わせで分割し、得られた第４の格子領域のそれぞれについて、デザイン的特徴を数値化して第４のデザイン特徴項目データを作成する被修正デザインデータ処理手段と、上記第４のデザイン特徴項目データを上記不良発生ルールと照合して不良を引き起こす確率である不良確率を算出する演算手段と、
を備える半導体設計データ修正装置が提供される。

上記第５の態様において、修正装置上記不良確率を所望のしきい値と比較し、上記不良確率が上記所望のしきい値に至るまで、または上記不良確率が最小値になるまで、上記被修正設計データを再度修正するための指令を上記設計データ修正手段と上記デザインデータ処理手段と上記演算手段に供給する再修正指令手段をさらに備えることが望ましい。

また、本発明の第６の態様によれば、
半導体装置の設計データから検査対象となる領域を抽出し、パラメータとして与えられる任意のサイズの格子で上記検査対象領域を分割して格子領域を作成する工程と、この格子領域ごとにデザイン的特徴を数値化してデザイン特徴項目データを作成する工程と、このデザイン特徴項目データを所望の数量のグループに分類して特徴分類データを作成する工程と、上記グループに属する上記格子領域の数量に対して一定のサンプリング割合で上記特徴分類データからランダムに上記格子領域を抽出する工程と、上記設計データに基づいて加工されたパターンを検査して得られた実際の欠陥に関するデータと、上記特徴分類データと、上記サンプリング割合に基づいて上記検査対象領域全体の欠陥数を算出する工程と、を備える半導体検査方法が提供される。

上記第６の態様において、上記欠陥数を算出する工程は、加工された上記パターンおける欠陥の形状と上記設計データに基づいたシミュレーション結果である理想形状とを上記格子領域を抽出する工程により抽出された上記格子領域ごとに比較し、この比較結果に基づいて上記欠陥に関するデータを作成する工程を含むことが望ましい。

また、上記欠陥に関するデータは、欠陥の程度のデータを含み、上記欠陥数を算出する工程は、上記欠陥の程度ごとに上記欠陥数を算出する工程であると良い。

上記特徴分類データを作成する工程は、ニューラルネットワークを用いて上記デザイン特徴項目データを分類する工程を含むと良い。

また、本発明の第７の態様によれば、
設計データに基づいて加工されたパターンを検査して得られた実際の欠陥および欠陥の程度に関する検査結果データに基づいて、パラメータとして与えられる任意のサイズの格子で上記設計データ内の検査対象領域を上記欠陥が発生した箇所が中心になるように分割し、得られた第１の格子領域ごとにデザイン的特徴を数値化して第１のデザイン特徴項目データを作成する工程と、上記設計データに基づく上記パターンの加工に関連する観測可能なプロセス結果のデータに基づいて、上記第１の格子領域内のパターンに対応する第１のプロセス結果の値を収集する工程と、上記検査結果データに基づいて加工された良品箇所が中心になるように検査対象領域を上記格子で分割し、得られた第２の格子領域ごとにデザイン的特徴を数値化して第２のデザイン特徴項目データを作成する工程と、上記プロセス結果のデータから上記第２の格子領域内のパターンに対応する第２のプロセス結果の値を収集する工程と、上記第１のデザイン特徴項目データと上記第１のプロセス結果の値との組み合わせ、および上記第２のデザイン特徴項目データと上記第２のプロセス結果の値との組み合わせと、上記欠陥および上記欠陥の程度とを関連づけて不良発生ルールを作成する工程と、を備える半導体欠陥解析方法が提供される。

上記第７の態様において、上記不良発生ルールを作成する工程は、上記格子のサイズを変更して上記第１のデザイン特徴項目データを作成する工程から上記第２のプロセス結果の値を収集する工程までを上記相関関係を解析する前に順次繰り返し、複数サイズの上記第１の格子領域のそれぞれについて、上記第１のデザイン特徴項目データ、上記第１のプロセス結果の値を作成し、上記複数サイズの上記第２の格子領域のそれぞれについて上記第２のデザイン特徴項目データ、および上記第２のプロセス結果の値を作成した後に、上記不良発生ルールを作成する工程であることが望ましい。

また、本発明の第８の態様によれば、
半導体装置の設計データから検査対象となる領域を抽出し、パラメータとして与えられる任意の第１のサイズの格子に上記検査対象領域を分割して第１の格子領域を作成する工程と、上記第１の格子領域ごとにデザイン的特徴を数値化して第１のデザイン特徴項目データを作成する工程と、上記デザイン特徴項目データを所望の数量のグループに分類して第１の特徴分類データを作成する工程と、上記グループに属する上記格子領域の数量に対して一定のサンプリング割合で上記特徴分類データからランダムに上記格子領域を抽出する工程と、上記設計データに基づいて加工されたパターンを検査して得られた実際の欠陥および欠陥の程度に関する検査結果データに基づいて、パラメータとして与えられる第２のサイズの格子で上記設計データ内の検査対象領域を上記欠陥が発生した箇所が中心になるように分割し、得られた第２の格子領域ごとにデザイン的特徴を数値化して第２のデザイン特徴項目データを作成する工程と、上記設計データに基づく上記パターンの加工に関連する観測可能なプロセス結果のデータに基づいて、上記第２の格子領域内のパターンに対応する第１のプロセス結果の値を収集する工程と、上記検査結果データに基づいて加工された良品箇所が中心になるように検査対象領域を上記第２のサイズの格子で分割し、得られた第３の格子領域ごとにデザイン的特徴を数値化して第２のデザイン特徴項目データを作成する工程と、上記プロセス結果のデータから上記第３の格子領域内のパターンに対応する第２のプロセス結果の値を収集する工程と、上記第２のデザイン特徴項目データと上記第１のプロセス結果の値との組み合わせ、および上記第３のデザイン特徴項目データと上記第２のプロセス結果の値との組み合わせと、上記欠陥および上記欠陥の程度とを関連づけて不良発生ルールを作成する工程と、を備える半導体欠陥解析方法が提供される。

上記第８の態様において、上記不良発生ルールを作成する工程は、上記格子の上記第２のサイズを変更して上記第２のデザイン特徴項目データを作成する工程から上記第２のプロセス結果の値を収集する工程までを上記相関関係を解析する前に順次繰り返し、複数サイズの上記第２の格子領域のそれぞれについて、上記第２のデザイン特徴項目データ、上記第１のプロセス結果の値を作成し、上記複数サイズの上記第２の格子領域のそれぞれについて上記第２のデザイン特徴項目データ、および上記第２のプロセス結果の値を作成した後に、上記不良発生ルールを作成する工程であることが望ましい。

また、上記不良発生ルールを作成する工程は、ニューラルネットワークまたは、決定木を含む統計的手法を用いて上記相関関係を解析すると良い。

また、上記検査結果データは、上記設計データに基づいたシミュレーション結果である理想形状データと、加工された上記パターンにおける欠陥の形状データとの比較により得られたデータであることが好ましい。

また、本発明の第９の態様によれば、
半導体装置の設計データに基づいて作成された、欠陥を引き起こすデザイン的特徴とこのデザイン的特徴に関連するプロセス結果の値との組み合わせと欠陥の有無およびその程度との関係を表わす不良発生ルールに基づいて、上記設計データから欠陥を引き起こし得るパターンを抽出する工程と、抽出された上記パターンに対して上記設計データを修正して被修正設計データとして出力する工程と、ともにパラメータとして与えられる任意のサイズの格子と任意の格子間隔を用い、上記被修正設計データを上記格子と上記格子間隔の任意の組み合わせで分割し、得られた格子領域のそれぞれについてデザイン的特徴を数値化してデザイン特徴項目データを作成する工程と、上記デザイン特徴項目データを上記不良発生ルールと照合して不良を引き起こす確率である不良確率を算出する工程と、を備える半導体設計データ修正方法が提供される。

上記第９の態様において、上記不良発生ルールは、上記第６または上記第７の態様の半導体欠陥解析方法により作成されたものであることが望ましい。

また、本発明の第１０の態様によれば、
半導体装置の設計データから検査対象となる領域を抽出し、パラメータとして与えられる任意の第１のサイズの格子に上記検査対象領域を分割して第１の格子領域を作成する工程と、上記第１の格子領域ごとにデザイン的特徴を数値化して第１のデザイン特徴項目データを作成する工程と、上記デザイン特徴項目データを所望の数量のグループに分類して第１の特徴分類データを作成する工程と、上記グループに属する上記格子領域の数量に対して一定のサンプリング割合で上記特徴分類データからランダムに上記格子領域を抽出する工程と、上記設計データに基づいて加工されたパターンを検査して得られた実際の欠陥および欠陥の程度に関する検査結果データに基づいて、パラメータとして与えられる第２のサイズの格子で上記設計データ内の検査対象領域を上記欠陥が発生した箇所が中心になるように分割し、得られた第２の格子領域ごとにデザイン的特徴を数値化して第２のデザイン特徴項目データを作成する工程と、上記設計データに基づく上記パターンの加工に関連する観測可能なプロセス結果のデータに基づいて、上記第２の格子領域内のパターンに対応する第１のプロセス結果の値を収集する工程と、上記検査結果データに基づいて加工された良品箇所が中心になるように検査対象領域を上記第２のサイズの格子で分割し、得られた第３の格子領域ごとにデザイン的特徴を数値化して第２のデザイン特徴項目データを作成する工程と、上記プロセス結果のデータから上記第３の格子領域内のパターンに対応する第２のプロセス結果の値を収集する工程と、上記第２のデザイン特徴項目データと上記第１のプロセス結果の値との組み合わせ、および上記第３のデザイン特徴項目データと上記第２のプロセス結果の値との組み合わせと、上記欠陥および上記欠陥の程度とを関連づけて不良発生ルールを作成する工程と、上記不良発生ルールに基づいて、上記設計データから欠陥を引き起こし得るパターンを抽出する工程と、抽出された上記パターンに対して上記設計データを修正して被修正設計データとして出力する工程と、ともにパラメータとして与えられる任意の第３のサイズの格子と任意の格子間隔を用い、上記被修正設計データを上記第３のサイズの格子と上記格子間隔の任意の組み合わせで分割し、得られた第４の格子領域のそれぞれについてデザイン的特徴を数値化して第４のデザイン特徴項目データを作成する工程と、上記第４のデザイン特徴項目データを上記不良発生ルールと照合して不良を引き起こす確率である不良確率を算出する工程と、を備える半導体設計データ修正方法が提供される。

上記第１０の態様において、上記不良確率を所望のしきい値と比較し、上記不良確率が上記所望のしきい値に至るまで、または上記不良確率が最小値になるまで、上記パターンを抽出する工程から上記不良確率を算出する工程までを繰り返す工程をさらに備えることが望ましい。

また、本発明の第１１の態様によれば、
半導体装置の設計データから検査対象となる領域を抽出し、パラメータとして与えられる任意のサイズの格子で上記検査対象領域を分割して格子領域を作成する手順と、上記格子領域ごとにデザイン的特徴を数値化してデザイン特徴項目データを作成する手順と、上記デザイン特徴項目データを所望の数量のグループに分類して特徴分類データを作成する手順と、上記グループに属する上記格子領域の数量に対して一定のサンプリング割合で上記特徴分類データからランダムに上記格子領域を抽出する手順と、上記設計データに基づいて加工されたパターンを検査して得られた実際の欠陥に関するデータと、上記特徴分類データと、上記サンプリング割合に基づいて上記検査対象領域全体の欠陥数を算出する手順と、備える半導体検査方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。

上記第１１の態様において、上記欠陥数を算出する手順は、加工された上記パターンおける欠陥の形状と上記設計データに基づいたシミュレーション結果である理想形状とを上記格子領域を抽出する手順により抽出された上記格子領域ごとに比較し、この比較結果に基づいて上記欠陥に関するデータを作成する手順を含むことが望ましい。

また、上記欠陥に関するデータは、欠陥の程度のデータを含み、上記欠陥数を算出する手順は、上記欠陥の程度ごとに上記欠陥数を算出する手順であると良い。

上記特徴分類データを作成する手順は、ニューラルネットワークを用いて上記デザイン特徴項目データを分類する手順を含むと良い。

また、本発明の第１２の態様によれば、
設計データに基づいて加工されたパターンを検査して得られた実際の欠陥および欠陥の程度に関する検査結果データに基づいて、パラメータとして与えられる任意のサイズの格子で上記設計データ内の検査対象領域を上記欠陥が発生した箇所が中心になるように分割し、得られた第１の格子領域ごとにデザイン的特徴を数値化して第１のデザイン特徴項目データを作成する手順と、上記設計データに基づく上記パターンの加工に関連する観測可能なプロセス結果のデータに基づいて、上記第１の格子領域内のパターンに対応する第１のプロセス結果の値を収集する手順と、上記検査結果データに基づいて加工された良品箇所が中心になるように検査対象領域を上記格子で分割し、得られた第２の格子領域ごとにデザイン的特徴を数値化して第２のデザイン特徴項目データを作成する手順と、上記プロセス結果のデータから上記第２の格子領域内のパターンに対応する第２のプロセス結果の値を収集する手順と、上記第１のデザイン特徴項目データと上記第１のプロセス結果の値との組み合わせ、および上記第２のデザイン特徴項目データと上記第２のプロセス結果の値との組み合わせと、上記欠陥および上記欠陥の程度とを関連づけて不良発生ルールを作成する手順と、を備える半導体欠陥解析方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。

上記第１２の態様において、上記不良発生ルールを作成する手順は、上記格子のサイズを変更して上記第１のデザイン特徴項目データを作成する手順から上記第２のプロセス結果の値を収集する手順までを上記相関関係を解析する前に順次繰り返し、複数サイズの上記第１の格子領域のそれぞれについて、上記第１のデザイン特徴項目データ、上記第１のプロセス結果の値を作成し、上記複数サイズの上記第２の格子領域のそれぞれについて上記第２のデザイン特徴項目データ、および上記第２のプロセス結果の値を作成した後に、上記不良発生ルールを作成する手順であることが好ましい。

また、本発明の第１３の態様によれば、
半導体装置の設計データから検査対象となる領域を抽出し、パラメータとして与えられる任意の第１のサイズの格子に上記検査対象領域を分割して第１の格子領域を作成する手順と、上記第１の格子領域ごとにデザイン的特徴を数値化して第１のデザイン特徴項目データを作成する手順と、上記デザイン特徴項目データを所望の数量のグループに分類して第１の特徴分類データを作成する手順と、上記グループに属する上記格子領域の数量に対して一定のサンプリング割合で上記特徴分類データからランダムに上記格子領域を抽出する手順と、上記設計データに基づいて加工されたパターンを検査して得られた実際の欠陥および欠陥の程度に関する検査結果データに基づいて、パラメータとして与えられる第２のサイズの格子で上記設計データ内の検査対象領域を上記欠陥が発生した箇所が中心になるように分割し、得られた第２の格子領域ごとにデザイン的特徴を数値化して第２のデザイン特徴項目データを作成する手順と、上記設計データに基づく上記パターンの加工に関連する観測可能なプロセス結果のデータに基づいて、上記第２の格子領域内のパターンに対応する第１のプロセス結果の値を収集する手順と、上記検査結果データに基づいて加工された良品箇所が中心になるように検査対象領域を上記第２のサイズの格子で分割し、得られた第３の格子領域ごとにデザイン的特徴を数値化して第２のデザイン特徴項目データを作成する手順と、上記プロセス結果のデータから上記第３の格子領域内のパターンに対応する第２のプロセス結果の値を収集する手順と、上記第２のデザイン特徴項目データと上記第１のプロセス結果の値との組み合わせ、および上記第３のデザイン特徴項目データと上記第２のプロセス結果の値との組み合わせと、上記欠陥および上記欠陥の程度とを関連づけて不良発生ルールを作成する手順と、を備える半導体欠陥解析方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。

上記第１３の態様において、上記不良発生ルールを作成する手順は、上記格子の上記第２のサイズを変更して上記第２のデザイン特徴項目データを作成する手順から上記第２のプロセス結果の値を収集する手順までを上記相関関係を解析する前に順次繰り返し、複数サイズの上記第２の格子領域のそれぞれについて、上記第２のデザイン特徴項目データ、上記第１のプロセス結果の値を作成し、上記複数サイズの上記第２の格子領域のそれぞれについて上記第２のデザイン特徴項目データ、および上記第２のプロセス結果の値を作成した後に、上記不良発生ルールを作成する手順であることが望ましい。

また、上記不良発生ルールを作成する手順は、ニューラルネットワークまたは、決定木を含む統計的手法を用いて上記相関関係を解析すると良い。

また、上記検査結果データは、上記設計データに基づいたシミュレーション結果である理想形状データと、加工された上記半導体装置における欠陥の形状データとの比較により得られたデータであることが好ましい。

また、本発明の第１４の態様によれば、
半導体装置の設計データに基づいて作成された、欠陥を引き起こすデザイン的特徴とこのデザイン的特徴に関連するプロセス結果の値との組み合わせと欠陥の有無およびその程度との関係を表わす不良発生ルールに基づいて、上記設計データから欠陥を引き起こし得るパターンを抽出する手順と、抽出された上記パターンに対して上記設計データを修正して被修正設計データとして出力する手順と、ともにパラメータとして与えられる任意のサイズの格子と任意の格子間隔を用い、上記被修正設計データを上記格子と上記格子間隔の任意の組み合わせで分割し、得られた格子領域のそれぞれについてデザイン的特徴を数値化してデザイン特徴項目データを作成する手順と、上記デザイン特徴項目データを上記不良発生ルールと照合して不良を引き起こす確率である不良確率を算出する手順と、を備える半導体設計データ修正方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。

上記第１４の態様において、上記不良発生ルールは、上記第６または上記第７の態様の半導体欠陥解析方法により作成されたものであることが望ましい。

また、本発明の第１５の態様によれば、
半導体装置の設計データから検査対象となる領域を抽出し、パラメータとして与えられる任意の第１のサイズの格子に上記検査対象領域を分割して第１の格子領域を作成する手順と、上記第１の格子領域ごとにデザイン的特徴を数値化して第１のデザイン特徴項目データを作成する手順と、上記デザイン特徴項目データを所望の数量のグループに分類して第１の特徴分類データを作成する手順と、上記グループに属する上記格子領域の数量に対して一定のサンプリング割合で上記特徴分類データからランダムに上記格子領域を抽出する手順と、上記設計データに基づいて加工されたパターンを検査して得られた実際の欠陥および欠陥の程度に関する検査結果データに基づいて、パラメータとして与えられる第２のサイズの格子で上記設計データ内の検査対象領域を上記欠陥が発生した箇所が中心になるように分割し、得られた第２の格子領域ごとにデザイン的特徴を数値化して第２のデザイン特徴項目データを作成する手順と、上記設計データに基づく上記パターンの加工に関連する観測可能なプロセス結果のデータに基づいて、上記第２の格子領域内のパターンに対応する第１のプロセス結果の値を収集する手順と、上記検査結果データに基づいて加工された良品箇所が中心になるように検査対象領域を上記第２のサイズの格子で分割し、得られた第３の格子領域ごとにデザイン的特徴を数値化して第２のデザイン特徴項目データを作成する手順と、上記プロセス結果のデータから上記第３の格子領域内のパターンに対応する第２のプロセス結果の値を収集する手順と、上記第２のデザイン特徴項目データと上記第１のプロセス結果の値との組み合わせ、および上記第３のデザイン特徴項目データと上記第２のプロセス結果の値との組み合わせと、上記欠陥および上記欠陥の程度とを関連づけて不良発生ルールを作成する手順と、上記不良発生ルールに基づいて、上記設計データから欠陥を引き起こし得るパターンを抽出する手順と、抽出された上記パターンに対して上記設計データを修正して被修正設計データとして出力する手順と、ともにパラメータとして与えられる任意の第３のサイズの格子と任意の格子間隔を用い、上記被修正設計データを上記第３のサイズの格子と上記格子間隔の任意の組み合わせで分割し、得られた第４の格子領域のそれぞれについてデザイン的特徴を数値化して第４のデザイン特徴項目データを作成する手順と、上記第４のデザイン特徴項目データを上記不良発生ルールと照合して不良を引き起こす確率である不良確率を算出する手順と、備える半導体設計データ修正方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。

上記第１５の態様において、上記不良確率を所望のしきい値と比較し、上記不良確率が上記所望のしきい値に至るまで、または上記不良確率が最小値になるまで、上記パターンを抽出する手順から上記不良確率を算出する手順までを繰り返す手順をさらに備えることが好ましい。

また、上述した各態様において、加工されたパターンの欠陥形状のデータと理想形状との比較は、電子顕微鏡で取得した画像または光学的手法で取得した画像を用いて行うことが望ましい。

以上詳述したとおり、本発明は、以下の効果を奏する。

即ち、本発明によれば、半導体装置のデザインに起因した欠陥をより正確に定量化できる基板検査装置、基板検査方法およびコンピュータ読み取り可能な記録媒体が提供される。

また、本発明によれば、欠陥を引き起こすデザイン的特徴とプロセス結果の値との組み合わせと欠陥の有無および欠陥の程度に対する欠陥の生起確率が計算でき、不良発生ルールを作成できる半導体欠陥解析装置、半導体欠陥解析方法またはコンピュータ読み取り可能な記録媒体が提供される。

さらに、本発明によれば、半導体装置の設計段階でデザインに起因した不良の発生を予め見積もることができ、かつそのデザインを修正することができる半導体設計データ修正装置、半導体設計データ修正方法およびコンピュータ読み取り可能な記録媒体が提供される。

以下、本発明の実施の形態のいくつかについて図面を参照しながら説明する。なお、以下の各図において同一の部分には同一の参照番号を付してその説明を適宜省略する。

（１）半導体検査装置および半導体検査方法の実施形態
図１は、本発明にかかる半導体検査装置の実施の一形態を示すブロック図である。同図に示す基板検査装置１は、プログラム格納部１３とパラメータ入力部１５主制御部１１と表示部３５とデータ検索制御部１７とデザインデータ処理部１９と統計処理およびニューラルネットワーク処理部２１と検査領域サンプリング部２３と数値演算部２５とデータ入出力インターフェースおよびデータバッファ２７と各種データベースＤＢ１〜ＤＢ４とを備える。

プログラム格納部１３は、後述する本発明にかかる半導体検査方法の実施の一形態を実行するために各種処理部を制御する手続きの順序を記述したプログラムが格納される。このプログラムは、主制御部１１にロードされる。

パラメータ入力部１５には、処理に必要なパラメータが格納される。パラメータの具体例としては、処理の対象となる製品名や、格子領域のサイズ、サンプリング率などである。

主制御部１１は、装置全体を制御するとともに、プログラム格納部１３からロードされたプログラムに従い、処理に必要なパラメータを逐次読み込んだり、各処理部へ指令信号を供給する。

表示部３５は、本装置の最終的な出力結果であるウェーハ全体の欠陥数などの各種のデータを表示する。その他、表示部３５は入力手段をも兼用し、処理に必要な情報データを選択する場合には、表示部３５から直接指定することもできる。

データ検索制御部１７は、主制御部１１からの指令信号を受けて、データ入出力インターフェースおよびデータバッファ２７を介して各データベースから必要なデータを検索して引き出し、データバッファに一時的にデータを保持させる。データの保持が終了すると、データ検索制御部１７が主制御部１１に終了信号を供給する。また、処理されたデータを各データベースへ格納する場合は、データ検索制御部１７がデータ入出力インターフェースおよびデータバッファ２７を介して行う。

デザインデータ処理部１９は、データベースＤＢ１においてデータ検索されデータバッファ内に保存されたデザインデータを受けて、検査領域を所望のサイズの格子領域に分割し、分割された格子領域について、データベースＤＢ２内に格納されているデザイン特徴項目データの各項目ごとに数値化し、その結果を特徴分類データとしてデータベースＤＢ３に格納する。

統計処理およびニューラルネットワーク処理部２１は、データベースＤＢ３に格納された特徴分類データから分割された全ての格子領域における全ての特徴項目の数値化されたデータを取得し、各格子領域を所望の分類数のグループに分類し、それぞれのグループに分類番号（グループＩＤ）を付加して、特徴分類データとして再びデータベースＤＢ３に格納する。

検査領域サンプリング部２３は、パラメータ入力部１５からサンプリング率の入力を受け、このサンプリング率に従って、統計処理およびニューラルネットワーク処理部２１により分類された各グループからランダムに格子領域を選定し、選定した領域のデータを外部のウェーハ検査装置へ供給する。

ウェーハ検査の結果は、ウェーハ検査装置から検査結果データとしてデータベースＤＢ４に格納される。

数値演算部２５は、データベースＤＢ４に格納された検査結果データから欠陥の有無のデータを引き出し、また、データベースＤＢ３から特徴分類データを引き出し、これらのデータとパラメータ入力部１５から入力されたサンプリング率に基づいてウェーハ全体の欠陥数を算出して出力する。

次に、図１に示す基板検査装置１のより具体的な動作について、本発明にかかる基板検査方法の実施の一形態として図面を参照しながら説明する。

図２は、本実施形態の基板検査方法を説明するフローチャートである。

最初に、検査対象となるチップのデザインデータをデータベースＤＢ１として用意する（ステップＳ１）。デザインデータの一例を図３の紙面右側に示す。同図には、４つの領域ＤＭ１〜ＤＭ４が示されている。以下、これらの領域のうち領域ＤＭ１を検査領域として選択した場合について説明する。

デザインデータ処理部１９は、検査領域ＤＭ１を任意のサイズ、例えば図３の紙面左側に示すようなａ×ｂの格子Ｌ１に分割する（ステップＳ２）。次に、デザインデータ処理部１９は、データベースＤＢ２から、デザインの特徴を表す数値化可能な項目のデータであるデザイン特徴項目データを引き出し、この格子領域Ｌ１のそれぞれのデザイン的特徴をデザイン特徴項目ごとに数値化する（ステップＳ３）。デザイン特徴項目としては、パターンの数、最小デザイン寸法、最小スペース寸法、パターン密度ＰＤ、格子の面積に対するパターンの占有率ＰＣＲ、重心ベクトルＣＧＶ、Ｘ，Ｙおよび点対称性（ＸＳ，ＹＳ，ＰＳ）などが挙げられる。

図４は、図３（ａ）に示す格子領域Ｌ１についてデザイン特徴を数値化した具体例である。同図に示す格子領域Ｌ１についてデザイン特徴項目を数値化すると、例えばパターン数が３、パターン占有率が７２％、最小パターン幅０．３μｍ、最小スペース幅０．２μｍなどとなる。

ここで、格子の面積をＳ_Ｌ、格子内にあるパターンの総面積をＳ_Ｐとすると、パターン密度ＰＤは、ＰＤ＝ＳＰ／ＳＬ、格子の面積に対するパターンの占有率ＰＣＲは、ＰＣＲ＝ＰＤ×１００で示される。また、重心ベクトルＣＧＶは、格子領域内の図形ごとに重心と図形の面積を求め、図形ごとの重心を頂点とする多角形を作成し、この図形の質量密度を図形ごとの面積とし、頂点に偏在しているとして重心が計算され、その点を格子の中心を原点とするベクトルで示す。Ｘ，Ｙおよび点対称性（ＸＳ，ＹＳ，ＰＳ）については、対称移動前の図形の面積に対して、対称移動前後の図形同士で相互に重なった領域の面積の割合で示される。

デザインデータ処理部１９は、数値化されたデザイン特徴項目データを特徴分類データとしてデータベースＤＢ３に格納する。

次に、統計処理およびニューラルネットワーク処理部２１は、データベースＤＢ３から特徴分類データを引き出し、各格子領域を統計的手法およびニューラルネットワークを用いて所望の分類数のグループに分類する（ステップＳ４）。統計的手法としては、例えば決定木が用いられる。この分類の一例として、パターン占有率について分類した場合の具体例を図５に示す。同図は、ある特徴分類データについて、パターン占有率で分類した例を示す。なお、ここでの分類は、一つのデザイン的特徴に対して行われる他、複数のデザイン的特徴の組み合わせでも分類される。このときの分類では、それぞれの特徴の数値が近いものが同じグループに入るように分類される。統計処理およびニューラルネットワーク処理部２１は、分類結果を特徴分類データとしてデータベースＤＢ３の内容に格納する。

次に、検査領域サンプリング部２３は、データベースＤＢ３から特徴分類データを引き出して各グループから、そのグループに属する格子の数に対して一定の割合でランダムに格子をサンプリングする（ステップＳ５）。サンプリングの結果は、外部のウェーハ検査装置に供給される。

ウェーハ検査装置は、実際に半導体プロセスにより製造されたウェーハについて、加工されたパターンと理想形状とを画像によりサンプリングされた格子領域ごとに比較する（ステップＳ６）。このような画像比較の一例を図６の模式図に示す。同図中パターンＰ１、Ｐ２については、加工されたパターンと理想形状とが一致しているが、パターンＰ３については、加工されたパターンが理想形状（波線部分）に対して紙面横方向のサイズが大きくなっており、この部分で欠陥ＤＦが発生していることがわかる。ここで、画像は、電子顕微鏡で取得した画像でも良いし、また、光学的手法により取得した画像でも良い。ここで、理想形状とは、デザインデータおよびこれに基づくシミュレーション結果による形状をいう。比較結果としての欠陥の有無は、加工後のパターンと理想形状との差の程度、図６に示す例では、ＤＦの長さとなる。ウェーハ検査装置は、欠陥の有無および欠陥の程度の情報を検査結果データとして基板検査装置１のデータベースＤＢ４に供給する。

最後に、数値演算部２５は、データベースＤＢ３から特徴分類データを引き出し、また、データベースＤＢ４から検査結果データを引き出して、各グループごとに欠陥があった格子数と、そのグループに属する格子数と、さらにそのグループに対するサンプリングの割合から、各グループ毎の欠陥がある格子数を換算し、さらに、全グループの総和を算出する。この総和が例えば図３に示した検査領域ＤＭ１全体における欠陥を有する格子数になる。また、各グループ毎に、格子に含まれる欠陥数を考慮すると領域ＤＭ１全体の欠陥数が算出される。

このような欠陥格子数および欠陥数の計算例を図７に示す。まず、例えば図７のＴａに示すように、あるグループ３を取り上げると、このグループ３の格子数（Ｎ）が２１０、サンプリング率（Ｓ）が２０％、欠陥がある格子数（ＤＬ）が５個、格子内の欠陥個数の平均（ＡＤ）が１．１であるとする。すると、グループ３の全欠陥格子数（ＴＤＬ）は、Ｔｂに示すように、ＴＤＬ＝２５、全欠陥数（ＴＤ）はＴＤ＝２５となる。さらに、このグループ３が属する検査領域での欠陥格子数は、

となり、また、検査領域での欠陥数は、

となる。

本実施形態の欠陥検査方法によれば、デザインの特徴に依存して発生する欠陥を定量化する場合において、従来の技術による分割された領域からランダムに検査対象を選ぶ方法よりも、より正確に欠陥数を推定できる。さらに、分類毎にサンプリングすることにより、同様なパターンに対し偏りなく検査できるので、検査効率を向上することができる。さらに、シミュレーション結果による形状としての理想形状を用い、加工後の形状と理想形状とを比較するので、従来技術による方法であるチップ同士の同一領域の画像比較よりも、検査速度を向上させることが可能になる。

（２）半導体欠陥解析装置および半導体欠陥解析方法の実施形態
図８は、本発明にかかる半導体欠陥解析装置の第１の実施の形態を示すブロック図である。同図に示す半導体欠陥解析装置３は、主制御部１１、プログラム格納部１３、パラメータ入力部１５、統計処理およびニューラルネットワーク処理部２１、表示部３５、データ検索制御部１７およびデータベースＤＢ１〜ＤＢ４の他、デザインデータ処理部１９とプロセスデータ処理部３１とデータベースＤＢ４，６とを備える。

データベースＤＢ５には、プロセス処理後の観測しうるプロセスデータが格納される。プロセスデータは、具体的には加工パターンの下層に形成された物質の膜厚や加工される物質の膜厚などである。

デザインデータ処理部１９は、データベースＤＢ４に格納された検査結果データから欠陥位置の座標を引き出し、また、データベースＤＢ１から対象製品のデザインデータを引き出し、データベースＤＢ３から特徴分類データを引き出す。さらに、デザインデータ処理部１９は、パラメータ入力部１５から格子サイズのパラメータの入力を受けて、欠陥位置が中心となるように格子領域をデザインデータから抽出し、抽出した格子領域についてそのデザイン的特徴をデザイン特徴項目データごとに数値化し、この結果を特徴分類データとしてデータベースＤＢ４に格納する。このとき、パラメータ入力部１５から複数の格子サイズが入力された場合は、上記処理を各サイズごとに繰り返す。この一方、デザインデータ処理部１９はまた、欠陥が検出されなかった領域についても、上述した格子領域の抽出、デザイン特徴の数値化を処理する。同様に、複数の格子サイズが入力された場合は、上記処理を各サイズごとに繰り返す。

プロセスデータ処理部３１は、データベースＤＢ３から特徴分類データを引き出し、また、データベースＤＢ５から特徴分類データにおける格子領域にそれぞれ対応するプロセスデータを引き出す。このとき、プロセスデータ処理部３１は、プロセスデータが取得された領域と格子領域とが対応するように、プロセスデータの平均化などを必要に応じて処理する。処理後のデータは、特徴分類データとしてデータベースＤＢ３に格納される。

統計処理およびニューラルネットワーク処理部２１は、データベースＤＢ３から特徴分類データを引き出し、また、データベースＤＢ５から各格子領域ごとのデザイン的特徴に対応したプロセスデータを抽出する。さらに、統計処理およびニューラルネットワーク処理部２１は、統計処理およびニューラルネットワークを用いて、特徴分類データとプロセスデータを解析し、デザイン的特徴とプロセスデータとの組み合わせと、不良発生確率との関係、即ち、不良発生ルールを作成する。作成された不良発生ルールは、データベースＤＢ６に格納される。

次に、図８に示す半導体欠陥解析装置のより具体的な動作について、本発明にかかる半導体欠陥解析方法の実施の一形態として図面を参照しながら説明する。

図９は、本実施形態の半導体解析方法を説明するフローチャートである。

まず、検査の対象となる領域を決定する（ステップＳ１１）。

次に、外部のウェーハ検査装置を用いて、検査対象領域内で加工後のウェーハのパターン形状と、理想形状とを画像により比較し、欠陥の有無および欠陥の程度を検出する（ステップＳ１２）。画像比較の処理手順は、上述した基板検査方法の実施形態で説明した手順と同様である。検出した結果は、検査結果データとしてデータベースＤＢ４に格納される。

次に、デザインデータ処理部１９は、パラメータ入力部１５から格子サイズに関するパラメータの入力を受けて、検出された欠陥位置が中心となるように、デザインデータから、あるサイズの格子領域を抽出する（ステップＳ１３）。デザインデータ処理部１９は、次に、抽出された格子領域のデザイン的特徴をデザイン特徴項目ごとに数値化し、特徴分類データとしてデータベースＤＢ３に格納する。この一方で、デザインデータ処理部１９は、以上の手順を欠陥のない良品箇所が中心となるように、欠陥位置を中心とする格子と同一サイズの格子領域をデザインデータから抽出し（ステップＳ１５）、それぞれのデザイン的特徴を数値化して特徴分類データとしてデータベースＤＢ３に格納する。

次に、プロセスデータ処理部３１は、欠陥位置を中心する格子領域について作成された特徴分類データを引き出し、各格子領域におけるデザイン的特徴に関連するプロセスデータをデータベースＤＢ５から収集する（ステップＳ１４）。同様にして、プロセスデータ処理部３１は、良品箇所を中心とする格子領域について作成された特徴分類データを引き出し、各格子領域におけるデザイン的特徴に関連するプロセスデータをもデータベースＤＢ５から収集する（ステップＳ１６）。

デザインデータ処理部１９およびプロセスデータ処理部３１は、パラメータ入力部１５から所定数の複数の格子サイズが与えられている場合は（ステップＳ１７）、所定数分だけ格子サイズを変更して（ステップＳ１８）、上述の処理を繰り返す（ステップＳ１３〜Ｓ１６）。所定数量分の格子サイズについて処理が終了すると、プロセスデータ処理部３１は、各サイズの格子領域ごとに、欠陥の有無、欠陥がある場合に加工された形状と理想形状との隔たりの程度を表わすデータおよびプロセス結果の値とともに特徴分類データとしてデータベースＤＢ３に格納する。

次に、統計処理およびニューラルネットワーク処理部２１は、これらの情報を含む特徴分類データをデータベースＤＢ３から抽出し、統計処理およびニューラルネットワークを用いて解析し（ステップＳ１９）、欠陥を引き起こす各デザイン的特徴、これに関連するプロセス結果、不良の有無および不良の程度との関係を表わす不良発生ルールとしてデータベースＤＢ６に格納する（ステップＳ２０）。

本実施形態の半導体欠陥検査方法によれば、どのようなデザイン的特徴およびプロセス結果の情報の組み合わせが不良を引き起こしているかだけではなく、その発生の割合（確率）も明らかになる。例えば、「格子領域５０×５０（μｍ）、パターン占有率２０〜４０（％）、最小スペース幅１（μｍ）、下地膜厚０．２８〜０．２９（μｍ）である特徴を有する格子領域では、その８２（％）が不良を起こしている」という不良発生ルールが提供される。このような不良発生ルールが複数個作成される。

図１０は、本発明にかかる半導体欠陥解析装置の第２の実施の形態を示すブロック図である。図１および図８との対比において明らかなように、本実施形態の半導体欠陥解析装置４は、前述した基板検査装置１と半導体欠陥解析装置３の全ての構成要素を備えている。従って、各構成要素の説明は省略する。なお、パラメータ入力部１５は、第１および第２の格子サイズをデザインデータ処理部１９に入力し、また、サンプリング割合のパラメータを検査領域サンプリング部２３と数値演算部２５に供給する。

以下では、図１０に示す半導体欠陥解析装置４のより具体的な動作について、本発明にかかる半導体欠陥解析方法の第２の実施の形態として図面を参照しながら説明する。

図１１および図１２は、本実施形態の基板欠陥解析方法を説明するフローチャートである。

最初に、図１１に示すように、検査対象となるチップのデザインデータをデータベースＤＢ１として用意する（ステップＳ１）。

次に、デザインデータ処理部１９は、検査領域ＤＭ１を任意のサイズ（第１のサイズ）の格子に分割する（ステップＳ２）。次に、デザインデータ処理部１９は、データベースＤＢ２から、デザイン特徴項目データを引き出し、この格子領域（第１の格子領域）のそれぞれのデザイン的特徴をデザイン特徴項目ごとに数値化する（ステップＳ３）。

デザインデータ処理部１９は、数値化されたデザイン特徴項目データを特徴分類データ（第１の特徴分類データ）としてデータベースＤＢ３に格納する。

次に、統計処理およびニューラルネットワーク処理部２１は、データベースＤＢ３から特徴分類データを引き出し、各格子領域を統計的手法およびニューラルネットワークを用いて所望の分類数のグループに分類する（ステップＳ４）。統計的手法としては、例えば決定木が用いられる。ここでの分類は、一つのデザイン的特徴に対して行われる他、複数のデザイン的特徴の組み合わせでも分類される。このときの分類では、それぞれの特徴の数値が近いものが同じグループに入るように分類される。統計処理およびニューラルネットワーク処理部２１は、分類結果を特徴分類データとしてデータベースＤＢ３の内容に格納する。

ウェーハ検査装置は、欠陥の有無および欠陥の程度の情報を検査結果データとして半導体欠陥解析装置４のデータベースＤＢ４に供給する。

次に、デザインデータ処理部１９は、パラメータ入力部１５から格子サイズ（第２のサイズ）に関するパラメータの入力を受けて、検出された欠陥位置が中心となるように、デザインデータから、第２のサイズの格子領域（第２の格子領域）を抽出する（ステップＳ１３）。デザインデータ処理部１９は、次に、抽出された格子領域のデザイン的特徴をデザイン特徴項目（第２のデザイン特徴項目）ごとに数値化し、特徴分類データとしてデータベースＤＢ３に格納する。この一方で、デザインデータ処理部１９は、以上の手順を欠陥のない良品箇所が中心となるように、欠陥位置を中心とする格子と同一サイズの格子領域（第３の格子領域）をデザインデータから抽出し（ステップＳ１５）、それぞれのデザイン的特徴を数値化し（第３のデザイン特徴項目）、特徴分類データとしてデータベースＤＢ３に格納する。

次に、プロセスデータ処理部３１は、欠陥位置を中心する格子領域について作成された特徴分類データを引き出し、各格子領域におけるデザイン的特徴に関連するプロセスデータ（第１のプロセス結果の値）をデータベースＤＢ５から収集する（ステップＳ１４）。同様にして、プロセスデータ処理部３１は、良品箇所を中心とする格子領域について作成された特徴分類データを引き出し、各格子領域におけるデザイン的特徴に関連するプロセスデータ（第２のプロセス結果の値）をもデータベースＤＢ５から収集する（ステップＳ１６）。

デザインデータ処理部１９およびプロセスデータ処理部３１は、パラメータ入力部１５から所定数の複数の格子サイズ（第２のサイズ）が与えられている場合は（ステップＳ１７）、所定数分だけ格子サイズを変更して（ステップＳ１８）、上述の処理を繰り返す（ステップＳ１３〜Ｓ１６）。所定数量分の格子サイズについて処理が終了すると、プロセスデータ処理部３１は、各サイズの格子領域ごとに、欠陥の有無、欠陥がある場合に加工された形状と理想形状との隔たりの程度を表わすデータおよびプロセス結果の値とともに特徴分類データとしてデータベースＤＢ３に格納する。

本実施形態の半導体欠陥解析方法によれば、同様なパターンに対しても偏ることなく高速で検査し、この検査結果に基づいて半導体欠陥を解析するので、精度の高い不良発生ルールが高いスループットで提供される。

（３）半導体設計データ修正装置および半導体設計データ修正方法の実施形態
図１３は、本発明にかかる半導体設計データ修正装置の第１の実施の形態を示すブロック図である。同図に示す半導体設計データ修正装置５は、主制御部１１、プログラム格納部１３、パラメータ入力部１５、デザインデータ処理部１９、表示部３５、データ検索制御部１７およびデータベースＤＢ１〜ＤＢ３の他、パターン照合部５１とデザイン修正部５３と数値演算部および不良確率評価部５５とデータベースＤＢ６とを備える。

パラメータ入力部１５は、本実施形態において、後述する格子サイズと格子間隔のパラメータを主制御部１１を介してデザインデータ処理部１９に入力する。また、後述するしきい値としての所望の不良確率を主制御部１１を介して数値演算部および不良確率評価部５５に入力する。

データベースＤＢ６には、本実施形態において、上述した半導体欠陥解析装置３により得られた不良発生ルールが格納される。

また、データベースＤＢ３には、データベースＤＢ６の不良発生ルール作成の基礎となった特徴分類データが上述の半導体欠陥解析装置３から引き出されて格納される。

デザインデータ処理部１９は、検査対象の製品のデザインデータをデータベースＤＢ１から引き出し、また、デザイン特徴項目データをデータベースＤＢ２から引き出す。さらに、デザインデータ処理部１９は、パラメータ入力部１５から入力された格子サイズの格子領域で、かつ、パラメータ入力部１５から入力された格子間隔で検査領域を分割し、分割した格子領域について、特徴項目データの各項目ごとにでデザイン的特徴を数値化し、その結果を特徴分類データとしてデータベースＤＢ３に格納する。

パターン照合部５１は、データベースＤＢ３から特徴分類データを引き出し、また、データベースＤＢ６から不良発生ルールを引き出し、これら特徴分類データと不良発生ルールを相互に照合して一致した格子領域を選び出し、データ入出力インターフェースおよびデータバッファ２７に供給し、そのデータバッファに保持させる。

デザイン修正部５３は、データベースＤＢ１からデザインデータを引き出して、パターン照合部５１により選出されデータ入出力インターフェースおよびデータバッファ２７のデータバッファに保持された格子領域についてそのパターンを修正し、修正結果をデータベースＤＢ１に格納する。

数値演算部および不良確率評価部５５は、データベースＤＢ３から特徴分類データを引き出し、また、データベースＤＢ６から不良発生ルールを引き出してこれらを相互に比較し、デザインの全体について不良を引き起こす確率（以下、不良確率という）を算出する。数値演算部および不良確率評価部５５はまた、算出した不良確率の値を評価し、パラメータ入力部１５から入力された所望の不良確率を上回る場合であって、最低の不良確率でないと判断した場合は、再度のパターン修正処理を実行すべき旨の信号を主制御部１１に供給し、この信号を受けた主制御部１１は再度の修正処理を実行させるための指令信号をデザイン修正部５３に供給する。

次に、上述した半導体設計データ修正装置５のより具体的な動作について、本発明にかかる半導体設計データ修正方法の第１の実施の形態として図面を参照しながら説明する。

図１４は、本実施形態の半導体設計データ修正方法を説明するフローチャートである。

最初に、設計修正の対象となる半導体装置のデザインデータをデータベースＤＢ１に取り込む（ステップＳ３１）。

次に、パターン照合部５１は、データベースＤＢ３から特徴分類データを引き出し、また、データベースＤＢ６から不良発生ルールを引き出し、特徴分類データから不良を引き起こすパターン的特徴と一致するパターンを抽出し（ステップＳ３２）、データ入出力インターフェースおよびデータバッファ２７に供給し、データバッファに保持させる。

デザイン修正部５３は、パターン照合部５１が抽出しデータ入出力インターフェースおよびデータバッファ２７のバッファに保持されたパターンの情報を引き出し、このパターンに対してデザインデータを修正し（ステップＳ３３）、データベースＤＢ１に格納する。

次に、デザインデータ処理部１９は、データベースＤＢ１から修正されたデザインデータを引き出し、パラメータ入力部１５から供給される格子サイズと格子間隔のパラメータに従って、修正されたデザインデータを格子領域に分割する（ステップＳ３４）。格子サイズと格子間隔との組み合わせは予め決定しておいても良いし、また、任意に決定したものでも良い。さらに、デザインデータ処理部１９は、分割した各格子領域について、格子サイズおよび格子間隔の組み合わせごとにデザイン的特徴と数値化し（ステップＳ３５）、特徴分類データとしてデータベースＤＢ３に格納する。

次に、数値演算部および不良確率評価部５５は、データベースＤＢ３から特徴分類データを引き出し、また、データベースＤＢ６から不良発生ルールを引き出して、特徴分類データを不良発生ルールと照合して不良確率を算出する（ステップＳ３６）。数値演算部および不良確率評価部５５は、次に、パラメータ入力部１５から所望の不良確率のデータを受取り、算出した不良確率と所望の不良確率とを比較し（ステップＳ３７）、所望の不良確率を上回る場合は、再度のデザイン修正が必要である旨の信号を主制御部１１に供給する。主制御部１１は、再度のデザイン修正を実行するための指令信号をデザイン修正部５３、デザインデータ処理部１９に供給し、これらの処理部により上述の手順ステップＳ３３〜Ｓ３６が繰り返される。

再度修正されたデザインについての不良発生確率が所望の不良確率以下となった場合（ステップＳ３７）、または、これ以上修正しても不良発生確率が低下しない場合は（ステップＳ３８）、そのときの設計データでマスク作成またはマスク修正を実施する（ステップＳ３９）。マスクの修正とは、例えば冗長回路を用いたパターンの救済などをいう。

従来、設計データの検証においては、不良の発生（確率）が考慮されていなかった。本発明にかかる半導体設計データ修正方法を用いることにより、製品を作る前の設計段階でパターンを修正できるので、歩留まりの早期向上に寄与することができる。また、パターンのデザイン的特徴の組み合わせと不良発生との間のルールである不良発生ルールと照合することで、既存の設計データから不良の発生割合を見積もることができる。

図１５は、本発明にかかる半導体設計データ修正装置の第２の実施の形態を示すブロック図である。図１、図８および図１３との対比において明らかなように、本実施形態の半導体設計データ修正装置６は、前述した基板検査装置１と半導体欠陥解析装置３と半導体設計データ修正装置５の全ての構成要素を備えている。従って、各構成要素の説明は省略し、以下では、そのより具体的な動作について、本発明にかかる半導体設計データ修正方法の第２の実施の形態として図面を参照しながら説明する。

図１６〜図１８は、本実施形態の基板欠陥解析方法を説明するフローチャートである。

次に、デザインデータ処理部１９は、データベースＤＢ１から修正されたデザインデータを引き出し、パラメータ入力部１５から供給される格子サイズ（第３のサイズ）と格子間隔のパラメータに従って、修正されたデザインデータを格子領域（第４の格子領域）に分割する（ステップＳ３４）。格子サイズと格子間隔との組み合わせは予め決定しておいても良いし、また、任意に決定したものでも良い。さらに、デザインデータ処理部１９は、分割した各格子領域について、格子サイズおよび格子間隔の組み合わせごとにデザイン的特徴と数値化し（第４のデザイン特徴項目データ、ステップＳ３５）、特徴分類データとしてデータベースＤＢ３に格納する。

再度修正されたデザインについての不良発生確率が所望の不良確率以下となった場合（ステップＳ３７）、または、これ以上修正しても不良発生確率が低下しない場合は（ステップＳ３８）、そのときの設計データでマスク作成またはマスク修正を実施する（ステップＳ３９）。

本実施形態の半導体欠陥解析方法によれば、同様なパターンに対しても偏ることなく高速で検査し、この検査結果に基づいて半導体欠陥を解析し、これに基づく不良発生ルールでデザインデータを修正するので、歩留まりの早期向上により一層寄与することができる。また、既存の設計データから不良の発生割合を高い精度で見積もることができる。

なお、上述した半導体設計データ修正装置および半導体設計データ修正方法の実施形態では、不良発生ルールの供給を受けて設計データを修正する装置５と、サンプリングから設計データの修正までを行なう半導体設計データ修正装置６の２つの形態について説明したが、本実施形態はこれらの形態に限ることなく、例えば、図８および図１０に示す装置の構成要素を全て含み、サンプリングを行なうことなくウェーハ検査の結果情報を得てから設計データの修正を行なう方法を実行するものでも良い。

（４）記録媒体の実施形態
上述した基板検査方法、半導体欠陥解析方法または半導体設計データ修正方法のそれぞれにおける一連の手順は、コンピュータに実行させるプログラムとしてフロッピーディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読込ませて実行させても良い。これにより、本発明にかかる基板検査方法、半導体欠陥解析方法および半導体設計データ修正方法を汎用のコンピュータを用いて実現することができる。記録媒体は、磁気ディスクや光ディスク等の携帯可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でも良い。

また、上述した基板検査方法、半導体欠陥解析方法または半導体設計データ修正方法のそれぞれにおける一連の手順を組込んだプログラムをインターネット等の通信回線（無線通信を含む）を介して頒布しても良い。さらに、上述した基板検査方法、半導体欠陥解析方法または半導体設計データ修正方法のそれぞれにおける一連の手順を組込んだプログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布しても良い。

本発明にかかる半導体検査装置の実施の一形態を示すブロック図である。本発明にかかる半導体の実施の一形態を説明するフローチャートである。図２に示す方法の格子分割を説明する模式図である。デザイン特徴項目データを説明する模式図である。図２に示す検査方法において、デザイン的特徴の一つであるパターン占有率で分類した場合の分類例とその分類のヒストグラムを示す。図２に示す検査方法において、加工されたパターンと理想形状との画像比較を説明する模式図である。図２に示す検査方法において、欠陥を含む全格子数と全欠陥数を算出方法を示す図である。本発明にかかる半導体欠陥解析装置の第１の実施の形態を示すブロック図である。本発明にかかる半導体欠陥解析方法の第１の実施の形態を説明するフローチャートである。本発明にかかる半導体欠陥解析装置の第２の実施の形態を示すブロック図である。本発明にかかる半導体欠陥解析方法の第２の実施の形態を説明するフローチャートである。本発明にかかる半導体欠陥解析方法の第２の実施の形態を説明するフローチャートである。本発明にかかる半導体設計データ修正装置の第１の実施の形態を示すブロック図である。本発明にかかる半導体設計データ修正方法の第１の実施の形態を説明するフローチャートである。本発明にかかる半導体設計データ修正装置の第２の実施の形態を示すブロック図である。本発明にかかる半導体設計データ修正方法の第２の実施の形態を説明するフローチャートである。本発明にかかる半導体設計データ修正方法の第２の実施の形態を説明するフローチャートである。本発明にかかる半導体設計データ修正方法の第２の実施の形態を説明するフローチャートである。従来の技術を説明する模式図である。

符号の説明

１基板検査装置
３，４半導体欠陥解析装置
５，６半導体設計データ修正装置
１１主制御部
１３プログラム格納部
１５パラメータ入力部
１７データ検索制御部
１９デザインデータ処理部
２１統計処理およびニューラルネットワーク処理部
２３検査領域サンプリング部
２５数値演算部
２７データ入出力インターフェースおよびデータバッファ
３１プロセスデータ処理部
３５表示部
５１パターン照合部
５３デザイン修正部
５５数値演算部および不良確率評価部
ＤＭ１〜ＤＭ４検査領域ＤＭ
ＤＢ１〜ＤＢ６データベース
Ｌ１〜ＬＮ格子領域
Ｐ１〜Ｐ３パターン

Claims

半導体装置の設計データに基づいて作成された、欠陥を引き起こすデザイン的特徴とこのデザイン的特徴に関連するプロセス結果の値との組み合わせと欠陥の有無およびその程度との相関関係を解析して得られる不良発生ルールに基づいて、前記設計データから欠陥を引き起こし得るパターンを抽出する工程と、
抽出された前記パターンに対して前記設計データを修正して被修正設計データとして出力する工程と、
ともにパラメータとして与えられる任意のサイズの格子と任意の格子間隔を用い、前記被修正設計データを前記格子と前記格子間隔の任意の組み合わせで分割し、得られた格子領域のそれぞれについてデザイン的特徴を数値化してデザイン特徴項目データを作成する工程と、
前記デザイン特徴項目データを前記不良発生ルールと照合して不良を引き起こす確率である不良確率を算出する工程と、
を備える半導体設計データ修正方法。
設計データに基づいて加工されたパターンを検査して得られた実際の欠陥および欠陥の程度に関する検査結果データに基づいて、パラメータとして与えられる任意のサイズの格子で前記設計データ内の検査対象領域を前記欠陥が発生した箇所が中心になるように分割し、得られた第１の格子領域ごとにデザイン的特徴を数値化して第１のデザイン特徴項目データを作成する工程と、
前記設計データに基づく前記パターンの加工に関連する観測可能なプロセス結果のデータに基づいて、前記第１の格子領域内のパターンに対応する第１のプロセス結果の値を収集する工程と、
前記検査結果データに基づいて加工された良品箇所が中心になるように検査対象領域を前記格子で分割し、得られた第２の格子領域ごとにデザイン的特徴を数値化して第２のデザイン特徴項目データを作成する工程と、
前記プロセス結果のデータから前記第２の格子領域内のパターンに対応する第２のプロセス結果の値を収集する工程と、
をさらに備え、
前記不良発生ルールは、前記第１のデザイン特徴項目データと前記第１のプロセス結果の値との組み合わせ、および前記第２のデザイン特徴項目データと前記第２のプロセス結果の値との組み合わせと、前記欠陥および前記欠陥の程度とを関連づけて作成される、ことを特徴とする請求項１に記載の半導体設計データ修正方法。
前記不良発生ルールは、前記格子のサイズを変更して前記第１のデザイン特徴項目データを作成する工程から前記第２のプロセス結果の値を収集する工程までを前記相関関係を解析する前に順次繰り返し、複数サイズの前記第１の格子領域のそれぞれについて、前記第１のデザイン特徴項目データ、前記第１のプロセス結果の値を作成し、前記複数サイズの前記第２の格子領域のそれぞれについて前記第２のデザイン特徴項目データ、および前記第２のプロセス結果の値を作成した後に作成される、ことを特徴とする請求項２に記載の半導体設計データ修正方法。
半導体装置の設計データから検査対象となる領域を抽出し、パラメータとして与えられる任意の第１のサイズの格子に前記検査対象領域を分割して第１の格子領域を作成する工程と、
前記第１の格子領域ごとにデザイン的特徴を数値化して第１のデザイン特徴項目データを作成する工程と、
前記デザイン特徴項目データを所望の数量のグループに分類して第１の特徴分類データを作成する工程と、
前記グループに属する前記格子領域の数量に対して一定のサンプリング割合で前記特徴分類データからランダムに前記格子領域を抽出する工程と、
前記設計データに基づいて加工されたパターンを検査して得られた実際の欠陥および欠陥の程度に関する検査結果データに基づいて、パラメータとして与えられる第２のサイズの格子で前記設計データ内の検査対象領域を前記欠陥が発生した箇所が中心になるように分割し、得られた第２の格子領域ごとにデザイン的特徴を数値化して第２のデザイン特徴項目データを作成する工程と、
前記設計データに基づく前記パターンの加工に関連する観測可能なプロセス結果のデータに基づいて、前記第２の格子領域内のパターンに対応する第１のプロセス結果の値を収集する工程と、
前記検査結果データに基づいて加工された良品箇所が中心になるように検査対象領域を前記第２のサイズの格子で分割し、得られた第３の格子領域ごとにデザイン的特徴を数値化して第２のデザイン特徴項目データを作成する工程と、
前記プロセス結果のデータから前記第３の格子領域内のパターンに対応する第２のプロセス結果の値を収集する工程と、
をさらに備え、
前記不良発生ルールは、
前記第２のデザイン特徴項目データと前記第１のプロセス結果の値との組み合わせ、および前記第３のデザイン特徴項目データと前記第２のプロセス結果の値との組み合わせと、前記欠陥および前記欠陥の程度とを関連づけて作成される、ことを特徴とする請求項１に記載の半導体設計データ修正方法。
前記不良発生ルールは、前記格子の前記第２のサイズを変更して前記第２のデザイン特徴項目データを作成する工程から前記第２のプロセス結果の値を収集する工程までを前記相関関係を解析する前に順次繰り返し、複数サイズの前記第２の格子領域のそれぞれについて、前記第２のデザイン特徴項目データ、前記第１のプロセス結果の値を作成し、前記複数サイズの前記第２の格子領域のそれぞれについて前記第２のデザイン特徴項目データ、および前記第２のプロセス結果の値を作成した後に、作成される、ことを特徴とする請求項４に記載の半導体設計データ修正方法。
前記不良発生ルールは、ニューラルネットワークを用いて前記相関関係を解析することにより作成される、ことを特徴とする請求項２乃至５のいずれかに記載の半導体設計データ修正方法。
前記不良発生ルールは、決定木を用いて前記相関関係を解析することにより作成される、ことを特徴とする請求項２乃至５のいずれかに記載の半導体設計データ修正方法。
前記検査結果データは、前記設計データに基づいたシミュレーション結果である理想形状データと、加工された前記パターンにおける欠陥の形状データとの比較により得られたデータであることを特徴とする請求項２乃至７のいずれかに記載の半導体欠陥解析方法。
半導体装置の設計データから検査対象となる領域を抽出し、パラメータとして与えられる任意の第１のサイズの格子に前記検査対象領域を分割して第１の格子領域を作成する工程と、
前記第１の格子領域ごとにデザイン的特徴を数値化して第１のデザイン特徴項目データを作成する工程と、
前記デザイン特徴項目データを所望の数量のグループに分類して第１の特徴分類データを作成する工程と、
前記グループに属する前記格子領域の数量に対して一定のサンプリング割合で前記特徴分類データからランダムに前記格子領域を抽出する工程と、
前記設計データに基づいて加工されたパターンを検査して得られた実際の欠陥および欠陥の程度に関する検査結果データに基づいて、パラメータとして与えられる第２のサイズの格子で前記設計データ内の検査対象領域を前記欠陥が発生した箇所が中心になるように分割し、得られた第２の格子領域ごとにデザイン的特徴を数値化して第２のデザイン特徴項目データを作成する工程と、
前記設計データに基づく前記パターンの加工に関連する観測可能なプロセス結果のデータに基づいて、前記第２の格子領域内のパターンに対応する第１のプロセス結果の値を収集する工程と、
前記検査結果データに基づいて加工された良品箇所が中心になるように検査対象領域を前記第２のサイズの格子で分割し、得られた第３の格子領域ごとにデザイン的特徴を数値化して第２のデザイン特徴項目データを作成する工程と、
前記プロセス結果のデータから前記第３の格子領域内のパターンに対応する第２のプロセス結果の値を収集する工程と、
前記第２のデザイン特徴項目データと前記第１のプロセス結果の値との組み合わせ、および前記第３のデザイン特徴項目データと前記第２のプロセス結果の値との組み合わせと、前記欠陥および前記欠陥の程度とを関連づけて不良発生ルールを作成する工程と、
前記不良発生ルールに基づいて、前記設計データから欠陥を引き起こし得るパターンを抽出する工程と、
抽出された前記パターンに対して前記設計データを修正して被修正設計データとして出力する工程と、
ともにパラメータとして与えられる任意の第３のサイズの格子と任意の格子間隔を用い、前記被修正設計データを前記第３のサイズの格子と前記格子間隔の任意の組み合わせで分割し、得られた第４の格子領域のそれぞれについてデザイン的特徴を数値化して第４のデザイン特徴項目データを作成する工程と、
前記第４のデザイン特徴項目データを前記不良発生ルールと照合して不良を引き起こす確率である不良確率を算出する工程と、
を備える半導体設計データ修正方法。
前記不良確率を所望のしきい値と比較し、前記不良確率が前記所望のしきい値に至るまで、または前記不良確率が最小値になるまで、前記パターンを抽出する工程から前記不良確率を算出する工程までを繰り返す工程をさらに備えることを特徴とする請求項１乃至９のいずれかに記載の半導体設計データ修正方法。