JP4945341B2 - パッケージ構造を有する機能デバイス及びその製造方法 - Google Patents

パッケージ構造を有する機能デバイス及びその製造方法 Download PDF

Info

Publication number
JP4945341B2
JP4945341B2 JP2007168959A JP2007168959A JP4945341B2 JP 4945341 B2 JP4945341 B2 JP 4945341B2 JP 2007168959 A JP2007168959 A JP 2007168959A JP 2007168959 A JP2007168959 A JP 2007168959A JP 4945341 B2 JP4945341 B2 JP 4945341B2
Authority
JP
Japan
Prior art keywords
insulating substrate
acoustic wave
surface acoustic
functional
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007168959A
Other languages
English (en)
Other versions
JP2009010591A (ja
Inventor
悟士 折戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2007168959A priority Critical patent/JP4945341B2/ja
Publication of JP2009010591A publication Critical patent/JP2009010591A/ja
Application granted granted Critical
Publication of JP4945341B2 publication Critical patent/JP4945341B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は，パッケージ構造を有する，弾性表面波デバイス等の機能デバイス及びその製造方法に関する。
機能デバイスとして，例えば，弾性表面波素子を絶縁基板に搭載し，前記弾性表面波素子を収納する凹部を有したキャップを前記絶縁基板に接着，封止したパッケージ構成の弾性表面波デバイスが知られている。
図１に機能素子１を絶縁基板２にワイヤボンディング実装した構成の機能デバイスの断面構造を示し，これを例にして，機能デバイスとして弾性表面波デバイスの構成例を説明する。
図１において，まず，圧電基板上に櫛形電極，電極パッド等が形成された弾性表面波素子１を配線パターン，電極パッド，外部電極端子等が形成された例えばガラスエポキシ系樹脂からなる絶縁基板２に搭載する。
次に，弾性表面波素子１を収納する凹部を有した例えばエポキシ系樹脂からなるキャップ３により弾性表面波素子１を覆うようにかぶせ，キャップ３と絶縁基板２を接着剤４等により接着，固着する。
しかしながら，このような従来構造では，湿度環境下で吸湿性のあるキャップ３や絶縁基板２等から吸湿が行なわれて水分がパッケージ内部に入ってしまう。その状態で弾性表面波デバイスを搭載基板に搭載するリフロー時などに熱負荷がかかると，パッケージ内部に存在する水分が水蒸気となり爆発的に体積が膨張する。そして，急激な内圧上昇によりキャップ３−絶縁基板２間や絶縁基板２−弾性表面波デバイス間の接着面が剥離，崩壊あるいはキャップ３，絶縁基板２が変形する可能性があり，このような現象をポップコーン現象とよんでいる。
上記のようなポップコーン現象を防止するために，弾性表面波デバイスをプリント回路基板に搭載する直前にあらかじめ弾性表面波デバイスを乾燥させる乾燥工程を入れる必要があった。
あるいは，特許文献１〜３に記載されるパッケージ構造が提案されている。
特許文献１に記載の構成は，図２Ａに示すように，キャップ３に通気孔５を空け，多孔質層のフィルム６で塞ぐ構成である。
特許文献２に記載の構成は，図２Ｂに示すように，絶縁基板２に通気孔５を空け，通気性のあるレジスト６で通気孔５を塞ぐ構成である。
さらに，特許文献３に記載の構成は，図２Ｃに示すように，絶縁基板２に通気孔５を空け，接着剤（銀エポキシ等）をそのまま塗布する構造である。
特開平１１−１３０２６８号公報 特開平１１−１８６２９４号公報 特表平０７−５００９４７号公報
しかし，上記特許文献１〜３に示されるいずれの構造においても，通気性は十分ではなく，通気性を得ようとする場合は，弾性表面波素子１と絶縁基板２との接続強度が損なわれるというような問題を有している。
したがって，本願発明の目的は，上記の課題に鑑み，リフロー時等の熱負荷に対してポップコーン現象を抑制することができる簡易且つ，十分な強度が得られるパッケージ構造を有する，弾性表面波デバイス等の機能デバイスを提供することにある。
本発明の側面は，機能素子と，前記機能素子を搭載する絶縁基板と，前記機能素子を収納する凹部を有したキャップとを有する機能デバイスであって，前記絶縁基板は，前記機能素子の搭載領域内に少なくとも一つの貫通孔を有し，更に前記絶縁基板と前記機能デバイスとの間に，前記貫通孔を覆う通気性のある搭載シートが介在していることを特徴とする。
このように，機能素子と，機能素子を搭載する絶縁基板と，圧電基板を収納する凹部を有したキャップとを有する弾性表面波デバイスにおいて，絶縁基板は圧電基板の搭載領域内に貫通孔を有し，貫通孔は通気性のある搭載シートに覆われていることを特徴とする。
このように，絶縁基板が圧電基板の搭載領域内に貫通孔を有し，貫通孔は通気性のある搭載シートに覆われていることにより，吸湿した状態でリフロー時の加熱による熱負荷がかかってもパッケージ内部の水分は水蒸気となって，通気性のある搭載シート及び貫通孔を通して弾性表面波デバイス外部へと放出される。その結果，急激なパッケージ内圧上昇を抑制することができ，ポップコーン現象を防止することができる。
また，搭載シートは通気性を有しているものの，液体や固体は通さないため，液体や固体等の異物混入を防ぐことも可能である。
以下に図面に従い，本発明の実施の形態例を説明する。
図３は本発明に従うパッケージ構造を有する機能デバイスとして，弾性表面波デバイスの断面構造を示す図である。
図３に示す構造を，図１の従来構成と比較すると，特徴として絶縁基板２の，機能素子である弾性表面波素子１の搭載領域内に貫通孔５を空け，貫通孔５を通気性のある搭載シート８で覆う構成を有する。
実施例として，絶縁基板２の厚みは２００μｍ程度であり，絶縁基板２に空けられた貫通孔５の大きさは，絶縁基板２の厚みと同程度の径１５０〜２００μｍφである。この貫通孔５は，絶縁基板２に少なくとも１個，好ましくは，強度上問題にならない範囲で，複数個設けられる。
この多孔質シート８は，図３の実施例として１００〜１５０μｍの厚さの４フッ化エチレン樹脂が使用できる。
なお，多孔質シート８の弾性表面波素子１，及び絶縁基板との対向面には，３０〜４０μｍの通気性を有する接着剤が塗布される。
このように，絶縁基板２が弾性表面波素子１の搭載領域内に貫通孔５を有し，貫通孔５は通気性のある搭載シート８により覆われていることにより，吸湿した状態でリフロー時の加熱による熱負荷がかかってもパッケージ内部の水分は水蒸気となって，通気性のある搭載シート８及び貫通孔５を通して弾性表面波デバイス外部へと放出される。その結果，急激なパッケージ内圧上昇を抑制することができ，ポップコーン現象を防止することができる。
また，搭載シート８は通気性を有しているものの，液体や固体は通さないため，液体や固体等の異物混入を防ぐことも可能である。
図４Ａ，図４Ｂは，図３の実施例の弾性表面波デバイスを製造する際の工程を示す図である。
図４Ａは，前半工程を示し，それぞれの弾性表面波素子が搭載される領域１ａに少なくとも一つの貫通孔が空けられた絶縁基板２を用意し，前記絶縁基板２上に搭載シート８を仮接着する（ステップＳ１）。
その後，搭載シート８は弾性表面波素子１を搭載する部分１ａを残し除去する（シートくり抜き：ステップＳ２及び，不要搭載シート８部分のピーリング：ステップＳ３）。
次いで，搭載部分１ａへ弾性表面波素子１をダイマウントし（ステップＳ４），キュアリング（ステップＳ５）により，絶縁基板２と弾性表面波素子１を接着固定する。
その後，後半工程を示す図４Ｂの処理に移行し，弾性表面波素子１と絶縁基板２をワイヤボンディングにより電気的に接続する（ステップＳ６）。ワイヤー９で電気的に接続した後は，事前に用意してあるキャップ（ＣＡＰ）３に接着剤を塗布し（ステップＳ７），キャップ３と絶縁基板２を重ね合わせ接着封止を行う（ステップＳ８）。
その後，ダイシングにより個別チップに分割して（ステップＳ９），デバイスを完成する。
図５は，本発明に従うパッケージ構造の第２の実施例の機能デバイスの断面構造を示す図である。
図５に示す第２の実施例は，図３に示す実施例と比較して，搭載シート８をキャップ３と絶縁基板２との接着領域（図５において，○で囲んだ部分）にも介在させた構成である。
かかる構成による場合は，キャップ３と絶縁基板２との接着領域にも通気性のある搭載シート８が介在されるので，貫通孔５のほかにも側面の搭載シート部からも外部へ水蒸気の放出が行われる。この為に，より通気性を高めることができ，ポップコーン現象を確実に防止することが可能となる。
図６は，図５に示す第２の実施例の弾性表面波デバイスを製造する際の前半部の工程を示す図である。
図４Ａに対応する製造工程中のステップＳ１及びＳ２のみが変更され，それ以降の工程は，図４Ａ，図４Ｂに示す工程と同じである。
すなわち，図５において，ステップＳ１の工程では，用意される搭載シート８に対し，弾性表面波素子１と絶縁基板２上の図示しない電極パターンとの間がワイヤボンディングされるので，弾性表面波素子１とワイヤボンディングされる絶縁基板２上の電極パターン部分が，搭載シート８から除かれるように搭載シート８を切断する。
ついで，弾性表面波素子１とワイヤボンディングされる絶縁基板２上の電極パターン部分が除かれた搭載シート８を絶縁基板２に貼り付ける（ステップＳ２）。
そして，以降の処理工程は，図４Ａ，図４Ｂにおいて説明したと同様である。
上記したように本発明の構成により，急激なパッケージ内圧上昇を抑制することができ，ポップコーン現象を防止することができる。
弾性表面波素子を絶縁基板にワイヤボンディング実装した構成の断面構造を示す図である。 特許文献１に記載の構成を示す図である。 特許文献２に記載の構成を示す図である。 特許文献３に記載の構成を示す図である。 本発明に従うパッケージ構造を有する機能デバイスとして，弾性表面波デバイスの断面構造を示す図である。 実施例の弾性表面波デバイスを製造する際の前半部の工程を示す図である。 実施例の弾性表面波デバイスを製造する際の後半部の工程を示す図である。 本発明に従う第２の実施例のパッケージ構造を有する機能デバイスとして，弾性表面波デバイスの断面構造を示す図である。 図５に示す第２の実施例の弾性表面波デバイスを製造する際の前半部の工程を示す図である。
符号の説明
１ 弾性表面波素子
２ 絶縁基板
３ キャップ
４，７ 接着剤
５ 貫通孔
６ レジスト
８ 搭載シート（多孔性シート）

Claims (2)

  1. それぞれの機能素子が搭載される領域に少なくとも一つの貫通孔が空けられた絶縁基板
    を用意する工程と，
    前記絶縁基板に多孔性のシートを覆う工程と，
    前記多孔性のシートの前記機能素子が搭載される領域に対応する部分を残し，前記多孔
    性のシートを前記絶縁基板から剥離する工程と，
    前記多孔性のシートが残された前記絶縁基板の位置に機能デバイスを載置する工程と，
    前記機能デバイスを前記絶縁基板に接着し，更に
    前記絶縁基板に接着された機能デバイスのそれぞれを覆うようにして，キャップを前記
    絶縁基板に接着固定する工程とを有する
    ことを特徴とする機能デバイスの製造方法。
  2. それぞれの機能素子が搭載される領域に少なくとも一つの貫通孔が空けられた絶縁基板を用意する工程と，
    前記機能素子とワイヤーにより電気的接続を行う前記絶縁基板の電極パターンを除くよ
    うに多孔性のシートを切断する工程と，
    前記切断された多孔性のシートを，前記絶縁基板に貼り付ける工程と，
    前記多孔性のシート上の対応する領域に前記機能素子を載置する工程と，
    前記機能デバイスを前記絶縁基板に接着し，更に
    前記絶縁基板に接着された機能デバイスのそれぞれを覆うようにして，キャップを前記
    絶縁基板に接着固定する工程とを有する
    ことを特徴とする機能デバイスの製造方法。
JP2007168959A 2007-06-27 2007-06-27 パッケージ構造を有する機能デバイス及びその製造方法 Expired - Fee Related JP4945341B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007168959A JP4945341B2 (ja) 2007-06-27 2007-06-27 パッケージ構造を有する機能デバイス及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007168959A JP4945341B2 (ja) 2007-06-27 2007-06-27 パッケージ構造を有する機能デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009010591A JP2009010591A (ja) 2009-01-15
JP4945341B2 true JP4945341B2 (ja) 2012-06-06

Family

ID=40325246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007168959A Expired - Fee Related JP4945341B2 (ja) 2007-06-27 2007-06-27 パッケージ構造を有する機能デバイス及びその製造方法

Country Status (1)

Country Link
JP (1) JP4945341B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207370067U (zh) * 2016-04-06 2018-05-18 茜·克里特斯公司 具有燃气辐射式燃烧器的爆米花机器及相关系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2982631B2 (ja) * 1994-11-01 1999-11-29 株式会社村田製作所 電子部品の外装構造
JPH11186294A (ja) * 1997-10-14 1999-07-09 Sumitomo Metal Smi Electron Devices Inc 半導体パッケージ及びその製造方法
JP2003297962A (ja) * 2002-04-04 2003-10-17 Hitachi Cable Ltd 電子装置及びその製造方法、ならびに電子装置の製造に用いる配線基板及び封止部材
JP2004186938A (ja) * 2002-12-03 2004-07-02 Matsushita Electric Ind Co Ltd 弾性表面波素子、弾性表面波装置、電子回路装置、弾性表面波素子の製造方法、および弾性表面波装置の製造方法

Also Published As

Publication number Publication date
JP2009010591A (ja) 2009-01-15

Similar Documents

Publication Publication Date Title
US6551862B2 (en) Semiconductor device and method of manufacturing the same
US8981498B2 (en) Electronic MEMS device comprising a chip bonded to a substrate and having cavities and manufacturing process thereof
JPH08167678A (ja) 半導体装置
JP2005101125A (ja) 半導体装置の製造方法及び半導体装置、回路基板並びに電子機器
JP4859253B2 (ja) 空洞部を有する回路基板、その製造方法およびそれを用いた回路装置の製造方法
JP2007195145A (ja) 電子部品パッケージ
JP4945341B2 (ja) パッケージ構造を有する機能デバイス及びその製造方法
JP3703568B2 (ja) Ｉｃチップ接着用シートおよびｉｃパッケージ
JP4226839B2 (ja) シート接着層における制御されないボイドを除去する方法
JP2008277954A (ja) パッケージデバイス
JP2006501643A (ja) 封止された隙間を有し蒸気の発生による不具合を防止する集積回路パッケージ、及びその製造方法
JP2003142632A (ja) 半導体装置
JP2015201594A (ja) プリント配線板
JP2009164362A (ja) 固体撮像装置及びその製造方法
CN112830448B (zh) 麦克风封装工艺和麦克风封装结构
JP5053931B2 (ja) 半導体装置及び半導体装置の製造方法
JP5921090B2 (ja) 半導体装置
JP2011018671A (ja) デバイス封止体及びデバイス封止体の製造方法
JP2006108460A (ja) 半導体装置及びその製造方法
JP2010086992A (ja) 回路装置およびその製造方法
JP2018046092A (ja) 半導体装置の製造方法および半導体装置
JP4709521B2 (ja) 半導体装置及び半導体装置の製造方法
JPH1140704A (ja) 半導体装置
JP3179845B2 (ja) 半導体装置
JP5825854B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091008

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees