JP2010086992A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP2010086992A
JP2010086992A JP2008250911A JP2008250911A JP2010086992A JP 2010086992 A JP2010086992 A JP 2010086992A JP 2008250911 A JP2008250911 A JP 2008250911A JP 2008250911 A JP2008250911 A JP 2008250911A JP 2010086992 A JP2010086992 A JP 2010086992A
Authority
JP
Japan
Prior art keywords
coating layer
conductive pattern
substrate
glass film
covering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008250911A
Other languages
English (en)
Inventor
Masami Mogi
昌巳 茂木
Masaru Kanakubo
優 金久保
Katsuyoshi Mino
勝義 三野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008250911A priority Critical patent/JP2010086992A/ja
Publication of JP2010086992A publication Critical patent/JP2010086992A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】被覆層を経由したショートが防止された回路装置およびその製造方法を提供する。
【解決手段】回路装置１０は、導電パターン１８が上面に設けられた基板２０と、基板２０に固着されて導電パターン１８と電気的に接続された半導体素子１６と、半導体素子１６を覆うように基板２０の上面を被覆する封止樹脂２２とを主要に具備する。更に、導電パターン１８を被覆する被覆層１４の表面はガラス膜２８により被覆されており、このことにより被覆層１４への水分の進入が抑制され、導電パターン１８どうしのショートが防止される。
【選択図】図１

Description

本発明は回路装置およびその製造方法に関し、特に、基板の上面に形成された導電パターンが被覆層により被覆される構成の回路装置およびその製造方法に関するものである。
図５を参照して、従来型の回路装置６０の概要を説明する（特許文献１）。回路装置６０では、シート状の絶縁樹脂６２の表裏に接着された導電膜をエッチングすることにより、第１の導電配線層６３および第２の導電配線層６４から成る多層配線構造が実現されている。第１の導電配線層６３および第２の導電配線層６４は、絶縁層６２により絶縁され、多層接続手段７２により所望の箇所で電気的に接続されている。更に、第1の導電配線層６３は被覆層７６により被覆され、第２の導電配線層６４は被覆層７５により被覆されている。これらの被覆層は一般的にソルダーレジストと称される。
また、第２の導電配線層６４の所望の箇所には外部電極７４が形成され、これは実装基板等との接続電極となる。第１の導電配線層６３上には、絶縁性接着剤６８を介して半導体素子６７が固着されており、半導体素子６７の電極と第１の導電配線層６３とは金属細線７１により電気的に接続されている。封止樹脂７３は、半導体素子６７および金属細線７１を封止して全体の機械的な支持を行う働きを有する。
上記した回路装置６０は、フレキシブルシート等のインターポーザを不要にして構成されており、このことにより、装置全体が薄型化されている等の利点を有する。
特願２００１−１８５４２０号公報（第１図）
しかしながら、上記した構成の回路装置では、被覆層７６の耐湿性や耐圧性が十分でない問題があった。
具体的には、熱抵抗の低減や線膨張率の調整等を目的として、被覆層７６は、繊維状または粒状のフィラーが充填された樹脂材料から成る。従って、このフィラーと樹脂材料との境界に沿って電流が流れて、配線層同士がショートしてしまう恐れがあった。更には、この境界に沿って外部から水分が進入することによってもショートが発生する恐れがあった。
本発明は上記した問題を鑑みて成されたものであり、本発明の主たる目的は、被覆層を経由したショートが防止された回路装置およびその製造方法を提供することにある。
本発明の回路装置は、基板と、前記基板の上面に形成された導電パターンと、前記導電パターンを被覆する被覆層と、前記導電パターンに電気的に接続された回路素子と、を備え、前記被覆層をガラス膜により被覆することを特徴とする。
本発明の回路装置の製造方法は、基板の上面に導電パターンを形成する工程と、樹脂材料を含む被覆層により、前記導電パターンを被覆する工程と、前記被覆層に水ガラスを塗布することにより、前記水ガラスの一部分を前記被覆層に含浸させる工程と、前記被覆層から露出する前記導電パターンに回路素子を電気的に接続する工程と、を備ることを特徴とする。
本発明によれば、導電パターンを被覆する被覆層をガラス膜により被覆している。このことにより、ガラス膜を構成するガラス成分の一部が被覆層に進入して、被覆層の内部に形成された微細な間隙にガラス成分が充填され、結果的に被覆層の耐圧性および耐湿性が向上される。
先ず、図１を参照して、回路装置１０の構造を説明する。図１（Ａ）は回路装置１０の断面図であり、図１（Ｂ）は一部を拡大して示す断面図である。
回路装置１０は、内蔵される半導体素子１６よりも外形寸法が若干大きいサイズの樹脂封止型のＣＳＰであり、外観は直方体形状または立方体形状である。更に、回路装置１０は、内蔵される半導体素子１６と電気的に接続された接続電極３２が、基板２０の裏面にグリッド状に設けられるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）である。
図１（Ａ）を参照して、回路装置１０は、導電パターン１８が上面に設けられた基板２０と、基板２０に固着されて導電パターン１８と電気的に接続された半導体素子１６と、半導体素子１６を覆うように基板２０の上面を被覆する封止樹脂２２とを主要に具備する。
基板２０は、基材１２と、基材１２の上面に形成された導電パターン１８と、接続部となる領域を除外して導電パターン１８を被覆する被覆層１４と、被覆層１４の表面に塗布されたガラス膜２８と、基材１２の下面に形成された裏面電極３０と、基材１２を貫通して導電パターン１８と裏面電極３０とを接続する貫通電極２６とから成る。
基材１２は、例えばガラスエポキシ等の絶縁性基板である。基材１２は、上面および裏面に配線層が形成されると共に、製造工程に於いて半導体素子１６を機械的に支持する機能も有する。
導電パターン１８は、銅やアルミニウム等の金属から成り、基材１２の上面に積層された厚みが２０μｍ〜５０μｍ程度の導電箔を選択的にエッチングすることにより所定形状に形成される。導電パターン１８は、半導体素子１６と接続される箇所を除外して全面的に被覆層１４により被覆される。ここでは、基材１２の上面に単層の導電パターン１８が示されているが、絶縁層を介して積層された多層の導電パターンが形成されても良い。
基材１２の下面には、導電箔をエッチングして裏面電極３０が設けられている。この裏面電極３０と、基材１２の上面に形成された導電パターン１８とは、基材１２を貫通して設けた貫通電極２６を経由して電気的に接続される。裏面電極３０には、半田から成る接続電極３２が溶着されている。
基材１２の上面は、接続部となる箇所を除外して導電パターン１８が覆われるように被覆層１４により被覆されている。被覆層１４はエポキシ樹脂等の熱硬化性樹脂またはポリエチレン等の熱可塑性樹脂を主材料とし、被覆層１４が導電パターン１８の上面を被覆する厚みは、例えば２０μｍから１００μｍ程度である。ここで、被覆層１４は、エポキシ樹脂等の樹脂材料のみから構成されても良いし、熱抵抗の低減および熱膨張係数の調整等を目的として、フィラーが混入された樹脂材料から構成されても良い。被覆層１４を構成するフィラーの材料としてはシリカ等の無機材料が採用され、フィラーの形状としては、粒状または繊維状が考えられる。また、被覆層１４は、ソルダーレジストや、ＰＳＲ（Ｐｈｏｔｏ ｓｏｌｄｅｒ ｒｅｓｉｓｔ）とも称されている。尚、この被覆層１４は、基材１２の裏面に設けても良い。
図１（Ｂ）を参照して、被覆層１４の上面は全面的にガラス膜２８により被覆されている。ガラス膜２８の厚みは、例えば５μｍ以上１０μｍ以下であり、液状の水ガラスを被覆層１４の上面に塗布して乾燥することにより被着される。この様に被覆層１４の上面がガラス膜２８により被覆されることで、外部からの水分の侵入がガラス膜２８により阻まれ、被覆層１４に水分が到達しない。従って、導電パターン１８にも外部から水分が到達しないので、装置全体の耐湿性や耐圧性が向上される。
更に、被覆層１４を構成する樹脂材料とフィラー３６との間隙に、ガラス膜２８を構成するガラスが充填される。更には、被覆層１４の内部に存在する微細な間隙にも、ガラス膜が含浸される。このことによっても、被覆層１４への上方からの水分の侵入が抑制され、結果的に耐湿性および耐圧性が向上されている。更にまた、被覆層１４を構成する樹脂材料には、微細な空隙（気泡）が含まれているので、この空隙にガラスが含浸されることによっても、被覆層１４による耐圧が向上される。
特に、粒状または繊維状のフィラーの表面が、フィラー３６の樹脂材料の上面から露出（突出）している場合、フィラー３６と樹脂材料との境界が外部に露出することとなり、この境界に沿って水分が内部に進入する恐れが大きい。本実施の形態では、両者の境界の露出部分が水ガラス膜２８により被覆され、更に、両者の境界にガラスが充填されることによっても、耐湿性が向上されている。
また、半導体素子１６の下面は、エポキシ樹脂等の固着材３４を介してガラス膜２８の上面に固着されている。
図２（Ａ）を参照して、他の形態の回路装置を説明する。ここでは、半導体素子１６の表面および金属細線２４の表面もガラス膜２８により被覆されている。この様にすることで、封止樹脂を水分が浸透しても、ガラス膜２８により覆われている半導体素子１６や金属細線２４には水分が接触しないので、耐湿性及び耐圧性が向上されている。
図２（Ｂ）を参照して、更なる他の形態の回路装置の構成を説明する。ここでは、半導体素子１６および金属細線２４が被覆されるように被覆樹脂３８が形成され、この被覆樹脂３８の表面がガラス膜２８により被覆されている。この様にすることで、封止樹脂２２を浸透する水分の侵入がガラス膜２８によりブロックされ、半導体素子１６や金属細線２４に水分が到達することが防止される。
更にここでは、基材１２の下面および裏面電極３０が被覆されるように被覆層１４が形成され、この被覆層１４の表面はガラス膜２８により被覆されている。この様にすることにより、ガラス膜２８により被覆層１４への水分の進入が防止され、裏面電極３０の耐湿性および耐圧性が向上される。
図３から図４を参照して、上記した構成の回路装置の製造方法を説明する。
図３（Ａ）を参照して、先ず、基材４０の上面および下面にパターンを形成する。ここでは、基材４０の上面に所定形状の導電パターン１８を形成し、基材４０の下面に裏面電極３０を形成している。導電パターン１８および裏面電極３０は、基材４０の両主面に貼着された銅などから成る導電箔を選択的にエッチングすることにより形成される。更に、導電パターン１８と裏面電極３０とは、基材４０を貫通する貫通電極により電気的に接続される。またここでは、所定の導電パターン１８から成るユニット４２が複数形成されている。各ユニット４２は、個別の回路装置を構成する部位である。
更に、導電パターン１８が覆われるように、基材４０の上面に被覆層１４が塗布される。被覆層１４は、粒状または繊維状のフィラーが充填された樹脂材料からなり、液状または半固形状の状態で基材４０の上面に供給された後に固化される。
図３（Ｂ）および図３（Ｃ）を参照して、次に、被覆層１４の上面をガラス膜２８により被覆する。具体的には、被覆層１４の上面に水ガラスを塗布して乾燥させることにより、ガラス膜２８が形成される。形成されるガラス膜の厚みは、例えば１μｍ以上１０μｍ以下である。ここで、水ガラスは粘性が高い材料であるので、塗布されたままの状態の水ガラスをそのまま乾燥させると、余分に厚いガラス膜２８が形成されてしまい、装置全体の厚型化を招く。これを防止するために、本実施の形態では、コンプレッサを用いて気体を吹き付けることにより、水ガラスを部分的に吹き飛ばして、ガラス膜２８を所定の厚みにしている。ここで、水ガラスの供給は、被覆層１４の上面に塗布しても良いし、タンクに貯留された水ガラスに基材を浸漬しても良い。
図３（Ｃ）を参照すると、繊維状のフィラー３６が充填された樹脂材料から被覆層１４が構成される。そして、フィラー３６と樹脂材料との間の間隙や、樹脂材料に形成される空隙等に、ガラス膜２８を構成するガラスが充填されている。このことにより、被覆層１４への水分の浸透がガラス膜２８により阻止され、耐湿性および耐圧性が向上されている。
図４（Ａ）を参照して、次に、ガラス膜２８および被覆層１４を部分的に除去することで、回路素子と接続される部分の導電パターン１８を露出させる。ガラス膜２８および被覆層１４の部分的な除去は、通常のリソグラフィ工程で行われる。
図４（Ｂ）を参照して、次に、各ユニット４２の導電パターン１８に半導体素子１６を電気的に接続する。ここでは、ディスクリートのトランジスタやＩＣである半導体素子１６の下面が固着材を介してガラス膜２８の上面に固着される。更に、半導体素子１６の上面に設けられた電極と、ボンディングパッドである導電パターン１８とは、金属細線２４を経由して接続される。
図４（Ｃ）を参照して、次に、半導体素子１６および金属細線２４が被覆されるように封止樹脂２２を形成する。封止樹脂２２の形成は、ポッティングでも良いし、モールド金型を用いたトランスファーモールドやインジェクションモールドでも良い。
封止樹脂２２の形成が終了した後は、各ユニットの境界（一点鎖線にて示される箇所）にて、封止樹脂２２および基材４０等の各層をダイシングにより切断する。
以上の工程を経て、図１に構成を示す混成集積回路装置１０が製造される。
ここで、図２（Ａ）に示した構成の回路装置が製造される場合は、半導体素子１６および金属細線２４をガラス膜２８により被覆する工程が必要とされる。
更に、図２（Ｂ）に示された構成の回路装置が製造される場合は、半導体素子１６および金属細線２４を被覆樹脂３８により被覆する工程と、この被覆樹脂３８をガラス膜２８により覆う工程が必要とされる。更に、裏面電極３０が覆われるように基材１２の下面を被覆層１４により被覆する工程、この被覆層１４をガラス膜２８により被覆する工程、裏面電極３０が露出するように、被覆層１４およびガラス膜２８を部分的に除去する工程が必要となる。
本発明の回路装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は拡大された断面図である。 本発明の回路装置を示す図であり、（Ａ）および（Ｂ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）から（Ｃ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）から（Ｃ）は断面図である。 従来の回路装置を示す断面図である。
符号の説明
１０ 回路装置
１２ 基材
１４ 被覆層
１６ 半導体素子
１８ 導電パターン
２０ 基板
２２ 封止樹脂
２４ 金属細線
２６ 貫通電極
２８ ガラス膜
３０ 裏面電極
３２ 接続電極
３４ 固着材
３６ フィラー
３８ 被覆樹脂
４０ 基材
４２ ユニット

Claims (4)

  1. 基板と、
    前記基板の上面に形成された導電パターンと、
    前記導電パターンを被覆する被覆層と、
    前記導電パターンに電気的に接続された回路素子と、を備え、
    前記被覆層をガラス膜により被覆することを特徴とする回路装置。
  2. 前記被覆層に、前記ガラス膜を構成するガラスを含浸させることを特徴とする請求項１記載の回路装置。
  3. 基板の上面に導電パターンを形成する工程と、
    樹脂材料を含む被覆層により、前記導電パターンを被覆する工程と、
    前記被覆層に水ガラスを塗布することにより、前記水ガラスの一部分を前記被覆層に含浸させる工程と、
    前記被覆層から露出する前記導電パターンに回路素子を電気的に接続する工程と、を備ることを特徴とする回路装置の製造方法。
  4. 前記水ガラスを乾燥させたガラス膜により、前記被覆層の表面を被覆することを特徴とする請求項３記載の回路装置の製造方法。





JP2008250911A 2008-09-29 2008-09-29 回路装置およびその製造方法 Pending JP2010086992A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008250911A JP2010086992A (ja) 2008-09-29 2008-09-29 回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008250911A JP2010086992A (ja) 2008-09-29 2008-09-29 回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010086992A true JP2010086992A (ja) 2010-04-15

Family

ID=42250709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008250911A Pending JP2010086992A (ja) 2008-09-29 2008-09-29 回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2010086992A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019062A (ja) * 2010-07-08 2012-01-26 Shin Etsu Chem Co Ltd 発光半導体装置、実装基板及びそれらの製造方法
US9253934B2 (en) 2012-06-20 2016-02-02 Fujifilm Corporation Circuit device and inkjet head assembly

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019062A (ja) * 2010-07-08 2012-01-26 Shin Etsu Chem Co Ltd 発光半導体装置、実装基板及びそれらの製造方法
US9253934B2 (en) 2012-06-20 2016-02-02 Fujifilm Corporation Circuit device and inkjet head assembly

Similar Documents

Publication Publication Date Title
US8378492B2 (en) Semiconductor package
JP7042713B2 (ja) 半導体装置
JP2010118554A (ja) 半導体装置およびその製造方法
JP4498378B2 (ja) 基板およびその製造方法、回路装置およびその製造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
JP2007036013A (ja) 回路装置およびその製造方法
JP2006100759A (ja) 回路装置およびその製造方法
JP2010086992A (ja) 回路装置およびその製造方法
JP2009289790A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JPH11284101A (ja) 半導体装置用パッケ―ジおよびその製造方法
JP2009260165A (ja) 半導体装置
JP6111832B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP2865072B2 (ja) 半導体ベアチップ実装基板
JP2011003818A (ja) モールドパッケージ
KR20080082365A (ko) 금속 코어를 사용한 ｐｃｂ, 그 제조방법 및 반도체 패키지제조방법
JP2010010227A (ja) 半導体素子実装用中空パッケージ
JP7477154B2 (ja) 回路装置
KR102355023B1 (ko) 인쇄회로기판
JP2996507B2 (ja) 金属板ベース回路基板
JP6805510B2 (ja) 半導体装置およびその製造方法
JP2007067317A (ja) 半導体装置の実装構造、及び半導体装置の実装方法
JP2010086994A (ja) 回路装置およびその製造方法
JP2010237095A (ja) 容量型湿度センサ及びその製造方法
KR100679816B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602