JP4939738B2 - ローカルｓｏｎｏｓ型メモリ素子及びその製造方法 - Google Patents
ローカルｓｏｎｏｓ型メモリ素子及びその製造方法 Download PDFInfo
- Publication number
- JP4939738B2 JP4939738B2 JP2004260896A JP2004260896A JP4939738B2 JP 4939738 B2 JP4939738 B2 JP 4939738B2 JP 2004260896 A JP2004260896 A JP 2004260896A JP 2004260896 A JP2004260896 A JP 2004260896A JP 4939738 B2 JP4939738 B2 JP 4939738B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- conductive
- spacer
- spacers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 125000006850 spacer group Chemical group 0.000 claims description 205
- 229910052710 silicon Inorganic materials 0.000 claims description 42
- 239000010703 silicon Substances 0.000 claims description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 41
- 150000004767 nitrides Chemical class 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 17
- 238000000059 patterning Methods 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 23
- 238000000206 photolithography Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000010941 cobalt Substances 0.000 description 6
- 229910017052 cobalt Inorganic materials 0.000 description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003085 diluting agent Substances 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 201000010384 renal tubular acidosis Diseases 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Description
本発明はローカルＳＯＮＯＳ（Ｓｉｌｉｃｏｎ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型メモリ素子及びその製造方法に係り、より詳細には、ＯＮＯ（ｏｘｉｄｅ−ｎｉｔｒｉｄｅ−ｏｘｉｄｅ）膜とコントロールゲートとが自己整合的に形成されたローカルＳＯＮＯＳ型不揮発性メモリ素子及びその製造方法に関する。
不揮発性メモリ素子は電気的にデータの消去と保存が可能であり、電源が供給されなくてもデータの保存が可能であるので、移動通信システム、メモリカード等を含む多様な分野でその応用が増加する趨勢にある。これまでフローティングゲート型セルを有する構造が広く利用されてきたが、最近、高集積化の急速な進行に伴ってこれ以上のセル縮小及びパターニングが難しくなっており、限界に達してきた。このような理由でフローティングゲート型セルに替わる構造としてＳＯＮＯＳセルを持つ不揮発性メモリ素子（以下、ＳＯＮＯＳ型メモリ素子）が提案された。ＳＯＮＯＳ型メモリ素子は製造が容易で、集積回路の周辺領域及び／またはロジック領域と容易に一体化できるという長所を有する。
図１は、従来の一般的なＳＯＮＯＳ型メモリ素子の断面図である。
図１に示したように、ドーピングされたソース及びドレイン領域３０ａ、３０ｂを有するシリコン基板１０上にトンネル酸化膜１２、トンネル酸化膜１２上の窒化膜１４、及び窒化膜１４上の上部酸化膜１６からなるＯＮＯ膜２０が形成されている。ＯＮＯ膜２０の上部にはコントロールゲート２５が形成されている。このようなＳＯＮＯＳ型メモリ素子はスタックＳＯＮＯＳ型メモリ素子と呼ばれる。
図１に示したように、ドーピングされたソース及びドレイン領域３０ａ、３０ｂを有するシリコン基板１０上にトンネル酸化膜１２、トンネル酸化膜１２上の窒化膜１４、及び窒化膜１４上の上部酸化膜１６からなるＯＮＯ膜２０が形成されている。ＯＮＯ膜２０の上部にはコントロールゲート２５が形成されている。このようなＳＯＮＯＳ型メモリ素子はスタックＳＯＮＯＳ型メモリ素子と呼ばれる。
ここで、窒化膜１４はメモリ（ストレージ）層であって、トラップサイト内に電荷をトラップしたりあるいはトラップされた電荷を放出したりすることによってセルのしきい電圧（Ｖｔｈ）を制御してメモリ機能を有するものであり、上部酸化膜１６は充電電荷の損失を防止するブロックキング膜である。
スタックＳＯＮＯＳ型セルは次のように駆動される。まず、コントロールゲート２５及びドレイン領域３０ｂのそれぞれに所定の陽の電圧を印加してソース領域３０ａを接地させれば、ソース及びドレイン領域３０ａ及び３０ｂ間に形成される反転領域からトンネル酸化膜１２に電子が注入され、窒化膜１４はトンネル酸化膜１２を貫通した電子をトラップする。これがメモリセルにデータを書込みまたはプログラミングする動作である。ここで、図面のＡ部分は電子がトラップされた領域を示す。一方、コントロールゲート２５を陰に帯電させてソース領域３０ａに所定電圧を印加すれば、シリコン基板１０内のホールがトンネル酸化膜１２を貫通して窒化膜１４にトラップされ、トラップされたホールは窒化膜１４に先にトラップされた電子と再結合する。これが書込まれたデータを消去する方法である。
スタックＳＯＮＯＳ型セルは次のように駆動される。まず、コントロールゲート２５及びドレイン領域３０ｂのそれぞれに所定の陽の電圧を印加してソース領域３０ａを接地させれば、ソース及びドレイン領域３０ａ及び３０ｂ間に形成される反転領域からトンネル酸化膜１２に電子が注入され、窒化膜１４はトンネル酸化膜１２を貫通した電子をトラップする。これがメモリセルにデータを書込みまたはプログラミングする動作である。ここで、図面のＡ部分は電子がトラップされた領域を示す。一方、コントロールゲート２５を陰に帯電させてソース領域３０ａに所定電圧を印加すれば、シリコン基板１０内のホールがトンネル酸化膜１２を貫通して窒化膜１４にトラップされ、トラップされたホールは窒化膜１４に先にトラップされた電子と再結合する。これが書込まれたデータを消去する方法である。
このようなスタックＳＯＮＯＳ型メモリ素子は電荷が窒化膜１４の一部分（図面のＡ領域）のみに保存されるにもかかわらず、コントロールゲート２５とシリコン基板１０との間に全面的にＯＮＯ膜２０が介在している。このために、高い初期しきい電圧（そしてこれによる高い電力消耗）と高いプログラム電流とを有する。従って、高いしきい電圧のため、低い初期しきい電圧を有した一般的なロジック製品とスタックＳＯＮＯＳ型セルとを一つのチップに一体化し難い問題がある。のみならず、窒化膜１４内にトラップされた電子は窒化膜１４に沿って水平方向に動くことができ、これにより消去動作が完全に行われない。プログラミング動作と消去動作とが反復的に行われれば、初期しきい電圧を増加できるが、これはデータリテンションタイムを減少させる。
このような問題を解決するために、電荷トラップ層、すなわち窒化膜をコントロールゲートと局部的にオーバーラップするように配置するローカルＳＯＮＯＳ型メモリ素子が提案された。従来のローカルＳＯＮＯＳ型メモリ素子及びその製造方法を図２Ａから図２Ｃを参照して説明する。
図２Ａに示すように、シリコン基板５０上部にトンネル酸化膜５２、窒化膜５４及び上部酸化膜５６を順次積層する。その後、上部酸化膜５６、窒化膜５４及びトンネル酸化膜５２をパターニングするため、第１フォトレジストパターン５８を形成する。第１フォトレジストパターン５８の形態通りに、上部酸化膜５６、窒化膜５４及びトンネル酸化膜５２をパターニングする。
図２Ａに示すように、シリコン基板５０上部にトンネル酸化膜５２、窒化膜５４及び上部酸化膜５６を順次積層する。その後、上部酸化膜５６、窒化膜５４及びトンネル酸化膜５２をパターニングするため、第１フォトレジストパターン５８を形成する。第１フォトレジストパターン５８の形態通りに、上部酸化膜５６、窒化膜５４及びトンネル酸化膜５２をパターニングする。
図２Ｂに示したように、第１フォトレジストパターン５８を除去した後、シリコン基板５０上部にゲート酸化膜６０を形成する。これにより、シリコン基板５０の一部分はゲート酸化膜６０によって被覆され、他の部分はＯＮＯ膜６２により被覆される。続いて、ゲート酸化膜６０及びＯＮＯ膜６２の上部にコントロールゲート用導電膜、例えばポリシリコン膜６５を蒸着する。ポリシリコン膜６５の上部にコントロールゲートの長さを定義するための第２フォトレジストパターン６６を形成する。
図２Ｃに示すように、第２フォトレジストパターン６６の形態通りにポリシリコン膜６５及びＯＮＯ膜６２をパターニングして、コントロールゲート６５ａ及びＯＮＯ膜６２の長さを限定する。その後、第２フォトレジストパターン６６を除去する。この時、コントロールゲート６５ａはゲート酸化膜６０及びＯＮＯ膜６２とそれぞれオーバーラップする。その次に、シリコン基板５０に不純物を注入してソース及びドレイン領域６８ａ及び６８ｂを形成する。
このようなローカルＳＯＮＯＳ型セルは、ＯＮＯ膜６２がコントロールゲート６５ａと局部的にオーバーラップするように形成されることによって、初期しきい電圧を下げることができて消去速度を下げることができるという長所がある。しかし、ローカルＳＯＮＯＳ型セルはフォトリソグラフィ工程によってコントロールゲート６５ａの長さ及びＯＮＯ膜６２の長さＬが限定される。ところが、フォト工程ではローディング現象、及び相当なオーバーラップ変動を招く誤整列が起きうる。
例えば、コントロールゲート６５ａを限定するための第２フォトレジストパターン６６に、図２Ｂのようにフォト工程中に誤整列が発生すると、ＯＮＯ膜６２の長さが変化する。すなわち、図２Ｂの誤整列が発生した第２フォトレジストパターン６６’でポリシリコン膜６５及びＯＮＯ膜６２をパターニングすれば、図３のようにそれぞれのメモリセル別に、ＯＮＯ膜６２の長さ（あるいは、コントロールゲート６５ａとのオーバーラップ長さ：Ｌ１、Ｌ２）が相異する。
ローカルＳＯＮＯＳ型セルの動作特性、例えば消去速度、消去効率及び初期しきい電圧はＯＮＯ膜６２とコントロールゲート６５ａとのオーバーラップ長さに依存するが、その長さは窒化膜５４の長さとほぼ同じである。従って、ＯＮＯ膜６２とコントロールゲート６５ａとがオーバーラップする部分の長さ変動を最小化することが重要である。 例えば、図２Ｃに示す整列した場合のＬ＝１５０ｎｍならば、ひどい誤整列の場合、図３に示すＬ１が約２００ｎｍで、Ｌ２が約１００ｎｍになりうる。オーバーラップ長さにおけるこのような変動は、ローカルＳＯＮＯＳ型セルが示すしきい電圧の変動を招き、例えばセルがオーバーラップ長さＬ１を有するかまたはＬ２を有するかに依存する変動を招く。そして、フォトリソグラフィ工程によってパターニングするので、フォト装備の露光限界により素子の縮小が制限される問題がある。
このような問題点を改善するために、自己整合的にコントロールゲートを形成する方法が提案され、このような方法は例えば特許文献１を参考にできる。前記特許文献１は自己整合されたコントロールゲートを達成することによって、素子の集積度及び素子の効率を増加させるフラッシュメモリに関する。
本発明が解決しようとする技術的課題は、各セルのＯＮＯ膜の長さが均一でありセル縮少に有利であるローカルＳＯＮＯＳ型メモリ素子を提供するところにある。
本発明が解決しようとする他の技術的課題は、フォトリソグラフィによる誤整列問題のないローカルＳＯＮＯＳ型メモリ素子の製造方法を提供するところにある。
本発明が解決しようとする他の技術的課題は、フォトリソグラフィによる誤整列問題のないローカルＳＯＮＯＳ型メモリ素子の製造方法を提供するところにある。
前記の技術的課題を達成するために本発明によるローカルＳＯＮＯＳ型メモリ素子は、シリコン基板と前記シリコン基板上にパターニングされた絶縁膜パターンとの間の前記シリコン基板全面に形成されたゲート酸化膜と、前記絶縁膜パターンおよび前記ゲート酸化膜上に形成される導電性膜を異方性エッチングすることにより、前記ゲート酸化膜上の前記絶縁膜パターンの側壁に形成され曲面が外側を向いて互いに離隔されている導電性スペーサ及びダミースペーサとを備える。また、前記絶縁膜パターンを除去した後、前記導電性スペーサ、前記ダミースペーサおよび前記ゲート酸化膜上に形成されている絶縁膜を異方性エッチングすることにより、前記導電性スペーサと前記ダミースペーサとの対向する側壁に接して一対の絶縁膜スペーサが形成されている。前記一対の絶縁膜スペーサの内側には、自己整合的に形成されたＯＮＯ膜と、前記ＯＮＯ膜上に自己整合的に形成されて前記導電性スペーサと電気的に連結され、コントロールゲートを構成する導電膜と、が形成されている。前記導電性スペーサ及び前記ダミースペーサの外側の前記シリコン基板内にはソース及びドレイン領域が形成されている。
この時、前記導電性スペーサは前記曲面の反対側に前記ゲート酸化膜を一部覆う延長部を有する構造でありうる。そのような場合、前記導電性スペーサの大きさはスペーサ状に形成された部分と前記延長部とを合せた長さになる。そして、前記延長部は前記導電性スペーサの側壁に接している前記絶縁膜スペーサの長さ程度に延びている。前記導電性スペーサの外側に形成されたソース及びドレイン領域は前記導電性スペーサにオーバーラップし、前記ダミースペーサの外側に形成されたソース及びドレイン領域は前記導電膜にオーバーラップしていることが望ましい。前記ゲート酸化膜は熱酸化膜、前記導電性スペーサ及び前記導電膜はポリシリコン、そして前記絶縁膜スペーサは酸化膜スペーサでありうる。
のみならず、このような構造のローカルＳＯＮＯＳ型メモリ素子が、前記ダミースペーサの外側に形成されたソース及びドレイン領域に垂直な鏡像対称でさらに形成されうる。
前記他の技術的課題を達成するために本発明によるローカルＳＯＮＯＳ型メモリ素子の製造方法では、シリコン基板上にパターニングされた絶縁膜パターンを形成した後、前記シリコン基板と前記絶縁膜パターンとの間のシリコン基板上にゲート酸化膜を形成する。次に、前記絶縁膜パターンおよび前記ゲート酸化膜上に導電性膜を形成し、前記導電性膜を異方性エッチングすることにより前記ゲート酸化膜上前記絶縁膜パターンの側壁に曲面が外側を向いて互いに離隔された導電性スペーサ及びダミースペーサを形成する。次に、記絶縁膜パターンを除去した後、前記導電性スペーサ、前記ダミースペーサ及び前記ゲート酸化膜上に絶縁膜を形成する。次に、前記絶縁膜を異方性エッチングすることにより前記導電性スペーサとダミースペーサとが対向する側壁に一対の絶縁膜スペーサを形成する。前記一対の絶縁膜スペーサの内側に自己整合的にＯＮＯ膜及び導電膜を形成した後、前記導電性スペーサ及び前記ダミースペーサの外側の前記シリコン基板内にソース及びドレイン領域を形成する。前記導電性スペーサは前記導電膜と電気的に連結されてコントロールゲートを構成する。
前記他の技術的課題を達成するために本発明によるローカルＳＯＮＯＳ型メモリ素子の製造方法では、シリコン基板上にパターニングされた絶縁膜パターンを形成した後、前記シリコン基板と前記絶縁膜パターンとの間のシリコン基板上にゲート酸化膜を形成する。次に、前記絶縁膜パターンおよび前記ゲート酸化膜上に導電性膜を形成し、前記導電性膜を異方性エッチングすることにより前記ゲート酸化膜上前記絶縁膜パターンの側壁に曲面が外側を向いて互いに離隔された導電性スペーサ及びダミースペーサを形成する。次に、記絶縁膜パターンを除去した後、前記導電性スペーサ、前記ダミースペーサ及び前記ゲート酸化膜上に絶縁膜を形成する。次に、前記絶縁膜を異方性エッチングすることにより前記導電性スペーサとダミースペーサとが対向する側壁に一対の絶縁膜スペーサを形成する。前記一対の絶縁膜スペーサの内側に自己整合的にＯＮＯ膜及び導電膜を形成した後、前記導電性スペーサ及び前記ダミースペーサの外側の前記シリコン基板内にソース及びドレイン領域を形成する。前記導電性スペーサは前記導電膜と電気的に連結されてコントロールゲートを構成する。
前記導電性スペーサは前記曲面の反対側に前記ゲート酸化膜を一部覆う延長部を有するように形成でき、そのような場合、前記導電性スペーサの大きさはスペーサ状に形成された部分及び前記延長部の長さをそれぞれ調節して変更しうる。前記一対の絶縁膜スペーサを形成した後には、前記ダミースペーサを除去する段階をさらに含んでもよい。特に、前記一対の絶縁膜スペーサの内側に自己整合的にＯＮＯ膜及び導電膜を形成する段階は、前記一対の絶縁膜スペーサの上にＯＮＯ膜を形成する段階と、前記一対の絶縁膜スペーサの内側にＯＮＯ膜が残るようにパターニングする段階と、前記パターニングされたＯＮＯ膜上に導電膜を形成する段階と、及び前記一対の絶縁膜スペーサの内側に導電膜が残るようにパターニングする段階とを含んでもよい。
前記他の技術的課題を達成するために本発明による他のローカルＳＯＮＯＳ型メモリ素子の製造方法では、シリコン基板上に開口部を介して互いに分離された絶縁膜パターンを形成する。前記絶縁膜パターンの前記開口部と反対側の下端を一部除去して凹溝を形成した後、前記シリコン基板と前記絶縁膜パターンとの間の前記シリコン基板全面にゲート酸化膜を形成する。次に、前記絶縁膜パターンおよび前記ゲート酸化膜上に導電性膜を形成した後、前記導電性膜を異方性エッチングすることにより前記ゲート酸化膜上の前記絶縁膜パターンの側壁に導電性スペーサ及びダミースペーサを形成してから、前記絶縁膜パターンを除去する。次に、前記開口部の部位にイオン注入を実施して第１ソース及びドレイン領域を形成する。続いて前記導電性スペーサ、前記ダミースペーサ及び前記ゲート酸化膜上に絶縁膜を形成した後、前記絶縁膜を異方性エッチングすることにより前記導電性スペーサと前記ダミースペーサとの対向する側壁に一対の絶縁膜スペーサを形成して、前記一対の絶縁膜スペーサの内側に自己整合的にＯＮＯ膜及び導電膜を形成する。次に、前記導電性スペーサの外側にイオン注入を実施して前記シリコン基板内に第２ソース及びドレイン領域を形成する。前記導電性スペーサと前記導電膜とを電気的に連結してコントロールゲートを構成する。
望ましくは、前記絶縁膜パターンは酸化膜と窒化膜との積層膜で形成して前記凹溝は前記酸化膜をウェットエッチングすることにより形成する。前記導電性スペーサは前記凹溝を埋めるように形成する。前記導電性スペーサの大きさを調節するために前記凹溝の深さを調節する。前記ゲート酸化膜は熱酸化膜で、前記導電性スペーサはポリシリコンで、前記絶縁膜スペーサは酸化膜でそれぞれ形成しうる。前記ＯＮＯ膜中の窒化膜は５０Åから２００Åの厚さで形成しうる。前記第１ソース及びドレイン領域を前記導電膜にオーバーラップさせる段階をさらに含むことが望ましい。前記導電膜はポリシリコン、シリサイド、ポリサイドまたは金属層で形成でき、前記シリサイドの種類としてはタングステンシリサイド、コバルトシリサイドまたはチタンシリサイドを例として挙げられる。
本発明によれば、誤整列が発生しがちのフォトリソグラフィ技術の代りに自己整合技術を使用するので、コントロールゲート及びＯＮＯ膜の長さ、そしてこれらのオーバーラップ長さでの公差または変動が相当改善されうる。従って、セルごとに均一な特性を持つことができ、良好な動作特性を確保しうる。
更にはコントロールゲートの一部を構成する導電性スペーサの形成時に、スペーサ方式を利用してフォト装備の影響を受けないので、導電性スペーサの大きさがフォト装備の露光限界により制限されることがなく、セルの縮小に有利である。導電性スペーサの大きさはスペーサの大きさ及び／または延長部の長さを調節して変更しうる。
更にはコントロールゲートの一部を構成する導電性スペーサの形成時に、スペーサ方式を利用してフォト装備の影響を受けないので、導電性スペーサの大きさがフォト装備の露光限界により制限されることがなく、セルの縮小に有利である。導電性スペーサの大きさはスペーサの大きさ及び／または延長部の長さを調節して変更しうる。
以下、添付した図面を参照して本発明によるローカルＳＯＮＯＳ型メモリ素子、及びその製造方法についての望ましい実施例について説明する。しかし、本発明は以下で開示される実施例だけに限定されずに相異なる多様な形態で具現されるものであり、単に本実施例は本発明の開示を完全にし、当業者に発明の範囲を完全に知らせるために提供されるものであり、本発明は特許請求の範囲のみにより定義される。図面で同じ参照符号は同じ要素を示す。また、後続する詳細な説明で多数の特定細部は本発明の完全な理解を助けるために提供されるものである。しかし、当業者であれば、これら特定細部がなくても本発明が実施できることが明確に分かるであろう。
図４から図１４は本発明の第１実施例によるローカルＳＯＮＯＳ型メモリ素子、及びその製造方法を説明するための断面図である。
まず図４に示すように、シリコン基板１１０上に開口部１１５を介して互いに分離された絶縁膜パターン１３０を形成する。絶縁膜パターン１３０はエッチング選択比の異なる少なくとも二種の膜の積層膜で形成しうる。望ましくは、絶縁膜パターン１３０は酸化膜１２０と窒化膜１２５との積層膜で形成する。このような絶縁膜パターン１３０を形成するために、酸化膜１２０及び窒化膜１２５をシリコン基板１１０上に全面的に蒸着した後、開口部１１５を定義する第１フォトレジストパターン（図示せず）を形成して通常のフォトリソグラフィ工程を利用してパターニングし、その第１フォトレジストパターンをアッシング及びストリップで除去する。ここで、窒化膜１２５の代わりに酸化窒化膜を形成してもよい。後続して絶縁膜パターン１３０の側壁に形成する導電性スペーサは、絶縁膜パターン１３０の厚さによってその高さが左右される。従って、形成しようとする導電性スペーサの高さを考慮して、絶縁膜パターン１３０を構成する酸化膜１２０及び窒化膜１２５の厚さを決定する必要がある。
まず図４に示すように、シリコン基板１１０上に開口部１１５を介して互いに分離された絶縁膜パターン１３０を形成する。絶縁膜パターン１３０はエッチング選択比の異なる少なくとも二種の膜の積層膜で形成しうる。望ましくは、絶縁膜パターン１３０は酸化膜１２０と窒化膜１２５との積層膜で形成する。このような絶縁膜パターン１３０を形成するために、酸化膜１２０及び窒化膜１２５をシリコン基板１１０上に全面的に蒸着した後、開口部１１５を定義する第１フォトレジストパターン（図示せず）を形成して通常のフォトリソグラフィ工程を利用してパターニングし、その第１フォトレジストパターンをアッシング及びストリップで除去する。ここで、窒化膜１２５の代わりに酸化窒化膜を形成してもよい。後続して絶縁膜パターン１３０の側壁に形成する導電性スペーサは、絶縁膜パターン１３０の厚さによってその高さが左右される。従って、形成しようとする導電性スペーサの高さを考慮して、絶縁膜パターン１３０を構成する酸化膜１２０及び窒化膜１２５の厚さを決定する必要がある。
酸化膜１２０はシリコン酸化膜で形成でき、通常的な蒸着方法、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＳＡＣＶＤ（Ｓｕｂ−Ａｔｍｏｓｐｈｅｒｉｃ ＣＶＤ）、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶＤ）またはＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）によるか、または熱酸化法による。ＣＶＤを利用する場合、ＳｉＨ4、Ｓｉ2Ｈ6及びＮ2Ｏガスを反応ガスとして使用してＭＴＯ（ｍｉｄｄｌｅ ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ）に形成できる。酸化膜１２０は形成しようとする導電性スペーサの高さ、素子の規模などを考慮して適正な厚さで形成するが、例えば５００Åから１０００Å程度の厚さに形成する。
窒化膜１２５はシリコン窒化膜等で形成でき、５００℃から８５０℃の温度でＳｉＨ4及びＮＨ3の反応を利用したＬＰＣＶＤ法によって形成しうる。窒化膜１２５の厚さも形成しようとする導電性スペーサの高さ、素子の規模などを考慮して決定するが、例えば約１０００Åから３０００Å程度に形成する。
次に、図５に示したように、酸化膜１２０の開口部１１５側の部位を保護する第２フォトレジストパターン１３５を形成した後、酸化膜１２０の開口部１１５の反対側に露出した部位をウェットエッチングして凹溝１４０を形成する。例えば、酸化膜１２０の側壁をフッ酸（以下、ＨＦ）希釈液に露出させることで凹溝１４０を形成する。ＨＦ希釈液はＨＦと脱イオン水（Ｈ2Ｏ）との混合比率が１：５から１０００のものを使用しうる。ＨＦ希釈液の代りにＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈａｎｔ）を使用してもよい。窒化膜１２５と酸化膜１２０はエッチング選択比の相異なる膜であるので、ウェットエッチングにより窒化膜１２５はエッチングされず、酸化膜１２０だけがエッチングされて凹溝１４０が形成される。特に、凹溝１４０内には後続して導電性スペーサの一部分が形成される。従って、凹溝１４０の深さは導電性スペーサの大きさを定義するのに利用されるので、その深さを考慮して形成することが望ましい。本実施例では例えば５０ｎｍから１００ｎｍ程度の深さで凹溝１４０を形成する。凹溝１４０を形成した後、第２フォトレジストパターン１３５を除去する。
なお、凹溝１４０を形成するために、必ずしも絶縁膜パターン１３５が酸化膜と窒化膜との積層膜で形成されねばならないものではない。絶縁膜パターン１３５が一層の絶縁膜で形成された場合ならば、凹溝１４０は絶縁膜パターン１３５の下端一部を除去して形成する。
次に、図５に示したように、酸化膜１２０の開口部１１５側の部位を保護する第２フォトレジストパターン１３５を形成した後、酸化膜１２０の開口部１１５の反対側に露出した部位をウェットエッチングして凹溝１４０を形成する。例えば、酸化膜１２０の側壁をフッ酸（以下、ＨＦ）希釈液に露出させることで凹溝１４０を形成する。ＨＦ希釈液はＨＦと脱イオン水（Ｈ2Ｏ）との混合比率が１：５から１０００のものを使用しうる。ＨＦ希釈液の代りにＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈａｎｔ）を使用してもよい。窒化膜１２５と酸化膜１２０はエッチング選択比の相異なる膜であるので、ウェットエッチングにより窒化膜１２５はエッチングされず、酸化膜１２０だけがエッチングされて凹溝１４０が形成される。特に、凹溝１４０内には後続して導電性スペーサの一部分が形成される。従って、凹溝１４０の深さは導電性スペーサの大きさを定義するのに利用されるので、その深さを考慮して形成することが望ましい。本実施例では例えば５０ｎｍから１００ｎｍ程度の深さで凹溝１４０を形成する。凹溝１４０を形成した後、第２フォトレジストパターン１３５を除去する。
なお、凹溝１４０を形成するために、必ずしも絶縁膜パターン１３５が酸化膜と窒化膜との積層膜で形成されねばならないものではない。絶縁膜パターン１３５が一層の絶縁膜で形成された場合ならば、凹溝１４０は絶縁膜パターン１３５の下端一部を除去して形成する。
続いて図６に示すように、シリコン基板１１０と絶縁膜パターン１３０間のシリコン基板１１０の全面にゲート酸化膜１４５を形成する。ゲート酸化膜１４５は熱酸化膜で形成することが望ましい。その次に、結果物の全面にポリシリコン膜１５０を形成する。この時、ポリシリコン膜１５０は凹溝１４０を埋めるように形成する。ＬＰＣＶＤ法等でポリシリコンを蒸着すると、段差塗布性に優れるので凹溝１４０を埋めることができる。そして、ポリシリコン膜１５０は後続して異方性エッチングによりスペーサ状に形成するためのものであるので、開口部１１５を完全に埋めない程度の厚さで形成せねばならない。また、ポリシリコン膜１５０を異方性エッチングして形成するスペーサの幅は、前記凹溝１４０の深さと同様に、後続して形成する導電性スペーサの大きさの定義に用いられる。つまりポリシリコン膜１５０の厚さがスペーサの幅を決定するので、所望の大きさの導電性スペーサを形成するためには適正な厚さのポリシリコン膜１５０を形成する必要がある。例えば約１０００Åから３０００Å程度で形成する。ここで、ポリシリコン膜１５０は蒸着と同時にインサイチュでドーピングして形成しうる。これと違い、非ドーピングのポリシリコンを先に形成し、後で不純物を注入してドーピングすることもある。この時、不純物注入工程は例えば、３０ＫｅＶのエネルギーで２．７×１０14ｉｏｎｓ／ｃｍ2の燐（Ｐ）を注入する工程でありうる。
次に、異方性エッチングを利用してポリシリコン膜１５０をエッチングすることにより、絶縁膜パターン１３０の側壁に図７のような導電性スペーサ１５０ａ及びダミースペーサ１５０ｂを形成する。ポリシリコン膜１５０をエッチングする時にはＨＢｒ、ＨｅＯ2、Ｎ2及びＣＦ4ガスの混合ガスを使用しうる。シリコン基板１１０側にバイアスを加えてエッチングガスの直進性を更に大きくしうる。図示したように、開口部１１５の反対側に形成された導電性スペーサ１５０ａは凹溝１４０を埋めるように形成される。このような本実施例の導電性スペーサ１５０ａはフォトリソグラフィによりパターニングされるものではないので、フォト装備の露光限界による影響を受けない。従って、導電性スペーサ１５０ａの大きさをフォト装備の露光限界以下にさらに小さくすることができ、セル縮小に当たって有利である。
次に、図８に示した通り、絶縁膜パターン１３０を除去する。それにより、導電性スペーサ１５０ａがゲート酸化膜１４５の一部を覆う延長部１５０ｃを有していることがよく表される。導電性スペーサ１５０ａの大きさはスペーサ状に形成された部分とこの延長部１５０ｃとの長さを合わせた値となり、スペーサの大きさ及び／または延長部１５０ｃの長さ、すなわち凹溝１４０の深さを調節することにより、導電性スペーサ１５０ａの大きさを調節しうる。続いて、開口部１１５部位を露出させる第３フォトレジストパターン１５５を形成し、これをイオン注入マスクとして用いたイオン注入１６０を実施して開口部１１５内に第１ソース及びドレイン領域１６５を形成する。
次に、図９に示すように第３フォトレジストパターン１５５を除去した後、５００Å〜２０００Å程度の酸化膜を全面的に形成してから異方性エッチングする。このようにすることで、導電性スペーサ１５０ａとダミースペーサ１５０ｂとの対向する側壁に接する一対の絶縁膜スペーサ１７０が形成される。導電性スペーサ１５０ａの延長部（図８の１５０ｃ）は導電性スペーサ１５０ａの側壁に接した絶縁膜スペーサ１７０の長さ程度に延びている。ダミースペーサ１５０ｂは導電性スペーサ１５０ａを形成する間に自然的に形成されるもので、何らの電気的作用をしない。このようなダミースペーサ１５０ｂを除去せずに残す理由は、その内側面に絶縁膜スペーサ１７０を形成して一対の絶縁膜スペーサ１７０を形成するためであり、この一対の絶縁膜スペーサ１７０は後続してＯＮＯ膜を自己整合させるところに用いられる。一対の絶縁膜スペーサ１７０を形成した後にはダミースペーサ１５０ｂを除去しても良い。
次に、ＯＮＯ膜を構成するために一対の絶縁膜スペーサ１７０の上に窒化膜１７２及び酸化膜１７４を形成する。これらは下部のゲート酸化膜１４５と合わせられてＯＮＯ膜１７５を形成する。しかし、ゲート酸化膜１４５の上に酸化膜（図示せず）をさらに形成した後に窒化膜１７２及び酸化膜１７４を形成しても良い。窒化膜１７２はＬＰＣＶＤにより５０Åから２００Åの厚さで形成しうる。酸化膜１７４もＣＶＤによる蒸着、または熱酸化法で形成できる。酸化膜を蒸着した後には１０００℃で約３０分間熱処理して信頼性を高めることが望ましい。図８に示す段階で形成された第１ソース及びドレイン領域１６５は、窒化膜１７２及び酸化膜１７４を形成する間に持続的に熱的環境におかれる。従って、漸進的に拡散して、例えば絶縁膜スペーサ１７０にオーバーラップする程に拡散することがある。
図１０に示すように、一対の絶縁膜スペーサ１７０の内側にＯＮＯ膜１７５のパターニングのための第４フォトレジストパターン１７６を形成した後、第４フォトレジストパターン１７６の形態通りに、露出したＯＮＯ膜１７５をエッチングする。これにより、一対の絶縁膜スペーサ１７０の内側に自己整合的にＯＮＯ膜１７５がパターニングされる。ＯＮＯ膜１７５は絶縁膜スペーサ１７０間に整列されつつ形成される。ここでのパターニングは隣接するセル間のＯＮＯ膜１７５を分離するための目的で実施するだけで、これによりＯＮＯ膜１７５の長さが定義されるものではない。従って、パターニング時に誤整列が発生しても、絶縁膜スペーサ１７０間に形成されるＯＮＯ膜１７５の長さはセルごとに同一である。従って、誤整列が発生してもＯＮＯ膜１７５の長さは均一であり、従来のようなセル間特性差の問題はない。
図１１に示すように、第４フォトレジストパターン１７６を除去した後、ポリシリコン、シリサイド、ポリサイドまたは金属層のような導電膜１８０を全面的に形成する。導電膜１８０の厚さは２０００Å程度にしうる。ここで用いられるシリサイドの種類には、タングステンシリサイド、コバルトシリサイド、チタニウムシリサイド等がある。コバルトシリサイド及びチタニウムシリサイドはポリシリコンを蒸着した上にコバルトまたはチタニウムを蒸着した後、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）により反応させて形成する。コバルト層を形成した場合ならば、ポリシリコンとコバルトとが反応するように４００℃から５００℃で、窒素ガス雰囲気下で５０秒内外１次ＲＴＡを行う。この過程でＣｏＳｉ相からなる層が生じる。次に、ＣｏＳｉ2のようにさらに低抵抗の相が形成されるように結果物を８００℃から９００℃で、窒素ガス雰囲気で３０秒程度２次ＲＴＡする。ニッケル層を形成したならば、低温の１段階の熱処理を通じてＮｉＳｉ相が得られる。タングステンシリサイドはＣＶＤを用いて直接蒸着しうる。ポリサイドはポリシリコンとこのようなシリサイドとの積層構造からなるものである。第１ソース及びドレイン領域１６５はさらに広がって、絶縁膜スペーサ１７０を超えて広がる。
次に導電膜１８０のパターニングのために第５フォトレジストパターン１８２を形成した後、第５フォトレジストパターン１８２の形態通りに、露出した導電膜１８０をエッチングして第５フォトレジストパターン１８２を除去する。その結果物は図１２の通りである。パターニングされた導電膜１８０ａは絶縁膜スペーサ１７０間に整列されつつ、ＯＮＯ膜１７５とのオーバーラップの長さが一定に形成される。ここでのパターニングは隣接するセル間の導電膜１８０を分離するための目的で実施するだけである。導電膜１８０ａは後続工程で導電性スペーサ１５０ａと電気的に連結されてコントロールゲートを構成する。従って、パターニング時に誤整列が発生しても、導電膜１８０ａとＯＮＯ膜１７５とのオーバーラップの長さ、すなわちＯＮＯ膜１７５とコントロールゲートとのオーバーラップの長さ、コントロールゲートの有効チャンネル長さＬはセルごとに同一である。従って、誤整列が発生しても従来のようなセル間特性差の問題はない。
第１ソース及びドレイン領域１６５は導電膜１８０ａにオーバーラップされる。このように第１ソース及びドレイン領域１６５を導電膜１８０ａにオーバーラップさせれば、そうでない場合にダミースペーサ１５０ｂ及び絶縁膜スペーサ１７０により生じるチャンネルオフ領域を除去しうる。第１ソース及びドレイン領域１６５はセルのソース領域として使われる。
次に、図１３に示すように、導電性スペーサ１５０ａの外側を露出させる第６フォトレジストパターン１８５を形成した後、これをイオン注入マスクとするイオン注入を実施してシリコン基板１１０内に第２ソース及びドレイン領域１９５を形成する。第６フォトレジストパターン１８５を除去した後に、熱処理をさらに実施して第２ソース及びドレイン領域１９５を導電性スペーサ１５０ａにオーバーラップさせることが望ましい。第２ソース及びドレイン領域１９５には、後続してビットラインが連結される。
図１４は、導電性スペーサ１５０ａと導電膜１８０ａとを電気的に連結して一つのコントロールゲートとして使用するために、導電性スペーサ１５０ａと導電膜１８０ａとをコンタクトプラグ２００のような手段で電気的に連結した状態を示す（層間絶縁膜などは図示せず）。
図１４に示したように、本実施例によるローカルＳＯＮＯＳ型メモリ素子は、シリコン基板１１０上に形成されたゲート酸化膜１４５を含む。ゲート酸化膜１４５上には曲面が外側を向いて互いに離隔された導電性スペーサ１５０ａ及びダミースペーサ１５０ｂが形成されている。導電性スペーサ１５０ａとダミースペーサ１５０ｂとの対向する側壁に接するように一対の絶縁膜スペーサ１７０が形成されている。一対の絶縁膜スペーサ１７０の内側に形成されたＯＮＯ膜１７５及び導電膜１８０ａは、一対の絶縁膜スペーサ１７０により自己整合的に形成されたものである。導電性スペーサ１５０ａ及びダミースペーサ１５０ｂの外側のシリコン基板１１０内には、ソース及びドレイン領域１９５及び１６５が形成されている。導電性スペーサ１５０ａの外側に形成された第２ソース及びドレイン領域１９５は導電性スペーサ１５０ａにオーバーラップしており、ダミースペーサ１５０ｂの外側に形成された第１ソース及びドレイン領域１６５は導電膜１８０ａにオーバーラップしている。導電膜１８０ａは、導電性スペーサ１５０ａと電気的に連結されてコントロールゲートを構成する。のみならず、前記ローカルＳＯＮＯＳ型メモリ素子はダミースペーサ１５０ｂの外側に形成された第１ソース及びドレイン領域１６５に垂直な鏡像対称構造である。
図１４に示したように、本実施例によるローカルＳＯＮＯＳ型メモリ素子は、シリコン基板１１０上に形成されたゲート酸化膜１４５を含む。ゲート酸化膜１４５上には曲面が外側を向いて互いに離隔された導電性スペーサ１５０ａ及びダミースペーサ１５０ｂが形成されている。導電性スペーサ１５０ａとダミースペーサ１５０ｂとの対向する側壁に接するように一対の絶縁膜スペーサ１７０が形成されている。一対の絶縁膜スペーサ１７０の内側に形成されたＯＮＯ膜１７５及び導電膜１８０ａは、一対の絶縁膜スペーサ１７０により自己整合的に形成されたものである。導電性スペーサ１５０ａ及びダミースペーサ１５０ｂの外側のシリコン基板１１０内には、ソース及びドレイン領域１９５及び１６５が形成されている。導電性スペーサ１５０ａの外側に形成された第２ソース及びドレイン領域１９５は導電性スペーサ１５０ａにオーバーラップしており、ダミースペーサ１５０ｂの外側に形成された第１ソース及びドレイン領域１６５は導電膜１８０ａにオーバーラップしている。導電膜１８０ａは、導電性スペーサ１５０ａと電気的に連結されてコントロールゲートを構成する。のみならず、前記ローカルＳＯＮＯＳ型メモリ素子はダミースペーサ１５０ｂの外側に形成された第１ソース及びドレイン領域１６５に垂直な鏡像対称構造である。
図１５は、本発明の第２実施例によるローカルＳＯＮＯＳ型メモリ素子の断面図である。この第２実施例では、導電性スペーサ１５０ａが延長部（図８の１５０ｃ参照）を含まずに単純なスペーサ状に形成されている。スペーサだけで十分な導電性スペーサの長さが確保されるならば、図５を参照して説明したような凹溝１４０を形成する段階なしに、前記第１実施例で説明した方法を実施することにより図１５の構造が得られる。特に、この場合には絶縁膜パターンを２つ以上の膜の積層膜で構成しなくてもよい。
図１６は、本発明の第３実施例によるローカルＳＯＮＯＳ型メモリ素子の断面図である。この第３実施例では、第１実施例において一対の絶縁膜スペーサ１７０を形成した後、ダミースペーサ、図９の１５０ｂを除去した場合の最終構造を示す。他の事項は第１実施例と同一である。特にダミースペーサは一対の絶縁膜スペーサ１７０を形成した後ならば、いかなる段階で除去しても構わない。
図１７は、本発明の第４実施例によるローカルＳＯＮＯＳ型メモリ素子の断面図である。第１実施例では自己整合的にＯＮＯ膜１７５及び導電膜１８０をパターニングする際、図９から図１２を参照して説明したように、ＯＮＯ膜１７５を先にパターニングした後に導電膜１８０をパターニングする。しかし、ＯＮＯ膜１７５及び導電膜１８０を全部形成した後、一回のフォトリソグラフィ工程で同時にパターニングすることもでき、そのような場合、図１７のようにＯＮＯ膜１７５とパターニングされた導電膜１８０ａとが並んでいる側壁を有する。
図１８は、本発明の第１から第４実施例によるローカルＳＯＮＯＳ型メモリ素子のレイアウト図である。図１８で、参照符号”１１２”は素子分離膜である。図示したように、実線で表示した導電性スペーサ１５０ａ、導電膜１８０ａ、ソース及びドレイン領域１９５及び１６５が配置され、点線で表示したダミースペーサ１５０ｂは最終構造で省くことができる。図１８のＡ−Ａ’線に沿って切断した断面が図１４から図１７に対応する。
以上、本発明を望ましい実施例を挙げて詳細に説明したが、本発明は前記の実施例に限定されず、本発明の技術的な思想内で当業者によって多数の変形が可能であることは明らかである。
（産業上の利用可能性）
本発明によるローカルＳＯＮＯＳ型メモリ素子は一対の絶縁膜スペーサの内側に自己整合的にＯＮＯ膜の長さを限定しうるので、フォトリソグラフィを用いる素子に比べてフォト装備の露光限界による影響を受けない。従って、セル縮小が容易な構造であるので高集積素子に用いられる。
（産業上の利用可能性）
本発明によるローカルＳＯＮＯＳ型メモリ素子は一対の絶縁膜スペーサの内側に自己整合的にＯＮＯ膜の長さを限定しうるので、フォトリソグラフィを用いる素子に比べてフォト装備の露光限界による影響を受けない。従って、セル縮小が容易な構造であるので高集積素子に用いられる。
１１０ シリコン基板、１４５ ゲート酸化膜、１５０ａ 導電性スペーサ、１５０ｂ ダミースペーサ、１６５ 第１ソース及びドレイン領域、１７０ 絶縁膜スペーサ、１７２ 窒化膜、１７４ 酸化膜、１７５ ＯＮＯ膜、１８０ａ 導電膜、１９５ 第２ソース及びドレイン領域、２００ コンタクトプラグ
Claims (19)
- シリコン基板と前記シリコン基板上にパターニングされた絶縁膜パターンとの間の前記シリコン基板全面に形成されるゲート酸化膜と、
前記絶縁膜パターンおよび前記ゲート酸化膜上に形成される導電性膜を異方性エッチングすることにより、前記ゲート酸化膜上の前記絶縁膜パターンの側壁に形成され、曲面が外側を向いて互いに離隔されている導電性スペーサ及びダミースペーサと、
前記絶縁膜パターンを除去した後、前記導電性スペーサ、前記ダミースペーサおよび前記ゲート酸化膜上に形成されている絶縁膜を異方性エッチングすることにより、前記導電性スペーサと前記ダミースペーサとの対向する側壁に接して形成される一対の絶縁膜スペーサと、
前記一対の絶縁膜スペーサの内側に自己整合的に形成されたＯＮＯ膜と、
前記一対の絶縁膜スペーサの内側の前記ＯＮＯ膜上に自己整合的に形成されて前記導電性スペーサと電気的に連結され、コントロールゲートを構成する導電膜と、
前記導電性スペーサ及び前記ダミースペーサの外側のシリコン基板内に形成されたソース及びドレイン領域と、
を備えることを特徴とするローカルＳＯＮＯＳ型メモリ素子。 - シリコン基板上にパターニングされた絶縁膜パターンを形成する段階と、
前記シリコン基板と前記絶縁膜パターンとの間の前記シリコン基板全面にゲート酸化膜を形成する段階と、
前記絶縁膜パターンおよび前記ゲート酸化膜上に導電性膜を形成する段階と、
前記導電性膜を異方性エッチングすることにより前記ゲート酸化膜上の前記絶縁膜パターンの側壁に曲面が外側を向いて互いに離隔された導電性スペーサ及びダミースペーサを形成する段階と、
前記絶縁膜パターンを除去する段階と、
前記導電性スペーサ、前記ダミースペーサ及び前記ゲート酸化膜上に絶縁膜を形成する段階と、
前記絶縁膜を異方性エッチングすることにより前記導電性スペーサと前記ダミースペーサとの対向する側壁に一対の絶縁膜スペーサを形成する段階と、
前記一対の絶縁膜スペーサの内側に自己整合的にＯＮＯ膜及び導電膜を形成する段階と、
前記導電性スペーサ及び前記ダミースペーサの外側の前記シリコン基板内にソース及びドレイン領域を形成する段階と、
前記導電性スペーサと前記導電膜とを電気的に連結してコントロールゲートを構成する段階と、
を含むことを特徴とするローカルＳＯＮＯＳ型メモリ素子の製造方法。 - 前記導電性スペーサは、前記曲面の反対側に前記ゲート酸化膜を一部覆う延長部を有するように形成されることを特徴とする請求項２に記載のローカルＳＯＮＯＳ型メモリ素子の製造方法。
- 前記一対の絶縁膜スペーサの内側に自己整合的に前記ＯＮＯ膜及び前記導電膜を形成する段階は、
前記一対の絶縁膜スペーサの上に前記ＯＮＯ膜を形成する段階と、
前記一対の絶縁膜スペーサの内側に前記ＯＮＯ膜が残るようにパターニングする段階と、
前記パターニングされたＯＮＯ膜上に前記導電膜を形成する段階と、
前記一対の絶縁膜スペーサの内側に前記導電膜が残るようにパターニングする段階と、
を含むことを特徴とする請求項２に記載のローカルＳＯＮＯＳ型メモリ素子の製造方法。 - 前記一対の絶縁膜スペーサを形成した後、前記ダミースペーサを除去する段階をさらに含むことを特徴とする請求項２に記載のローカルＳＯＮＯＳ型メモリ素子の製造方法。
- シリコン基板上に開口部を介して互いに分離された絶縁膜パターンを形成する段階と、
前記絶縁膜パターンの前記開口部と反対側の下端を一部除去して凹溝を形成する段階と、
前記シリコン基板と前記絶縁膜パターンとの間の前記シリコン基板全面にゲート酸化膜を形成する段階と、
前記絶縁膜パターンおよび前記ゲート酸化膜上に導電性膜を形成する段階と、
前記導電性膜を異方性エッチングすることにより前記ゲート酸化膜上の前記絶縁膜パターンの側壁に導電性スペーサ及びダミースペーサを形成する段階と、
前記絶縁膜パターンを除去する段階と、
前記開口部にイオン注入を実施して第１ソース及びドレイン領域を形成する段階と、
前記導電性スペーサ、前記ダミースペーサ及び前記ゲート酸化膜上に絶縁膜を形成する段階と、
前記絶縁膜を異方性エッチングすることにより前記導電性スペーサと前記ダミースペーサとの対向する側壁に一対の絶縁膜スペーサを形成する段階と、
前記一対の絶縁膜スペーサの内側に自己整合的にＯＮＯ膜及び導電膜を形成する段階と、
前記導電性スペーサの外側にイオン注入を実施して第２ソース及びドレイン領域を形成する段階と、
前記導電性スペーサと前記導電膜とを電気的に連結してコントロールゲートを構成する段階と、
を含むことを特徴とするローカルＳＯＮＯＳ型メモリ素子の製造方法。 - 前記絶縁膜パターンは、エッチング選択比の異なる少なくとも二種類の膜の積層膜で形成され、前記凹溝は最下層膜をエッチングすることにより形成されることを特徴とする請求項６に記載のローカルＳＯＮＯＳ型メモリ素子の製造方法。
- 前記絶縁膜パターンは、酸化膜と窒化膜との積層膜で形成され、前記凹溝は前記酸化膜をウェットエッチングすることにより形成されることを特徴とする請求項６に記載のローカルＳＯＮＯＳ型メモリ素子の製造方法。
- 前記導電性スペーサは、前記凹溝を埋めるように形成されることを特徴とする請求項６に記載のローカルＳＯＮＯＳ型メモリ素子の製造方法。
- 前記導電性スペーサの大きさを調節するために前記凹溝の深さを調節することを特徴とする請求項９に記載のローカルＳＯＮＯＳ型メモリ素子の製造方法。
- 前記ゲート酸化膜は熱酸化膜で形成されることを特徴とする請求項６に記載のローカルＳＯＮＯＳ型メモリ素子の製造方法。
- 前記一対の絶縁膜スペーサの内側に自己整合的に前記ＯＮＯ膜及び前記導電膜を形成する段階は、
前記一対の絶縁膜スペーサの上に前記ＯＮＯ膜を形成する段階と、
前記一対の絶縁膜スペーサの内側に前記ＯＮＯ膜が残るようにパターニングする段階と、
前記パターニングされたＯＮＯ膜上に前記導電膜を形成する段階と、
前記一対の絶縁膜スペーサの内側に前記導電膜が残るようにパターニングする段階と、
を含むことを特徴とする請求項６に記載のローカルＳＯＮＯＳ型メモリ素子の製造方法。 - 請求項２から１２のいずれか一項に記載のローカルＳＯＮＯＳ型メモリ素子の製造方法により製造されたローカルＳＯＮＯＳ型メモリ素子であって、
前記シリコン基板上に形成された前記ゲート酸化膜と、
前記ゲート酸化膜上の前記絶縁膜パターンの側壁に形成され、曲面が外側を向いて互いに離隔されている前記導電性スペーサ及び前記ダミースペーサと、
前記導電性スペーサと前記ダミースペーサとの対向する側壁に接して形成されている前記一対の絶縁膜スペーサと、
前記一対の絶縁膜スペーサの内側に自己整合的に形成された前記ＯＮＯ膜と、
前記一対の絶縁膜スペーサの内側の前記ＯＮＯ膜上に自己整合的に形成されて前記導電性スペーサと電気的に連結され、前記コントロールゲートを構成する前記導電膜と、
前記導電性スペーサ及び前記ダミースペーサの外側の前記シリコン基板内に形成されたソース及びドレイン領域と、
を備えることを特徴とするローカルＳＯＮＯＳ型メモリ素子。 - 前記導電性スペーサは、前記曲面の反対側に前記ゲート酸化膜を一部覆う延長部を有することを特徴とする請求項１または１３に記載のローカルＳＯＮＯＳ型メモリ素子。
- 前記延長部は前記導電性スペーサの側壁に接している前記絶縁膜スペーサの長さ程度に延びていることを特徴とする請求項１４に記載のローカルＳＯＮＯＳ型メモリ素子。
- 前記導電性スペーサの外側に形成されたソース及びドレイン領域は前記導電性スペーサにオーバーラップし、前記ダミースペーサの外側に形成されたソース及びドレイン領域は前記導電膜にオーバーラップしていることを特徴とする請求項１または１３に記載のローカルＳＯＮＯＳ型メモリ素子。
- 前記導電性スペーサは、ポリシリコンであることを特徴とする請求項１または１３に記載のローカルＳＯＮＯＳ型メモリ素子。
- 前記絶縁膜スペーサは、酸化膜スペーサであることを特徴とする請求項１または１３に記載のローカルＳＯＮＯＳ型メモリ素子。
- 前記ダミースペーサの外側に形成されたソース及びドレイン領域に垂直な鏡像対称でローカルＳＯＮＯＳ型メモリ素子がさらに形成されていることを特徴とする請求項１または１３に記載のローカルＳＯＮＯＳ型メモリ素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0063355A KR100518594B1 (ko) | 2003-09-09 | 2003-09-09 | 로컬 ｓｏｎｏｓ형 비휘발성 메모리 소자 및 그 제조방법 |
| KR2003-063355 | 2003-09-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005086209A JP2005086209A (ja) | 2005-03-31 |
| JP4939738B2 true JP4939738B2 (ja) | 2012-05-30 |
Family
ID=36641050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004260896A Expired - Fee Related JP4939738B2 (ja) | 2003-09-09 | 2004-09-08 | ローカルｓｏｎｏｓ型メモリ素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7037781B2 (ja) |
| JP (1) | JP4939738B2 (ja) |
| KR (1) | KR100518594B1 (ja) |
Families Citing this family (70)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100498507B1 (ko) * | 2003-08-08 | 2005-07-01 | 삼성전자주식회사 | 자기정렬형 1 비트 소노스(ｓｏｎｏｓ) 셀 및 그 형성방법 |
| JP4851697B2 (ja) | 2003-09-15 | 2012-01-11 | 三星電子株式会社 | 自己整列されたｏｎｏ構造を有する局部窒化膜ｓｏｎｏｓ素子及びその製造方法 |
| KR100546379B1 (ko) * | 2003-09-15 | 2006-01-26 | 삼성전자주식회사 | 자기 정렬 방식에 의한 로컬 소노스형 비휘발성 메모리소자 및 그 제조방법 |
| US6960803B2 (en) * | 2003-10-23 | 2005-11-01 | Silicon Storage Technology, Inc. | Landing pad for use as a contact to a conductive spacer |
| US7335941B2 (en) * | 2004-07-14 | 2008-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Uniform channel programmable erasable flash EEPROM |
| US7071063B2 (en) * | 2004-09-01 | 2006-07-04 | United Microelectronics Corp. | Dual-bit non-volatile memory cell and method of making the same |
| JP2006120758A (ja) * | 2004-10-20 | 2006-05-11 | Nec Electronics Corp | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 |
| DE102005002739B4 (de) | 2005-01-20 | 2010-11-25 | Infineon Technologies Ag | Verfahren zum Herstellen eines Feldeffekttransistors, Tunnel-Feldeffekttransistor und integrierte Schaltungsanordnung mit mindestens einem Feldeffekttransistor |
| US7799638B2 (en) * | 2008-10-31 | 2010-09-21 | Macronix International Co., Ltd | Method for forming a memory array |
| US8471328B2 (en) | 2010-07-26 | 2013-06-25 | United Microelectronics Corp. | Non-volatile memory and manufacturing method thereof |
| US8772057B1 (en) | 2011-05-13 | 2014-07-08 | Cypress Semiconductor Corporation | Inline method to monitor ONO stack quality |
| US9132436B2 (en) | 2012-09-21 | 2015-09-15 | Applied Materials, Inc. | Chemical control features in wafer process equipment |
| US10256079B2 (en) | 2013-02-08 | 2019-04-09 | Applied Materials, Inc. | Semiconductor processing systems having multiple plasma configurations |
| US9362130B2 (en) | 2013-03-01 | 2016-06-07 | Applied Materials, Inc. | Enhanced etching processes using remote plasma sources |
| US9309598B2 (en) | 2014-05-28 | 2016-04-12 | Applied Materials, Inc. | Oxide and metal removal |
| US9355922B2 (en) | 2014-10-14 | 2016-05-31 | Applied Materials, Inc. | Systems and methods for internal surface conditioning in plasma processing equipment |
| US9966240B2 (en) | 2014-10-14 | 2018-05-08 | Applied Materials, Inc. | Systems and methods for internal surface conditioning assessment in plasma processing equipment |
| US11637002B2 (en) | 2014-11-26 | 2023-04-25 | Applied Materials, Inc. | Methods and systems to enhance process uniformity |
| US10573496B2 (en) | 2014-12-09 | 2020-02-25 | Applied Materials, Inc. | Direct outlet toroidal plasma source |
| US9728437B2 (en) | 2015-02-03 | 2017-08-08 | Applied Materials, Inc. | High temperature chuck for plasma processing systems |
| US20160225652A1 (en) | 2015-02-03 | 2016-08-04 | Applied Materials, Inc. | Low temperature chuck for plasma processing systems |
| US9741593B2 (en) | 2015-08-06 | 2017-08-22 | Applied Materials, Inc. | Thermal management systems and methods for wafer processing systems |
| US9349605B1 (en) | 2015-08-07 | 2016-05-24 | Applied Materials, Inc. | Oxide etch selectivity systems and methods |
| US10504700B2 (en) | 2015-08-27 | 2019-12-10 | Applied Materials, Inc. | Plasma etching systems and methods with secondary plasma injection |
| US10504754B2 (en) | 2016-05-19 | 2019-12-10 | Applied Materials, Inc. | Systems and methods for improved semiconductor etching and component protection |
| US10522371B2 (en) | 2016-05-19 | 2019-12-31 | Applied Materials, Inc. | Systems and methods for improved semiconductor etching and component protection |
| US10629473B2 (en) | 2016-09-09 | 2020-04-21 | Applied Materials, Inc. | Footing removal for nitride spacer |
| US9934942B1 (en) | 2016-10-04 | 2018-04-03 | Applied Materials, Inc. | Chamber with flow-through source |
| US10546729B2 (en) | 2016-10-04 | 2020-01-28 | Applied Materials, Inc. | Dual-channel showerhead with improved profile |
| CN106298963A (zh) * | 2016-10-24 | 2017-01-04 | 上海华力微电子有限公司 | Sonos器件结构及形成该器件的方法 |
| US10163696B2 (en) | 2016-11-11 | 2018-12-25 | Applied Materials, Inc. | Selective cobalt removal for bottom up gapfill |
| US10026621B2 (en) | 2016-11-14 | 2018-07-17 | Applied Materials, Inc. | SiN spacer profile patterning |
| US10566206B2 (en) | 2016-12-27 | 2020-02-18 | Applied Materials, Inc. | Systems and methods for anisotropic material breakthrough |
| US10431429B2 (en) | 2017-02-03 | 2019-10-01 | Applied Materials, Inc. | Systems and methods for radial and azimuthal control of plasma uniformity |
| US10319739B2 (en) * | 2017-02-08 | 2019-06-11 | Applied Materials, Inc. | Accommodating imperfectly aligned memory holes |
| US10943834B2 (en) | 2017-03-13 | 2021-03-09 | Applied Materials, Inc. | Replacement contact process |
| US11276559B2 (en) | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Semiconductor processing chamber for multiple precursor flow |
| US11276590B2 (en) | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Multi-zone semiconductor substrate supports |
| US10497579B2 (en) | 2017-05-31 | 2019-12-03 | Applied Materials, Inc. | Water-free etching methods |
| US10920320B2 (en) | 2017-06-16 | 2021-02-16 | Applied Materials, Inc. | Plasma health determination in semiconductor substrate processing reactors |
| US10541246B2 (en) | 2017-06-26 | 2020-01-21 | Applied Materials, Inc. | 3D flash memory cells which discourage cross-cell electrical tunneling |
| US10727080B2 (en) | 2017-07-07 | 2020-07-28 | Applied Materials, Inc. | Tantalum-containing material removal |
| US10541184B2 (en) | 2017-07-11 | 2020-01-21 | Applied Materials, Inc. | Optical emission spectroscopic techniques for monitoring etching |
| US10043674B1 (en) | 2017-08-04 | 2018-08-07 | Applied Materials, Inc. | Germanium etching systems and methods |
| US10297458B2 (en) | 2017-08-07 | 2019-05-21 | Applied Materials, Inc. | Process window widening using coated parts in plasma etch processes |
| US10903054B2 (en) | 2017-12-19 | 2021-01-26 | Applied Materials, Inc. | Multi-zone gas distribution systems and methods |
| US11328909B2 (en) | 2017-12-22 | 2022-05-10 | Applied Materials, Inc. | Chamber conditioning and removal processes |
| US10854426B2 (en) | 2018-01-08 | 2020-12-01 | Applied Materials, Inc. | Metal recess for semiconductor structures |
| US10964512B2 (en) | 2018-02-15 | 2021-03-30 | Applied Materials, Inc. | Semiconductor processing chamber multistage mixing apparatus and methods |
| US10679870B2 (en) | 2018-02-15 | 2020-06-09 | Applied Materials, Inc. | Semiconductor processing chamber multistage mixing apparatus |
| TWI716818B (zh) | 2018-02-28 | 2021-01-21 | 美商應用材料股份有限公司 | 形成氣隙的系統及方法 |
| US10593560B2 (en) | 2018-03-01 | 2020-03-17 | Applied Materials, Inc. | Magnetic induction plasma source for semiconductor processes and equipment |
| US10319600B1 (en) | 2018-03-12 | 2019-06-11 | Applied Materials, Inc. | Thermal silicon etch |
| US10497573B2 (en) | 2018-03-13 | 2019-12-03 | Applied Materials, Inc. | Selective atomic layer etching of semiconductor materials |
| US10573527B2 (en) | 2018-04-06 | 2020-02-25 | Applied Materials, Inc. | Gas-phase selective etching systems and methods |
| US10490406B2 (en) | 2018-04-10 | 2019-11-26 | Appled Materials, Inc. | Systems and methods for material breakthrough |
| US10699879B2 (en) | 2018-04-17 | 2020-06-30 | Applied Materials, Inc. | Two piece electrode assembly with gap for plasma control |
| US10886137B2 (en) | 2018-04-30 | 2021-01-05 | Applied Materials, Inc. | Selective nitride removal |
| US10872778B2 (en) | 2018-07-06 | 2020-12-22 | Applied Materials, Inc. | Systems and methods utilizing solid-phase etchants |
| US10755941B2 (en) | 2018-07-06 | 2020-08-25 | Applied Materials, Inc. | Self-limiting selective etching systems and methods |
| US10672642B2 (en) | 2018-07-24 | 2020-06-02 | Applied Materials, Inc. | Systems and methods for pedestal configuration |
| US10892198B2 (en) | 2018-09-14 | 2021-01-12 | Applied Materials, Inc. | Systems and methods for improved performance in semiconductor processing |
| US11049755B2 (en) | 2018-09-14 | 2021-06-29 | Applied Materials, Inc. | Semiconductor substrate supports with embedded RF shield |
| US11062887B2 (en) | 2018-09-17 | 2021-07-13 | Applied Materials, Inc. | High temperature RF heater pedestals |
| US11417534B2 (en) | 2018-09-21 | 2022-08-16 | Applied Materials, Inc. | Selective material removal |
| US11682560B2 (en) | 2018-10-11 | 2023-06-20 | Applied Materials, Inc. | Systems and methods for hafnium-containing film removal |
| US11121002B2 (en) | 2018-10-24 | 2021-09-14 | Applied Materials, Inc. | Systems and methods for etching metals and metal derivatives |
| US11721527B2 (en) | 2019-01-07 | 2023-08-08 | Applied Materials, Inc. | Processing chamber mixing systems |
| US10920319B2 (en) | 2019-01-11 | 2021-02-16 | Applied Materials, Inc. | Ceramic showerheads with conductive electrodes |
| US11069777B1 (en) * | 2020-06-09 | 2021-07-20 | Monolithic Power Systems, Inc. | Manufacturing method of self-aligned DMOS body pickup |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6399574A (ja) * | 1986-10-16 | 1988-04-30 | Sony Corp | メモリ装置 |
| JP2829012B2 (ja) * | 1988-12-29 | 1998-11-25 | 工業技術院長 | 半導体不揮発性記憶装置とその製造方法 |
| JP2950557B2 (ja) * | 1989-10-24 | 1999-09-20 | シチズン時計株式会社 | 半導体装置およびその製造方法 |
| JPH05145081A (ja) * | 1991-11-20 | 1993-06-11 | Citizen Watch Co Ltd | 半導体不揮発性記憶装置の製造方法 |
| JPH0730110A (ja) * | 1993-07-14 | 1995-01-31 | Nkk Corp | 半導体装置及びその製造方法 |
| JP3097657B2 (ja) * | 1998-05-13 | 2000-10-10 | 日本電気株式会社 | 半導体記憶装置とその製造方法 |
| US6248633B1 (en) * | 1999-10-25 | 2001-06-19 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic MONOS memory |
| FR2810161B1 (fr) * | 2000-06-09 | 2005-03-11 | Commissariat Energie Atomique | Memoire electronique a architecture damascene et procede de realisation d'une telle memoire |
| US6518110B2 (en) | 2000-09-01 | 2003-02-11 | Wen Ying Wen | Method of fabricating memory cell structure of flash memory having annular floating gate |
| JP3941517B2 (ja) * | 2001-02-07 | 2007-07-04 | ソニー株式会社 | 半導体装置およびその製造方法 |
| JP2002299473A (ja) * | 2001-03-29 | 2002-10-11 | Fujitsu Ltd | 半導体記憶装置及びその駆動方法 |
| JP2003078045A (ja) * | 2001-09-03 | 2003-03-14 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
| KR100416380B1 (ko) * | 2001-12-18 | 2004-01-31 | 삼성전자주식회사 | 플래시 메모리 형성 방법 |
| KR20030060139A (ko) * | 2002-01-07 | 2003-07-16 | 삼성전자주식회사 | 스플리트 게이트형 비휘발성 메모리 소자 및 그 제조방법 |
| US6583009B1 (en) * | 2002-06-24 | 2003-06-24 | Advanced Micro Devices, Inc. | Innovative narrow gate formation for floating gate flash technology |
| KR100475087B1 (ko) * | 2002-08-19 | 2005-03-10 | 삼성전자주식회사 | 국부적 ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의제조 방법 |
| KR100480619B1 (ko) * | 2002-09-17 | 2005-03-31 | 삼성전자주식회사 | 프로그램 및 소거 특성이 개선된 ｓｏｎｏｓ ｅｅｐｒｏｍ및 그 제조방법 |
| TWI240384B (en) * | 2004-04-16 | 2005-09-21 | Powerchip Semiconductor Corp | Method of manufacturing non-volatile memory cell |
-
2003
- 2003-09-09 KR KR10-2003-0063355A patent/KR100518594B1/ko not_active IP Right Cessation
-
2004
- 2004-07-09 US US10/888,660 patent/US7037781B2/en not_active Expired - Fee Related
- 2004-09-08 JP JP2004260896A patent/JP4939738B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-01 US US11/365,147 patent/US7256444B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7256444B2 (en) | 2007-08-14 |
| US7037781B2 (en) | 2006-05-02 |
| KR100518594B1 (ko) | 2005-10-04 |
| US20050054167A1 (en) | 2005-03-10 |
| US20060148172A1 (en) | 2006-07-06 |
| JP2005086209A (ja) | 2005-03-31 |
| KR20050026315A (ko) | 2005-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4939738B2 (ja) | ローカルｓｏｎｏｓ型メモリ素子及びその製造方法 | |
| US7176085B2 (en) | Method of manufacturing split gate type nonvolatile memory device | |
| US7335560B2 (en) | Methods of forming a nonvolatile memory device having a local SONOS structure that uses spacers to adjust the overlap between a gate electrode and a charge trapping layer | |
| KR100818873B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2004282083A (ja) | ノッチゲートを利用したローカルｓｏｎｏｓ構造を有するフラッシュメモリ及びその製造方法 | |
| KR100480619B1 (ko) | 프로그램 및 소거 특성이 개선된 ｓｏｎｏｓ ｅｅｐｒｏｍ및 그 제조방법 | |
| US6630392B2 (en) | Method for fabricating flash memory device | |
| KR100518595B1 (ko) | 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법 | |
| US6962852B2 (en) | Nonvolatile memories and methods of fabrication | |
| US20040018685A1 (en) | Method for manufacturing a nonvolatile memory device | |
| CN111180447B (zh) | 非易失性存储器及其制造方法 | |
| JP2005051244A (ja) | 集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070302 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100929 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110104 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |