JP4919087B2 - ビアに相互接続を形成する方法及び該相互接続を含むマイクロエレクトロニック・ワークピース - Google Patents

ビアに相互接続を形成する方法及び該相互接続を含むマイクロエレクトロニック・ワークピース Download PDF

Info

Publication number
JP4919087B2
JP4919087B2 JP2007529900A JP2007529900A JP4919087B2 JP 4919087 B2 JP4919087 B2 JP 4919087B2 JP 2007529900 A JP2007529900 A JP 2007529900A JP 2007529900 A JP2007529900 A JP 2007529900A JP 4919087 B2 JP4919087 B2 JP 4919087B2
Authority
JP
Japan
Prior art keywords
blind
forming
contact surface
microelectronic workpiece
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007529900A
Other languages
English (en)
Other versions
JP2008511174A (ja
Inventor
スティーヴン ディー オリヴァー
カイル ケイ カービー
ウィリアム エム ハイアット
Original Assignee
マイクロン テクノロジー, インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー, インク. filed Critical マイクロン テクノロジー, インク.
Publication of JP2008511174A publication Critical patent/JP2008511174A/ja
Application granted granted Critical
Publication of JP4919087B2 publication Critical patent/JP4919087B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、マイクロエレクトロニック・ワークピースの異なる高さで導電要素を電気的に連結するために深いビアに相互接続を形成することに関する。
マイクロエレクトロニック素子、超小型機械素子、及び微小形態を備えた他の素子は、一般的にワークピース上に構成要素のいくつかの層を構成することによって形成される。マイクロエレクトロニック素子の場合には、単一のワークピース上に複数のダイが作製され、各ダイは、一般的に、集積回路と集積回路に連結された複数の結合パッドとを含む。ダイは、互いに分離されてパッケージ化され、モジュールに取り付けるか又は他の製品に設置することができる個々のマイクロエレクトロニック素子を形成する。
そのようなダイを作製してパッケージ化する1つの態様は、異なる層に設けられた導電構成要素を電気的に連結する相互接続を形成することである。一部の用途では、ダイを貫通して又はダイの相当の部分を通って延びる相互接続を形成することが望ましい場合がある。そのような相互接続は、ダイの一方の側面の近くの結合パッド又は他の導電要素をダイの他方の側面の近くの導電要素に電気的に連結する。ウェーハ貫通相互接続は、例えば、ウェーハの背面からウェーハの前面上の結合パッドまで深いビアを形成することによって構成される。ビアは、多くの場合に、一端が閉じているという点でブラインドビアである。ブラインドビアは、次に導電材料で充填される。ウェーハの更に別の処理の後に、それは、最終的に薄くされ、最終的なダイの厚みが減少する。半田用のボール又は他の外部電気接点が、次にウェーハの背面でウェーハ貫通相互接続に取り付けられる。
ブラインドビアにウェーハ貫通相互接続を形成する上での1つの問題は、ウェーハにそのように深く狭い孔を形成することが困難であることである。ブラインドビアは、多くの場合にワークピースの厚みが約750−1,500μmである段階で形成される。ブラインドビアは、ワークピースの相当な部分を通る孔のエッチングによって形成することができるが、深く狭い孔のエッチングには相当長い時間を要する。更に、孔の深さを制御することが困難であり、エッチング液がワークピースの背面上の形態を損傷させる場合がある。
ブラインドビアはまた、ワークピース中に孔を穿孔するレーザによって形成される。ワークピースを通して深く狭い孔を穿孔するレーザは、いくつかの用途では実用的ではない。第1に、孔の深さの制御が困難なことである。より具体的には、孔を十分深くしないと結合パッドを露出することができず、又は孔の穿孔が深すぎると結合パッドが除去される場合がある。第2に、ワークピース内に深く穿孔するレーザは、ウェーハ内の隣接する構造に影響を及ぼす場合がある広い熱影響域と清浄化が困難なスラグとを生成する。従って、製造工程のこの段階におけるワークピースのそのような深くて高いアスペクト比の孔のエッチング又はレーザ穿孔は、多くの用途で実用的でないであろう。
ウェーハ貫通相互接続を形成する上での別の問題は、深く狭いブラインドビアを充填することが困難なことである。蒸着処理は、例えば、そのような孔の側壁を均一に被覆することができず、これは、孔が導電材料で充填される前に孔の開口部を「摘み取らせる」場合がある。得られる相互接続は、空隙を有するであろう。メッキ処理はまた、シード層が、開口部でのメッキ速度をビア内の深部よりも高くする同様の不均一性を有するので、空隙を生成する場合がある。
更に、ワークピースがその後の工程に使用される自動処理機器に耐えるほど十分な構造的一体性を有していない場合があるために、相互接続を形成する前にワークピースを更に薄くするのは実現可能ではない。例えば、非常に薄いウェーハは容易に撓むので、ウェーハ処理に使用される真空チャックへの適合が部分的であることになる。そのような薄いウェーハはまた、非常に弱く、簡単に損傷又は破壊される。従って、超小型形態にブラインドビア及び他の深い孔をより有効に形成する必要性が存在する。
A.概要
以下の開示は、ブラインドビア又は他の種類の孔に相互接続を形成する方法と、そのような相互接続を有するマイクロエレクトロニック・ワークピースとのいくつかの実施形態を説明する。ブラインドビアは、導電要素の接触面まで延び、相互接続は、導電要素を係合して導電要素をワークピースの異なるレベルの他の形態に電気的に連結する。以下に説明するように、本発明の多くの実施形態は、ブラインドビアを効率的に形成し、また、空隙を軽減する方法でブラインドビアを導電材料で充填する。
ブラインドビアは、ワークピース全体を薄くすることなく、高速一括除去処理を使用して、ワークピースの背面の選択された領域から有意な厚みの材料を最初に除去することによって形成することができる。一括除去処理は、例えば、ワークピース内の中間深さまで延びるが、導電要素の接触面までは延びない第1の開口部を形成することができる。第1の開口部は、材料を中間レベルまで迅速に除去する研磨ディスク、レーザ、又は等方性エッチングを使用して形成することができる。第1の開口部は、相互接続に望ましい幅よりも広い第1の幅を有する溝又は他の凹部とすることができる。第1の開口部を形成した後に、第1の開口部の中間レベルから導電要素の接触面まで第2の開口部が形成される。第2の開口部は、第1の開口部の第1の幅よりも狭い第2の幅を有する。第2の開口部は、より精密なレーザ又はエッチング処理を使用して形成することができる。この2段階処理は、相互接続のためのブラインドビアを形成するのに必要な時間を短縮し、ビアの深さを終端させるためのより良い制御を提供し、ワークピースに対する望ましくない付帯的な損傷(例えば、熱影響域など)を低減することが期待される。
相互接続を形成する方法の一実施形態は、ワークピースに複数の空洞を形成する段階と、空洞から導電要素の接触面までブラインドビアを構成する段階とを含む。空洞は、ワークピースの第1の外部側面での第1の幅と、ワークピースの中間レベルまで延びる深さとを有する。ブラインドビアは、空洞の中間レベルから導電要素の接触面まで延びている。ブラインドビアは、空洞の第1の幅よりも狭い第2の幅を有する。本方法のいくつかの実施形態は、ブラインドビアを導電材料で充填する段階と、空洞が取り除かれるまで外部側面からワークピースを続いて薄くする段階とを含む。ワークピースは、ワークピースの外面から材料を除去することによって薄くし、少なくとも中間深さで背面を形成することができる。例えば、ワークピースの背面は、背面が導電要素の接触面と空洞の中間レベルとの間に形成されるまで研磨及び/又は平坦化することができる。
相互接続を形成する方法の別の実施形態は、ワークピースの選択された領域を取り除いて第1の幅と終端面とを有するワークピースの大きな面積の凹部を形成する段階を含む。終端面は、導電要素の接触面から離間している。この実施形態は、更に、凹部の終端面から導電要素の接触面まで延びるブラインドビアを形成する段階を含む。ブラインドビアは、凹部の第1の幅よりも狭い第2の幅を有する。本方法の付加的な実施形態は、更に、ブラインドビアが導電材料で充填されるまでブラインドビア内に導電材料を堆積させる段階と、凹部が導電材料で充填される前にブラインドビア内への導電材料の堆積を終結させる段階とを含む。
本発明の別の態様は、導電要素の接触面に係合した相互接続を形成するのに適切な構造を有するマイクロエレクトロニック・ワークピースに関する。一実施形態では、マイクロエレクトロニック・ワークピースは、基板の能動側に複数のマイクロエレクトロニック・ダイを有する基板を含む。ダイは、ブラインド接触面(例えば、ワークピースの外面上に露出していない接触面)を有する導電要素を含む。ワークピースは、更に、基板の背面の空洞と、空洞から基板内に更に延びるビアとを含む。空洞は、背面での第1の幅と、背面から能動側と背面の間の中間レベルまで延びる第1の深さとを有する。ビアは、空洞に整列して、空洞の中間レベルから導電要素のうちの1つの接触面まで延びている。ビアは、空洞の第1の幅よりも狭い第2の幅を有する。ワークピースは、更にビアに導電材料を含む。導電材料は、ビアを充填した後に空洞内に空隙が残るように、ビアを充填するが空洞を充填しない。空洞内の空隙は、より具体的には、ウェーハが薄くされた後に除去される未充填の凹部とすることができる。
マイクロエレクトロニック・ワークピースの別の実施形態は、基板の能動側に複数のダイを有する基板を含む。ワークピースは、更に、基板の背面から基板内の中間レベルまで延びる第1の開口部を含む。第1の開口部は、その後ワークピースが薄くされる時に除去される基板の犠牲的部分に位置する。ワークピースは、更に、第1の開口部に整列した第2の開口部を含むことができる。第2の開口部は、導電要素のうちの1つで接触面まで延びている。第2の開口部は、少なくとも部分的に導電材料で充填される。
本発明のいくつかの実施形態の具体的な詳細は、ワークピースの能動側に近接する結合パッドから延びるウェーハ貫通相互接続に関連して以下に説明するが、以下に説明する方法とワークピースは、マイクロエレクトロニック・ワークピース内の他の種類の相互接続に使用することができる。多くの場合にマイクロエレクトロニック素子の製作に関連する公知の構造又は処理を説明するいくつかの詳細は、明瞭にするために以下の説明では示さない。また、本発明のいくつかの他の実施形態は、この節で説明したものとは異なる構成、構成要素、又は手順を有することができる。従って、当業者は、本発明が付加的な要素を伴う他の実施形態を有するができ、又は本発明が図1A−7Cに関連して以下に示して説明する要素のいくつかを伴わない他の実施形態を有することができることを理解するであろう。
B.ブラインドビアにおける相互接続の形成
図1A−1Eは、本発明の実施形態によるワークピース10へのブラインドビアと相互接続の形成を示している。図1Aは、ブラインドビアと相互接続が形成される前の初期段階におけるワークピース10を示している。ワークピース10は、第1の側面14と第2の側面16とを有する基板12を含むことができる。ワークピース10はまた、基板12の第2の側面16に複数のマイクロエレクトロニック・ダイ20を含むことができる。各マイクロエレクトロニック・ダイは、集積回路22と、集積回路22と作動的に連結された複数の導電要素24とを含むことができる。図1Aに示す導電要素24は、接触面26を含む第2の側面16に露出されなかった結合パッドなどの内部形態である。図1Aに示す実施形態では、接触面26は、それらがワークピース10の外部にはない点で、ブラインド又は埋め込まれた表面である。
図1Bは、第1の側面14が上向きで第2の側面16が下向きになるようにワークピース10が反転した本方法の一括除去段階におけるワークピース10を示している。この段階で、ワークピース10には、1つ又はそれよりも多くの第1の開口部30が形成される。第1の開口部30は、基板12の第1の側面14に第1の幅W1、及びワークピース内の中間レベルに深さDを有する空洞又は凹部とすることができる。より具体的には、第1の開口部30は、第1の幅と深さDにおける終端面32とによって分離された1つ又はそれよりも多くの側壁34を有することができる。第1の開口部30の深さDは、ワークピース10の厚みが、初期厚みTiから導電要素24に整列したワークピースの領域内で最終的な望ましい厚みTfに少なくとも最も近い厚みまで減少するように選択される。第1の開口部30の終端面32は、従って、ワークピースが薄くされた後のワークピース10のレベル内の望ましい最終厚みTfに最も近い位置に設けられる。その結果、第1の開口部30は、ワークピースが薄くされた時に除去されるワークピース10の犠牲的部分に位置している。
第1の開口部30は、溝又は孔のパターンとすることができる。第1の開口部30は、例えば、ウェットエッチング、ドライエッチング、レーザ、研磨ディスク、研磨先端付きルータ、及び/又は微小電極放電ユニットを使用して形成することができる。レーザは、レーザビームがウェーハを横切って直線、正方形、又は円形パターンの多数のパスを形成する「穿孔」方法を使用して第1の開口部30を迅速に形成することができる。研磨ディスクは、溝のパターンを第1の側面内に切断して溝型の第1の開口部30を形成するのに十分に適している。レーザ、研磨用物品、及び積極的エッチングを使用して第1の開口部30を形成する1つの態様は、ワークピース全体を薄くすることなく大きな面積の凹部がワークピース10の犠牲的部分に迅速に形成されることである。
図1Cは、ワークピース10に複数の第2の開口部40が形成される精密除去段階におけるワークピース10を示している。第2の開口部40は、第1の開口部30の終端面32における中間深さから導電要素24の接触面26まで延びている。第1の開口部30と第2の開口部40は、図1Cに示す実施形態では実質的に異なる幅を有する。例えば、第2の開口部40は、終端面32の中間レベルにおいて第2の幅W2を有し、この幅は、第1の開口部30の第1の幅W1よりも狭い。第2の幅W2は、通常は相互接続の望ましい幅とほぼ等しく、第2の開口部40の深さは、少なくとも相互接続の望ましい長さと同じ程度である。従って、第2の開口部40は、内部に導電材料が堆積されて相互接続を形成するブラインドビアをもたらす。以下でより詳細に説明するように、図2A−4を参照すると、第2の開口部40は、レーザ穿孔技術、エッチング処理、又はワークピースに精密な孔を形成する他の適切な技術を使用して形成することができる。
図1Dは、ワークピース10上に導電材料50を堆積して第2の開口部40を充填する充填段階を示している。第2の開口部40中の導電材料50の各部分は、相互接続52を形成する。ワークピース10上に堆積された導電材料50は、第2の開口部40の少なくとも一部分を充填し、導電材料50は、好ましくは完全に第2の開口部40を充填する。第1の開口部30は、しかし、導電材料50で完全に充填される必要はない。従って、導電材料50で第2の開口部40を充填した後に第1の開口部30に未充填の空隙60を残すことができる。図1Dに示す実施形態では、導電材料50は、蒸着処理、メッキ処理、及び/又は第2の開口部40を充填する他の適切な処理を使用して堆積させることができる。図5A−7Cを参照して、導電材料50で第2の開口部40を充填するいくつかの特定的な実施形態を以下に説明する。
図1Eは、ワークピース10を望ましい最終厚みTfまで薄くする段階を示している。ドライ研磨、ウェット研磨、及び/又は平坦化(例えば、CMP)によってワークピース10を薄くすることができる。図示の実施形態では、ワークピース10は、初期の第1の側面から背面18まで薄くされている。背面18は、接触面26と終端面32の間のレベルで形成される(図1B及び1C)。いくつかの用途では、ワークピース10の初期厚みTiは、約750μmであり、最終厚みTfは、約150−350μmである。薄くする段階は、従って、第1の開口部30を除去して(図1B−1D)、相互接続52が相互に電気的に分離されるようにワークピース10内のある一定のレベルに背面18を形成する。
図1A−1Eに示すような相互接続52を形成するいくつかの実施形態は、レーザ穿孔又はエッチングの従来型のブラインドビアと比較していくつかの利点を提供することが期待される。例えば、第1の開口部30が高速一括除去処理を使用して形成されるので、第2の開口部40をより速く形成することができる。従って、第2の開口部40を形成するためのより低速であるがより精密な処理は、従来の処理のようにワークピース10から同じ程度の材料を除去する必要はない。その結果、図1A−1Eに示す方法のいくつかの実施形態は、深い相互接続を形成するために処理機能を上げるべきである。
図1A−1Eに示す方法の実施形態のうちのいくつかの別の利点は、狭い第2の開口部40が、初期の厚みTiから接触面26までの幅W2が同じ従来の孔と比較して遥かに低いアスペクト比を有することである。これは、ワークピース10の初期の厚みTiを貫通して延びる従来の高アスペクト比の孔が、相互接続に空隙又は他の不連続部を形成することなく導電材料で充填することが困難であるために有意な恩典を提供する。より低アスペクト比の第2の開口部40は、導電材料で充填することが遥かに容易であり、第2の開口部40を充填するためのより多くの堆積技術を使用することができる。
図1A−1Eに示す方法の実施形態のうちのいくつかの更に付加的な利点は、第2の開口部40の幅と深さを正確に制御することができ、かつ熱影響域を軽減することができることである。例えば、ワークピース10の初期厚みTi全体を通るレーザ穿孔と比較して、第2の開口部40は、接触面26と終端面32の間のワークピースの遥かに薄い部分を通して形成することができる。これは、必要なエネルギが少ないことを意味し、結果的により小さな熱影響域、孔内のより少ないスラグ、及びより良好な終端をもたらして過剰除去又は過少除去を回避する。
図1A−1Eに関連して示して説明した個々の段階の実施形態は、いくつかの異なる2次的な処理によって実行することができる。図2A−4は、第2の開口部40を形成するための精密除去段階のいくつかの実施形態を示し、図5A−7Cは、第2の開口部40を充填する充填段階とワークピースを薄くする段階のいくつかの実施形態を示している。図2A−7Cに示す各段階のより詳細な実施形態は、図1A−1Eを参照して上述したこれらの段階の一般的な実施形態に追加して提供されている。従って、図1A−1Eで説明した段階の実施形態は、図2A−7Cを参照して説明する段階の実施形態に制限されないものである。
C.第2の開口部を形成する方法の実施形態
図2Aと2Bは、第2の開口部40を形成するための精密除去段階(図1C)の一実施形態を示す概略断面図である。図1A−2Bにおいて、同じ参照番号は同じ構成要素を指している。図2Aに関して、この段階は、レーザビームLを導電要素24と整列させる段階、及びレーザビームLを第1の孔30を通るように向ける段階を含む。図2Bに示すように、レーザビームLは、第1の開口部30の終端面32で始まって導電要素24との接触面26で終わるまで基板を除去する。この処理は、次に、各導電要素24において繰り返されて複数の開口部40を形成する。接触面26と終端面32の間の距離が接触面26と第1の側面14の間の距離よりも相当に短いために、第2の開口部40は、従来の方法よりも遥かに高い精度で形成することができる。図1Dと1Eを参照して上述したように、第2の開口部40は、導電材料で充填することができ、ワークピース10を薄くして第2の開口部に相互接続を形成することができる。
図3A−3Dは、第2の開口部40を形成するための精密除去段階の別の実施形態を示している。図3Aは、図1Bを参照して上述したようにワークピース10の一部分を示し、従って、図1A−3Dにおいて同じ参照番号は同じ構成要素を指している。図3Bに関して、この段階は、蒸着処理を使用してワークピース10にシード層310を堆積させる段階と、公知のメッキ技術又は他の技術を使用してシード層310に電気泳動レジストの層320を堆積させる段階とを含む。この実施形態はまた、レジスト層320をパターン化する段階を含み、対応する導電要素24に整列した開口部330を形成する(1つの開口部330と1つの導電要素のみが示されている)。
この段階は、2相エッチング処理を続けて第2の開口部40を形成する。図3Cに関して、エッチング処理の第1の相は、接触面26上に酸化物を形成する(示していない)まで基板のシリコンを選択的に除去する。図3Dに関して、エッチング処理の第2の相は、接触面26から酸化物を選択的に除去する。図3Cと3Dに示す2相エッチング処理は、接触面26上への酸化物の形成が処理の第1段階のエッチング停止をもたらし、金属の接触面26が処理の第2段階のエッチング停止をもたらすために有利である。従って、精密除去段階のこの実施形態は、第2の開口部40を接触面26で正確に終端させることができる。
図4は、第2の開口部40を形成するための精密除去段階の別の実施形態を示している。この実施形態では、図3Bを参照して上述したように電気泳動レジスト層320が堆積及びパターン化されて開口部330を形成する。第2の開口部40は、しかし、終端面32から接触面26までシード層310とワークピース10とを通してエッチングする単相のエッチング処理を使用して形成される。
D.第2の開口部を充填する方法の実施形態
導電要素24の接触面26を露出させるために第2の開口部40を形成した後で、図1D及び1Eを参照して上述したように導電材料で第2の開口部40が充填され、ワークピースを薄くして相互接続を構成する。図5A−7Cは、第2の開口部40を充填する段階とワークピース10を薄くする段階のいくつかの実施形態を示している。
図5A−7Cは、メッキ処理を使用して第2の開口部40を充填する実施形態を示している。図5Aに関して、充填する段階のこの実施形態は、ワークピース10に酸化物層500を堆積して第2の開口部40に誘電性ライナを形成する段階を含む。図5Bに示すように、本方法は、ワークピース10をエッチングするスペーサによって続行され、エッチング液の方向に対して横方向である表面から酸化物500を選択的にエッチングする。例えば、ワークピース10の背面14がエッチング液の方向に対して垂直の時、スペーサエッチングは、背面14、終端面32、及び接触面26の境界領域28から酸化物層500を除去する。第2の開口部40の側壁及び第1の開口部30の側壁34上の酸化物層500の部分は、ワークピース10に残る。従って、第2の開口部40の側壁は、誘電体層と一列に並んで基板12を電気的に分離する。
図5C及び5Dは、導電材料を第2の開口部40にメッキするための一実施形態を示している。図5Cに関して、充填段階のこの実施形態は、ワークピース10にシード層510を堆積させる段階を含む。シード層510は、化学蒸着法、物理蒸着法、及び/又は原子層成長法のような蒸着技術を使用して堆積させることができる。シード層510用の適切な材料は、銅、タングステン、コバルト、アルミニウム、及び半導体産業で使用される他の材料を含む。一部の用途(例えば、銅メッキ)では、一般的にシード層510を堆積させる前にワークピース上に障壁層(例えば、タンタル)が堆積される。図5Dに関して、この段階は、1つの極性でシード層510に対して、かつ反対の極性でメッキ槽(図示せず)の電極に対して電位を印加することによって続けることができ、導電層520をシード層510にメッキすることができる。他の実施形態では、無電解メッキ処理を使用して導電層520をシード層510にメッキすることができる。導電層520は、第2の開口部40のアスペクト比を十分に低くして摘み取りを避けることができるために、空隙なしに第2の開口部40を充填することができる。導電層520は、一般的に、第1の開口部30を完全に充填することがなく、そのために第1の開口部30は、第2の開口部40を充填した後に未充填の空隙60を有する。導電層520は、銅、金、ニッケル、又は望ましい導電率を有する他の適切な材料又は材料の合金を含むことができる。
図5Eは、第2の開口部40の導電材料520を電気的に分離するためにワークピース10が薄くされた後に薄くする段階の実施形態を示している。この実施形態によって形成された相互接続530は、第2の開口部40に残っているシード層510及び導電層520の部分によって形成される。第2の開口部40に残っている酸化物層500の部分は、相互接続530を基板12から電気的に分離する。ワークピース10は、図1Eを参照して上述したような方法で薄くすることができる。
図6A−6Cは、導電材料が第2の開口部40にメッキされて相互接続を形成する充填段階の別の実施形態を示している。図6Aは、図5Bを参照して上述した実施形態と同様の方法で第2の開口部40の側壁を酸化物層500と一列に並べた後のワークピース10を示している。図6Aに示す実施形態は、更に、ワークピース10の第2の側面16から材料を除去して導電要素24の結合パッド面29を露出させる段階を含む。図6Bは、導電材料600のプラグで第2の開口部40を選択的に充填する下から上にメッキ処理している状態のワークピース10を示している。この実施形態では、結合パッド面29が導電部材610を圧迫するように導電部材610がワークピース10に係合する。この実施形態は、ワークピース10をメッキ溶液620内に置き、電気部材610と電極630に電位を印加することによって継続される。それに応じて導電要素24を通って電流が流れ、そのために電解液620中のイオンが接触面26上にメッキされ、徐々に終端面32の方向に互いの上にメッキされる。メッキ処理は、第2の開口部40が完全に又は部分的に導電材料600で充填された時に終了することができる。図6Cは、薄くされて第2の開口部40に相互接続610を形成した後のワークピース10を示している。
図7A−7Cは、導電材料を第2の開口部40に堆積させるための充填段階の更に別の実施形態を示している。図7Aに関して、接触面26は、あらゆる酸化物を接触面26から除去する洗浄によって浄化され、接触面26に導電材料の薄層700を形成する。図7Bに関して、この実施形態は、無電解メッキ処理を使用して導電材料710を第2の開口部40にメッキすることによって継続される。一実施形態では、無電解メッキ処理は、第2の開口部40の残りをニッケルで充填するニッケルの「下から上の」メッキ処理とすることができる。他の実施形態では、無電解メッキ処理は、ニッケルの薄層(例えば、5ミクロン)だけをメッキすることができ、第2の開口部40の残りは、半田堆積物を使用して充填し、第2の開口部にプラグ、ポスト、又は他の構造体を形成することができる。図7Cは、薄くされて層700と導電材料710とによって形成された相互接続720を形成した後のワークピース10を示している。
本発明の特定的な実施形態を本明細書に例示的に説明したが、本発明の精神及び範囲から逸脱することなく様々な修正を行うことができることが以上から認められるであろう。従って、本発明は、特許請求の範囲による以外は制限されないものとする。
本発明の実施形態により相互接続を形成する方法の段階でのワークピースの一部分を示す断面図である。 本発明の実施形態により相互接続を形成する方法の段階でのワークピースの一部分を示す断面図である。 本発明の実施形態により相互接続を形成する方法の段階でのワークピースの一部分を示す断面図である。 本発明の実施形態により相互接続を形成する方法の段階でのワークピースの一部分を示す断面図である。 本発明の実施形態により相互接続を形成する方法の段階でのワークピースの一部分を示す断面図である。 本発明の実施形態により相互接続を形成する方法の段階でのワークピースの一部分をより詳細に示す断面図である。 本発明の実施形態により相互接続を形成する方法の段階でのワークピースの一部分をより詳細に示す断面図である。 本発明の別の実施形態により相互接続を形成する方法の段階でのワークピースの一部分を示す断面図である。 本発明の別の実施形態により相互接続を形成する方法の段階でのワークピースの一部分を示す断面図である。 本発明の別の実施形態により相互接続を形成する方法の段階でのワークピースの一部分を示す断面図である。 本発明の別の実施形態により相互接続を形成する方法の段階でのワークピースの一部分を示す断面図である。 本発明の更に別の実施形態により相互接続を形成する方法の段階を示すワークピースの一部分の断面図である。 本発明の別の実施形態により相互接続を形成する方法の段階を示すワークピースの一部分の断面図である。 本発明の別の実施形態により相互接続を形成する方法の段階を示すワークピースの一部分の断面図である。 本発明の別の実施形態により相互接続を形成する方法の段階を示すワークピースの一部分の断面図である。 本発明の別の実施形態により相互接続を形成する方法の段階を示すワークピースの一部分の断面図である。 本発明の別の実施形態により相互接続を形成する方法の段階を示すワークピースの一部分の断面図である。 本発明の更に別の実施形態により相互接続を形成する方法の段階を示すワークピースの一部分の断面図である。 本発明の更に別の実施形態により相互接続を形成する方法の段階を示すワークピースの一部分の断面図である。 本発明の更に別の実施形態により相互接続を形成する方法の段階を示すワークピースの一部分の断面図である。 本発明の別の実施形態による方法の段階を示すワークピースの一部分の断面図である。 本発明の別の実施形態による方法の段階を示すワークピースの一部分の断面図である。 本発明の別の実施形態による方法の段階を示すワークピースの一部分の断面図である。
符号の説明
14 ワークピースの背面
26 導電要素の接触面
30 第1の開口部、空洞
40 第2の開口部

Claims (29)

  1. マイクロエレクトロニック・ワークピースの導電要素が有する該マイクロエレクトロニック・ワークピースの外面上に露出していない接触面であるブラインド接触面に係合した相互接続を形成する方法であって、
    第1の幅を有し、前記マイクロエレクトロニック・ワークピースの第1の外部側面からマイクロエレクトロニック・ワークピースの中間レベルまで延びる深さを有する空洞を形成する段階と、
    前記第1の幅よりも狭い第2の幅を有し、前記空洞の前記中間レベルから前記ブラインド接触面まで延びた、該ブラインド接触面で一端が閉じられている孔であるブラインドビアを形成する段階と、
    前記ブラインドビアを導電材料で充填する段階と、
    前記空洞が除去されるまで前記第1の外部側面から前記マイクロエレクトロニック・ワークピースを薄くする段階と、
    を含むことを特徴とする方法。
  2. 前記空洞を形成する段階は、溝を該溝の一部分が前記導電要素と整列するように前記マイクロエレクトロニック・ワークピースの中に切り込む段階を含むことを特徴とする請求項1に記載の方法。
  3. 前記空洞を形成する段階は、孔を該孔の一部分が前記導電要素と整列するように前記マイクロエレクトロニック・ワークピースの中に切り込む段階を含むことを特徴とする請求項1に記載の方法。
  4. 前記マイクロエレクトロニック・ワークピースは、前記ブラインド接触面を備えた複数の導電要素を有する複数のダイを含み、
    前記空洞を形成する段階は、複数の凹部を前記マイクロエレクトロニック・ワークピースの前記外部側面に該凹部の一部分が前記ブラインド接触面の1つ又はそれよりも多くと整列するように形成する段階を含む、
    ことを特徴とする請求項1に記載の方法。
  5. 前記凹部は、前記マイクロエレクトロニック・ワークピース内の前記外部側面から前記中間レベルまでの深さを有する溝及び/又は孔であることを特徴とする請求項4に記載の方法。
  6. 前記凹部を形成する段階は、前記マイクロエレクトロニック・ワークピース内に溝及び/又は孔をレーザで切り込む段階を含むことを特徴とする請求項4に記載の方法。
  7. 前記凹部を形成する段階は、研磨ディスクを使用して前記マイクロエレクトロニック・ワークピース内に溝を切り込む段階を含むことを特徴とする請求項4に記載の方法。
  8. 前記凹部を形成する段階は、研磨先端付きルータを使用して前記マイクロエレクトロニック・ワークピース内に溝及び/又は孔を切り込む段階を含むことを特徴とする請求項4に記載の方法。
  9. 前記凹部を形成する段階は、前記マイクロエレクトロニック・ワークピース内に溝及び/又は孔をエッチングする段階を含むことを特徴とする請求項4に記載の方法。
  10. 前記マイクロエレクトロニック・ワークピース内に溝及び/又は孔をエッチングする段階は、該マイクロエレクトロニック・ワークピースの前記外部側面上にレジストの層をパターン化する段階と該マイクロエレクトロニック・ワークピースを等方性エッチングする段階とを含むことを特徴とする請求項9に記載の方法。
  11. 前記ブラインドビアを構成する段階は、前記第2の幅と前記空洞の前記中間レベルから前記ブラインド接触面までの第2の深さとを有する孔をエッチングする段階を含むことを特徴とする請求項1に記載の方法。
  12. 前記孔をエッチングする段階は、単相エッチング手順を含むことを特徴とする請求項11に記載の方法。
  13. 前記孔をエッチングする段階は、第1のエッチング液が前記空洞の前記中間レベルから前記ブラインド接触面上の酸化物までエッチングする第1の相と、第2のエッチング液が該酸化物から該ブラインド接触面までエッチングする第2の相とを含む2相エッチング手順を含むことを特徴とする請求項11に記載の方法。
  14. 前記ブラインドビアを構成する段階は、前記第2の幅を有する孔を前記空洞の前記中間レベルから前記ブラインド接触面までレーザで穿孔する段階を含むことを特徴とする請求項1に記載の方法。
  15. 前記ブラインドビアを導電材料で充填する段階は、該導電材料を該ブラインドビアの中にメッキする段階を含むことを特徴とする請求項1に記載の方法。
  16. 前記導電材料を前記ブラインドビアの中にメッキする段階は、
    前記マイクロエレクトロニック・ワークピース上及び前記ブラインドビア内にシード層を堆積させる段階と、
    メッキ溶液の存在下で前記シード層に電位を印加する段階と、
    を含む、
    ことを特徴とする請求項15に記載の方法。
  17. 前記導電要素は、前記マイクロエレクトロニック・ワークピースの反対側の外部側面上に露出され、
    前記導電材料を前記ブラインドビアの中にメッキする段階は、
    前記導電要素を前記マイクロエレクトロニック・ワークピースの前記反対側の外部側面からの電気接点と係合させる
    段階と、
    メッキ溶液の存在下で前記電気接点を通じて前記導電要素に電位を印加し、前記ブラインドビア内で該導電要素の前記ブラインド接触面上への下から上のメッキを引き起こす段階と、
    を含む、
    ことを特徴とする請求項15に記載の方法。
  18. 前記導電材料を前記ブラインドビアの中にメッキする段階は、該ブラインドビア内で該導電要素の前記ブラインド接触面上に材料を無電解メッキする段階を含むことを特徴とする請求項15に記載の方法。
  19. 前記導電材料を前記ブラインドビアの中にメッキする段階は、前記ブラインド接触面上に亜鉛の層を形成する亜鉛溶液で該ブラインド接触面を洗浄する段階と、該ブラインドビア内で該亜鉛の層上にニッケルを無電解メッキする段階とを含むことを特徴とする請求項15に記載の方法。
  20. マイクロエレクトロニック・ワークピースの導電要素が有する該マイクロエレクトロニック・ワークピースの外面上に露出していない接触面であるブラインド接触面に係合した相互接続を形成する方法であって、
    1の幅を有し、前記マイクロエレクトロニック・ワークピースの外面から該マイクロエレクトロニック・ワークピース内の中間の深さまで延びる第1の開口部を形成する段階と、
    前記第1の開口部の前記中間の深さから前記ブラインド接触面まで延びて前記第1の幅よりも狭い第2の幅を有する第2の開口部を形成する段階と、
    導電材料で前記第2の開口部を充填する段階と、
    前記マイクロエレクトロニック・ワークピースの前記外面から材料を除去して、少なくとも前記第1の開口部の前記中間の深さに表面を形成する段階と、
    を含むことを特徴とする方法。
  21. 前記第1の開口部を形成する段階は、前記外面の中に空洞を形成する段階を含み、前記第2の開口部を形成する段階は、前記ブラインド接触面で一端が閉じられている孔であるブラインドビアを構成する段階を含むことを特徴とする請求項20に記載の方法。
  22. 前記空洞を形成する段階は、溝を該溝の一部分が前記導電要素と整列するように前記マイクロエレクトロニック・ワークピースの中に切り込む段階を含み、
    前記ブラインドビアを構成する段階は、第1のエッチング液が前記溝から前記ブラインド接触面上の酸化物までエッチングする第1の相と、第2のエッチング液が該酸化物から該ブラインド接触面までエッチングする第2の相とを含む2相エッチング手順を含み、
    前記第2の開口部を導電材料で充填する段階は、該導電材料を前記ブラインドビアの中にメッキする段階を含む、
    ことを特徴とする請求項21に記載の方法。
  23. 前記空洞を形成する段階は、溝を該溝の一部分が前記導電要素と整列するように前記マイクロエレクトロニック・ワークピースの中に切り込む段階を含み、
    前記ブラインドビアを構成する段階は、前記溝から前記ブラインド接触面までエッチングする段階を含み、
    前記第2の開口部を導電材料で充填する段階は、下から上へのメッキ処理を使用して該導電材料を前記ブラインドビアの中にメッキする段階を含む、
    ことを特徴とする請求項21に記載の方法。
  24. 前記空洞を形成する段階は、レーザ及び/又は研磨ツールを使用して溝を該溝の一部分が前記導電要素と整列するように前記マイクロエレクトロニック・ワークピースの中に切り込む段階を含み、
    前記ブラインドビアを構成する段階は、前記溝から前記ブラインド接触面までエッチングする段階を含み、
    前記第2の開口部を導電材料で充填する段階は、該導電材料を前記ブラインドビアの中にメッキする段階を含む、
    ことを特徴とする請求項21に記載の方法。
  25. 前記空洞を形成する段階は、レーザ及び/又は研磨剤を使用して溝を該溝の一部分が前記導電要素と整列するように前記マイクロエレクトロニック・ワークピースの中に切り込む段階を含み、
    前記ブラインドビアを構成する段階は、第1のエッチング液が前記溝から前記ブラインド接触面上の酸化物までエッチングする第1の相と、第2のエッチング液が該酸化物から該ブラインド接触面までエッチングする第2の相とを含む2相エッチング手順を含み、
    前記第2の開口部を導電材料で充填する段階は、下から上へのメッキ処理を使用して該導電材料を前記ブラインドビアの中にメッキする段階を含む、
    ことを特徴とする請求項21に記載の方法。
  26. 前記空洞を形成する段階は、孔を該孔の一部分が前記導電要素と整列するように前記マイクロエレクトロニック・ワークピースの中に切り込む段階を含み、
    前記ブラインドビアを構成する段階は、第1のエッチング液が前記孔から前記ブラインド接触面上の酸化物までエッチングする第1の相と、第2のエッチング液が該酸化物から該ブラインド接触面までエッチングする第2の相とを含む2相エッチング手順を含み、
    前記第2の開口部を導電材料で充填する段階は、該導電材料を前記ブラインドビアの中にメッキする段階を含む、
    ことを特徴とする請求項21に記載の方法。
  27. 前記空洞を形成する段階は、孔を該孔の一部分が前記導電要素と整列するように前記マイクロエレクトロニック・ワークピースの中に切り込む段階を含み、
    前記ブラインドビアを構成する段階は、前記孔から前記ブラインド接触面までエッチングする段階を含み、
    前記第2の開口部を導電材料で充填する段階は、下から上へのメッキ処理を使用して該導電材料を前記ブラインドビアの中にメッキする段階を含む、
    ことを特徴とする請求項21に記載の方法。
  28. 前記空洞を形成する段階は、レーザ及び/又は研磨ツールを使用して孔を該孔の一部分が前記導電要素と整列するように前記マイクロエレクトロニック・ワークピースの中に切り込む段階を含み、
    前記ブラインドビアを構成する段階は、前記孔から前記ブラインド接触面までエッチングする段階を含み、
    前記第2の開口部を導電材料で充填する段階は、該導電材料を前記ブラインドビアの中にメッキする段階を含む、
    ことを特徴とする請求項21に記載の方法。
  29. 前記空洞を形成する段階は、レーザ及び/又は研磨剤を使用して孔を該孔の一部分が前記導電要素と整列するように前記マイクロエレクトロニック・ワークピースの中に切り込む段階を含み、
    前記ブラインドビアを構成する段階は、第1のエッチング液が前記孔から前記ブラインド接触面上の酸化物までエッチングする第1の相と、第2のエッチング液が該酸化物から該ブラインド接触面までエッチングする第2の相とを含む2相エッチング手順を含み、
    前記第2の開口部を導電材料で充填する段階は、下から上へのメッキ処理を使用して該導電材料を前記ブラインドビアの中にメッキする段階を含む、
    ことを特徴とする請求項21に記載の方法。
JP2007529900A 2004-08-24 2005-08-08 ビアに相互接続を形成する方法及び該相互接続を含むマイクロエレクトロニック・ワークピース Active JP4919087B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/925,501 2004-08-24
US10/925,501 US7425499B2 (en) 2004-08-24 2004-08-24 Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
PCT/US2005/028149 WO2006023318A1 (en) 2004-08-24 2005-08-08 Methods for forming interconnects in vias and microelectronic workpieces including such interconnects

Publications (2)

Publication Number Publication Date
JP2008511174A JP2008511174A (ja) 2008-04-10
JP4919087B2 true JP4919087B2 (ja) 2012-04-18

Family

ID=35431490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007529900A Active JP4919087B2 (ja) 2004-08-24 2005-08-08 ビアに相互接続を形成する方法及び該相互接続を含むマイクロエレクトロニック・ワークピース

Country Status (6)

Country Link
US (1) US7425499B2 (ja)
EP (1) EP1792341A1 (ja)
JP (1) JP4919087B2 (ja)
KR (1) KR100871585B1 (ja)
TW (1) TWI296432B (ja)
WO (1) WO2006023318A1 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7416913B2 (en) * 2004-07-16 2008-08-26 Micron Technology, Inc. Methods of manufacturing microelectronic imaging units with discrete standoffs
US7189954B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7364934B2 (en) * 2004-08-10 2008-04-29 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) * 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7560371B2 (en) 2006-08-29 2009-07-14 Micron Technology, Inc. Methods for selectively filling apertures in a substrate to form conductive vias with a liquid using a vacuum
US8021981B2 (en) * 2006-08-30 2011-09-20 Micron Technology, Inc. Redistribution layers for microfeature workpieces, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
JP5269799B2 (ja) * 2006-10-17 2013-08-21 キューファー アセット リミテッド. エル.エル.シー. ウエハのバイア形成
JP2009021433A (ja) * 2007-07-12 2009-01-29 Fujikura Ltd 配線基板及びその製造方法
SG149710A1 (en) 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
US8193092B2 (en) 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
KR20090050230A (ko) * 2007-11-15 2009-05-20 주식회사 하이닉스반도체 반도체 소자의 콘택 형성 방법
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8084854B2 (en) 2007-12-28 2011-12-27 Micron Technology, Inc. Pass-through 3D interconnect for microelectronic dies and associated systems and methods
JP2009206506A (ja) * 2008-01-31 2009-09-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器
JP5237648B2 (ja) * 2008-02-05 2013-07-17 スパンション エルエルシー 半導体装置及びその製造方法
US8106511B2 (en) * 2008-02-28 2012-01-31 Qimonda Ag Reduced-stress through-chip feature and method of making the same
US8273603B2 (en) 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
US8253230B2 (en) 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
US8030780B2 (en) 2008-10-16 2011-10-04 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
US8263497B2 (en) 2009-01-13 2012-09-11 International Business Machines Corporation High-yield method of exposing and contacting through-silicon vias
US8492901B2 (en) * 2009-11-06 2013-07-23 International Business Machines Corporation Metal oxide semiconductor (MOS)-compatible high-aspect ratio through-wafer vias and low-stress configuration thereof
US8692382B2 (en) 2010-03-11 2014-04-08 Yu-Lin Yen Chip package
US8698316B2 (en) 2010-03-11 2014-04-15 Yu-Lin Yen Chip package
FR2965659B1 (fr) * 2010-10-05 2013-11-29 Centre Nat Rech Scient Procédé de fabrication d'un circuit intégré
TWI470760B (zh) * 2011-07-21 2015-01-21 Xintec Inc 晶片封裝體及其形成方法
US9443764B2 (en) 2013-10-11 2016-09-13 GlobalFoundries, Inc. Method of eliminating poor reveal of through silicon vias
US9530737B1 (en) 2015-09-28 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9935047B2 (en) * 2015-10-16 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structures and methods forming the same
JP6682327B2 (ja) * 2016-04-01 2020-04-15 キヤノン株式会社 電子デバイス、その製造方法及びカメラ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02257643A (ja) * 1989-03-29 1990-10-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH06310547A (ja) * 1993-02-25 1994-11-04 Mitsubishi Electric Corp 半導体装置及びその製造方法

Family Cites Families (174)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2821959A (en) * 1956-03-29 1958-02-04 Bell Telephone Labor Inc Mass soldering of electrical assemblies
US3006318A (en) 1958-03-26 1961-10-31 Western Electric Co Apparatus for applying solder coatings to surfaces
DE1160831B (de) 1962-04-21 1964-01-09 Knapsack Ag Verfahren und Vorrichtung zur Herstellung von Titannitrid
US3865298A (en) * 1973-08-14 1975-02-11 Atomic Energy Commission Solder leveling
US4368106A (en) * 1980-10-27 1983-01-11 General Electric Company Implantation of electrical feed-through conductors
US5027184A (en) 1981-03-02 1991-06-25 Rockwell International Corporation NPN type lateral transistor with minimal substrate operation interference
US4756765A (en) 1982-01-26 1988-07-12 Avco Research Laboratory, Inc. Laser removal of poor thermally-conductive materials
US4534100A (en) 1982-06-28 1985-08-13 The United States Of America As Represented By The Secretary Of The Air Force Electrical method of making conductive paths in silicon
JPS60220940A (ja) 1983-05-20 1985-11-05 Hitachi Ltd 異物自動検査装置
FR2547519B1 (fr) 1983-06-15 1987-07-03 Snecma Procede et dispositif de percage par laser
US4984597B1 (en) * 1984-05-21 1999-10-26 Cfmt Inc Apparatus for rinsing and drying surfaces
US4660063A (en) 1985-03-18 1987-04-21 General Electric Company Immersion type ISFET
US5026964A (en) 1986-02-28 1991-06-25 General Electric Company Optical breakthrough sensor for laser drill
US4768291A (en) 1987-03-12 1988-09-06 Monarch Technologies Corporation Apparatus for dry processing a semiconductor wafer
DE3831141A1 (de) 1988-09-13 1990-03-22 Zeiss Carl Fa Verfahren und vorrichtung zur mikrochirurgie am auge mittels laserstrahlung
FR2637151A1 (fr) 1988-09-29 1990-03-30 Commissariat Energie Atomique Procede de realisation de connexions electriques a travers un substrat
US4959705A (en) 1988-10-17 1990-09-25 Ford Microelectronics, Inc. Three metal personalization of application specific monolithic microwave integrated circuit
US5024966A (en) 1988-12-21 1991-06-18 At&T Bell Laboratories Method of forming a silicon-based semiconductor optical device mount
US4906314A (en) * 1988-12-30 1990-03-06 Micron Technology, Inc. Process for simultaneously applying precut swatches of precured polyimide film to each semiconductor die on a wafer
US5347149A (en) * 1989-11-29 1994-09-13 Texas Instruments Incorporated Integrated circuit and method
US5145099A (en) 1990-07-13 1992-09-08 Micron Technology, Inc. Method for combining die attach and lead bond in the assembly of a semiconductor package
US6545563B1 (en) * 1990-07-16 2003-04-08 Raytheon Company Digitally controlled monolithic microwave integrated circuits
FR2665574B1 (fr) 1990-08-03 1997-05-30 Thomson Composants Microondes Procede d'interconnexion entre un circuit integre et un circuit support, et circuit integre adapte a ce procede.
US5294568A (en) * 1990-10-12 1994-03-15 Genus, Inc. Method of selective etching native oxide
US5130783A (en) 1991-03-04 1992-07-14 Texas Instruments Incorporated Flexible film semiconductor package
US5292686A (en) * 1991-08-21 1994-03-08 Triquint Semiconductor, Inc. Method of forming substrate vias in a GaAs wafer
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
JPH05251717A (ja) 1992-03-04 1993-09-28 Hitachi Ltd 半導体パッケージおよび半導体モジュール
US5233448A (en) 1992-05-04 1993-08-03 Industrial Technology Research Institute Method of manufacturing a liquid crystal display panel including photoconductive electrostatic protection
US5389738A (en) 1992-05-04 1995-02-14 Motorola, Inc. Tamperproof arrangement for an integrated circuit device
US5760834A (en) 1992-09-30 1998-06-02 Lsi Logic Electronic camera with binary lens element array
JP2833941B2 (ja) 1992-10-09 1998-12-09 三菱電機株式会社 固体撮像装置とその製造方法
US5464960A (en) 1993-01-12 1995-11-07 Iatrotech, Inc. Laser calibration device
JP2842132B2 (ja) * 1993-03-05 1998-12-24 松下電器産業株式会社 光学デバイス
US5447871A (en) 1993-03-05 1995-09-05 Goldstein; Edward F. Electrically conductive interconnection through a body of semiconductor material
JPH06268020A (ja) * 1993-03-10 1994-09-22 Sumitomo Electric Ind Ltd 半導体装置
JP3161142B2 (ja) 1993-03-26 2001-04-25 ソニー株式会社 半導体装置
US5518956A (en) 1993-09-02 1996-05-21 General Electric Company Method of isolating vertical shorts in an electronic array using laser ablation
JP2950714B2 (ja) * 1993-09-28 1999-09-20 シャープ株式会社 固体撮像装置およびその製造方法
US5435887A (en) 1993-11-03 1995-07-25 Massachusetts Institute Of Technology Methods for the fabrication of microstructure arrays
US5378312A (en) * 1993-12-07 1995-01-03 International Business Machines Corporation Process for fabricating a semiconductor structure having sidewalls
JP3253439B2 (ja) 1993-12-24 2002-02-04 シャープ株式会社 液晶表示素子の製造方法
US5536455A (en) 1994-01-03 1996-07-16 Omron Corporation Method of manufacturing lens array
KR0147401B1 (ko) 1994-02-23 1998-08-01 구본준 고체촬상소자 및 그 제조방법
US5627106A (en) 1994-05-06 1997-05-06 United Microelectronics Corporation Trench method for three dimensional chip connecting during IC fabrication
US5585675A (en) 1994-05-11 1996-12-17 Harris Corporation Semiconductor die packaging tub having angularly offset pad-to-pad via structure configured to allow three-dimensional stacking and electrical interconnections among multiple identical tubs
JPH0897375A (ja) * 1994-07-26 1996-04-12 Toshiba Corp マイクロ波集積回路装置及びその製造方法
US5521434A (en) 1994-10-17 1996-05-28 International Business Machines Corporation Semiconductor chip and electronic module with integrated surface interconnects/components
US5904499A (en) 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
US5605783A (en) * 1995-01-06 1997-02-25 Eastman Kodak Company Pattern transfer techniques for fabrication of lenslet arrays for solid state imagers
US5718791A (en) * 1995-06-05 1998-02-17 R + S Stanztechnik Gmbh Method of laminating a trim panel and folding a cover sheet edge around the panel rim
US5646067A (en) 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
US5861654A (en) * 1995-11-28 1999-01-19 Eastman Kodak Company Image sensor assembly
US5693967A (en) * 1995-08-10 1997-12-02 Lg Semicon Co., Ltd. Charge coupled device with microlens
US5673846A (en) 1995-08-24 1997-10-07 International Business Machines Corporation Solder anchor decal and method
JP3263705B2 (ja) 1995-09-21 2002-03-11 三菱電機株式会社 プリント配線板およびフラットパネル・ディスプレイ駆動回路用プリント配線板およびフラットパネル・ディスプレイ装置
JP2905736B2 (ja) 1995-12-18 1999-06-14 株式会社エイ・ティ・アール光電波通信研究所 半導体装置
US5851845A (en) 1995-12-18 1998-12-22 Micron Technology, Inc. Process for packaging a semiconductor die using dicing and testing
US5776824A (en) 1995-12-22 1998-07-07 Micron Technology, Inc. Method for producing laminated film/metal structures for known good die ("KG") applications
US5773359A (en) 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
JPH09186286A (ja) * 1996-01-05 1997-07-15 Matsushita Electron Corp リードフレーム及び半導体チップの実装方法
US5673730A (en) 1996-01-24 1997-10-07 Micron Technology, Inc. Form tooling and method of forming semiconductor package leads
US5914488A (en) 1996-03-05 1999-06-22 Mitsubishi Denki Kabushiki Kaisha Infrared detector
US6072236A (en) 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package
US5893828A (en) 1996-05-02 1999-04-13 Uram; Martin Contact laser surgical endoscope and associated myringotomy procedure
NL1003315C2 (nl) 1996-06-11 1997-12-17 Europ Semiconductor Assembly E Werkwijze voor het inkapselen van een geïntegreerde halfgeleiderschake- ling.
US5857963A (en) * 1996-07-17 1999-01-12 Welch Allyn, Inc. Tab imager assembly for use in an endoscope
US5843625A (en) 1996-07-23 1998-12-01 Advanced Micro Devices, Inc. Method of reducing via and contact dimensions beyond photolithography equipment limits
US6096155A (en) * 1996-09-27 2000-08-01 Digital Optics Corporation Method of dicing wafer level integrated multiple optical elements
KR100222299B1 (ko) 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
US6103547A (en) 1997-01-17 2000-08-15 Micron Technology, Inc. High speed IC package configuration
US6271582B1 (en) 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6008996A (en) * 1997-04-07 1999-12-28 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
JP2924854B2 (ja) 1997-05-20 1999-07-26 日本電気株式会社 半導体装置、その製造方法
US5821532A (en) 1997-06-16 1998-10-13 Eastman Kodak Company Imager package substrate
KR100230428B1 (ko) 1997-06-24 1999-11-15 윤종용 다층 도전성 패드를 구비하는 반도체장치 및 그 제조방법
US6159764A (en) 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
US5811799A (en) 1997-07-31 1998-09-22 Wu; Liang-Chung Image sensor package having a wall with a sealed cover
JPH1168074A (ja) 1997-08-13 1999-03-09 Sony Corp 固体撮像素子
US5962810A (en) 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
US6048744A (en) 1997-09-15 2000-04-11 Micron Technology, Inc. Integrated circuit package alignment feature
US5807439A (en) 1997-09-29 1998-09-15 Siemens Aktiengesellschaft Apparatus and method for improved washing and drying of semiconductor wafers
JPH11132857A (ja) 1997-10-28 1999-05-21 Matsushita Electric Works Ltd 赤外線検出器
US5998292A (en) 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
DE69737262T2 (de) 1997-11-26 2007-11-08 Stmicroelectronics S.R.L., Agrate Brianza Herstellungsverfahren für einen Vorder-Hinterseiten-Durchkontakt in mikro-integrierten Schaltungen
US6114240A (en) 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
JP3638771B2 (ja) 1997-12-22 2005-04-13 沖電気工業株式会社 半導体装置
US6107180A (en) 1998-01-30 2000-08-22 Motorola, Inc. Method for forming interconnect bumps on a semiconductor die
US6191487B1 (en) * 1998-04-23 2001-02-20 Minco Technology Labs, Inc. Semiconductor and flip chip packages and method having a back-side connection
US6008070A (en) 1998-05-21 1999-12-28 Micron Technology, Inc. Wafer level fabrication and assembly of chip scale packages
US6140604A (en) 1998-06-18 2000-10-31 General Electric Company Laser drilling breakthrough detector
US6080291A (en) 1998-07-10 2000-06-27 Semitool, Inc. Apparatus for electrochemically processing a workpiece including an electrical contact assembly having a seal member
KR100269540B1 (ko) * 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
US6130141A (en) 1998-10-14 2000-10-10 Lucent Technologies Inc. Flip chip metallization
US6184465B1 (en) * 1998-11-12 2001-02-06 Micron Technology, Inc. Semiconductor package
US6239485B1 (en) * 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6359328B1 (en) * 1998-12-31 2002-03-19 Intel Corporation Methods for making interconnects and diffusion barriers in integrated circuits
TW442873B (en) 1999-01-14 2001-06-23 United Microelectronics Corp Three-dimension stack-type chip structure and its manufacturing method
US6228687B1 (en) 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
KR100298827B1 (ko) 1999-07-09 2001-11-01 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US6886284B2 (en) * 1999-10-08 2005-05-03 Identification Dynamics, Llc Firearm microstamping and micromarking insert for stamping a firearm identification code and serial number into cartridge shell casings and projectiles
US6266197B1 (en) 1999-12-08 2001-07-24 Amkor Technology, Inc. Molded window array for image sensor packages
US6229202B1 (en) 2000-01-10 2001-05-08 Micron Technology, Inc. Semiconductor package having downset leadframe for reducing package bow
US6341009B1 (en) * 2000-02-24 2002-01-22 Quantronix Corporation Laser delivery system and method for photolithographic mask repair
US6351027B1 (en) * 2000-02-29 2002-02-26 Agilent Technologies, Inc. Chip-mounted enclosure
AU2001253547A1 (en) * 2000-05-23 2001-12-03 Atmel Corporation Integrated ic chip package for electronic image sensor die
JP4979154B2 (ja) * 2000-06-07 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置
US6503780B1 (en) * 2000-07-05 2003-01-07 Amkor Technology, Inc. Wafer scale image sensor package fabrication method
US6468889B1 (en) * 2000-08-08 2002-10-22 Advanced Micro Devices, Inc. Backside contact for integrated circuit and method of forming same
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6909554B2 (en) * 2000-12-27 2005-06-21 Finisar Corporation Wafer integration of micro-optics
US6686588B1 (en) * 2001-01-16 2004-02-03 Amkor Technology, Inc. Optical module with lens integral holder
US6534863B2 (en) * 2001-02-09 2003-03-18 International Business Machines Corporation Common ball-limiting metallurgy for I/O sites
US20040012698A1 (en) * 2001-03-05 2004-01-22 Yasuo Suda Image pickup model and image pickup device
JP2002261189A (ja) * 2001-03-05 2002-09-13 Murata Mfg Co Ltd 高周波用回路チップ及びその製造方法
US6635941B2 (en) * 2001-03-21 2003-10-21 Canon Kabushiki Kaisha Structure of semiconductor device with improved reliability
JP2002373957A (ja) * 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4053257B2 (ja) * 2001-06-14 2008-02-27 新光電気工業株式会社 半導体装置の製造方法
US6680459B2 (en) * 2001-06-22 2004-01-20 Nippei Toyama Corporation Laser beam machining apparatus and laser beam machining method
JP2003289073A (ja) * 2002-01-22 2003-10-10 Canon Inc 半導体装置および半導体装置の製造方法
US6645832B2 (en) * 2002-02-20 2003-11-11 Intel Corporation Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US7166247B2 (en) * 2002-06-24 2007-01-23 Micron Technology, Inc. Foamed mechanical planarization pads made with supercritical fluid
US6716737B2 (en) * 2002-07-29 2004-04-06 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
US6821811B2 (en) * 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
US20040038442A1 (en) * 2002-08-26 2004-02-26 Kinsman Larry D. Optically interactive device packages and methods of assembly
US7030010B2 (en) * 2002-08-29 2006-04-18 Micron Technology, Inc. Methods for creating electrophoretically insulated vias in semiconductive substrates and resulting structures
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
US7164565B2 (en) * 2002-11-29 2007-01-16 Sigmatel, Inc. ESD protection circuit
US7176122B2 (en) * 2003-03-04 2007-02-13 Intel Corporation Dielectric with sidewall passivating layer
KR100497111B1 (ko) * 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
US7192891B2 (en) * 2003-08-01 2007-03-20 Samsung Electronics, Co., Ltd. Method for forming a silicon oxide layer using spin-on glass
US7060624B2 (en) * 2003-08-13 2006-06-13 International Business Machines Corporation Deep filled vias
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US7118833B2 (en) * 2003-09-26 2006-10-10 Flipchip International, Llc Forming partial-depth features in polymer film
US7183653B2 (en) * 2003-12-17 2007-02-27 Intel Corporation Via including multiple electrical paths
US7250438B2 (en) * 2004-06-08 2007-07-31 Nereus Pharmaceuticals, Inc. Anti-bacterial and anti-cancer spiro beta-lactone/gamma-lactams
US7416913B2 (en) * 2004-07-16 2008-08-26 Micron Technology, Inc. Methods of manufacturing microelectronic imaging units with discrete standoffs
US7189954B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7192863B2 (en) * 2004-07-30 2007-03-20 Texas Instruments Incorporated Method of eliminating etch ridges in a dual damascene process
US20060023107A1 (en) * 2004-08-02 2006-02-02 Bolken Todd O Microelectronic imagers with optics supports having threadless interfaces and methods for manufacturing such microelectronic imagers
US7364934B2 (en) * 2004-08-10 2008-04-29 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7645635B2 (en) * 2004-08-16 2010-01-12 Micron Technology, Inc. Frame structure and semiconductor attach process for use therewith for fabrication of image sensor packages and the like, and resulting packages
US20060038272A1 (en) * 2004-08-17 2006-02-23 Texas Instruments Incorporated Stacked wafer scale package
US7632747B2 (en) * 2004-08-19 2009-12-15 Micron Technology, Inc. Conductive structures for microfeature devices and methods for fabricating microfeature devices
US7223626B2 (en) * 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
US7397066B2 (en) * 2004-08-19 2008-07-08 Micron Technology, Inc. Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers
US7115961B2 (en) * 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
US7429494B2 (en) * 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7183176B2 (en) * 2004-08-25 2007-02-27 Agency For Science, Technology And Research Method of forming through-wafer interconnects for vertical wafer level packaging
US7276393B2 (en) * 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7378342B2 (en) * 2004-08-27 2008-05-27 Micron Technology, Inc. Methods for forming vias varying lateral dimensions
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
US7511262B2 (en) * 2004-08-30 2009-03-31 Micron Technology, Inc. Optical device and assembly for use with imaging dies, and wafer-label imager assembly
US7646075B2 (en) * 2004-08-31 2010-01-12 Micron Technology, Inc. Microelectronic imagers having front side contacts
US7109068B2 (en) * 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7326629B2 (en) * 2004-09-10 2008-02-05 Agency For Science, Technology And Research Method of stacking thin substrates by transfer bonding
TWI254387B (en) * 2004-09-10 2006-05-01 Advanced Semiconductor Eng Wafer stacking package method
US7170183B1 (en) * 2005-05-13 2007-01-30 Amkor Technology, Inc. Wafer level stacked package
US7919844B2 (en) * 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
KR100629498B1 (ko) * 2005-07-15 2006-09-28 삼성전자주식회사 마이크로 패키지, 멀티―스택 마이크로 패키지 및 이들의제조방법
US7598181B2 (en) * 2005-07-19 2009-10-06 Micron Technology, Inc. Process for enhancing solubility and reaction rates in supercritical fluids
US7622313B2 (en) * 2005-07-29 2009-11-24 Freescale Semiconductor, Inc. Fabrication of three dimensional integrated circuit employing multiple die panels
US7429529B2 (en) * 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
US7485968B2 (en) * 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US8308053B2 (en) * 2005-08-31 2012-11-13 Micron Technology, Inc. Microfeature workpieces having alloyed conductive structures, and associated methods
US7772115B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
US7452743B2 (en) * 2005-09-01 2008-11-18 Aptina Imaging Corporation Microelectronic imaging units and methods of manufacturing microelectronic imaging units at the wafer level
US20070045120A1 (en) * 2005-09-01 2007-03-01 Micron Technology, Inc. Methods and apparatus for filling features in microfeature workpieces
US7629249B2 (en) * 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02257643A (ja) * 1989-03-29 1990-10-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH06310547A (ja) * 1993-02-25 1994-11-04 Mitsubishi Electric Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2008511174A (ja) 2008-04-10
WO2006023318A1 (en) 2006-03-02
TWI296432B (en) 2008-05-01
TW200623323A (en) 2006-07-01
KR20070043030A (ko) 2007-04-24
US20060042952A1 (en) 2006-03-02
EP1792341A1 (en) 2007-06-06
KR100871585B1 (ko) 2008-12-02
US7425499B2 (en) 2008-09-16

Similar Documents

Publication Publication Date Title
JP4919087B2 (ja) ビアに相互接続を形成する方法及び該相互接続を含むマイクロエレクトロニック・ワークピース
US7262134B2 (en) Microfeature workpieces and methods for forming interconnects in microfeature workpieces
JP5654471B2 (ja) ビア配線を作るための方法
US4978639A (en) Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips
US9589879B2 (en) Substrates with through vias with conductive features for connection to integrated circuit elements, and methods for forming through vias in substrates
US8076237B2 (en) Method and apparatus for 3D interconnect
US7696064B2 (en) Methods for forming a through via
US10199275B2 (en) Systems and methods for producing flat surfaces in interconnect structures
EP2826066B1 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
JP4650117B2 (ja) 半導体装置の製造方法
CN105895579A (zh) 一种基于soi衬底的tsv圆片的加工方法
EP2819162B1 (en) Method for producing contact areas on a semiconductor substrate
CN115312451A (zh) 超导衬底穿孔
KR20030097622A (ko) 반도체 기판의 바이어 또는 리세스 충전 방법
CN112366177B (zh) 半导体器件及其形成方法
Dixit et al. Through-substrate vias based three-dimensional interconnection technology
CN117276187A (zh) 半导体基板中硅通孔的制作方法
CN117276186A (zh) 半导体基板中硅通孔的制作方法
KR100414732B1 (ko) 금속배선 형성 방법
WO2009048861A2 (en) Methods for forming a through via

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100902

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110209

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111117

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111117

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120118

R150 Certificate of patent or registration of utility model

Ref document number: 4919087

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250