JP4919087B2 - ビアに相互接続を形成する方法及び該相互接続を含むマイクロエレクトロニック・ワークピース - Google Patents
ビアに相互接続を形成する方法及び該相互接続を含むマイクロエレクトロニック・ワークピース Download PDFInfo
- Publication number
- JP4919087B2 JP4919087B2 JP2007529900A JP2007529900A JP4919087B2 JP 4919087 B2 JP4919087 B2 JP 4919087B2 JP 2007529900 A JP2007529900 A JP 2007529900A JP 2007529900 A JP2007529900 A JP 2007529900A JP 4919087 B2 JP4919087 B2 JP 4919087B2
- Authority
- JP
- Japan
- Prior art keywords
- blind
- forming
- contact surface
- microelectronic workpiece
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 115
- 238000004377 microelectronic Methods 0.000 title claims description 47
- 239000004020 conductor Substances 0.000 claims description 56
- 238000007747 plating Methods 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 27
- 238000005520 cutting process Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 8
- 238000005553 drilling Methods 0.000 claims description 6
- 238000007772 electroless plating Methods 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims 3
- 239000011701 zinc Substances 0.000 claims 3
- 229910052725 zinc Inorganic materials 0.000 claims 3
- 238000003698 laser cutting Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 16
- 235000012431 wafers Nutrition 0.000 description 11
- 230000008901 benefit Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005019 vapor deposition process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 241000237858 Gastropoda Species 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002893 slag Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
以下の開示は、ブラインドビア又は他の種類の孔に相互接続を形成する方法と、そのような相互接続を有するマイクロエレクトロニック・ワークピースとのいくつかの実施形態を説明する。ブラインドビアは、導電要素の接触面まで延び、相互接続は、導電要素を係合して導電要素をワークピースの異なるレベルの他の形態に電気的に連結する。以下に説明するように、本発明の多くの実施形態は、ブラインドビアを効率的に形成し、また、空隙を軽減する方法でブラインドビアを導電材料で充填する。
図1A−1Eは、本発明の実施形態によるワークピース10へのブラインドビアと相互接続の形成を示している。図1Aは、ブラインドビアと相互接続が形成される前の初期段階におけるワークピース10を示している。ワークピース10は、第1の側面14と第2の側面16とを有する基板12を含むことができる。ワークピース10はまた、基板12の第2の側面16に複数のマイクロエレクトロニック・ダイ20を含むことができる。各マイクロエレクトロニック・ダイは、集積回路22と、集積回路22と作動的に連結された複数の導電要素24とを含むことができる。図1Aに示す導電要素24は、接触面26を含む第2の側面16に露出されなかった結合パッドなどの内部形態である。図1Aに示す実施形態では、接触面26は、それらがワークピース10の外部にはない点で、ブラインド又は埋め込まれた表面である。
図2Aと2Bは、第2の開口部40を形成するための精密除去段階(図1C)の一実施形態を示す概略断面図である。図1A−2Bにおいて、同じ参照番号は同じ構成要素を指している。図2Aに関して、この段階は、レーザビームLを導電要素24と整列させる段階、及びレーザビームLを第1の孔30を通るように向ける段階を含む。図2Bに示すように、レーザビームLは、第1の開口部30の終端面32で始まって導電要素24との接触面26で終わるまで基板を除去する。この処理は、次に、各導電要素24において繰り返されて複数の開口部40を形成する。接触面26と終端面32の間の距離が接触面26と第1の側面14の間の距離よりも相当に短いために、第2の開口部40は、従来の方法よりも遥かに高い精度で形成することができる。図1Dと1Eを参照して上述したように、第2の開口部40は、導電材料で充填することができ、ワークピース10を薄くして第2の開口部に相互接続を形成することができる。
導電要素24の接触面26を露出させるために第2の開口部40を形成した後で、図1D及び1Eを参照して上述したように導電材料で第2の開口部40が充填され、ワークピースを薄くして相互接続を構成する。図5A−7Cは、第2の開口部40を充填する段階とワークピース10を薄くする段階のいくつかの実施形態を示している。
26 導電要素の接触面
30 第1の開口部、空洞
40 第2の開口部
Claims (29)
- マイクロエレクトロニック・ワークピースの導電要素が有する該マイクロエレクトロニック・ワークピースの外面上に露出していない接触面であるブラインド接触面に係合した相互接続を形成する方法であって、
第1の幅を有し、前記マイクロエレクトロニック・ワークピースの第1の外部側面から該マイクロエレクトロニック・ワークピースの中間レベルまで延びる深さを有する空洞を形成する段階と、
前記第1の幅よりも狭い第2の幅を有し、前記空洞の前記中間レベルから前記ブラインド接触面まで延びた、該ブラインド接触面で一端が閉じられている孔であるブラインドビアを形成する段階と、
前記ブラインドビアを導電材料で充填する段階と、
前記空洞が除去されるまで前記第1の外部側面から前記マイクロエレクトロニック・ワークピースを薄くする段階と、
を含むことを特徴とする方法。 - 前記空洞を形成する段階は、溝を該溝の一部分が前記導電要素と整列するように前記マイクロエレクトロニック・ワークピースの中に切り込む段階を含むことを特徴とする請求項1に記載の方法。
- 前記空洞を形成する段階は、孔を該孔の一部分が前記導電要素と整列するように前記マイクロエレクトロニック・ワークピースの中に切り込む段階を含むことを特徴とする請求項1に記載の方法。
- 前記マイクロエレクトロニック・ワークピースは、前記ブラインド接触面を備えた複数の導電要素を有する複数のダイを含み、
前記空洞を形成する段階は、複数の凹部を前記マイクロエレクトロニック・ワークピースの前記外部側面に該凹部の一部分が前記ブラインド接触面の1つ又はそれよりも多くと整列するように形成する段階を含む、
ことを特徴とする請求項1に記載の方法。 - 前記凹部は、前記マイクロエレクトロニック・ワークピース内の前記外部側面から前記中間レベルまでの深さを有する溝及び/又は孔であることを特徴とする請求項4に記載の方法。
- 前記凹部を形成する段階は、前記マイクロエレクトロニック・ワークピース内に溝及び/又は孔をレーザで切り込む段階を含むことを特徴とする請求項4に記載の方法。
- 前記凹部を形成する段階は、研磨ディスクを使用して前記マイクロエレクトロニック・ワークピース内に溝を切り込む段階を含むことを特徴とする請求項4に記載の方法。
- 前記凹部を形成する段階は、研磨先端付きルータを使用して前記マイクロエレクトロニック・ワークピース内に溝及び/又は孔を切り込む段階を含むことを特徴とする請求項4に記載の方法。
- 前記凹部を形成する段階は、前記マイクロエレクトロニック・ワークピース内に溝及び/又は孔をエッチングする段階を含むことを特徴とする請求項4に記載の方法。
- 前記マイクロエレクトロニック・ワークピース内に溝及び/又は孔をエッチングする段階は、該マイクロエレクトロニック・ワークピースの前記外部側面上にレジストの層をパターン化する段階と該マイクロエレクトロニック・ワークピースを等方性エッチングする段階とを含むことを特徴とする請求項9に記載の方法。
- 前記ブラインドビアを構成する段階は、前記第2の幅と前記空洞の前記中間レベルから前記ブラインド接触面までの第2の深さとを有する孔をエッチングする段階を含むことを特徴とする請求項1に記載の方法。
- 前記孔をエッチングする段階は、単相エッチング手順を含むことを特徴とする請求項11に記載の方法。
- 前記孔をエッチングする段階は、第1のエッチング液が前記空洞の前記中間レベルから前記ブラインド接触面上の酸化物までエッチングする第1の相と、第2のエッチング液が該酸化物から該ブラインド接触面までエッチングする第2の相とを含む2相エッチング手順を含むことを特徴とする請求項11に記載の方法。
- 前記ブラインドビアを構成する段階は、前記第2の幅を有する孔を前記空洞の前記中間レベルから前記ブラインド接触面までレーザで穿孔する段階を含むことを特徴とする請求項1に記載の方法。
- 前記ブラインドビアを導電材料で充填する段階は、該導電材料を該ブラインドビアの中にメッキする段階を含むことを特徴とする請求項1に記載の方法。
- 前記導電材料を前記ブラインドビアの中にメッキする段階は、
前記マイクロエレクトロニック・ワークピース上及び前記ブラインドビア内にシード層を堆積させる段階と、
メッキ溶液の存在下で前記シード層に電位を印加する段階と、
を含む、
ことを特徴とする請求項15に記載の方法。 - 前記導電要素は、前記マイクロエレクトロニック・ワークピースの反対側の外部側面上に露出され、
前記導電材料を前記ブラインドビアの中にメッキする段階は、
前記導電要素を前記マイクロエレクトロニック・ワークピースの前記反対側の外部側面からの電気接点と係合させる
段階と、
メッキ溶液の存在下で前記電気接点を通じて前記導電要素に電位を印加し、前記ブラインドビア内で該導電要素の前記ブラインド接触面上への下から上のメッキを引き起こす段階と、
を含む、
ことを特徴とする請求項15に記載の方法。 - 前記導電材料を前記ブラインドビアの中にメッキする段階は、該ブラインドビア内で該導電要素の前記ブラインド接触面上に材料を無電解メッキする段階を含むことを特徴とする請求項15に記載の方法。
- 前記導電材料を前記ブラインドビアの中にメッキする段階は、前記ブラインド接触面上に亜鉛の層を形成する亜鉛溶液で該ブラインド接触面を洗浄する段階と、該ブラインドビア内で該亜鉛の層上にニッケルを無電解メッキする段階とを含むことを特徴とする請求項15に記載の方法。
- マイクロエレクトロニック・ワークピースの導電要素が有する該マイクロエレクトロニック・ワークピースの外面上に露出していない接触面であるブラインド接触面に係合した相互接続を形成する方法であって、
第1の幅を有し、前記マイクロエレクトロニック・ワークピースの外面から該マイクロエレクトロニック・ワークピース内の中間の深さまで延びる第1の開口部を形成する段階と、
前記第1の開口部の前記中間の深さから前記ブラインド接触面まで延びて前記第1の幅よりも狭い第2の幅を有する第2の開口部を形成する段階と、
導電材料で前記第2の開口部を充填する段階と、
前記マイクロエレクトロニック・ワークピースの前記外面から材料を除去して、少なくとも前記第1の開口部の前記中間の深さに表面を形成する段階と、
を含むことを特徴とする方法。 - 前記第1の開口部を形成する段階は、前記外面の中に空洞を形成する段階を含み、前記第2の開口部を形成する段階は、前記ブラインド接触面で一端が閉じられている孔であるブラインドビアを構成する段階を含むことを特徴とする請求項20に記載の方法。
- 前記空洞を形成する段階は、溝を該溝の一部分が前記導電要素と整列するように前記マイクロエレクトロニック・ワークピースの中に切り込む段階を含み、
前記ブラインドビアを構成する段階は、第1のエッチング液が前記溝から前記ブラインド接触面上の酸化物までエッチングする第1の相と、第2のエッチング液が該酸化物から該ブラインド接触面までエッチングする第2の相とを含む2相エッチング手順を含み、
前記第2の開口部を導電材料で充填する段階は、該導電材料を前記ブラインドビアの中にメッキする段階を含む、
ことを特徴とする請求項21に記載の方法。 - 前記空洞を形成する段階は、溝を該溝の一部分が前記導電要素と整列するように前記マイクロエレクトロニック・ワークピースの中に切り込む段階を含み、
前記ブラインドビアを構成する段階は、前記溝から前記ブラインド接触面までエッチングする段階を含み、
前記第2の開口部を導電材料で充填する段階は、下から上へのメッキ処理を使用して該導電材料を前記ブラインドビアの中にメッキする段階を含む、
ことを特徴とする請求項21に記載の方法。 - 前記空洞を形成する段階は、レーザ及び/又は研磨ツールを使用して溝を該溝の一部分が前記導電要素と整列するように前記マイクロエレクトロニック・ワークピースの中に切り込む段階を含み、
前記ブラインドビアを構成する段階は、前記溝から前記ブラインド接触面までエッチングする段階を含み、
前記第2の開口部を導電材料で充填する段階は、該導電材料を前記ブラインドビアの中にメッキする段階を含む、
ことを特徴とする請求項21に記載の方法。 - 前記空洞を形成する段階は、レーザ及び/又は研磨剤を使用して溝を該溝の一部分が前記導電要素と整列するように前記マイクロエレクトロニック・ワークピースの中に切り込む段階を含み、
前記ブラインドビアを構成する段階は、第1のエッチング液が前記溝から前記ブラインド接触面上の酸化物までエッチングする第1の相と、第2のエッチング液が該酸化物から該ブラインド接触面までエッチングする第2の相とを含む2相エッチング手順を含み、
前記第2の開口部を導電材料で充填する段階は、下から上へのメッキ処理を使用して該導電材料を前記ブラインドビアの中にメッキする段階を含む、
ことを特徴とする請求項21に記載の方法。 - 前記空洞を形成する段階は、孔を該孔の一部分が前記導電要素と整列するように前記マイクロエレクトロニック・ワークピースの中に切り込む段階を含み、
前記ブラインドビアを構成する段階は、第1のエッチング液が前記孔から前記ブラインド接触面上の酸化物までエッチングする第1の相と、第2のエッチング液が該酸化物から該ブラインド接触面までエッチングする第2の相とを含む2相エッチング手順を含み、
前記第2の開口部を導電材料で充填する段階は、該導電材料を前記ブラインドビアの中にメッキする段階を含む、
ことを特徴とする請求項21に記載の方法。 - 前記空洞を形成する段階は、孔を該孔の一部分が前記導電要素と整列するように前記マイクロエレクトロニック・ワークピースの中に切り込む段階を含み、
前記ブラインドビアを構成する段階は、前記孔から前記ブラインド接触面までエッチングする段階を含み、
前記第2の開口部を導電材料で充填する段階は、下から上へのメッキ処理を使用して該導電材料を前記ブラインドビアの中にメッキする段階を含む、
ことを特徴とする請求項21に記載の方法。 - 前記空洞を形成する段階は、レーザ及び/又は研磨ツールを使用して孔を該孔の一部分が前記導電要素と整列するように前記マイクロエレクトロニック・ワークピースの中に切り込む段階を含み、
前記ブラインドビアを構成する段階は、前記孔から前記ブラインド接触面までエッチングする段階を含み、
前記第2の開口部を導電材料で充填する段階は、該導電材料を前記ブラインドビアの中にメッキする段階を含む、
ことを特徴とする請求項21に記載の方法。 - 前記空洞を形成する段階は、レーザ及び/又は研磨剤を使用して孔を該孔の一部分が前記導電要素と整列するように前記マイクロエレクトロニック・ワークピースの中に切り込む段階を含み、
前記ブラインドビアを構成する段階は、第1のエッチング液が前記孔から前記ブラインド接触面上の酸化物までエッチングする第1の相と、第2のエッチング液が該酸化物から該ブラインド接触面までエッチングする第2の相とを含む2相エッチング手順を含み、
前記第2の開口部を導電材料で充填する段階は、下から上へのメッキ処理を使用して該導電材料を前記ブラインドビアの中にメッキする段階を含む、
ことを特徴とする請求項21に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/925,501 | 2004-08-24 | ||
US10/925,501 US7425499B2 (en) | 2004-08-24 | 2004-08-24 | Methods for forming interconnects in vias and microelectronic workpieces including such interconnects |
PCT/US2005/028149 WO2006023318A1 (en) | 2004-08-24 | 2005-08-08 | Methods for forming interconnects in vias and microelectronic workpieces including such interconnects |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008511174A JP2008511174A (ja) | 2008-04-10 |
JP4919087B2 true JP4919087B2 (ja) | 2012-04-18 |
Family
ID=35431490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007529900A Active JP4919087B2 (ja) | 2004-08-24 | 2005-08-08 | ビアに相互接続を形成する方法及び該相互接続を含むマイクロエレクトロニック・ワークピース |
Country Status (6)
Country | Link |
---|---|
US (1) | US7425499B2 (ja) |
EP (1) | EP1792341A1 (ja) |
JP (1) | JP4919087B2 (ja) |
KR (1) | KR100871585B1 (ja) |
TW (1) | TWI296432B (ja) |
WO (1) | WO2006023318A1 (ja) |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7091124B2 (en) * | 2003-11-13 | 2006-08-15 | Micron Technology, Inc. | Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices |
US8084866B2 (en) | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
US20050247894A1 (en) | 2004-05-05 | 2005-11-10 | Watkins Charles M | Systems and methods for forming apertures in microfeature workpieces |
US7232754B2 (en) * | 2004-06-29 | 2007-06-19 | Micron Technology, Inc. | Microelectronic devices and methods for forming interconnects in microelectronic devices |
US7416913B2 (en) * | 2004-07-16 | 2008-08-26 | Micron Technology, Inc. | Methods of manufacturing microelectronic imaging units with discrete standoffs |
US7189954B2 (en) * | 2004-07-19 | 2007-03-13 | Micron Technology, Inc. | Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers |
US7364934B2 (en) * | 2004-08-10 | 2008-04-29 | Micron Technology, Inc. | Microelectronic imaging units and methods of manufacturing microelectronic imaging units |
SG120200A1 (en) | 2004-08-27 | 2006-03-28 | Micron Technology Inc | Slanted vias for electrical circuits on circuit boards and other substrates |
US7300857B2 (en) | 2004-09-02 | 2007-11-27 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
US7271482B2 (en) * | 2004-12-30 | 2007-09-18 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
US7795134B2 (en) | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
US7262134B2 (en) | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
US7863187B2 (en) | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
US7749899B2 (en) | 2006-06-01 | 2010-07-06 | Micron Technology, Inc. | Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces |
US7629249B2 (en) * | 2006-08-28 | 2009-12-08 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
US7560371B2 (en) | 2006-08-29 | 2009-07-14 | Micron Technology, Inc. | Methods for selectively filling apertures in a substrate to form conductive vias with a liquid using a vacuum |
US8021981B2 (en) * | 2006-08-30 | 2011-09-20 | Micron Technology, Inc. | Redistribution layers for microfeature workpieces, and associated systems and methods |
US7902643B2 (en) | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
JP5269799B2 (ja) * | 2006-10-17 | 2013-08-21 | キューファー アセット リミテッド. エル.エル.シー. | ウエハのバイア形成 |
JP2009021433A (ja) * | 2007-07-12 | 2009-01-29 | Fujikura Ltd | 配線基板及びその製造方法 |
SG149710A1 (en) | 2007-07-12 | 2009-02-27 | Micron Technology Inc | Interconnects for packaged semiconductor devices and methods for manufacturing such devices |
US8193092B2 (en) | 2007-07-31 | 2012-06-05 | Micron Technology, Inc. | Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices |
SG150410A1 (en) | 2007-08-31 | 2009-03-30 | Micron Technology Inc | Partitioned through-layer via and associated systems and methods |
KR20090050230A (ko) * | 2007-11-15 | 2009-05-20 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성 방법 |
US7884015B2 (en) | 2007-12-06 | 2011-02-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
US8084854B2 (en) | 2007-12-28 | 2011-12-27 | Micron Technology, Inc. | Pass-through 3D interconnect for microelectronic dies and associated systems and methods |
JP2009206506A (ja) * | 2008-01-31 | 2009-09-10 | Sanyo Electric Co Ltd | 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器 |
JP5237648B2 (ja) * | 2008-02-05 | 2013-07-17 | スパンション エルエルシー | 半導体装置及びその製造方法 |
US8106511B2 (en) * | 2008-02-28 | 2012-01-31 | Qimonda Ag | Reduced-stress through-chip feature and method of making the same |
US8273603B2 (en) | 2008-04-04 | 2012-09-25 | The Charles Stark Draper Laboratory, Inc. | Interposers, electronic modules, and methods for forming the same |
US8017451B2 (en) | 2008-04-04 | 2011-09-13 | The Charles Stark Draper Laboratory, Inc. | Electronic modules and methods for forming the same |
US8253230B2 (en) | 2008-05-15 | 2012-08-28 | Micron Technology, Inc. | Disabling electrical connections using pass-through 3D interconnects and associated systems and methods |
US8030780B2 (en) | 2008-10-16 | 2011-10-04 | Micron Technology, Inc. | Semiconductor substrates with unitary vias and via terminals, and associated systems and methods |
US8263497B2 (en) | 2009-01-13 | 2012-09-11 | International Business Machines Corporation | High-yield method of exposing and contacting through-silicon vias |
US8492901B2 (en) * | 2009-11-06 | 2013-07-23 | International Business Machines Corporation | Metal oxide semiconductor (MOS)-compatible high-aspect ratio through-wafer vias and low-stress configuration thereof |
US8692382B2 (en) | 2010-03-11 | 2014-04-08 | Yu-Lin Yen | Chip package |
US8698316B2 (en) | 2010-03-11 | 2014-04-15 | Yu-Lin Yen | Chip package |
FR2965659B1 (fr) * | 2010-10-05 | 2013-11-29 | Centre Nat Rech Scient | Procédé de fabrication d'un circuit intégré |
TWI470760B (zh) * | 2011-07-21 | 2015-01-21 | Xintec Inc | 晶片封裝體及其形成方法 |
US9443764B2 (en) | 2013-10-11 | 2016-09-13 | GlobalFoundries, Inc. | Method of eliminating poor reveal of through silicon vias |
US9530737B1 (en) | 2015-09-28 | 2016-12-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9935047B2 (en) * | 2015-10-16 | 2018-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding structures and methods forming the same |
JP6682327B2 (ja) * | 2016-04-01 | 2020-04-15 | キヤノン株式会社 | 電子デバイス、その製造方法及びカメラ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02257643A (ja) * | 1989-03-29 | 1990-10-18 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH06310547A (ja) * | 1993-02-25 | 1994-11-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Family Cites Families (174)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2821959A (en) * | 1956-03-29 | 1958-02-04 | Bell Telephone Labor Inc | Mass soldering of electrical assemblies |
US3006318A (en) | 1958-03-26 | 1961-10-31 | Western Electric Co | Apparatus for applying solder coatings to surfaces |
DE1160831B (de) | 1962-04-21 | 1964-01-09 | Knapsack Ag | Verfahren und Vorrichtung zur Herstellung von Titannitrid |
US3865298A (en) * | 1973-08-14 | 1975-02-11 | Atomic Energy Commission | Solder leveling |
US4368106A (en) * | 1980-10-27 | 1983-01-11 | General Electric Company | Implantation of electrical feed-through conductors |
US5027184A (en) | 1981-03-02 | 1991-06-25 | Rockwell International Corporation | NPN type lateral transistor with minimal substrate operation interference |
US4756765A (en) | 1982-01-26 | 1988-07-12 | Avco Research Laboratory, Inc. | Laser removal of poor thermally-conductive materials |
US4534100A (en) | 1982-06-28 | 1985-08-13 | The United States Of America As Represented By The Secretary Of The Air Force | Electrical method of making conductive paths in silicon |
JPS60220940A (ja) | 1983-05-20 | 1985-11-05 | Hitachi Ltd | 異物自動検査装置 |
FR2547519B1 (fr) | 1983-06-15 | 1987-07-03 | Snecma | Procede et dispositif de percage par laser |
US4984597B1 (en) * | 1984-05-21 | 1999-10-26 | Cfmt Inc | Apparatus for rinsing and drying surfaces |
US4660063A (en) | 1985-03-18 | 1987-04-21 | General Electric Company | Immersion type ISFET |
US5026964A (en) | 1986-02-28 | 1991-06-25 | General Electric Company | Optical breakthrough sensor for laser drill |
US4768291A (en) | 1987-03-12 | 1988-09-06 | Monarch Technologies Corporation | Apparatus for dry processing a semiconductor wafer |
DE3831141A1 (de) | 1988-09-13 | 1990-03-22 | Zeiss Carl Fa | Verfahren und vorrichtung zur mikrochirurgie am auge mittels laserstrahlung |
FR2637151A1 (fr) | 1988-09-29 | 1990-03-30 | Commissariat Energie Atomique | Procede de realisation de connexions electriques a travers un substrat |
US4959705A (en) | 1988-10-17 | 1990-09-25 | Ford Microelectronics, Inc. | Three metal personalization of application specific monolithic microwave integrated circuit |
US5024966A (en) | 1988-12-21 | 1991-06-18 | At&T Bell Laboratories | Method of forming a silicon-based semiconductor optical device mount |
US4906314A (en) * | 1988-12-30 | 1990-03-06 | Micron Technology, Inc. | Process for simultaneously applying precut swatches of precured polyimide film to each semiconductor die on a wafer |
US5347149A (en) * | 1989-11-29 | 1994-09-13 | Texas Instruments Incorporated | Integrated circuit and method |
US5145099A (en) | 1990-07-13 | 1992-09-08 | Micron Technology, Inc. | Method for combining die attach and lead bond in the assembly of a semiconductor package |
US6545563B1 (en) * | 1990-07-16 | 2003-04-08 | Raytheon Company | Digitally controlled monolithic microwave integrated circuits |
FR2665574B1 (fr) | 1990-08-03 | 1997-05-30 | Thomson Composants Microondes | Procede d'interconnexion entre un circuit integre et un circuit support, et circuit integre adapte a ce procede. |
US5294568A (en) * | 1990-10-12 | 1994-03-15 | Genus, Inc. | Method of selective etching native oxide |
US5130783A (en) | 1991-03-04 | 1992-07-14 | Texas Instruments Incorporated | Flexible film semiconductor package |
US5292686A (en) * | 1991-08-21 | 1994-03-08 | Triquint Semiconductor, Inc. | Method of forming substrate vias in a GaAs wafer |
US5289631A (en) * | 1992-03-04 | 1994-03-01 | Mcnc | Method for testing, burn-in, and/or programming of integrated circuit chips |
JPH05251717A (ja) | 1992-03-04 | 1993-09-28 | Hitachi Ltd | 半導体パッケージおよび半導体モジュール |
US5233448A (en) | 1992-05-04 | 1993-08-03 | Industrial Technology Research Institute | Method of manufacturing a liquid crystal display panel including photoconductive electrostatic protection |
US5389738A (en) | 1992-05-04 | 1995-02-14 | Motorola, Inc. | Tamperproof arrangement for an integrated circuit device |
US5760834A (en) | 1992-09-30 | 1998-06-02 | Lsi Logic | Electronic camera with binary lens element array |
JP2833941B2 (ja) | 1992-10-09 | 1998-12-09 | 三菱電機株式会社 | 固体撮像装置とその製造方法 |
US5464960A (en) | 1993-01-12 | 1995-11-07 | Iatrotech, Inc. | Laser calibration device |
JP2842132B2 (ja) * | 1993-03-05 | 1998-12-24 | 松下電器産業株式会社 | 光学デバイス |
US5447871A (en) | 1993-03-05 | 1995-09-05 | Goldstein; Edward F. | Electrically conductive interconnection through a body of semiconductor material |
JPH06268020A (ja) * | 1993-03-10 | 1994-09-22 | Sumitomo Electric Ind Ltd | 半導体装置 |
JP3161142B2 (ja) | 1993-03-26 | 2001-04-25 | ソニー株式会社 | 半導体装置 |
US5518956A (en) | 1993-09-02 | 1996-05-21 | General Electric Company | Method of isolating vertical shorts in an electronic array using laser ablation |
JP2950714B2 (ja) * | 1993-09-28 | 1999-09-20 | シャープ株式会社 | 固体撮像装置およびその製造方法 |
US5435887A (en) | 1993-11-03 | 1995-07-25 | Massachusetts Institute Of Technology | Methods for the fabrication of microstructure arrays |
US5378312A (en) * | 1993-12-07 | 1995-01-03 | International Business Machines Corporation | Process for fabricating a semiconductor structure having sidewalls |
JP3253439B2 (ja) | 1993-12-24 | 2002-02-04 | シャープ株式会社 | 液晶表示素子の製造方法 |
US5536455A (en) | 1994-01-03 | 1996-07-16 | Omron Corporation | Method of manufacturing lens array |
KR0147401B1 (ko) | 1994-02-23 | 1998-08-01 | 구본준 | 고체촬상소자 및 그 제조방법 |
US5627106A (en) | 1994-05-06 | 1997-05-06 | United Microelectronics Corporation | Trench method for three dimensional chip connecting during IC fabrication |
US5585675A (en) | 1994-05-11 | 1996-12-17 | Harris Corporation | Semiconductor die packaging tub having angularly offset pad-to-pad via structure configured to allow three-dimensional stacking and electrical interconnections among multiple identical tubs |
JPH0897375A (ja) * | 1994-07-26 | 1996-04-12 | Toshiba Corp | マイクロ波集積回路装置及びその製造方法 |
US5521434A (en) | 1994-10-17 | 1996-05-28 | International Business Machines Corporation | Semiconductor chip and electronic module with integrated surface interconnects/components |
US5904499A (en) | 1994-12-22 | 1999-05-18 | Pace; Benedict G | Package for power semiconductor chips |
US5605783A (en) * | 1995-01-06 | 1997-02-25 | Eastman Kodak Company | Pattern transfer techniques for fabrication of lenslet arrays for solid state imagers |
US5718791A (en) * | 1995-06-05 | 1998-02-17 | R + S Stanztechnik Gmbh | Method of laminating a trim panel and folding a cover sheet edge around the panel rim |
US5646067A (en) | 1995-06-05 | 1997-07-08 | Harris Corporation | Method of bonding wafers having vias including conductive material |
US5861654A (en) * | 1995-11-28 | 1999-01-19 | Eastman Kodak Company | Image sensor assembly |
US5693967A (en) * | 1995-08-10 | 1997-12-02 | Lg Semicon Co., Ltd. | Charge coupled device with microlens |
US5673846A (en) | 1995-08-24 | 1997-10-07 | International Business Machines Corporation | Solder anchor decal and method |
JP3263705B2 (ja) | 1995-09-21 | 2002-03-11 | 三菱電機株式会社 | プリント配線板およびフラットパネル・ディスプレイ駆動回路用プリント配線板およびフラットパネル・ディスプレイ装置 |
JP2905736B2 (ja) | 1995-12-18 | 1999-06-14 | 株式会社エイ・ティ・アール光電波通信研究所 | 半導体装置 |
US5851845A (en) | 1995-12-18 | 1998-12-22 | Micron Technology, Inc. | Process for packaging a semiconductor die using dicing and testing |
US5776824A (en) | 1995-12-22 | 1998-07-07 | Micron Technology, Inc. | Method for producing laminated film/metal structures for known good die ("KG") applications |
US5773359A (en) | 1995-12-26 | 1998-06-30 | Motorola, Inc. | Interconnect system and method of fabrication |
JPH09186286A (ja) * | 1996-01-05 | 1997-07-15 | Matsushita Electron Corp | リードフレーム及び半導体チップの実装方法 |
US5673730A (en) | 1996-01-24 | 1997-10-07 | Micron Technology, Inc. | Form tooling and method of forming semiconductor package leads |
US5914488A (en) | 1996-03-05 | 1999-06-22 | Mitsubishi Denki Kabushiki Kaisha | Infrared detector |
US6072236A (en) | 1996-03-07 | 2000-06-06 | Micron Technology, Inc. | Micromachined chip scale package |
US5893828A (en) | 1996-05-02 | 1999-04-13 | Uram; Martin | Contact laser surgical endoscope and associated myringotomy procedure |
NL1003315C2 (nl) | 1996-06-11 | 1997-12-17 | Europ Semiconductor Assembly E | Werkwijze voor het inkapselen van een geïntegreerde halfgeleiderschake- ling. |
US5857963A (en) * | 1996-07-17 | 1999-01-12 | Welch Allyn, Inc. | Tab imager assembly for use in an endoscope |
US5843625A (en) | 1996-07-23 | 1998-12-01 | Advanced Micro Devices, Inc. | Method of reducing via and contact dimensions beyond photolithography equipment limits |
US6096155A (en) * | 1996-09-27 | 2000-08-01 | Digital Optics Corporation | Method of dicing wafer level integrated multiple optical elements |
KR100222299B1 (ko) | 1996-12-16 | 1999-10-01 | 윤종용 | 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법 |
US6103547A (en) | 1997-01-17 | 2000-08-15 | Micron Technology, Inc. | High speed IC package configuration |
US6271582B1 (en) | 1997-04-07 | 2001-08-07 | Micron Technology, Inc. | Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die |
US6008996A (en) * | 1997-04-07 | 1999-12-28 | Micron Technology, Inc. | Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die |
JP2924854B2 (ja) | 1997-05-20 | 1999-07-26 | 日本電気株式会社 | 半導体装置、その製造方法 |
US5821532A (en) | 1997-06-16 | 1998-10-13 | Eastman Kodak Company | Imager package substrate |
KR100230428B1 (ko) | 1997-06-24 | 1999-11-15 | 윤종용 | 다층 도전성 패드를 구비하는 반도체장치 및 그 제조방법 |
US6159764A (en) | 1997-07-02 | 2000-12-12 | Micron Technology, Inc. | Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages |
US5811799A (en) | 1997-07-31 | 1998-09-22 | Wu; Liang-Chung | Image sensor package having a wall with a sealed cover |
JPH1168074A (ja) | 1997-08-13 | 1999-03-09 | Sony Corp | 固体撮像素子 |
US5962810A (en) | 1997-09-09 | 1999-10-05 | Amkor Technology, Inc. | Integrated circuit package employing a transparent encapsulant |
US6048744A (en) | 1997-09-15 | 2000-04-11 | Micron Technology, Inc. | Integrated circuit package alignment feature |
US5807439A (en) | 1997-09-29 | 1998-09-15 | Siemens Aktiengesellschaft | Apparatus and method for improved washing and drying of semiconductor wafers |
JPH11132857A (ja) | 1997-10-28 | 1999-05-21 | Matsushita Electric Works Ltd | 赤外線検出器 |
US5998292A (en) | 1997-11-12 | 1999-12-07 | International Business Machines Corporation | Method for making three dimensional circuit integration |
DE69737262T2 (de) | 1997-11-26 | 2007-11-08 | Stmicroelectronics S.R.L., Agrate Brianza | Herstellungsverfahren für einen Vorder-Hinterseiten-Durchkontakt in mikro-integrierten Schaltungen |
US6114240A (en) | 1997-12-18 | 2000-09-05 | Micron Technology, Inc. | Method for fabricating semiconductor components using focused laser beam |
JP3638771B2 (ja) | 1997-12-22 | 2005-04-13 | 沖電気工業株式会社 | 半導体装置 |
US6107180A (en) | 1998-01-30 | 2000-08-22 | Motorola, Inc. | Method for forming interconnect bumps on a semiconductor die |
US6191487B1 (en) * | 1998-04-23 | 2001-02-20 | Minco Technology Labs, Inc. | Semiconductor and flip chip packages and method having a back-side connection |
US6008070A (en) | 1998-05-21 | 1999-12-28 | Micron Technology, Inc. | Wafer level fabrication and assembly of chip scale packages |
US6140604A (en) | 1998-06-18 | 2000-10-31 | General Electric Company | Laser drilling breakthrough detector |
US6080291A (en) | 1998-07-10 | 2000-06-27 | Semitool, Inc. | Apparatus for electrochemically processing a workpiece including an electrical contact assembly having a seal member |
KR100269540B1 (ko) * | 1998-08-28 | 2000-10-16 | 윤종용 | 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법 |
US6130141A (en) | 1998-10-14 | 2000-10-10 | Lucent Technologies Inc. | Flip chip metallization |
US6184465B1 (en) * | 1998-11-12 | 2001-02-06 | Micron Technology, Inc. | Semiconductor package |
US6239485B1 (en) * | 1998-11-13 | 2001-05-29 | Fujitsu Limited | Reduced cross-talk noise high density signal interposer with power and ground wrap |
US6359328B1 (en) * | 1998-12-31 | 2002-03-19 | Intel Corporation | Methods for making interconnects and diffusion barriers in integrated circuits |
TW442873B (en) | 1999-01-14 | 2001-06-23 | United Microelectronics Corp | Three-dimension stack-type chip structure and its manufacturing method |
US6228687B1 (en) | 1999-06-28 | 2001-05-08 | Micron Technology, Inc. | Wafer-level package and methods of fabricating |
KR100298827B1 (ko) | 1999-07-09 | 2001-11-01 | 윤종용 | 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법 |
US6886284B2 (en) * | 1999-10-08 | 2005-05-03 | Identification Dynamics, Llc | Firearm microstamping and micromarking insert for stamping a firearm identification code and serial number into cartridge shell casings and projectiles |
US6266197B1 (en) | 1999-12-08 | 2001-07-24 | Amkor Technology, Inc. | Molded window array for image sensor packages |
US6229202B1 (en) | 2000-01-10 | 2001-05-08 | Micron Technology, Inc. | Semiconductor package having downset leadframe for reducing package bow |
US6341009B1 (en) * | 2000-02-24 | 2002-01-22 | Quantronix Corporation | Laser delivery system and method for photolithographic mask repair |
US6351027B1 (en) * | 2000-02-29 | 2002-02-26 | Agilent Technologies, Inc. | Chip-mounted enclosure |
AU2001253547A1 (en) * | 2000-05-23 | 2001-12-03 | Atmel Corporation | Integrated ic chip package for electronic image sensor die |
JP4979154B2 (ja) * | 2000-06-07 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US6503780B1 (en) * | 2000-07-05 | 2003-01-07 | Amkor Technology, Inc. | Wafer scale image sensor package fabrication method |
US6468889B1 (en) * | 2000-08-08 | 2002-10-22 | Advanced Micro Devices, Inc. | Backside contact for integrated circuit and method of forming same |
US20020020898A1 (en) * | 2000-08-16 | 2002-02-21 | Vu Quat T. | Microelectronic substrates with integrated devices |
US6909554B2 (en) * | 2000-12-27 | 2005-06-21 | Finisar Corporation | Wafer integration of micro-optics |
US6686588B1 (en) * | 2001-01-16 | 2004-02-03 | Amkor Technology, Inc. | Optical module with lens integral holder |
US6534863B2 (en) * | 2001-02-09 | 2003-03-18 | International Business Machines Corporation | Common ball-limiting metallurgy for I/O sites |
US20040012698A1 (en) * | 2001-03-05 | 2004-01-22 | Yasuo Suda | Image pickup model and image pickup device |
JP2002261189A (ja) * | 2001-03-05 | 2002-09-13 | Murata Mfg Co Ltd | 高周波用回路チップ及びその製造方法 |
US6635941B2 (en) * | 2001-03-21 | 2003-10-21 | Canon Kabushiki Kaisha | Structure of semiconductor device with improved reliability |
JP2002373957A (ja) * | 2001-06-14 | 2002-12-26 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP4053257B2 (ja) * | 2001-06-14 | 2008-02-27 | 新光電気工業株式会社 | 半導体装置の製造方法 |
US6680459B2 (en) * | 2001-06-22 | 2004-01-20 | Nippei Toyama Corporation | Laser beam machining apparatus and laser beam machining method |
JP2003289073A (ja) * | 2002-01-22 | 2003-10-10 | Canon Inc | 半導体装置および半導体装置の製造方法 |
US6645832B2 (en) * | 2002-02-20 | 2003-11-11 | Intel Corporation | Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack |
JP2003318178A (ja) * | 2002-04-24 | 2003-11-07 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
TWI229435B (en) * | 2002-06-18 | 2005-03-11 | Sanyo Electric Co | Manufacture of semiconductor device |
US7166247B2 (en) * | 2002-06-24 | 2007-01-23 | Micron Technology, Inc. | Foamed mechanical planarization pads made with supercritical fluid |
US6716737B2 (en) * | 2002-07-29 | 2004-04-06 | Hewlett-Packard Development Company, L.P. | Method of forming a through-substrate interconnect |
US6821811B2 (en) * | 2002-08-02 | 2004-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor |
US20040038442A1 (en) * | 2002-08-26 | 2004-02-26 | Kinsman Larry D. | Optically interactive device packages and methods of assembly |
US7030010B2 (en) * | 2002-08-29 | 2006-04-18 | Micron Technology, Inc. | Methods for creating electrophoretically insulated vias in semiconductive substrates and resulting structures |
US6885107B2 (en) * | 2002-08-29 | 2005-04-26 | Micron Technology, Inc. | Flip-chip image sensor packages and methods of fabrication |
US7164565B2 (en) * | 2002-11-29 | 2007-01-16 | Sigmatel, Inc. | ESD protection circuit |
US7176122B2 (en) * | 2003-03-04 | 2007-02-13 | Intel Corporation | Dielectric with sidewall passivating layer |
KR100497111B1 (ko) * | 2003-03-25 | 2005-06-28 | 삼성전자주식회사 | 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법 |
US7192891B2 (en) * | 2003-08-01 | 2007-03-20 | Samsung Electronics, Co., Ltd. | Method for forming a silicon oxide layer using spin-on glass |
US7060624B2 (en) * | 2003-08-13 | 2006-06-13 | International Business Machines Corporation | Deep filled vias |
KR100537892B1 (ko) * | 2003-08-26 | 2005-12-21 | 삼성전자주식회사 | 칩 스택 패키지와 그 제조 방법 |
US7345350B2 (en) * | 2003-09-23 | 2008-03-18 | Micron Technology, Inc. | Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias |
US7118833B2 (en) * | 2003-09-26 | 2006-10-10 | Flipchip International, Llc | Forming partial-depth features in polymer film |
US7183653B2 (en) * | 2003-12-17 | 2007-02-27 | Intel Corporation | Via including multiple electrical paths |
US7250438B2 (en) * | 2004-06-08 | 2007-07-31 | Nereus Pharmaceuticals, Inc. | Anti-bacterial and anti-cancer spiro beta-lactone/gamma-lactams |
US7416913B2 (en) * | 2004-07-16 | 2008-08-26 | Micron Technology, Inc. | Methods of manufacturing microelectronic imaging units with discrete standoffs |
US7189954B2 (en) * | 2004-07-19 | 2007-03-13 | Micron Technology, Inc. | Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers |
US7192863B2 (en) * | 2004-07-30 | 2007-03-20 | Texas Instruments Incorporated | Method of eliminating etch ridges in a dual damascene process |
US20060023107A1 (en) * | 2004-08-02 | 2006-02-02 | Bolken Todd O | Microelectronic imagers with optics supports having threadless interfaces and methods for manufacturing such microelectronic imagers |
US7364934B2 (en) * | 2004-08-10 | 2008-04-29 | Micron Technology, Inc. | Microelectronic imaging units and methods of manufacturing microelectronic imaging units |
US7645635B2 (en) * | 2004-08-16 | 2010-01-12 | Micron Technology, Inc. | Frame structure and semiconductor attach process for use therewith for fabrication of image sensor packages and the like, and resulting packages |
US20060038272A1 (en) * | 2004-08-17 | 2006-02-23 | Texas Instruments Incorporated | Stacked wafer scale package |
US7632747B2 (en) * | 2004-08-19 | 2009-12-15 | Micron Technology, Inc. | Conductive structures for microfeature devices and methods for fabricating microfeature devices |
US7223626B2 (en) * | 2004-08-19 | 2007-05-29 | Micron Technology, Inc. | Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers |
US7397066B2 (en) * | 2004-08-19 | 2008-07-08 | Micron Technology, Inc. | Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers |
US7115961B2 (en) * | 2004-08-24 | 2006-10-03 | Micron Technology, Inc. | Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices |
US7429494B2 (en) * | 2004-08-24 | 2008-09-30 | Micron Technology, Inc. | Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers |
US7183176B2 (en) * | 2004-08-25 | 2007-02-27 | Agency For Science, Technology And Research | Method of forming through-wafer interconnects for vertical wafer level packaging |
US7276393B2 (en) * | 2004-08-26 | 2007-10-02 | Micron Technology, Inc. | Microelectronic imaging units and methods of manufacturing microelectronic imaging units |
SG120200A1 (en) * | 2004-08-27 | 2006-03-28 | Micron Technology Inc | Slanted vias for electrical circuits on circuit boards and other substrates |
US7378342B2 (en) * | 2004-08-27 | 2008-05-27 | Micron Technology, Inc. | Methods for forming vias varying lateral dimensions |
US7419852B2 (en) * | 2004-08-27 | 2008-09-02 | Micron Technology, Inc. | Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies |
US7511262B2 (en) * | 2004-08-30 | 2009-03-31 | Micron Technology, Inc. | Optical device and assembly for use with imaging dies, and wafer-label imager assembly |
US7646075B2 (en) * | 2004-08-31 | 2010-01-12 | Micron Technology, Inc. | Microelectronic imagers having front side contacts |
US7109068B2 (en) * | 2004-08-31 | 2006-09-19 | Micron Technology, Inc. | Through-substrate interconnect fabrication methods |
US7300857B2 (en) * | 2004-09-02 | 2007-11-27 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
US7326629B2 (en) * | 2004-09-10 | 2008-02-05 | Agency For Science, Technology And Research | Method of stacking thin substrates by transfer bonding |
TWI254387B (en) * | 2004-09-10 | 2006-05-01 | Advanced Semiconductor Eng | Wafer stacking package method |
US7170183B1 (en) * | 2005-05-13 | 2007-01-30 | Amkor Technology, Inc. | Wafer level stacked package |
US7919844B2 (en) * | 2005-05-26 | 2011-04-05 | Aprolase Development Co., Llc | Tier structure with tier frame having a feedthrough structure |
KR100629498B1 (ko) * | 2005-07-15 | 2006-09-28 | 삼성전자주식회사 | 마이크로 패키지, 멀티―스택 마이크로 패키지 및 이들의제조방법 |
US7598181B2 (en) * | 2005-07-19 | 2009-10-06 | Micron Technology, Inc. | Process for enhancing solubility and reaction rates in supercritical fluids |
US7622313B2 (en) * | 2005-07-29 | 2009-11-24 | Freescale Semiconductor, Inc. | Fabrication of three dimensional integrated circuit employing multiple die panels |
US7429529B2 (en) * | 2005-08-05 | 2008-09-30 | Farnworth Warren M | Methods of forming through-wafer interconnects and structures resulting therefrom |
US7485968B2 (en) * | 2005-08-11 | 2009-02-03 | Ziptronix, Inc. | 3D IC method and device |
US8308053B2 (en) * | 2005-08-31 | 2012-11-13 | Micron Technology, Inc. | Microfeature workpieces having alloyed conductive structures, and associated methods |
US7772115B2 (en) * | 2005-09-01 | 2010-08-10 | Micron Technology, Inc. | Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure |
US7452743B2 (en) * | 2005-09-01 | 2008-11-18 | Aptina Imaging Corporation | Microelectronic imaging units and methods of manufacturing microelectronic imaging units at the wafer level |
US20070045120A1 (en) * | 2005-09-01 | 2007-03-01 | Micron Technology, Inc. | Methods and apparatus for filling features in microfeature workpieces |
US7629249B2 (en) * | 2006-08-28 | 2009-12-08 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
-
2004
- 2004-08-24 US US10/925,501 patent/US7425499B2/en active Active
-
2005
- 2005-08-08 KR KR1020077005371A patent/KR100871585B1/ko active IP Right Grant
- 2005-08-08 EP EP05784984A patent/EP1792341A1/en not_active Withdrawn
- 2005-08-08 JP JP2007529900A patent/JP4919087B2/ja active Active
- 2005-08-08 WO PCT/US2005/028149 patent/WO2006023318A1/en active Application Filing
- 2005-08-23 TW TW094128766A patent/TWI296432B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02257643A (ja) * | 1989-03-29 | 1990-10-18 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH06310547A (ja) * | 1993-02-25 | 1994-11-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2008511174A (ja) | 2008-04-10 |
WO2006023318A1 (en) | 2006-03-02 |
TWI296432B (en) | 2008-05-01 |
TW200623323A (en) | 2006-07-01 |
KR20070043030A (ko) | 2007-04-24 |
US20060042952A1 (en) | 2006-03-02 |
EP1792341A1 (en) | 2007-06-06 |
KR100871585B1 (ko) | 2008-12-02 |
US7425499B2 (en) | 2008-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4919087B2 (ja) | ビアに相互接続を形成する方法及び該相互接続を含むマイクロエレクトロニック・ワークピース | |
US7262134B2 (en) | Microfeature workpieces and methods for forming interconnects in microfeature workpieces | |
JP5654471B2 (ja) | ビア配線を作るための方法 | |
US4978639A (en) | Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips | |
US9589879B2 (en) | Substrates with through vias with conductive features for connection to integrated circuit elements, and methods for forming through vias in substrates | |
US8076237B2 (en) | Method and apparatus for 3D interconnect | |
US7696064B2 (en) | Methods for forming a through via | |
US10199275B2 (en) | Systems and methods for producing flat surfaces in interconnect structures | |
EP2826066B1 (en) | Semiconductor devices with close-packed via structures having in-plane routing and method of making same | |
JP4650117B2 (ja) | 半導体装置の製造方法 | |
CN105895579A (zh) | 一种基于soi衬底的tsv圆片的加工方法 | |
EP2819162B1 (en) | Method for producing contact areas on a semiconductor substrate | |
CN115312451A (zh) | 超导衬底穿孔 | |
KR20030097622A (ko) | 반도체 기판의 바이어 또는 리세스 충전 방법 | |
CN112366177B (zh) | 半导体器件及其形成方法 | |
Dixit et al. | Through-substrate vias based three-dimensional interconnection technology | |
CN117276187A (zh) | 半导体基板中硅通孔的制作方法 | |
CN117276186A (zh) | 半导体基板中硅通孔的制作方法 | |
KR100414732B1 (ko) | 금속배선 형성 방법 | |
WO2009048861A2 (en) | Methods for forming a through via |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100607 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100902 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110209 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110209 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110217 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111117 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111117 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111227 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4919087 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |