JP4917387B2 - 不揮発性半導体記憶装置およびその製造方法 - Google Patents
不揮発性半導体記憶装置およびその製造方法 Download PDFInfo
- Publication number
- JP4917387B2 JP4917387B2 JP2006230018A JP2006230018A JP4917387B2 JP 4917387 B2 JP4917387 B2 JP 4917387B2 JP 2006230018 A JP2006230018 A JP 2006230018A JP 2006230018 A JP2006230018 A JP 2006230018A JP 4917387 B2 JP4917387 B2 JP 4917387B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- insulating film
- region
- film
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 100
- 229920005591 polysilicon Polymers 0.000 claims description 100
- 238000005530 etching Methods 0.000 claims description 40
- 239000010410 layer Substances 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000059 patterning Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、浮遊ゲートを含むスタック型ゲート構造の不揮発性半導体記憶装置およびその製造方法に係り、特に、かかる不揮発性半導体記憶装置の製造不良を低減させるための改良技術に関する。
従来、ＥＥＰＲＯＭなどの不揮発性半導体記憶装置（例えば、下記特許文献１参照）では、平面上にワード線とビット線とが交差し、その交差部において、浮遊ゲート（フローティングゲート）および制御ゲート（コントロールゲート）からなるスタック型ゲート構造のトランジスタが形成されるメモリアレイを備えている。
このような不揮発性半導体記憶装置では、制御ゲートをポリシリコン等の導電性膜によって形成している。このポリシリコンをメモリアレイの周辺の回路（周辺回路）と導通させてワード線を形成するためには、通常、コンタクトを開口し、そのコンタクトを介してポリシリコンと周辺回路における金属配線（例えば、アルミニウム配線）とを接続させる必要がある。
このような不揮発性半導体記憶装置では、制御ゲートをポリシリコン等の導電性膜によって形成している。このポリシリコンをメモリアレイの周辺の回路（周辺回路）と導通させてワード線を形成するためには、通常、コンタクトを開口し、そのコンタクトを介してポリシリコンと周辺回路における金属配線（例えば、アルミニウム配線）とを接続させる必要がある。
ところで、近年、半導体記憶装置における微細加工技術の進展に伴い、隣接するワード線（ポリシリコン）の間隔が狭まってきている。これにより、上述したコンタクトを開口する際、制御ゲートが形成されるポリシリコン上に精度良く開口することが困難になってきている。ポリシリコン上に精度良く開口できない場合には、周辺回路における金属配線が不揮発性半導体記憶装置の基板と導通するなどの不良が発生する虞がある。すなわち、コンタクトを開口するプロセスでは、開口不良を避けるためにオーバーエッチングが行われるが、このオーバーエッチングによりフィールド酸化膜がエッチングされ、コンタクトが基板にまで達する虞がある。コンタクトが基板にまで達すると、周辺回路からの電気信号がワード線を介して制御ゲートに伝達されないという不具合が発生する。
その一方で、隣接するワード線（ポリシリコン）の間隔にかかわらずコンタクトをポリシリコン上に精度良く開口させることには、製造装置の能力等から限界がある。
その一方で、隣接するワード線（ポリシリコン）の間隔にかかわらずコンタクトをポリシリコン上に精度良く開口させることには、製造装置の能力等から限界がある。
以上の観点から、コンタクトホールをワード線上に精度良く開口できない場合でも、周辺回路からの電気信号がワード線を介して確実に制御ゲートに伝達される構造の不揮発性半導体記憶装置およびその製造方法が望まれていた。
この発明の不揮発性半導体記憶装置は、半導体基板上に複数本のワード線と複数本のビット線とが配置され、ワード線とビット線との交差部にメモリセルを有しており、
半導体基板上の所定の領域に形成された第１絶縁膜と、第１絶縁膜上に形成され、平面視において少なくともワード線と上層の金属配線とのコンタクト部を包含する、第１形状のエッチングストップ層と、半導体基板上の所定の領域以外の他の領域、及びエッチングストップ層上に形成された第２絶縁膜と、ワード線として、エッチングストップ層上に形成された第２絶縁膜上に形成された所定幅以下の幅を有する帯状の第２ポリシリコン膜、及び他の領域上に形成された第２絶縁膜上に形成された帯状の領域よりも面積が大きい形状の第２ポリシリコン膜と、を備える。
半導体基板上の所定の領域に形成された第１絶縁膜と、第１絶縁膜上に形成され、平面視において少なくともワード線と上層の金属配線とのコンタクト部を包含する、第１形状のエッチングストップ層と、半導体基板上の所定の領域以外の他の領域、及びエッチングストップ層上に形成された第２絶縁膜と、ワード線として、エッチングストップ層上に形成された第２絶縁膜上に形成された所定幅以下の幅を有する帯状の第２ポリシリコン膜、及び他の領域上に形成された第２絶縁膜上に形成された帯状の領域よりも面積が大きい形状の第２ポリシリコン膜と、を備える。
この発明の不揮発性半導体記憶装置によれば、ワード線（第２ポリシリコン膜）と上層の金属配線とのコンタクト部にコンタクトホールを開口する際のエッチング工程において、コンタクトホールを第２ポリシリコン膜上に精度良く開口できない場合であっても、第２ポリシリコン膜の下部にあるエッチングストップ層がコンタクト部を包含する形状（第１形状）にて形成されているので、エッチングがこのエッチングストップ層にて停止する。したがって、半導体基板を損傷せず、接合不良が生じない。
この発明の不揮発性半導体記憶装置の製造方法は、半導体基板上に複数本のワード線と複数本のビット線とが配置され、ワード線とビット線との交差部にメモリセルを有する不揮発性半導体記憶装置に対する製造方法であって、半導体基板上の所定の領域に第１絶縁膜を形成する工程と、第１絶縁膜上に第１ポリシリコン膜を形成する工程と、第１ポリシリコン膜をパターニングし、メモリセルの浮遊ゲートを形成するとともに、ワード線と上層の金属配線とのコンタクト部を包含する第１形状を形成する工程と、半導体基板上の所定の領域以外の他の領域、及び第１ポリシリコン膜上に第２絶縁膜を形成する工程と、第２絶縁膜上に帯状の第２ポリシリコン膜を形成する工程と、第２ポリシリコン膜をパターニングし、メモリセルの制御ゲートを形成するとともに、ワード線としてのエッチングストップ層上に形成された第２絶縁膜上に所定幅以下の幅を有する帯状領域、及び他の領域上に形成された第２絶縁膜上に帯状領域よりも面積が大きい形状の領域を形成する工程と、第２ポリシリコン膜上に層間絶縁膜を堆積する工程と、層間絶縁膜をエッチングし、コンタクト部のためのコンタクトホールを第２ポリシリコン膜上に開口する工程と、を備える。
この発明の不揮発性半導体記憶装置の製造方法によれば、層間絶縁膜をエッチングし、コンタクト部のためのコンタクトホールを第２ポリシリコン膜上に開口する工程（コンタクトホールのエッチング工程）が行われる前に、第１ポリシリコン膜がコンタクト部を包含する形状（第１形状）にてすでに形成されている。そして、コンタクトホールのエッチング工程において、コンタクトホールを第２ポリシリコン膜上に精度良く開口できない場合であっても、第２ポリシリコン膜の下部に形成された第１形状の第１ポリシリコン膜がエッチングストップ層として機能する。したがって、この製造方法によって製造された不揮発性半導体記憶装置では、コンタクトホールのエッチング工程によって半導体基板を損傷せず、接合不良が生じない。
また、この製造方法では、第１ポリシリコン膜をパターニングすることによって、メモリセルの浮遊ゲートと、ワード線と上層の金属配線とのコンタクト部を包含する第１形状とが同時に形成される。したがって、エッチングストップ層としての第１ポリシリコン膜の形成に対して追加の工程を要しない。
また、この製造方法では、第１ポリシリコン膜をパターニングすることによって、メモリセルの浮遊ゲートと、ワード線と上層の金属配線とのコンタクト部を包含する第１形状とが同時に形成される。したがって、エッチングストップ層としての第１ポリシリコン膜の形成に対して追加の工程を要しない。
本発明によれば、コンタクトホールをワード線上に精度良く開口できない場合でも、周辺回路からの電気信号がワード線を介して確実に制御ゲートに伝達することができる。
＜第１の実施形態＞
以下、本発明の不揮発性半導体記憶装置の一実施形態であるＥＥＰＲＯＭについて説明する。
以下、本発明の不揮発性半導体記憶装置の一実施形態であるＥＥＰＲＯＭについて説明する。
図１は、この発明の第１の実施形態に係るＥＥＰＲＯＭのメモリセルアレイの一部分を示す平面図である。図２〜図９は、この発明に係る製造方法を工程順に示す断面図である。なお、図２〜図７において、（Ａ−Ａ），（Ｂ−Ｂ），（Ｃ−Ｃ）はそれぞれ図１におけるＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線に沿う断面図を示している。すなわち、（Ａ−Ａ）および（Ｂ−Ｂ）は、それぞれメモリセルにおけるビット線方向およびワード線方向の断面図である。また、（Ｃ−Ｃ）は、複数のワード線（後述するワード線１０＿１〜１０＿３）の断面図であって、特に、その一部のワード線（後述するワード線１０＿２）と上部の金属配線とのコンタクト部の位置における断面について示している。
図８〜図９は、図１におけるＣ−Ｃ線に沿う断面図を示している。
図８〜図９は、図１におけるＣ−Ｃ線に沿う断面図を示している。
（ＥＥＰＲＯＭの全体構成）
図１を参照すると、このＥＥＰＲＯＭでは、複数本のワード線１０＿１，１０＿２，１０＿３，１０＿４，１０＿５，…と、複数本のビット線２０＿１，…とが配置され、ワード線とビット線との交差部に設けられるメモリセルからなるメモリアレイ５を有している。たとえば、ワード線１０＿２とビット線２０＿１の交差部には、メモリセル２＿２１が形成される。各ワード線１０＿１〜１０＿５は、ポリシリコンによって形成され、それぞれコンタクト１２＿１〜１２＿５を介して金属配線３０＿１〜３０＿５と接続される。
なお、図では、メモリアレイ５が形成される領域をセル領域（ＣＡ）、コンタクト１２＿１〜１２＿５が形成される領域を周辺領域（ＰＡ）と称する。
図１を参照すると、このＥＥＰＲＯＭでは、複数本のワード線１０＿１，１０＿２，１０＿３，１０＿４，１０＿５，…と、複数本のビット線２０＿１，…とが配置され、ワード線とビット線との交差部に設けられるメモリセルからなるメモリアレイ５を有している。たとえば、ワード線１０＿２とビット線２０＿１の交差部には、メモリセル２＿２１が形成される。各ワード線１０＿１〜１０＿５は、ポリシリコンによって形成され、それぞれコンタクト１２＿１〜１２＿５を介して金属配線３０＿１〜３０＿５と接続される。
なお、図では、メモリアレイ５が形成される領域をセル領域（ＣＡ）、コンタクト１２＿１〜１２＿５が形成される領域を周辺領域（ＰＡ）と称する。
（ＥＥＰＲＯＭの製造方法）
次に、図２〜図８を参照して、本実施形態に係るＥＥＰＲＯＭの製造方法について、順を追って説明する。
次に、図２〜図８を参照して、本実施形態に係るＥＥＰＲＯＭの製造方法について、順を追って説明する。
先ず、半導体基板５０表面を熱酸化することで、例えば膜厚が１００Å程度のシリコン酸化膜を形成する。続いて、既存のＬＰＣＶＤ（減圧ＣＶＤ）法を用いることで、シリコン酸化膜上に、例えば膜厚が１０００Å程度のシリコン窒化膜を形成する。そして、フォトリソグラフィおよびエッチングによって、シリコン酸化膜およびシリコン窒化膜をパターニングする。このエッチングによって露出された半導体基板５０表面を熱酸化することによって、図２（Ｂ−Ｂ）に示すように、半導体基板５０上に選択的に素子分離膜５１を形成する。この素子分離膜５１によって素子形成領域が画定される。
なお、素子分離膜５１が形成された後、シリコン酸化膜およびシリコン窒化膜は除去される。
なお、素子分離膜５１が形成された後、シリコン酸化膜およびシリコン窒化膜は除去される。
次に、素子形成領域表面上に例えば９００℃のドライ酸化条件で膜厚１００Åのシリコン酸化膜５２（第１絶縁膜）を形成する。さらに、シリコン酸化膜５２上にＬＰＣＶＤ法により例えば５００Åの膜厚のポリシリコン５３（第１ポリシリコン膜）を堆積する。これにより、図３に示すような構造が形成される。
なお、この後、ポリシリコン５３には、イオン注入法あるいは気相拡散により、リン（Ｐ）あるいは砒素（Ａｓ）が２Ｅ２０［１／ｃｍ３］の濃度で導入される。
なお、この後、ポリシリコン５３には、イオン注入法あるいは気相拡散により、リン（Ｐ）あるいは砒素（Ａｓ）が２Ｅ２０［１／ｃｍ３］の濃度で導入される。
次に、フォトリソグラフィにより、浮遊ゲートのゲート幅に相当する領域を被覆し、ポリシリコン５３とシリコン酸化膜５２とを順に異方性エッチングを行うことによって、図４（Ｂ−Ｂ）に示すように、トンネル酸化膜（シリコン酸化膜５２）と浮遊ゲート（ポリシリコン５３）がパターニングされる。
なお、このプロセスでは、図４（Ｃ−Ｃ）に示すように、上部の金属配線とのコンタクト部が形成されるワード線１０＿２の位置、すなわち、略中央位置において、ポリシリコン５３が同時にパターニングされる。このワード線のコンタクト部におけるポリシリコン５３のパターニング形状（第１形状）は、後述するように、少なくともワード線と上層の金属配線とのコンタクト部を包含する形状となっている。
なお、このプロセスでは、図４（Ｃ−Ｃ）に示すように、上部の金属配線とのコンタクト部が形成されるワード線１０＿２の位置、すなわち、略中央位置において、ポリシリコン５３が同時にパターニングされる。このワード線のコンタクト部におけるポリシリコン５３のパターニング形状（第１形状）は、後述するように、少なくともワード線と上層の金属配線とのコンタクト部を包含する形状となっている。
次に、ポリシリコン５３上に例えば９５０℃のドライ酸化条件で膜厚１００Åのシリコン酸化膜５４（第２絶縁膜）を形成する。さらに、シリコン酸化膜５４上にＬＰＣＶＤ法により例えば１０００Åの膜厚のポリシリコン５５（第２ポリシリコン膜）を堆積する。これにより、図５に示すような構造が形成される。
なお、この後、ポリシリコン５５には、イオン注入法あるいは気相拡散により、リン（Ｐ）あるいは砒素（Ａｓ）が４Ｅ３０［１／ｃｍ３］の濃度で導入される。
なお、この後、ポリシリコン５５には、イオン注入法あるいは気相拡散により、リン（Ｐ）あるいは砒素（Ａｓ）が４Ｅ３０［１／ｃｍ３］の濃度で導入される。
次に、ＣＶＤ法にて、１０００Å程度の膜厚を有するシリサイド膜として、例えばタングステンシリサイド（ＷＳｉｘ）膜５６を堆積する。さらに、ＣＶＤ法にて、１０００Å程度の膜厚を有するＮＳＧ（Nondoped Silicate Glass）膜５７を堆積する。これにより、図６に示すような構造が形成される。
次に、フォトリソグラフィにより、制御ゲートに要する所定の領域を被覆した後、異方性エッチングを行うことによって、図７（Ａ−Ａ）に示すように、メモリセルのゲートがパターニングされる。このとき、図７（Ｃ−Ｃ）に示すように、ワード線（ポリシリコン５５）も同時にパターニングされる。
次に、１００Å程度の膜厚を有するマスク酸化膜をパターニングしてゲート上に配置した後、リン（Ｐ）あるいは砒素（Ａｓ）を１Ｅ１５［１／ｃｍ２］程度のドーズ量でイオン注入して、ソース／ドレイン領域となる拡散層をゲートの両側に形成する。
次に、図８および図９を参照して、ワード線と金属配線とのコンタクト形成工程について説明する。図８および図９は、図７（Ｃ−Ｃ）に示した素子の状態を起点として、その形成工程を順に示している。なお、図示しないが、このプロセスでは、メモリセルのゲート領域およびソース／ドレイン領域上にもコンタクトホールが同時に開口され、金属配線が形成されることになる。
先ず、図８（ａ）（図７（Ｃ−Ｃ）と同じ）に示したように形成された素子上に、層間絶縁膜としてのＢＰＳＧ(Boro-Phospho Silicate Glass)膜５８を、例えば１０００ｎｍの膜厚で堆積する（図８（ｂ））。さらに、フォトリソグラフィと異方性エッチングを用いて、ワード線としてのポリシリコン５５の一部表面が露出するコンタクトホール５８ａを開口する（図８（ｃ））。この異方性エッチングとして、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）が用いられるが、その際、開口不良が生じないようにオーバーエッチングが行われる。
次に、図９に示すように、スパッタ法あるいはＣＶＤ法により、コンタクトホール５８ａ内にタングステン（Ｗ）などの導電体を充填し、さらに、フォトリソグラフィと異方性エッチングを用いて、ＢＰＳＧ膜５８上に、金属配線としてのアルミニウムをパターニングすることによって、ワード線としての金属配線３０＿２を形成する。
次に、図９に示すように、スパッタ法あるいはＣＶＤ法により、コンタクトホール５８ａ内にタングステン（Ｗ）などの導電体を充填し、さらに、フォトリソグラフィと異方性エッチングを用いて、ＢＰＳＧ膜５８上に、金属配線としてのアルミニウムをパターニングすることによって、ワード線としての金属配線３０＿２を形成する。
（ワード線と金属配線とのコンタクト部の構成）
上述した製造方法によって形成されたＥＥＰＲＯＭの構成のうち、ワード線と金属配線とのコンタクト部の構成について、図９および図１０を参照して、以下説明する。
上述した製造方法によって形成されたＥＥＰＲＯＭの構成のうち、ワード線と金属配線とのコンタクト部の構成について、図９および図１０を参照して、以下説明する。
上述した製造方法によって、実施形態に係るＥＥＰＲＯＭでは、図９に示したように、ワード線１０＿２と金属配線３０＿２とのコンタクト部において、ワード線１０＿２としてのポリシリコン５５の下部領域に、ポリシリコン５３が形成される。このようなポリシリコンの２層構造は、ワード線１０＿２と金属配線３０＿２との接続部のみならず、複数のワード線のうち、コンタクト部におけるポリシリコン５５のパターン形状の面積が比較的小さいワード線（本実施形態では、ワード線１０＿２，１０＿４）に適用される。
図１０は、ワード線１０＿２と金属配線３０＿２のコンタクト部、および、ワード線１０＿４と金属配線３０＿４のコンタクト部のポリシリコン２層構造において、下部のポリシリコン５３（第１ポリシリコン膜）のパターニング形状（第１形状）を示す図である。図１０において、このパターニング形状は、領域１００＿２，１００＿４で示してある。
図１０に示すように、ワード線１０＿２と金属配線（３０＿２；図１参照）のコンタクト部において、下部のポリシリコン５３の領域１００＿２の端部は、コンタクト１２＿２からビット線の方向に対して両側に距離Ｄ１離間し、かつ、コンタクト１２＿２からワード線の方向に対して両側に距離Ｄ２離間して形成される。同様に、ワード線１０＿４と金属配線（３０＿４；図１参照）のコンタクト部において、下部のポリシリコン５３の領域１００＿４の端部は、コンタクト１２＿４からビット線の方向に対して両側に距離Ｄ１離間し、かつ、コンタクト１２＿４からワード線の方向に対して両側に距離Ｄ２離間して形成される。
なお、図１０に示したようなポリシリコン５３のパターニングは、図４に示したように、メモリセルの浮遊ゲートのパターニングと同時に行われるため、追加の工程は発生しない。
図１０に示すように、ワード線１０＿２と金属配線（３０＿２；図１参照）のコンタクト部において、下部のポリシリコン５３の領域１００＿２の端部は、コンタクト１２＿２からビット線の方向に対して両側に距離Ｄ１離間し、かつ、コンタクト１２＿２からワード線の方向に対して両側に距離Ｄ２離間して形成される。同様に、ワード線１０＿４と金属配線（３０＿４；図１参照）のコンタクト部において、下部のポリシリコン５３の領域１００＿４の端部は、コンタクト１２＿４からビット線の方向に対して両側に距離Ｄ１離間し、かつ、コンタクト１２＿４からワード線の方向に対して両側に距離Ｄ２離間して形成される。
なお、図１０に示したようなポリシリコン５３のパターニングは、図４に示したように、メモリセルの浮遊ゲートのパターニングと同時に行われるため、追加の工程は発生しない。
次に、かかるコンタクト部の構成による効果について説明する。図１１は、コンタクト部の構成による効果について説明するための図であって、コンタクトを形成する際のエッチングがポリシリコン５５上に精度良く行われない場合を示している。
一般に、ＥＥＰＲＯＭにおいて、隣接するワード線（ポリシリコン）の間隔が狭い場合には、ポリシリコン５５上に精度良くコンタクトホール５８ａを開口することが難しいことがある。本実施形態に係るＥＥＰＲＯＭでは、ポリシリコン５５上に精度良くコンタクトホール５８ａを開口できず、その開口位置が元々意図した位置から前後または左右にずれた場合には、図１１に示すように、コンタクトホール５８ａのエッチングは、ポリシリコン５３まで達して停止する。すなわち、ワード線と金属配線のコンタクト部のポリシリコン２層構造のうち、下部のポリシリコン５３は、酸化膜に対して選択比が約５０倍と高いため、エッチングストップ層として機能する。したがって、本実施形態に係るＥＥＰＲＯＭでは、コンタクトをワード線上に精度良く開口できない場合でも、周辺回路からの電気信号がワード線を介して確実に制御ゲートに伝達されることになる。
なお、一般的に、ポリシリコン５５にて形成されるワード線（１０＿１〜１０＿３）間の間隔に関しては、パターニングの精度の観点から、その最小値が設計ルール上規定されていることが多い。したがって、隣接するワード線の間隔が狭く、これ以上ワード線（ポリシリコン５５）の幅を拡げることができない場合に、実施形態に係るＥＥＰＲＯＭは特に有効である。
また、図１０に示したように、コンタクト部において、エッチングストップ層としてのポリシリコン５３は、コンタクトを略中心としてビット線方向に距離Ｄ１、ワード線方向に距離Ｄ２が確保された領域に形成されるが、この距離Ｄ１，Ｄ２は、コンタクトの形成プロセスにおけるフォトリソグラフィのレジストパターンの精度によって決定することが好ましい。すなわち、距離Ｄ１，Ｄ２をコンタクト形成時のレジストパターンの精度を許容する程度の大きさに設定すれば、常に下部のポリシリコン５３がエッチングストップ層として機能することになる。
以上説明したように、本実施形態に係るＥＥＰＲＯＭによれば、ワード線と金属配線のコンタクト部において、コンタクトホールを略中心とした一定領域のポリシリコン５３（第１ポリシリコン層）を設けたので、コンタクトをワード線上に精度良く開口できない場合でも、そのポリシリコン５３がエッチングストップ層として機能し、基板までオーバーエッチングされることがない。したがって、隣接するワード線の間隔が狭い場合でも、実施形態に係るＥＥＰＲＯＭでは、接合不良による不具合が生じない。
なお、本実施形態で説明した、ワード線と金属配線のコンタクト部のポリシリコン２層構造のうち、エッチングストップ層として機能する下部の材料はポリシリコンに限られず、他の材料を適用することもできる。その材料は、酸化膜に対して選択比が高く、エッチングストップ層として機能するものであればよい。
また、メモリセルの浮遊ゲートの材料として上述したポリシリコンを用い、ワード線と金属配線のコンタクト部のエッチングストップ層として、ポリシリコン以外の材料を用いることもできる。たとえば、タングステンシリサイド（ＷＳｉｘ）やタングステン（Ｗ）などの金属材料は、酸化膜に対してエッチングの選択比が高いため、エッチングストップ層として用いることができる。但し、メモリセルの浮遊ゲートの材料と、ワード線と金属配線のコンタクト部のエッチングストップ層の材料とが異なる場合には、両者を同時にパターニングできないため、工程が増加する。したがって、製造工程の省力化の観点から、エッチングストップ層は、メモリセルの浮遊ゲートと同一の材料によって同時にパターニングできることが好ましい。
また、メモリセルの浮遊ゲートの材料として上述したポリシリコンを用い、ワード線と金属配線のコンタクト部のエッチングストップ層として、ポリシリコン以外の材料を用いることもできる。たとえば、タングステンシリサイド（ＷＳｉｘ）やタングステン（Ｗ）などの金属材料は、酸化膜に対してエッチングの選択比が高いため、エッチングストップ層として用いることができる。但し、メモリセルの浮遊ゲートの材料と、ワード線と金属配線のコンタクト部のエッチングストップ層の材料とが異なる場合には、両者を同時にパターニングできないため、工程が増加する。したがって、製造工程の省力化の観点から、エッチングストップ層は、メモリセルの浮遊ゲートと同一の材料によって同時にパターニングできることが好ましい。
＜第２の実施形態＞
以下、本発明の不揮発性半導体記憶装置の別の実施形態であるＥＥＰＲＯＭについて説明する。
図１２は、本実施形態に係るＥＥＰＲＯＭにおいて、ポリシリコン２層構造における下部のポリシリコン５３（第１ポリシリコン膜）のパターニング形状を示す平面図である。図１２において、このパターニング形状は、領域１００＿１〜１００＿５で示してある。
図１２に示すように、本実施形態に係るＥＥＰＲＯＭでは、第１の実施形態と異なり、一部のワード線のコンタクト部のみならず、すべてワード線（１１＿１〜１１＿５）と金属配線とのコンタクト部において、各コンタクトを略中心とした一定領域のポリシリコン５３が形成される。すなわち、コンタクト１２＿１〜１２＿５の下方には、ポリシリコン５３を第１層、ポリシリコン５５を第２層とするポリシリコンの２重構造が形成され、第１層である第１ポリシリコン５３は、各コンタクトを略中心とした領域１００＿１〜１００＿５にパターニングされる。
以下、本発明の不揮発性半導体記憶装置の別の実施形態であるＥＥＰＲＯＭについて説明する。
図１２は、本実施形態に係るＥＥＰＲＯＭにおいて、ポリシリコン２層構造における下部のポリシリコン５３（第１ポリシリコン膜）のパターニング形状を示す平面図である。図１２において、このパターニング形状は、領域１００＿１〜１００＿５で示してある。
図１２に示すように、本実施形態に係るＥＥＰＲＯＭでは、第１の実施形態と異なり、一部のワード線のコンタクト部のみならず、すべてワード線（１１＿１〜１１＿５）と金属配線とのコンタクト部において、各コンタクトを略中心とした一定領域のポリシリコン５３が形成される。すなわち、コンタクト１２＿１〜１２＿５の下方には、ポリシリコン５３を第１層、ポリシリコン５５を第２層とするポリシリコンの２重構造が形成され、第１層である第１ポリシリコン５３は、各コンタクトを略中心とした領域１００＿１〜１００＿５にパターニングされる。
第１の実施形態と同様、領域１００＿１〜１００＿５にパターニングされるポリシリコン５３は、エッチングストップ層として機能する。
なお、この領域１００＿１〜１００＿５にパターニングされるポリシリコン５３は、第１の実施形態と同様、メモリセルの浮遊ゲートのパターニングと同時に形成されることが好ましい。また、ポリシリコン５３以外の材料によって領域１００＿１〜１００＿５を形成してもよいが、その場合は、メモリセルの浮遊ゲートと同一の材料であることが好ましい。
なお、この領域１００＿１〜１００＿５にパターニングされるポリシリコン５３は、第１の実施形態と同様、メモリセルの浮遊ゲートのパターニングと同時に形成されることが好ましい。また、ポリシリコン５３以外の材料によって領域１００＿１〜１００＿５を形成してもよいが、その場合は、メモリセルの浮遊ゲートと同一の材料であることが好ましい。
本実施形態に係るＥＥＰＲＯＭは、すべてのワード線と金属配線とのコンタクト部において、コンタクトの位置ずれを許容するためのポリシリコン５３をパターニングしているため、ワード線（ポリシリコン５５）のパターニング自由度が、第１の実施形態と比較して向上することになる。したがって、図１２に示すように、すべてワード線（１１＿１〜１１＿５）を直線的に形成させることができる。
以上、本発明の実施の形態を詳述してきたが、具体的な構成は本実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更その他の改変なども含まれる。
たとえば、上記実施形態ではトンネル酸化膜に熱酸化膜を用いたが、その形成条件は上記以外でもよく、また窒化酸化膜のような絶縁膜を使用してもよい。また、上記実施形態では浮遊ゲート上の絶縁膜を酸化膜単層によって形成しているが、ＯＮＯ膜によって形成してもよく、それらの形成条件も熱酸化ではなくＣＶＤ法による形成でもよい。上述した実施形態では金属配線層にアルミニウムを用いているが、ＷＳｉのようなシリサイド、もしくはポリシリコンとシリサイドの積層膜を用いてもよい。
５…メモリアレイ
１０＿ｍ（ｍ：１，２，…）…ワード線
１０＿ｎ（ｎ：１，２，…）…ビット線
５２…シリコン酸化膜（第１絶縁膜）
５３…ポリシリコン（第１ポリシリコン膜）
５４…シリコン酸化膜（第２絶縁膜）
５５…ポリシリコン（第２ポリシリコン膜）
５８…ＢＰＳＧ膜（層間絶縁膜）
１０＿ｍ（ｍ：１，２，…）…ワード線
１０＿ｎ（ｎ：１，２，…）…ビット線
５２…シリコン酸化膜（第１絶縁膜）
５３…ポリシリコン（第１ポリシリコン膜）
５４…シリコン酸化膜（第２絶縁膜）
５５…ポリシリコン（第２ポリシリコン膜）
５８…ＢＰＳＧ膜（層間絶縁膜）
Claims (6)
- 半導体基板上に複数本のワード線と複数本のビット線とが配置され、ワード線とビット線との交差部にメモリセルを有する不揮発性半導体記憶装置であって、
前記半導体基板上の所定の領域に形成された第１絶縁膜と、
前記第１絶縁膜上に形成され、平面視において少なくとも前記ワード線と上層の金属配線とのコンタクト部を包含する、第１形状のエッチングストップ層と、
前記半導体基板上の前記所定の領域以外の他の領域、及び前記エッチングストップ層上に形成された第２絶縁膜と、
前記ワード線として、前記エッチングストップ層上に形成された前記第２絶縁膜上に形成された所定幅以下の幅を有する帯状の第２ポリシリコン膜、及び前記他の領域上に形成された前記第２絶縁膜上に形成された前記帯状の領域よりも面積が大きい第２ポリシリコン膜と、
を備えた不揮発性半導体記憶装置。 - 前記エッチングストップ層は、前記メモリセルの浮遊ゲートと同一の材料によって形成された
請求項１記載の不揮発性半導体記憶装置。 - 前記エッチングストップ層は、第１ポリシリコン膜である
請求項２記載の不揮発性半導体記憶装置。 - 前記第１形状は矩形であって、その矩形の各辺は、平面視において前記コンタクト部から所定距離離間して形成された
請求項１〜３のいずれかに記載の不揮発性半導体記憶装置。 - 半導体基板上に複数本のワード線と複数本のビット線とが配置され、ワード線とビット線との交差部にメモリセルを有する不揮発性半導体記憶装置の製造方法であって、
前記半導体基板上の所定の領域に第１絶縁膜を形成する工程と、
前記第１絶縁膜上に第１ポリシリコン膜を形成する工程と、
前記第１ポリシリコン膜をパターニングし、前記メモリセルの浮遊ゲートを形成するとともに、前記ワード線と上層の金属配線とのコンタクト部を包含する第１形状を形成する工程と、
前記半導体基板上の前記所定の領域以外の他の領域、及び前記第１ポリシリコン膜上に第２絶縁膜を形成する工程と、
前記第２絶縁膜上に帯状の第２ポリシリコン膜を形成する工程と、
前記第２ポリシリコン膜をパターニングし、前記メモリセルの制御ゲートを形成するとともに、前記ワード線としての前記エッチングストップ層上に形成された前記第２絶縁膜上に所定幅以下の幅を有する帯状領域、及び前記他の領域上に形成された前記第２絶縁膜上に前記帯状領域よりも面積が大きい形状の領域を形成する工程と、
前記第２ポリシリコン膜上に層間絶縁膜を堆積する工程と、
前記層間絶縁膜をエッチングし、前記コンタクト部のためのコンタクトホールを前記第２ポリシリコン膜上に開口する工程と、
を備えた、不揮発性半導体記憶装置の製造方法。 - 前記第１形状は矩形であって、その矩形の各辺は、平面視において前記コンタクト部から所定距離離間して形成される
請求項５記載の不揮発性半導体記憶装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006230018A JP4917387B2 (ja) | 2006-08-28 | 2006-08-28 | 不揮発性半導体記憶装置およびその製造方法 |
| US11/878,850 US7642595B2 (en) | 2006-08-28 | 2007-07-27 | Nonvolatile semiconductor memory and method of fabrication thereof |
| US12/591,713 US20100075492A1 (en) | 2006-08-28 | 2009-11-30 | Nonvolatile semiconductor memory and method of fabrication thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006230018A JP4917387B2 (ja) | 2006-08-28 | 2006-08-28 | 不揮発性半導体記憶装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008053570A JP2008053570A (ja) | 2008-03-06 |
| JP4917387B2 true JP4917387B2 (ja) | 2012-04-18 |
Family
ID=39112549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006230018A Active JP4917387B2 (ja) | 2006-08-28 | 2006-08-28 | 不揮発性半導体記憶装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7642595B2 (ja) |
| JP (1) | JP4917387B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4864756B2 (ja) * | 2007-02-09 | 2012-02-01 | 株式会社東芝 | Ｎａｎｄ型不揮発性半導体記憶装置 |
| US9461143B2 (en) * | 2012-09-19 | 2016-10-04 | Intel Corporation | Gate contact structure over active gate and method to fabricate same |
| JP6096470B2 (ja) * | 2012-10-29 | 2017-03-15 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03123059A (ja) * | 1989-10-04 | 1991-05-24 | Nec Kyushu Ltd | 半導体装置 |
| JPH07249746A (ja) * | 1994-03-14 | 1995-09-26 | Toshiba Corp | 半導体記憶装置 |
| JP2001185617A (ja) * | 1999-12-24 | 2001-07-06 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| KR100517560B1 (ko) * | 2003-07-14 | 2005-09-28 | 삼성전자주식회사 | 선택트랜지스터를 갖는 이이피롬 소자 및 그 제조방법 |
| JP4498088B2 (ja) * | 2004-10-07 | 2010-07-07 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
-
2006
- 2006-08-28 JP JP2006230018A patent/JP4917387B2/ja active Active
-
2007
- 2007-07-27 US US11/878,850 patent/US7642595B2/en not_active Expired - Fee Related
-
2009
- 2009-11-30 US US12/591,713 patent/US20100075492A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008053570A (ja) | 2008-03-06 |
| US20100075492A1 (en) | 2010-03-25 |
| US7642595B2 (en) | 2010-01-05 |
| US20080048238A1 (en) | 2008-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100681378B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4959116B2 (ja) | 選択トランジスタを有するｅｅｐｒｏｍの製造方法 | |
| US20110183511A1 (en) | Semiconductor memory device and method of fabricating the same | |
| KR20080026509A (ko) | 반도체 장치 및 그 제조 방법 | |
| US7829414B2 (en) | Method for manufacturing non-volatile semiconductor memory device, and non-volatile semiconductor memory device | |
| US6228714B1 (en) | Method for manufacturing nonvolatile memory device | |
| JPH11103033A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US7851305B2 (en) | Method of manufacturing nonvolatile semiconductor memory | |
| JP2008205379A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
| JP4917387B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP4799189B2 (ja) | 半導体装置の製造方法 | |
| US7405124B2 (en) | Fabricating method of non-volatile memory | |
| JP2008108977A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2006332130A (ja) | 半導体装置の製造方法 | |
| JP2008098240A (ja) | 半導体装置およびその製造方法 | |
| JP4128737B2 (ja) | 半導体装置及び半導体記憶装置の製造方法 | |
| JP2008192891A (ja) | 半導体装置及びその製造方法 | |
| JP2008218452A (ja) | 半導体装置およびその製造方法 | |
| JP2009283826A (ja) | 半導体装置及びその製造方法 | |
| JP2010080602A (ja) | 半導体装置およびその製造方法 | |
| KR100300063B1 (ko) | 반도체 메모리 제조방법 | |
| JPH088349A (ja) | 半導体装置の製造方法 | |
| JP2010034291A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR20050080705A (ko) | 게이트 콘택 플러그를 갖는 플래시 메모리 소자 및 그제조방법 | |
| JP2008192890A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080922 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4917387 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |