JP4913814B2 - 改良された超音波プローブ変換器アセンブリ及び生産方法 - Google Patents

Description

本発明は、超音波画像プローブに関し、詳しくは改良された超音波プローブ変換器アセンブリ及び大量生産加工方法を含む関連生産方法に関する。

超音波画像プローブの医療分野における応用は増加し続けている。例えば、超音波プローブは、外部画像化、腹腔鏡、内視鏡、及び血管内画像化の広汎な用途に用いられている。画像化プローブが提供する超音波画像は、診断目的に利用でき、及び／又は他の医療デバイス、例えば、外科及び治療処置に用いられる医療デバイスの位置決めを助けるために使用できる。

超音波画像プローブの応用が拡がり続けると共に、小型化されかつ生産の再現性及び生産効率が高い超音波プローブの設計もますます必要とされている。この点に関連して、超音波プローブのサイズが小さくなるにつれて、生産の再現性及び効率の向上を実現可能にすることは特に困難な課題になる。

上記に鑑みて、本発明の主な目的は、コンパクトであって、再現性があり効率的に生産できる、超音波プローブ変換器アセンブリを提供することである。

本発明の別の主な目的は、一つ以上の大量生産加工ステップを用いて高い生産効率並びに高い生産再現性を実現する、複数の超音波プローブ変換器アセンブリ、特に厚さモード変換器アセンブリを生産する方法を提供することである。

上記の目的及びその他の利点が本発明によって達成される。ある態様では、改良された超音波プローブ変換器アセンブリは圧電材料を含む複数の素子を含み、各素子はおもて面と裏面を有し、変換器アセンブリは複数の素子の裏面に隣接したバッキング材料をさらに含む。注意すべきことは、圧電材料とバッキング材料が側面の少なくとも一部を画定し、変換器アセンブリは側面部分に配設された導電材料をさらに含むことである。圧電材料とバッキング材料の組み合わせによって画定される側面部分に導電材料を配設することによってコンパクトで容易に生産できる変換器アセンブリが得られ、このアセンブリにおいて、導電材料が変換器アセンブリで一つ以上の接地線又は信号線として機能しうる一つ以上の導電路の少なくとも一部を画定する。

後者の点に関連して、変換器アセンブリを構成する素子の少なくとも一つが素子のおもて面を画定する電極を含んでもよい。さらに、おもて面電極を、側面部分に配設された導電材料に電気的に接続することができる。さらに、変換器アセンブリを構成する複数の素子がそれぞれ、素子の対応するおもて面を画定しかつ側面部分に配設された導電材料に電気的に接続されるおもて面電極を含んでもよい。

ある配置では、複数の素子のおもて面電極が変換器アセンブリの接地電極として機能することができる。そのような配置では、各素子はさらに素子の裏面を画定する裏面電極を含んでもよく、裏面電極は互いにそして前記の側面に配設された導電材料から電気的に絶縁され、変換器アセンブリの信号電極として機能する。

別の配置では、圧電材料とバッキング材料が二つ以上の各々導電材料が配設された側面部分を画定してもよく、導電材料が少なくとも二つの電気的に絶縁された領域を形成し、電気的に絶縁された各領域は少なくとも一つの素子が電気的に接続されている。そのような配置では、各素子のおもて面電極は電気的に絶縁された領域の対応する一つに電気的に接続されて、変換器アセンブリの信号電極として機能することができる。さらに、裏面電極はそのような配置の接地電極として機能することができる。

いろいろな実施態様で、バッキング材料は複数の素子の裏面に、その横方向への拡がり全体にわたって直接接触してもよい。例えば、変換器アセンブリは、バッキング材料と各素子の裏面電極、圧電材料及びおもて面電極とが、面と面でその間に空洞を存在させることなく積層した形で連結されるように提供することができる。

理解されるように、上記の配置における素子は一次元（1D）アレーを形成するように配置できる。あるいはまた、素子は容易に二次元（2D）アレーを形成するように配置することができる。いずれの場合にも、導電材料を側面に配設し、1D又は2Dアレーに電気的に連結させることができる。

上記のいずれの配置においても、側面部分（単数又は複数）に配設された導電材料は少なくとも部分的に互いに重なる及び／又は隣接する一つ又は複数の導電材料の層を含むことができる。例えば、導電材料の層は、銅、金、クロム、ニッケル、及びニクロムから成る群から選択される金属を含むことができる。ある配置では、導電材料はクロムを含む第一の金属層が銅を含む第二の金属層に重なる形で含んでもよい。このような配置は強い結合特性を生み出す。別のアプローチでは、側面部分（単数又は複数）に配設される導電材料は硬化性導電材料を含んでもよい。さらに詳しくは、導電材料は金属化層から成る第一の成分と硬化性導電材料、例えば銀充填エポキシ、から成る第二の成分を含んでもよい。

関連した態様では、本発明の変換器アセンブリはバッキング材料に埋め込まれた少なくとも一つの導電路を含んでもよく、導電路は、バッキング材料の裏面から延在して複数の素子の少なくとも一つに電気的に接触する。ある実施態様では、複数の導電路がバッキング材料の裏面からバッキング材料を通ってそのおもて面まで延在し、各導電路が複数の素子の対応する別々の一つと電気的に接触する。そのような実施態様では、各導電路は対応する変換器素子の信号電極と接触することができる。さらに、各素子のおもて面を画定する活性電極は接地目的で側面に配設された導電材料に電気的に接触できる。導電材料はさらに導電路に接続することができ、導電路はバッキング材料に埋め込まれていても、埋め込まれていなくてもよい。

本発明の上記の特徴は、厚さモード超音波プローブ変換器アセンブリにおいて実施されると特に有利である。そのようなアセンブリでは、関連する厚さは、変換器アセンブリの圧電材料の裏面側からおもて面側へ延在する方向、例えば音波伝播の方向、によって規定されるようなものである。この点に関連して、本発明の厚さモード変換器アセンブリは、半波長共振器として好適に動作しうる。例えば、変換器アセンブリを構成する圧電材料は、意図した公称動作周波数の約半波長の厚さを有してもよい。

本発明の変換器アセンブリと合わせて、本発明の別の態様では、例えば厚さモード超音波プローブ変換器アセンブリなどの、超音波プローブ変換器アセンブリを生産する方法が提供される。この方法は、バッキング材料のおもて面側に圧電材料を提供するステップを含んでもよく、圧電材料とバッキング材料が側面の少なくとも一部を画定する。この方法はさらに、前記側面の少なくとも一部に導電材料を配設するステップを含んでもよい。

別の関連した態様では、本発明の方法は、導電材料の少なくとも一部をバッキング材料の少なくとも一部を通して埋め込むステップを含んでもよい。これに関連して、バッキング材料は少なくとも第一のバッキング部材及び第二のバッキング部材を含んでもよく、前記埋め込むステップは、第一のバッキング部材及び第二のバッキング部材の少なくとも一つの側面の少なくとも一部に導電材料の一部を配設するステップ、及び前記導電材料の一部が第一のバッキング部材と第二のバッキング部材の間に延在するように、前記第一のバッキング部材と第二のバッキング部材を連結するステップをさらに含んでもよい。例えば、導電材料は側面部分に金属化処理によって堆積してもよい。

あるアプローチでは、導電材料は複数の金属層を含んでもよく、各層は金属化処理によって配設される。別のアプローチでは、導電材料は複数の層を含んでもよく、少なくとも一つの層が金属化処理によって堆積され、別の層は硬化性導電層によって画定される。二つ以上の導電層が設けられる場合、層は少なくとも部分的に重なるか又は互いに直接に隣接（例えば、直接接触）してよい。

本発明のさらに別の態様では、この方法は、圧電材料を圧電材料のおもて面側に配設された導電材料と共に分離して複数の素子を画定するステップを含んでもよく、複数の素子の各々は、圧電材料のおもて面側に配設された分離された導電材料によって画定される第一の電極を含む。さらに、別の導電材料をバッキング材料のおもて面側と圧電材料の裏面側の間に配設してもよい。さらに、分離するステップが、そのような別の導電材料を圧電材料及びそのおもて面側に配設された導電材料と共に分離するステップをさらに備えてもよく、複数の素子の各々は、分離された別の導電材料によって画定される第二の電極をさらに含む。上記の態様と合わせて、本発明の方法は、バッキング材料内部に複数の導電路を埋め込むステップをさらに備えてもよく、前記複数の導電路はバッキング材料の裏面から複数の素子の別々の一つの第二の電極まで延在する。

ある実施態様では、圧電材料のおもて面側に配設された導電材料のおもて面側に音響整合材料を適用してもよい。さらに、分離するステップは、圧電材料及びそのおもて面側と裏面側に配設された導電材料と共に音響整合材料を分離することをさらに備えてもよい。

さらに理解されるように、本発明の別の重要な態様では、複数の厚さモード超音波プローブ変換器アセンブリを生産する方法が本発明によって実現される。この方法は、複数の連結された厚さモード超音波プローブ変換器サブアセンブリ、すなわち、変換器サブアセンブリ・マスバッキング（mass backing）を用意するステップを含み、そのようなサブアセンブリの各々はバッキング材料を含む。この方法は、変換器サブアセンブリ・マスバッキングを構成するバッキング材料のおもて面側に少なくとも第一の材料層を連結するステップ、及び第一の材料層の別々の部分が複数の切り離されたサブアセンブリの各々に連結された状態で残るように、前記連結するステップの後で連結された複数のサブアセンブリを切り離すステップを含む。

関連したある態様では、大量加工方法は、切り離すステップの前に、変換器サブアセンブリ・マスバッキングを含む第一の材料層のおもて面側に第二の材料層を結合するステップを含んでもよい。ここでも、第二の材料層の別々の部分は、切り離すステップの後で複数のサブアセンブリの各々に連結された状態で残る。

ある実施態様では、第一の材料層は圧電材料を含んでもよい。それに対応して、この方法は、第一の材料層の連結と上記の第二の材料層の結合の前に、バッキング材料のおもて面側と第一の材料層の裏面側の間に、導電材料を含む第三の材料層を設けるステップを含んでもよい。ここでも、第三の導電材料の層の別々の部分は、切り離すステップの後で複数のサブアセンブリの各々に連結された状態で残る。あるアプローチでは、第三の導電材料の層は第一の圧電材料の層の裏面側に金属化処理によって堆積してもよい。

上記の実施態様で、厚さモード変換器アセンブリの生産を助けるために、バッキング材料、第一の材料層、第二の材料層及び第三の材料層は、積層法によって、それらの間に空洞が存在しないように連結してもよい。すなわち、例えば、各材料層は、その横方向の拡がり全体にわたって、おもて面層とそれに隣接する裏面層が面と面で直接接触しうる。

上記の実施態様で、第二の材料層はまた、金属化処理によって圧電材料の第一の層のおもて面側に接続される導電材料を含んでもよい。さらに、この方法は、サブアセンブリの切り離しの前に、連結された複数のサブアセンブリの各々について、圧電材料の第一の層、導電材料の第二の層、及び導電材料を含む第三の層を分離するステップをさらに含んでもよく、複数のサブアセンブリの各々に変換器素子のアレーが画定される。

例えば、変換器素子の各々は、分離された第二及び第三の導電材料の層によってそれぞれ画定される第一及び第二の電極（例えば、おもて面及び裏面電極）を含んでもよく、圧電材料の層の対応する部分がその間に介在する。そのような配置と合わせて、この方法は、各サブアセンブリのバッキング材料を通る複数の導電路を画定するステップをさらに含んでもよく、各サブアセンブリについて、対応する複数の導電路は上記の分離ステップの後で対応する複数の変換器素子の別々のものと電気的に連結される。

本発明の別の特徴として、複数の厚さモード超音波プローブ変換器アセンブリを生産する方法は、複数の厚さモード超音波プローブ変換器アセンブリの各々の少なくとも一つの構成要素に関連した複数の生産加工ステップを遂行するステップを含み、複数の生産加工ステップの全てを通して、複数の変換器アセンブリの各々の少なくとも一つの構成要素は複数の変換器アセンブリの別のものの対応する構成要素に連結され、複数の変換器アセンブリの各々の前記少なくとも一つの構成要素は前記複数の生産加工ステップの少なくとも一つのための固体圧電材料を含む。その後、この方法はさらに、複数の生産加工ステップを遂行した後、複数の変換器アセンブリの各々の対応する構成要素を切り離すステップを含む。

上記の方法と合わせて、複数の生産加工ステップの少なくとも一つは、変換器アセンブリ（複数）の各々の少なくとも一つの構成要素について、第一の材料を第二の材料に結合するステップを含んでもよい。一つのアプローチでは、第一の材料は導電材料を含んでもよく、変換器アセンブリ（複数）の各々の少なくとも一つの構成要素について、結合ステップは導電材料を第二の材料に配設するステップをさらに備えてもよい。例えば、導電材料は金属化処理によって配設してもよい。ある実施態様では、第二の材料はバッキング材料を含んでもよい。さらに変換器アセンブリ（複数）の各々の少なくとも一つの構成要素は対応するバッキング部材を含んでもよく、変換器アセンブリ（複数）の各々の構成要素について、配設するステップは、裏面側からおもて面側へ延在する少なくとも一つの導電路を少なくとも部分的に画定してもよい。理解されるように、配設するステップは、対応するバッキング部材を通って延在する複数の導電路を少なくとも部分的に画定してもよい。

本発明のその他の態様と対応する利点は、以下の詳しい説明を考察することで当業者に明らかになるであろう。

図１は、本発明のある実施態様を含む超音波プローブ変換器アセンブリ１を示す。以下で明らかになるが、変換器アセンブリ１は複数の同様な変換器アセンブリを一斉に生産することを容易にする仕方で生産され、それによって規模による高い生産効率が得られる。その観点から、大量生産加工の実施態様が後に説明される。

図１に示されるように、変換器アセンブリ１は、バッキング部材３０のおもて面側に配設された複数の変換器素子１０を含むことができる。バッキング部材３０は非導電性の音響減衰材料を含むことができる。各変換器素子１０は、第一の電極１２と第二の電極１４を備えてよく、圧電材料１６がその間に配置されている。図示した実施態様に示されるように、変換器アセンブリ１は厚さモード型であってよい。

この点に関連して、単に例としてあげるだけであるが、圧電材料１６は意図した公称動作周波数での約半波長の厚さを有してよい。しかし、他の厚さも可能であることは理解されるであろう。さらに、圧電材料１６は、セラミック系材料（例えば、PZT（すなわち、ジルコン酸チタン酸鉛））、単結晶材料、又は当業者に公知の圧電材料と受動材料の複合材料、を含むことができる。好ましくは、圧電材料１６は実質的に中実の固体（例えば、空洞を含まない固体）であって、共振圧電層が実現される。

さらに、図１に示されるように、各素子１０のバッキング部材３０と第一の電極１２、圧電材料１６及び第二の電極１４とは、積層体の形で連結されてもよい。例えば、これらの構成要素のうち一つはそれぞれ、これらの構成要素の他の隣接する少なくとも一つと直接に面と面で、界面の横方向への拡がり全体にわたってその間に空洞を存在させずに接触できる。

図示した実施態様では、第二の電極１４の各々は、バッキング部材３０の裏面側からそのおもて面側へ延在する複数の導電路１８の別々の一つと連結される。さらに、変換器素子１０の各々の第一の電極１２は、バッキング部材３０の裏面側からバッキング部材３０のおもて面側へ、（例えば、バッキング部材３０と圧電材料１６によって画定される）側面の少なくとも一部に沿って延在する少なくとも一つの導電路２０に電気的に連結される。導電路１８と２０は、変換器アセンブリ１の裏面側で、直接又は間接に、少なくとも一つの信号ケーブル、例えば、W.L. Gore & Associates, Inc.によって市販されているMICROFLAT信号ケーブル、に電気的に連結することができる。

図１に示された配置では、各変換器素子１０の第一の電極１２は接地電極として機能することができ、各変換器素子１０の第二の電極１４は信号電極として機能することができる。さらに、導電路２０は、第一の電極１２を信号ケーブルの接地線に電気的に接続することができ、導電路１８は第二の電極１４を信号ケーブルの別の信号線に電気的に接続することができる。

ある変形された配置では、導電路２０を、上記側面の別の部分に沿って延在する複数の絶縁された導電路となるように画定あるいは分離できる。さらに、そのような絶縁された導電路は、信号ケーブルの別の信号線を信号電極として機能する第一の電極１２に電気的に接続することができ、そして少なくとも一つの導電路１８は、信号ケーブルの少なくとも一つの接地線を接地電極として機能する第二の電極１４に電気的に接続することができる。後者に関連して、変形されたアプローチでは、第二の電極１４を共通の接地線に電気的に接続することができる。

さらに図１を参照すると、変換器素子１０の各々は第一の音響整合材料４０と第二の音響整合材料４２をさらに含むことができる。第一の音響整合材料４０及び第二の音響整合材料４２は、所定の用途について、圧電材料１６と目的の画像化領域（ROI）の間である程度の音響インピーダンス整合を提供するように機能する。例えば、超音波プローブ変換器アセンブリ１の典型的な医療的応用では、組織ROIの音響インピーダンスは約1.5 MRaylでありうる。これに対して、第一の音響整合材料４０と第二の音響整合材料４２は、それぞれ、音響インピーダンスが約5〜15 MRayl及び約1.5〜5 MRaylとなるようにすることができる。例として、音響整合材料４０と４２は、エポキシをベースとしてセラミック粒子（例えば、酸化アルミニウム粒子）が充填されたものであってよい。

導電路２０は多くの様々な仕方で画定できる。図１に示したやり方では、導電路２０は二つの隣接部分を含む。導電路２０の第一の部分は、第一の導電層２２、第一の導電層２２の上にある第二の導電層２４及び第二の導電層２４の上にある第三の導電層２６を備える。導電路２０の第二の部分は、第一の導電層２２と直接に電気的接触している別の導電層２８を備える。注意すべきは、第一の導電層２２及び第二の導電層２４は、圧電材料１６のおもて面側全体に連続的に延在して、各変換器素子１０の第一の電極１２を画定してもよいことである。

例として、第一の導電層２２及び／又は第二の導電層２４は、銅、金、クロム、ニッケル、及びニクロムから成る群から選択される金属を含むことができる。図示した実施態様では、第一の導電層２２は好適にはクロムを含んでよく、第二の導電層２４は銅を含んでよく、クロムの層が高い結合性能を与え、銅の層が高い導電性を与える。第三の導電層２６は、エポキシをベースとして金属粒子、例えば銀コーティングされたニッケルの球、が混合された材料を含んでもよい。さらに、導電層２８も銅、金、クロム、ニッケル、及びニクロムから成る群から選択される金属を含むことができる。図示した実施態様では、導電層２８は好適にはクロムの層とその上の銅の層を備えてもよい。そのようなエポキシをベースとする材料は圧力下で加熱して容易に硬化させることができる。

図示した配置では、変換器素子１０の第二の電極１４を、第一の導電層５２及び第二の導電層５４によって画定することができる。例として、第一の導電層５２は圧電材料１６の裏面側に、第二の導電層５４はバッキング材料３０のおもて面側に配設することができる。さらに、第一の導電層５２及び第二の導電層５４は、導電性接着材料、例えば光学グレードのエポキシ、によって接着することができる。理解されるであろうが、第一の導電層５２及び／又は第二の導電層５４は、銅、金、クロム、ニッケル、及びニクロムから成る群から選択される金属を含むことができる。あるアプローチでは、導電層５２はクロムの層と銅の層を含んでもよく、導電層５４はニクロムの層とその上の金の層を含む。

変換器素子１０の第二の電極１４を導電路２０から電気的に絶縁するために、絶縁チャンネル６０を設けることができる。詳しくいうと、図１の配置において、絶縁チャンネル６０はそれぞれ、バッキング部材３０のおもて面側にある第一の導電層５２を通って／横切って、そして圧電材料１６の裏面側に配設された第二の導電層５４を通って／横切って延在するように画定することができる、対向し整列したチャンネル６２と６４を備えてもよい。

変換器素子１０を電気的に絶縁するために、非導電材料７０をそれらの間に設けることができる。例えば、室温加硫ゴム（RTVゴム）を変換器素子１０のそれぞれの間の領域に配設して、変換器素子１０を電気的に絶縁し、しかも物理的に接合することができる。図示した実施態様では、変換器アセンブリ１は非導電性間隔保持部材９０をさらに含む。

上述したように、変換器アセンブリ１のいろいろな特徴は、複数の同様の変換器アセンブリを少なくとも部分的にタンデムで生産できる大量生産加工に適している。すなわち、複数の変換器サブアセンブリに対して数多くの連続する生産加工ステップを実行することができる。この点に関連して、以下の説明を考察することで明らかになるように、ここに記載される大量加工方法は特定の形態の変換器アセンブリ１の生産に限定されない。

次に、複数の厚さモード超音波プローブ変換器アセンブリを生産するための大量生産加工１００の実施態様を示す図２A、２Bを、例示的な厚さモード変換器アセンブリ構成について対応する加工ステップの実施態様を示す図３−２０と合わせて参照する。図２A、２Bの加工方法１００のステップ１０２では、複数の変換器アセンブリ、例えばM個のアセンブリ、に組み込まれる複数のストリップのバッキング材料が用意される。図３の実施態様では、複数のバッキング材料ストリップ２３０が対応する側面２３２を上向きにして隣り合わせに並べて提供できる。このような配置は、バッキング材料ストリップ２３０を図示した位置で支持し維持するサイズの支持プレート（図示せず）にバッキング材料ストリップ２３０を載置することで容易になる場合がある。

注意すべきは、バッキング材料ストリップ２３０の各々が、複数の超音波プローブ変換器アセンブリを生産するのに使用されるサイズにできることである。例えば、各ストリップ２３０は、M個の変換器サブアセンブリの生産に使用するために、複数の部分２３０a、２３０b、・・・２３０mを含んでもよい。

バッキング材料ストリップ２３０の各々は、成形された音響減衰材料を含むことができる。これに関連して、音響減衰材料は、生産する超音波プローブ変換器アセンブリの意図した特定用途に合わせて予め定められた音響減衰度が得られるように選択できる。例えば、バッキング材料ストリップ２３０は、新しい音響減衰指数又は減衰係数が、少なくとも1 db/cm/MHz、さらに好ましくは少なくとも5 db/cm/MHzである一つ以上のエポキシベースの減衰材料を含むことができる。さらに、バッキング材料ストリップ２３０の各々は、二つ以上の隣接した層；例えば、後ろ向きに配設される第一のエポキシベース材料（例えば、比較的ソフトなポリマーが比較的硬いマトリクスに埋め込まれた複合材料）を含み、比較的硬く、比較的高い音響減衰指数（例えば少なくとも40 db/cm/MHz）を有する第一の層；及び第一の層のおもて面側に接着され、第二のエポキシベース材料（例えば、二成分エポキシ樹脂）を含み、音響減衰能力は低いが接着性能が高い第二の層、を含むことができる。

図２A、２Bの加工方法のステップ１０４では、ステップ１０２で用意されたバッキング材料ストリップの少なくとも第一のストリップ（単数又は複数）のおもて面（例えば側面）に導電材料を配設してもよい。図２A、２Bの加工方法のステップ１０６では、ステップ１０２で用意されたバッキング材料の少なくとも第二のストリップ（単数又は複数）のおもて面（例えば側面）に導電材料を配設してもよい。以下で説明するように、第一のストリップ及び／又は第二のストリップに配設される導電層は、一つ以上の導電路（例えば、信号線又は接地線として使用される導電路）を画定する、及び／又は画定するようにさらに加工される。

図４の実施態様では、図３に示されたバッキング・ストリップ２３０の側面２３２に導電材料層２２８を単一加工処理で配設することができる。例えば、図４に示された導電材料層２２８は金属化処理で適用してもよい。あるアプローチでは、導電材料層２２８はクロム層と銅層を含んでよく、それらは各々成膜加工処理（例えば、スパッタリング、蒸着、電気めっき、又は電解）によって適用される。別のアプローチでは、導電材料層２２８はエポキシ材料を用いて所定位置に配設される金属箔（例えば、銅箔）を含んでもよい。必要に応じて、導電材料層２２８は硬化性導電層、例えば、銀充填エポキシを含んでもよい。

図２A、２Bの加工方法のステップ１０８では、ステップ１０６の第二のバッキング材料ストリップに配設された導電材料の一部が除去されて、複数の導電路が画定される。図５に示された実施態様では、変換器サブアセンブリ部分２３０a、２３０b、・・・２３０mの各々で複数の導電路２１８が画定されているように、図４に示された第一の複数のバッキング・ストリップ２３０が加工処理されている。さらに詳しくは、あるアプローチでは、図４に示された導電材料層の一部をダイシング（dicing）加工処理で除去することによって、導電路２１８を画定してもよい。この点に関連して、第一の複数のバッキング材料・ストリップ２３０の各々にある導電材料層２２８の対応する一列になった部分が同じ加工処理で除去できることは理解されるであろう。別のアプローチでは、図４に示された導電材料層２２８の一部をエッチング加工処理で除去できる。導電路を画定する他の方法も当業者には明らかであろう。

図２A、２Bの加工方法のステップ１１０では、ステップ１０４と１０８からの少なくとも一対の第一及び第二のストリップを結合して、第一のストリップにおける複数の導電路を第一及び第二のストリップの間に配置してもよい。さらに、ステップ１１０は、複数の変換器サブアセンブリの生産に使用されるマスバッキング変換器サブアセンブリを画定することに役立つ。

図６に示された実施態様では、図４に示され、図５に示されたようにさらに加工処理された第一の複数のストリップのうち第一のものが、図４に示された第二の複数のバッキング・ストリップのうち第一のものに結合されて、変換器サブアセンブリ・マスバッキング２８０が得られる。詳しくは、バッキング・ストリップ２３０’の導電路２１８がその間に介在してマスバッキング２８０の裏面からおもて面へ延在するように、バッキング・ストリップ２３０’がストリップ２３０”と結合される。バッキング・ストリップ２３０’と２３０”の結合は、接着材料、例えば光学グレードのエポキシ、を用いて行うことができる。図６にさらに示されるように、間隔保持材料層２３４をバッキング・ストリップ２３０”の導電材料層２２８に結合することができる。例として、間隔保持材料層２３４はエポキシ及び／又は組み立てを容易にするため予備成形されたバッキング材料を含んでもよい。理解されるように、図６に示された加工処理を複数回遂行して、バッキング・ストリップ２３０’、２３０”が結合した、対応する複数の対を得ることができる。

図２A、２Bの加工方法のステップ１１２では、結合した第一及び第二のバッキング材料ストリップの複数の対、例えばN個の対、を結合して、複数の変換器アセンブリ、例えば、M x N個の変換器アセンブリ、を生産するために使用される変換器サブアセンブリ・マスバッキングをさらに画定することができる。図７に示された実施態様では、N対の結合したバッキング・ストリップ２３０’、２３０”が結合されて、変換器サブアセンブリ・マスバッキング２８０をさらに画定する。これに関連して、結合したバッキング・ストリップの各対２３０’i、２３０”i、 ２３０’j、２３０”j、・・・・・ ２３０’ｎ、２３０”ｎを図７に示されるように隣り合わせに並べて、硬化性エポキシ、例えば光学グレードのエポキシを用いて結合することができる。すなわち、結合したバッキング・ストリップ２３０’、２３０”の複数の組の隣接する領域に硬化性エポキシ材料を拡げることができる。次に、硬化性エポキシ材料が隣接する組の間を通るように、マスバッキング２８０の裏面から真空引きする。次に、エポキシ材料を、例えば高い圧力で熱を加えることによって硬化させる。そして、さらなる加工処理の前に、マスバッキング２８０のおもて面又は裏面に残ったエポキシ材料を除去（例えば、研磨除去）してもよい。理解されるであろうが、図７に示されたマスバッキング変換器サブアセンブリ２８０は、その後のいくつかの連続する大量生産加工ステップを経てM x N個の連結した超音波プローブ変換器サブアセンブリが得られ、それを分離してM x N個の変換器アセンブリが得られる。

図２A、２Bの加工方法のステップ１１４では、図２A、２Bの前のステップから得られた変換器サブアセンブリ・マスバッキングのおもて面が、予め定められた変換器素子のパターン及び横方向の素子分離パターンに従って（例えば、プレダイシング加工処理によって）別々の部分に分離される。このような初期分離ステップは、複数の変換器素子の組が画定され絶縁チャンネルが画定される、その後の分離ステップを容易にする。図８の実施態様では、図７に示された変換器サブアセンブリ・マスバッキング２８０のおもて面が予め定められた変換器素子のパターンに従って分離される。図示されないが、図７に示された変換器サブアセンブリ・マスバッキング２８０もまた、横方向の素子分離パターンに従って分離してもよい。例えば、このような分離加工処理は、ダイシング加工処理によって遂行できる。これに関連して、一つ以上のダイシング・ブレードを横方向の素子パターンに従ってマスバッキング２８０を横切って進め、次に第二の横方向軸に沿って素子分離パターンに従って進めて、大量加工処理による有利さを実現できる。あるアプローチでは、単一のダイシング・ブレードをマスバッキング２８０に対して、走査線のように前進させ、ずらし、そして前進させて大量加工処理による効率を実現してもよい。図８に示された分離の後、非導電性材料（例えば、RTV）を分離された部分の間に配設できる。

図２A、２Bの加工方法のステップ１１６では、ステップ１１４から得られた変換器サブアセンブリ・マスバッキングのおもて面に導電材料を配設してもよい。図９に示された実施態様では、図８に示された変換器サブアセンブリ・マスバッキング２８０のおもて面にわたって導電材料層２５２を配設してもよい。導電材料層２５２は金属化処理によって、例えばめっき処理によって配設できる。例として、導電層２５２は続けて適用されるクロム層と銅層を含んでもよい。

図２A、２Bの加工方法のステップ１１８では、分離された部分の間にある導電材料の領域を電気的に絶縁するように、ステップ１１４に関して説明した予め定められた変換器素子パターンを横断する一つ以上の部分に沿った素子絶縁パターンに従って、ステップ１１６で配設された導電材料を分離してもよい。図１０に示された実施態様では、図９に示された変換器サブアセンブリ・マスバッキング２８０の導電材料層２５２が分離されて、バッキング・ストリップ２３０’、２３０”の各対の各サイドエッジに隣接する絶縁チャンネル２６２が画定される。例えば、各絶縁チャンネル２６２を、単一ダイシング加工処理によって複数のストリップ部分、例えば２３０a、２３０b・・・２３０m、にわたって画定してもよい。

図２A、２Bの加工方法のステップ１２０では、ステップ１１８から得られた変換器サブアセンブリ・マスバッキングのおもて面側に圧電材料を結合してもよい。これに関連して、結合の前に導電材料を圧電材料の裏面側に配設してもよく、導電材料の一部を除去してステップ１１８で言及した絶縁領域に重ねることができる。図１１の実施態様では、圧電材料層２１６が図１０に示された変換器サブアセンブリ・マスバッキング２８０のおもて面側に結合される。これに関連して、圧電材料層２１６を図１０のマスバッキング２８０に結合する前に、導電材料層２５４を圧電材料層２１６の裏面側に適用できる。例として圧電材料層２１６はPZTプレートによって画定できる。さらに、導電材料層２５４を圧電材料層２１６の裏面側に金属化処理によって、例えば裏面側にニクロムと金の層を続けてめっきすることによって、配設することができる。導電材料層２５４を横切って絶縁チャンネル２６４を、図１０に示された絶縁チャンネル２６２と一致する箇所に、例えばダイシング加工処理によって、画定することができる。次に、圧電材料層２１６と導電材料層２５４の積層構造を一体化された構造として、例えばエポキシをベースとする接着材料を用いて結合して、マスバッキング２８０をさらに画定することができる。

図２A、２Bの加工方法のステップ１２２では、ステップ１２０で結合された圧電材料の一部を、例えばステップ１２０で得られた変換器サブアセンブリ・マスバッキングのおもて面側から除去して、対応する側面を有する一つ以上のチャンネル領域を画定してもよい。図１２に示された実施態様では、図１１に示された変換器サブアセンブリ・マスバッキング２８０から圧電材料層２１６の一部が除去される。詳しくは、その除去された部分が、結合したバッキング・ストリップ２３０’、２３０”の各対を備えたバッキング・ストリップ２３０”の側面に配設された導電材料層２２８に隣接する（例えば、接して重なる）チャンネル２９０を画定する。あるアプローチでは、圧電材料層２１６を通るチャンネル２９０を、ダイシング加工処理によって画定してもよい。ここでも、大量加工処理による生産効率の向上が得られるように、複数のバッキング・ストリップ部分２３０a’、 ２３０b’、・・・ ２３０’mにわたって各ダイシング・ステップを単一の加工処理で遂行してもよい。

図２A、２Bの加工方法のステップ１２４では、圧電材料を通るチャンネル領域の側面を含む、ステップ１２２で得られた変換器サブアセンブリ・マスバッキングのおもて面側に、導電材料を配設してもよい。図１３の実施態様では、図１２に示された変換器サブアセンブリ・マスバッキングのおもて面側に導電材料層２２２が配設される。詳しくは、導電材料層２２２は圧電材料層２１６のおもて面側に加えて図１２に示されたチャンネル２９０の底面及び側面にわたって延在する。後者に関連して、導電材料層２２２は圧電材料層２１６及びバッキング・ストリップ２３０”の一部によって画定される側面に配設される。例えば、導電材料層２２２は金属化処理によって配設できる。あるアプローチでは、導電材料層２２２は圧電材料層２１６にスパッタされたクロムを含んでもよい。

図１４の実施態様では、別の導電材料層２２４が図１３に示されたマスバッキング２８０に適用される。詳しくは、導電材料層２２４は図１３に示された導電材料層２２２のおもて面に配設される。導電材料層２２４は金属化処理によって配設できる。あるアプローチでは、導電材料層２２４は導電材料層２２２にスパッタされた銅を含んでもよい。

図１５の実施態様では、硬化性の導電材料が図１４に示された変換器アセンブリ・マスバッキング２８０の一部に配設される。詳しくは、硬化性の導電材料２２６が導電材料層２２４上に配設される。得られたマスバッキング２８０を次に圧力下で加熱して導電材料２２６を硬化する。導電材料２２６は、金属粒子が混入された硬化性のエポキシをベースとする材料を含むことができる。あるアプローチでは、導電材料２２６は銀が充填されたエポキシを含んでもよい。

図２A、２Bの加工方法のステップ１２６では、ステップ１２４で得られた変換器サブアセンブリ・マスバッキングのおもて面側に一つ以上の音響整合材料を配設してもよい。図１６の実施態様では、図１５に示された変換器サブアセンブリ・マスバッキング２８０のおもて面側に第一の音響整合材料層２４０が配設される。第一の音響整合材料層２４０は、組み立てを容易にするため予備成形し、光学グレードのエポキシを用いてマスバッキング２８０に結合することができる。例えば、第一の音響整合材料層２４０は、約5〜15 MRaylという音響インピーダンスを有するセラミック粒子充填エポキシを含んでもよい。

図１７に示された実施態様では、第二の音響整合材料層２４２が図１６に示された変換器サブアセンブリ・マスバッキング２８０のおもて面側に配設される。詳しくは、図１６に示された第一の音響整合材料層２４０上に第二の音響整合材料層２４２が配設される。第二の音響整合材料層２４０は、組み立てを容易にするため予備成形し、光学グレードのエポキシを用いてマスバッキング２８０に結合することができる。例えば、第二の音響整合材料層２４２は、約1.5〜5 MRaylという音響インピーダンスを有するセラミック粒子充填エポキシを含んでもよい。

図２A、２Bの加工方法のステップ１２８では、ステップ１２６で得られたマスバッキング２８０のおもて面側を分離して、複数の変換器素子、例えばM x N組の素子を画定してもよい。図１８の実施態様では、図１７に示された変換器サブアセンブリ・マスバッキング２８０のおもて面側が分離され、各変換器サブアセンブリを含む複数の変換器素子２１０が画定される。あるアプローチでは、このような分離加工処理を、一つ又は複数のダイシング加工で遂行してもよい。すなわち、一つ又は複数のダイシング・ブレードを平行な第一の軸に沿って進め、次に向きを変えて、第一の軸に対して横方向の第二の平行な軸に沿って進めてもよい。

図２A、２Bの加工方法のステップ１３０では、ステップ１２８で得られた分離された変換器素子の各々の間に非導電材料を配設してもよい。図１９の実施態様では、図１８に示された変換器サブアセンブリ・マスバッキング２８０にそのおもて面側から非導電材料が適用されている。詳しくは、図１８に示された変換器サブアセンブリを含む、分離された変換器素子２１０の各々の間に非導電材料が配設されている。

図２A、２Bの加工方法のステップ１３２では、ステップ１３０で得られた変換器サブアセンブリ・マスバッキングを、複数の超音波プローブ変換器アセンブリ、M x N個のアセンブリ、を画定するように分離してもよい。図２０の実施態様では、図１９に示された変換器サブアセンブリ・マスバッキング２８０が分離されて複数の厚さモード超音波プローブ変換器アセンブリが得られる。詳しくは、図１９に示された変換器サブアセンブリ・マスバッキング２８０が、M x N個の変換器アセンブリに分離される。あるアプローチでは、この分離をダイシング加工処理によって遂行してもよい。理解されるように、図２０に示された超音波プローブ変換器アセンブリの各々は、図１に示され上で説明された変換器アセンブリ１０に対応するタイプであってよい。

図３−２０に示された加工ステップの実施態様を様々に変更できることは当業者には明らかであり、本発明の範囲内にある。例えば、図６に図示されたバッキング・ストリップ２３０’、２３０”の対、及び図７−２０に図示されたバッキング・ストリップ２３０’、２３０”の各対で用いられる第二のバッキング・ストリップ２３０”は、図４及び引き続く図６−２０で図示されたような側面に配設された導電材料層２２８を含まない、同じサイズのバッキング・ストリップで置き換えることができる。さらに、図１２における変換器サブアセンブリ・マスバッキング２８０で画定されたチャンネル２９０は、バッキング・ストリップ２３０”の比較的薄い網状部分のみが変換器サブアセンブリの隣接する各々の対を連結するように、マスバッキング２８０を通ってさらに延在するように画定されてもよい。さらに、図１３、１４及び１５に示された導電層２２２、２２４及び２２６は変換器サブアセンブリ・マスバッキング２８０のおもて面側からその裏面側へほとんど全体にわたって延在しうる。その場合、図２０に示された変換器サブアセンブリの分離の前のいずれかの時点で、裏側が上を向くように、変換器サブアセンブリ・マスバッキング２８０をひっくり返してもよい。このような向きで、変換器サブアセンブリ・マスバッキング２８０の裏面側の一部を、すぐ上で図１２に関連して説明した加工処理の後で残るバッキング・ストリップ２３０”の上記網状部分の厚さより少なくとも大きい深さまで除去、例えば研磨によって除去してもよい。このように変更されたアプローチを用いて、金属層２２及び／又は２４及び／又は導電材料２６の一つ以上によって、導電路２０が完全に画定される、図１の変換器アセンブリ１の変型バージョンを得ることができる。

図２１には別の変更された配置の変換器アセンブリ３００が示されている。変換器アセンブリ３００の多くの特徴は、図１に関連して上に示して説明した特徴に対応している。したがって、図２１では共通の参照数字が用いられ、注意される以下の変更された特徴を除き、上で述べた対応する説明があてはまる。特に、変換器アセンブリ３００では、複数行の導電路１８がバッキング部材３２の裏面側からおもて面側へ設けられている（例えば、３列の導電路１８a、１８b及び１８c）。図示されているように、導電路１８a、１８b及び１８cの各行は、変換器アセンブリ３００にわたって延在する共通の複数の経路を含み、３行の導電路１８a、１８b及び１８cは実質的に互いに平行である。さらに、複数の平行な絶縁チャンネル６０a、６０b、６０c及び６０dが、変換器素子１０の各列において、３つの電極１４a、１４b及び１４cが電気的に絶縁されてそれら絶縁チャンネルの間に画定されるように設けられる。絶縁チャンネル６０a、６０b、６０c及び６０dの各々は、第一の導電材料層５２及び第二の導電材料層５４を通って画定される、対応する対向したチャンネル６２a、６４a及び６２b、６４b及び６２c、６４c及び６２d、６４dによって画定されてもよい。理解されるように、変換器アセンブリ３００は、複数行及び複数列のプローブ変換器アレーを与える。変換器アセンブリ３００は大量生産加工処理に適しており、複数の同様な変換器アセンブリが少なくとも部分的にタンデムで生産できる。これに関連して、図３−２０に示された加工ステップの実施態様を用いて、いくつかの注目すべき変型を含む複数の変換器アセンブリ３００を生産することができる。特に、図６に関連して、（例えば、２つでなく）４つのバッキング・ストリップ２３０を連結することができ、３つのバッキング・ストリップ２３０の側面で３行の複数の導電路２１８が画定される。次に、図１０に示された加工ステップの実施態様に関連して、４つの絶縁チャンネル２６２を４つのバッキング部材２３０の各組に配設された導電材料層２５２にわたって設けることができる。それに対応して、図１１に示された加工ステップの実施態様に関連して、４つのバッキング材料ストリップ２３０の各組について、裏面側圧電材料２１６上に、４つの絶縁チャンネル２６４を導電材料層２５４にわたって設けることができる。上述した変更の他に、図３−２０の加工ステップの実施態様は別の仕方で実行して、複数の変換器アセンブリ３００を大量加工処理の形で生産してもよい。

図２２には別の変更された配置の変換器アセンブリ４００が示されている。変換器アセンブリ４００の多くの特徴は、図１の変換器アセンブリ１に関連して上述した特徴に対応している。したがって、それらの特徴には、図２１で同じ参照数字が用いられ、以下で注意される特徴を除き、上で述べた対応する説明があてはまる。特に、変換器アセンブリ４００では、素子列１０aと素子行１０bに配列された素子の２次元アレーが設けられている。それに対応して、複数の行の導電路１８aと複数の列の導電路１８bが設けられ、バッキング部材３２の裏面側からそのおもて面側へ延在する（例えば、図２２には列１８aの一部だけが示されている）。それに対応して、第二の電極１４を画定する第一及び第二の導電材料層５２と５４並びに圧電材料１６が、複数の第一の平行な軸に沿って、そして第一の複数の軸に対して横方向の（例えば、直角方向の）複数の第二の平行な軸に沿って、変換器素子１０のアレーを画定するように（例えば、ダイシング加工処理によって）分離され、各第二の電極１４は、導電路１８aの行と導電路１８bの列を含む導電路１８の別々の一つに電気的に連結される。さらに、第一の導電材料２２及び第二の導電材料２４が、第一の音響材料層４０及び第二の音響材料層４２のおもて面側に（例えば、その下に配置されるのでなく）配置され、第一及び第二の音響材料層４０と４２は、変換器素子１０を構成する第二の電極１４及び圧電材料１６に対応する空間関係で（例えば、ダイシング加工処理によって）分離される。この配置では、第一及び第二の音響材料層４０、４２も、（例えば、導電材料を充填したエポキシ材料を含むことにより）導電性であってもよい。

理解されるように、変換器アセンブリ４００も大量生産加工処理に適しており、複数の同様な変換器アセンブリが少なくとも部分的にタンデムで生産できる。これに関連して、図３−２０に示された加工ステップの実施態様を用いて、加工ステップの順序の変更やその他の変更の下で、複数の変換器アセンブリ４００を生産することができる。特に、図６に関連して、所望の導電路１８aの行の数より多くなるような、より多くの複数のバッキング・ストリップ２３０を連結することができる。理解されるように、導電路２１８の行の各々はバッキング・ストリップ２３０の対応する一つの側面に画定されてもよい。その場合、図７に示す得られたマスバッキングに関して、図８−２０に示された大量加工ステップの実施態様を次にように変更／順序変更することができる。

図８に示された分離加工処理に関して、バッキング・ストリップ２３０のおもて面側を図８に示された第一の複数の平行な軸に対して横方向（例えば、直角方向）の平行な軸に沿って分離する、さらなる分離ステップを遂行してもよい。すなわち、このような追加の分離ステップを、複数の行と列の分離された部分を画定するパターンに従って用いることができる。理解されるように、このような分離された部分の各々は導電路１８の対応する一つの上端を含んでもよい。

次に、図９、図１１、図１６、図１７及び図１８に対応するプロセス加工処理をこの順序で遂行することができる。さらに、図１８の分離加工処理に関連して、図８に関連して上で述べた追加の分離ステップに対応するさらなる分離加工処理を遂行してもよい。詳しくは、図１８に示された第一の複数の平行な軸に沿った分離に加えて、第二の複数の平行な軸に沿ってさらなる分離ステップを遂行してもよく、この第二の複数の平行な軸は第一の複数の分離軸に対して横方向（例えば、直角方向）である。理解されるように、横方向分離加工処理は、複数の行と列の変換器素子１０を画定する役目をする。

次に、図１９の充填加工処理を遂行することができる。そして、図１２、１３、１４及び１５に対応する加工ステップをこの順序で遂行してもよい。理解されるように、図１２に対応するチャンネル画定ステップは、今度は音響材料層２４０と２４２に加えて圧電材料層２１６、導電材料層２５２、２５４を部分的に、そして端バッキング材料ストリップ２３０i”の一部を除去するステップを含んでもよい。さらに注意されることは、図１８に関連して遂行されるクロス分離（例えば、クロスダイシング）加工処理が追加されたため、図１０の絶縁チャンネル加工処理は実行する必要がないということである。

さらに別の変更された配置の変換器アセンブリが図２３に示されている。ここでも、変換器アセンブリ５００の多くの特徴は、図１の変換器アセンブリ１に関連して上に示して説明した特徴に対応している。したがって、それらの特徴に関しては、図２３で同じ参照数字が用いられ、以下で注意される特徴を除き、上で述べた対応する説明があてはまる。特に、変換器アセンブリ５００では、変換器素子１０の各々が、実質的に乃至完全に、互いに電気的に絶縁される。すなわち、図２３に示されるように、素子１０の各々は、（例えば、導電材料層２２、２４、２６及び２８によって画定される）複数の導電路２０の対応する一つに結合される。例えば、導電材料層２２、２４、２６及び２８は複数の電気的に絶縁された領域に分離され、得られた導電路２０の各々は素子１０を構成する第一の電極１２の対応する別々の一つと接触する。

ここでも、変換器アセンブリ５００は大量生産加工処理に適しており、複数の同様な変換器アセンブリが少なくとも部分的にタンデムで生産できる。これに関連して、図３−２０に示された加工ステップの実施態様を用いて、二三の注目すべき変更を加えて、複数の変換器アセンブリ５００を生産することができる。特に、図６に関連して、バッキング・ストリップ２３０”は、その側端に沿って延在する複数の導電部分に導電材料層２２８が分離されるようにしてもよい。さらに、図１８に対応する分離ステップに関連して、分離領域がさらにマスバッキング２８０内に延在するように（例えば、導電材料層２２２、２２４及び２２６によって画定されて得られた各部分を電気的に絶縁するように）分離加工処理を変更することができる。上述の変更の他に、図３−２０の加工ステップの実施態様を別のやり方で実行して複数の変換器アセンブリ５００を大量加工処理の形で生産することができる。

上述した実施態様のその他の変更や拡張は当業者には明らかであろう。そのような変更や拡張は、以下の特許請求の範囲で定められる本発明の範囲内にある。

本発明の第一の実施態様に係わる超音波プローブ変換器アセンブリを示す等角切欠図である。 本発明を構成する、超音波プローブ変換器アセンブリの大量生産方法のある実施態様を示す流れ図である。 本発明を構成する超音波プローブ変換器アセンブリの大量生産加工のある実施態様を示す流れ図である。 大量生産加工で用いることができる複数のバッキング材料ストリップを示す図である。 図３の複数のバッキング材料ストリップへの導電層の適用を示す図である。 図４に示された導電材料層の一部の除去によって複数のバッキング・ストリップに画定される複数の導電路を示す図である。 図５Aの一部を示す拡大図である。 図４の第一のバッキング・ストリップと図５Aの第二のバッキング・ストリップを結合して形成された変換器サブアセンブリ・マスバッキングを示す図である。 図６に示されたように結合されて、変換器サブアセンブリ・マスバッキングをさらに画定する、第一及び第二のバッキング・ストリップの複数の結合した対を示す図である。 図８の変換器サブアセンブリ・マスバッキングにおいておもて面側の部分を分離した状態を示す図である。 図８の変換器サブアセンブリ・マスバッキングにおいておもて面側に導電材料層を配設した状態を示す図である。 図９の変換器サブアセンブリ・マスバッキングにおいて図９に示された導電材料層の一部を除去した状態を示す図である。 導電層の一部が除去されている、図１０の変換器サブアセンブリ・マスバッキングにおいておもて面側の導電層と圧電材料層を結合した状態を示す図である。 図１１の変換器サブアセンブリ・マスバッキングにおいてマスバッキングのおもて面側の一部を除去してチャンネルを画定した状態を示す図である。 図１２の変換器サブアセンブリ・マスバッキングにおいておもて面側に第一の導電材料層を配設した状態を示す図である。 図１２の変換器サブアセンブリ・マスバッキングにおいておもて面側に第二の導電材料層を配設した状態を示す図である。 図１４の変換器サブアセンブリ・マスバッキングにおいて図１４に示されたチャンネルに第三の導電材料層を配設した状態を示す図である。 図１５の変換器サブアセンブリ・マスバッキングにおいておもて面側に第一の音響材料層を配設した状態を示す図である。 図１６の変換器サブアセンブリ・マスバッキングにおいておもて面側に第二の音響材料層を配設した状態を示す図である。 図１７の変換器サブアセンブリ・マスバッキングにおいておもて面側部分を分離してマスバッキングのおもて面側の変換器素子を画定した状態を示す図である。 図１８の変換器サブアセンブリ・マスバッキングにおいてマスバッキングのおもて面側で変換器素子の間に非導電材料を配設した状態を示す図である。 図１９の変換器サブアセンブリ・マスバッキングにおいてマスバッキングを別々の超音波プローブ変換器アセンブリに分離した状態を示す図である。 本発明の第二の実施態様に係わる超音波プローブ変換器アセンブリを示す等角切欠図である。 本発明の第三の実施態様に係わる超音波プローブ変換器アセンブリを示す等角切欠図である。 本発明の第四の実施態様に係わる超音波プローブ変換器アセンブリを示す等角切欠図である。

Claims (50)

1. バッキング材料のおもて面側に圧電材料を設けるステップであって、前記圧電材料及び前記バッキング材料は側面の少なくとも一部分を画定する、ステップと；前記側面の少なくとも前記部分に導電材料を配設するステップとを含み、前記配設するステップが、前記導電材料を前記圧電材料及び前記バッキング材料に金属化処理によって堆積するステップ、並びに硬化性導電材料を前記圧電材料及び前記バッキング材料に適用し、前記硬化性導電材料を硬化させるステップのうち、少なくとも１つを含む、超音波プローブ用変換器アセンブリを生産する方法。
2. 前記配設するステップが、前記堆積するステップと前記適用するステップの両方を遂行するステップを含む、請求項１に記載の方法。
3. 前記側面の少なくとも前記部分に配設された前記導電材料が、少なくとも互いに直接に隣接するものであって少なくとも部分的に重なる複数の導電層を含む、請求項１に記載の方法。
4. 前記配設するステップが、導電材料を前記圧電材料のおもて面側の少なくとも一部分に配設するステップをさらに含む、請求項１に記載の方法。
5. 前記配設するステップが、前記堆積するステップ及び前記適用するステップのうち少なくとも１つの一部として、導電材料を前記圧電材料のおもて面側の少なくとも一部分に配設するステップをさらに含む、請求項４に記載の方法。
6. 前記配設するステップ及び前記適用するステップのうち少なくとも１つにおいて配設された前記導電材料が、前記側面の前記部分の上に延在し前記おもて面側を連続的に横切って延在する少なくとも１つの導電層を含む、請求項５に記載の方法。
7. 前記導電材料が少なくとも第一の金属層を含み、前記配設するステップが、前記第一の金属層を前記側面の前記少なくとも一部分に金属化処理によって堆積するステップをさらに含む、請求項１に記載の方法。
8. 前記導電材料が第二の金属層をさらに含み、前記配設するステップが、前記第二の金属を前記堆積された第一の金属に金属化処理によって堆積するステップをさらに含む、請求項７に記載の方法。
9. 前記導電材料が硬化性導電層をさらに含み、前記配設するステップが、その硬化性導電材料を、前記側面の前記少なくとも一部分の上にある前記第一の金属層の一部分に適用するステップと；前記硬化性導電材料を硬化させるステップとをさらに含む、請求項７に記載の方法。
10. 前記圧電材料のおもて面側の少なくとも一部分に前記導電材料を配設するステップと；前記圧電材料を、そのおもて面に配設された前記導電材料と共に分離して、複数の素子を画定するステップとをさらに含み、前記複数の素子の各々が、前記圧電材料のおもて面に配設された前記分離された導電材料によって画定される第一の電極を含む、請求項１に記載の方法。
11. 別の導電材料を前記バッキング材料のおもて面及び前記圧電材料の裏面のうち一方に配設するステップをさらに含む、請求項１０に記載の方法。
12. 前記別の導電材料を配設するステップが、前記別の導電材料を前記バッキング材料のおもて面及び前記圧電材料の裏面のうち前記一方に金属化処理によって堆積するステップと；前記堆積された別の導電材料の一部分を除去して、前記側面の前記部分に配設された前記導電材料から前記堆積された別の導電材料を電気的に絶縁するステップとをさらに含む、請求項１１に記載の方法。
13. 前記分離するステップが、前記バッキング材料のおもて面及び前記圧電材料の裏面のうち前記一方に配設された前記別の導電材料を前記圧電材料及びそのおもて面に配設された前記導電材料と共に分離するステップをさらに含み、前記複数の素子の各々が、前記ダイシングされた別の導電材料によって画定された第二の電極をさらに含む、請求項１１に記載の方法。
14. 前記バッキング材料内部に複数の導電路を埋め込むステップをさらに含み、前記複数の導電路が前記バッキング材料の裏面から前記複数の素子の別々のものの前記第二の電極まで延在する、請求項１３に記載の方法。
15. 前記バッキング材料が少なくとも第一のバッキング部材及び第二のバッキング部材を含み、前記埋め込むステップが、前記第一のバッキング部材及び前記第二のバッキング部材の少なくとも一方の側面の少なくとも一部分に追加の導電材料を配設して、前記複数の導電路を画定するステップと；前記第一のバッキング部材及び前記第二のバッキング部材を連結するステップとをさらに含む、請求項１４に記載の方法。
16. 前記埋め込むステップが、前記追加の導電材料を前記第一のバッキング部材及び前記第二のバッキング部材の少なくとも一方の前記側面の前記少なくとも一部分に金属化処理により堆積するステップと；前記堆積された追加の導電材料の一部を除去して前記複数の導電路を画定するステップとをさらに含む、請求項１５に記載の方法。
17. 複数の前記配設するステップのうち少なくとも１つが、導電材料をスパッタリング、蒸着、電気めっき及び電解からなる群から選択される少なくとも１つの金属化処理によって堆積するステップを含む、請求項１５に記載の方法。
18. 複数の前記配設するステップのうち少なくとも１つが、硬化性導電材料を前記圧電材料及び前記バッキング材料に適用するステップと、前記硬化性導電材料を硬化させるステップとを含む、請求項１７に記載の方法。
19. 音響整合材料を、前記圧電材料の前記おもて面側に配設された前記導電材料のおもて面に適用するステップをさらに含む、請求項１３に記載の方法。
20. 前記分離するステップが、前記音響整合材料を、前記導電材料、前記圧電材料及び前記別の導電材料と共に分離するステップをさらに含み、前記複数の素子の各々が、前記分離された音響整合材料によって画定される音響整合層をさらに含む、請求項１９に記載の方法。
21. 複数の厚さモード超音波プローブ変換器アセンブリの各々の少なくとも一つの構成要素に関連した複数の生産加工ステップを遂行するステップであって、前記複数の生産加工ステップ全体を通して、前記複数の変換器アセンブリの各々の前記少なくとも一つの構成要素が、前記複数の変換器アセンブリの別の一つの前記少なくとも一つの構成要素と連結されている、ステップと；前記遂行するステップの後で、前記複数の変換器アセンブリの各々の前記少なくとも一つの構成要素を、前記複数の変換器アセンブリの前記別の一つの前記少なくとも一つの構成要素から切り離すステップとを含む、複数の厚さモード超音波プローブ変換器アセンブリを生産する方法。
22. 前記変換器アセンブリの各々の前記少なくとも一つの構成要素について、前記複数の生産加工ステップの少なくとも一つが、第一の材料を第二の材料に結合するステップを含む、請求項２１に記載の方法。
23. 前記第一の材料が導電材料を含み、前記変換器アセンブリの各々の前記少なくとも一つの構成要素について、前記結合するステップが、前記導電材料を前記第二の材料に配設するステップをさらに含む、請求項２２に記載の方法。
24. 前記配設するステップが、前記導電材料を前記第二の材料に金属化処理によって堆積するステップをさらに含む、請求項２３に記載の方法。
25. 前記第二の材料がバッキング材料を含む、請求項２３に記載の方法。
26. 前記複数の変換器アセンブリの各々の前記少なくとも一つの構成要素が対応するバッキング部材を含み、前記変換器アセンブリの各々の前記少なくとも一つの構成要素について、前記配設するステップが、前記対応するバッキング部材の裏面側からおもて面側へ延在する少なくとも一つの導電路を少なくとも部分的に画定する、請求項２５に記載の方法。
27. 前記変換器アセンブリの各々の前記少なくとも一つの構成要素について、前記配設するステップが、前記対応するバッキング部材を通って延在する複数の導電路を少なくとも部分的に画定する、請求項２６に記載の方法。
28. 前記変換器アセンブリの各々の前記少なくとも一つの構成要素について、前記配設するステップが、前記対応するバッキング部材の側面に沿って延在する導電路を少なくとも部分的に画定する、請求項２６に記載の方法。
29. 前記複数の変換器アセンブリの各々の前記少なくとも一つの構成要素が対応するバッキング部材を含み、前記変換器アセンブリの各々の前記少なくとも一つの構成要素について、前記配設するステップが、前記対応するバッキング部材のおもて面に電極の少なくとも一部分を画定する、請求項２５に記載の方法。
30. 前記第二の材料が圧電材料を含む、請求項２３に記載の方法。
31. 前記変換器アセンブリの各々の前記少なくとも一つの構成要素について、前記配設するステップが、前記圧電材料のおもて面に電極を少なくとも部分的に画定する、請求項３０に記載の方法。
32. 前記第一の材料が圧電材料を含み、前記第二の材料が導電材料を含む、請求項２２に記載の方法。
33. 複数の連結された厚さモード超音波プローブ変換器サブアセンブリを用意するステップであって、前記連結されたサブアセンブリの各々がバッキング材料を含む、ステップと；少なくとも第一の材料層を、前記複数の連結されたサブアセンブリの各々を構成する前記バッキング材料のおもて面側に連結するステップと；前記連結するステップの後で前記複数の連結されたサブアセンブリを切り離すステップとを含む、複数の厚さモード超音波プローブ変換器アセンブリを生産する方法であって、前記第一の材料層の別々の部分が前記複数の切り離されたサブアセンブリの各々に連結された状態で残る方法。
34. 前記切り離すステップの前に、第二の材料層を、前記複数の連結されたサブアセンブリの各々を構成する圧電材料層のおもて面側に結合するステップをさらに含み、前記切り離すステップの後に、前記第二の材料層の別々の部分が前記複数のサブアセンブリの各々に連結された状態で残る、請求項３３に記載の方法。
35. 前記第一の材料層が圧電材料を含む、請求項３４に記載の方法。
36. 前記連結するステップ及び結合するステップの前に、導電材料を含む第三の材料層を前記バッキング材料のおもて面側と前記圧電材料の第一の材料層の裏面側の間に設けるステップをさらに含み、前記切り離すステップの後に、前記導電材料の第三の材料層の別々の部分が前記複数のサブアセンブリの各々に連結された状態で残る、請求項３５に記載の方法。
37. 前記導電材料の第三の材料層を前記圧電材料層の裏面に金属化処理によって堆積するステップをさらに含む、請求項３６に記載の方法。
38. 前記第二の材料層が導電材料を含み、前記結合するステップが、前記導電材料の第二の材料層を前記圧電材料の第一の材料層に金属化処理によって堆積するステップを含む、請求項３６に記載の方法。
39. 前記切り離すステップの前に、前記複数の連結されたサブアセンブリの各々を構成する前記第一の材料層、第二の材料層及び第三の材料層を分離するステップをさらに含み、前記複数のサブアセンブリの各々で変換器素子のアレーが画定される、請求項３８に記載の方法。
40. 前記用意するステップの前に、前記サブアセンブリの各々の前記バッキング材料を通して複数の導電路を埋め込むステップをさらに含み、前記ダイシングするステップの後で、前記サブアセンブリの各々について、前記対応する複数の導電路が前記対応する複数の変換器素子の別々のものと電気的に連結される、請求項３９に記載の方法。
41. 少なくとも第一の細分化された複数の（subplurality）前記連結された超音波プローブ変換器サブアセンブリについて、前記バッキング材料が少なくとも第一のバッキング部材及び第二のバッキング部材を含み、そして前記第一の細分化された複数のサブアセンブリの各々について、前記埋め込むステップが、前記第一のバッキング部材及び前記第二のバッキング部材の少なくとも一方の側面の少なくとも一部分に導電材料を配設して、前記対応する複数の導電路を画定するステップと；前記第一のバッキング部材を前記第二のバッキング部材に連結するステップとをさらに含み、前記対応する複数の導電路が前記第一及び第二のバッキング部材の間に介在する、請求項４０に記載の方法。
42. 前記第一の細分化された複数のサブアセンブリの各々について、前記配設するステップが、前記第一のバッキング部材及び前記第二のバッキング部材の少なくとも一方の前記側面の前記少なくとも一部分に前記導電材料を金属化処理によって堆積するステップと；前記堆積された導電材料の一部を除去して、前記対応する複数の導電路を画定するステップとをさらに含む、請求項４１に記載の方法。
43. 前記第一の細分化された複数のサブアセンブリの各々について、前記方法が、前記第一のバッキング部材及び前記第二のバッキング部材の少なくとも一方の別の側面の少なくとも一部分に導電材料を配設して、前記第一の細分化された複数のサブアセンブリの各々に対応する関係で少なくとも一つの導電路を画定するステップをさらに含む、請求項４１に記載の方法。
44. 前記結合するステップの前に、前記連結されたサブアセンブリの各々から前記圧電材料の第一の材料層の少なくとも一部分を除去するステップであって、前記圧電材料の第一の材料層の側面部分が前記複数の連結されたサブアセンブリの各々について画定され、前記第一の細分化された複数のサブアセンブリの各々について、前記対応する少なくとも一つの導電路が露出する、ステップと；前記切り離すステップの前に、前記連結されたサブアセンブリの各々を構成する前記圧電材料の第一の材料層の前記側面に導電材料層を配設するステップであって、前記第一の細分化された複数のサブアセンブリの各々について、前記導電材料層が前記対応する少なくとも一つの導電路と電気的に接触する、ステップとをさらに含む、請求項４３に記載の方法。
45. 前記結合するステップの前に、前記連結されたサブアセンブリの各々から前記圧電材料の第一の材料層の少なくとも一部分を除去するステップをさらに含み、前記圧電材料の第一の材料層の側面部分が前記複数の連結されたサブアセンブリの各々について画定される、請求項３８に記載の方法であって、当該方法が、前記切り離すステップの前に、前記連結されたサブアセンブリの各々を構成する前記圧電材料の第一の材料層の前記側面に導電材料層を配設するステップをさらに含み、前記切り離すステップの後に、前記圧電材料の第一の層の前記側面にある前記導電材料層の別々の部分が、前記複数のサブアセンブリの各々に連結された状態で残る、請求項３８に記載の方法。
46. 前記連結するステップ及び結合するステップの前に、前記連結されたサブアセンブリの各々から前記導電材料の第三の材料層の直線上に整列した部分を除去するステップをさらに含む、請求項４５に記載の方法。
47. 前記切り離すステップの前に、前記複数の連結されたサブアセンブリの各々を構成する前記第二の材料層のおもて面側に第三の材料層を取り付けるステップをさらに含み、前記切り離すステップの後で、前記第三の材料層の別々の部分が前記複数のサブアセンブリの各々に連結された状態で残る、請求項３４に記載の方法。
48. 前記第一の材料層、第二の材料層及び第三の材料層のうち第一のものが圧電材料を含む、請求項４７に記載の方法。
49. 前記第一の材料層、第二の材料層及び第三の材料層のうち第二のものが導電材料を含む、請求項４８に記載の方法。
50. 前記第一の材料層、第二の材料層及び第三の材料層のうち第三のものが音響整合材料を含む、請求項４９に記載の方法。

Images