JP4899422B2 - 導電性ペーストおよびそれを用いた積層セラミック電子部品の製造方法 - Google Patents

Description

本願発明は導電性ペースト、およびそれを用いた積層セラミック電子部品の製造方法に関し、詳しくは、例えば、積層セラミックコンデンサなどの積層セラミック電子部品の内部電極の形成に用いられる導電性ペースト、およびそれを用いた積層セラミック電子部品の製造方法に関する。

積層セラミック電子部品の代表的なものの１つに、例えば、図２に示すように、内部に誘電体層であるセラミック層５３を介して複数の内部電極５２ａ，５２ｂが積層された積層セラミックコンデンサ素子５１の両端面５４ａ，５４ｂに、内部電極５２ａ，５２ｂと導通するように外部電極５５ａ，５５ｂが配設された構造を有する積層セラミックコンデンサがある。

そして、このような積層セラミックコンデンサは、一般的に複数のセラミックシートに内部電極となる導電性ペーストを塗布する工程、導電性ペーストが塗布されたセラミックグリーンシートを所定枚数積層することにより積層体を形成する工程、積層体を焼成する工程、焼成された積層体に外部電極を形成する工程などを経て製造されている。

しかしながら、上記従来の方法においては、焼成中に、セラミックグリーンシートの焼結収縮と、導電性ペーストの焼結収縮のミスマッチング、すなわち、焼結収縮差により、焼成後の積層体を構成するセラミック層や内部電極にクラックが発生するという問題点がある。

このような問題点を解消するため、導電性ペースト中に導電性金属の焼結を抑制する物質として、いわゆる共材といわれる、導電性ペーストが塗布されるセラミックグリーンシートを構成するセラミック粉末と同一またはそれに準じる組成を有するセラミックを添加することにより、両者の焼結収縮の挙動を近づける方法が知られている。

さらに、導電性ペーストに共材を添加するとともに、焼結抑制制御材として、Ｌａ₂Ｏ₃や、Ｃｒ₂Ｏ₃粉末を添加することが提案されている（例えば特許文献１の表１など参照）。

そして、共材の他にＬａ₂Ｏ₃やＣｒ₂Ｏ₃などの焼結抑制制御材を添加することにより、共材の添加量を抑えつつ、導電性ペーストの焼結収縮の抑制効果を向上させることが可能になり、共材の添加量が多くなりすぎて内部電極の連続性が阻害される現象を防止し、大きな静電容量を得ることができるとされている。

しかしながら、近年、特性の向上に関する要求は厳しく、上記従来の方法により製造される積層セラミックコンデンサよりも、さらに特性の良好な積層セラミックコンデンサが求められるようになっている。
特開２０００−２６９０７３号公報

本願発明は、従来の導電性ペーストよりもさらに焼結収縮の抑制効果が高く、例えば、積層セラミック電子部品の内部電極を形成するのに用いた場合に、セラミック層との収縮差によるクラックの発生を抑制することが可能で、かつ、焼結収縮の度合いが大きくなりすぎて内部電極の厚みが厚くなり、製品の厚みが目標値を超えてしまうような不具合の発生を防止することが可能な導電性ペーストおよび該導電性ペーストを用いた積層セラミック電子部品の製造方法を提供することを目的とする。

上記課題を解決するために、請求項１の導電性ペーストは、
卑金属粉末と、セラミック粉末と、有機ビヒクルとを含有するとともに、
前記セラミック粉末が、Ｂａ、Ｃａ、およびＳｒからなる群より選ばれる少なくとも１種と、ＴｉおよびＺｒの少なくとも１種と、希土類およびＭｇの少なくとも１種とを含む酸化物粉末であって、その表面が、Ｓｉ、Ｃｒ、Ｍｎ、Ｔｉ、Ｖからなる群より選ばれる少なくとも１種の酸化物により被覆されたものであること
を特徴としている。

また、請求項２の導電性ペーストは、請求項２の発明の構成において、前記希土類が、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、およびＹからなる群より選ばれる少なくとも１種であることを特徴としている。

また、請求項３の積層セラミック電子部品の製造方法は、
セラミック素子中に内部電極が配設された構造を有する積層セラミック電子部品の製造方法であって、
セラミックグリーンシートを準備する工程と、
前記セラミックグリーンシートの所定の位置に、請求項１または２記載の導電性ペーストを塗布する工程と、
前記導電性ペーストが塗布されたセラミックグリーンシートを所定枚数積層して積層体を形成する工程と、
前記積層体を焼成する工程と
を具備することを特徴としている。

また、請求項４の積層セラミック電子部品の製造方法は、請求項３記載の発明の構成において、前記セラミックグリーンシートの所定の位置に塗布される、請求項１または２のいずれかに記載の導電性ペーストに含まれる前記セラミック粉末を構成する前記酸化物粉末が、前記積層セラミック電子部品を構成するセラミックと、同一または類似する組成を有するものであることを特徴としている。

請求項１の導電性ペーストは、卑金属粉末と、セラミック粉末と、有機ビヒクルとを含有しており、かつ、セラミック粉末として、Ｂａ、Ｃａ、およびＳｒからなる群より選ばれる少なくとも１種と、ＴｉおよびＺｒの少なくとも１種と、希土類およびＭｇの少なくとも１種とを含む酸化物粉末であって、その表面が、Ｓｉ、Ｃｒ、Ｍｎ、Ｔｉ、Ｖからなる群より選ばれる少なくとも１種の酸化物により被覆された酸化物粉末を用いているので、セラミック粉末の添加量を抑制しつつ、焼結収縮を十分に抑制する効果を得ることが可能になる。なお、希土類およびＭｇの少なくとも１種を含んでいるので、セラミック粉末の添加量を抑制しつつ、さらに高い焼結収縮抑制効果を得ることが可能になる。

したがって、本願発明の導電性ペーストを用いて、例えば積層セラミック電子部品の内部電極を形成するようにした場合、焼成工程におけるセラミック素子（チップ）へのクラックの発生や、セラミック素子の厚みが目標値よりも厚くなる、いわゆるチップ太りの発生を抑制、防止できる積層セラミック電子部品を効率よく製造することが可能になる。

また、請求項２の導電性ペーストのように、請求項１の発明の構成において、希土類として、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、およびＹからなる群より選ばれる少なくとも１種を添加するようにした場合、より確実にセラミック粉末の添加量を抑制しつつ、さらに高い焼結収縮抑制効果を得ることが可能になり、本願発明をさらに実効あらしめることが可能になる。

また、請求項３の積層セラミック電子部品の製造方法は、セラミックグリーンシートを準備する工程と、セラミックグリーンシートの所定の位置に、請求項１または２記載の導電性ペーストを塗布する工程と、セラミックグリーンシートを所定枚数積層して積層体を形成する工程と、積層体を焼成する工程とを具備しており、請求項１または２記載の導電性ペーストを用いて内部電極を形成するようにしているので、焼成中に、セラミックグリーンシートの焼結収縮と、内部電極となる導電性ペーストの焼結収縮のミスマッチングにより、焼成後の積層体を構成するセラミック層や内部電極にクラックが発生することを防止することが可能になるとともに、内部電極の焼結収縮が進みすぎて積層セラミック電子部品の厚みが目標値よりも厚くなる、いわゆるチップ太りの発生を抑制することが可能になり、クラックなどの欠陥がなく、目標とする寸法規格に適合した、高特性の積層セラミック電子部品を効率よく製造することが可能になる。

また、請求項４の積層セラミック電子部品の製造方法のように、請求項３記載の発明の構成において、セラミックグリーンシートの所定の位置に塗布される、請求項１または２記載の導電性ペーストに含まれるセラミック粉末を構成する酸化物粉末として、積層セラミック電子部品を構成するセラミックと、同一または類似する組成を有するものを用いるようにした場合、導電性ペーストに含まれるセラミック粉末が特性に悪影響を与えることを防止して、クラックなどの欠陥がなく、目標とする寸法規格に適合した、高特性の積層セラミック電子部品を効率よく製造することが可能になる。

なお、セラミック粉末を構成する酸化物粉末に関し、「積層セラミック電子部品を構成するセラミックと、同一または類似する組成を有するもの」とは、
(ａ)積層セラミック電子部品を構成するセラミックとまったく同じ組成のセラミックを用いる場合、
(ｂ)積層セラミック電子部品を構成するセラミックと組成が同じになるように組成を調整したセラミック材料を用いる場合、
(ｃ)積層セラミック電子部品を構成するセラミックが特性改善のために添加成分を含有している場合において、添加成分を含有していないセラミック材料を用いる場合、
(ｄ) 積層セラミック電子部品を構成するセラミックの組成に近い組成を有しているが、各成分材料の種類や各成分材料の含有率にいくらかの差があるものを用いる場合
などを含む広い概念である。
ただし、本願発明の導電性ペーストにおいては、積層セラミック電子部品を構成するセラミックとは異なる種類のセラミック粉末を配合した場合にも、本願発明の他の要件を備えている限りにおいて、セラミック粉末の添加量を抑制しつつ、焼結収縮を効率よく抑制することができるという、本願発明の基本的な効果を得ることが可能である。

以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。

なお、この実施例１では、積層セラミックコンデンサを製造するにあたって、内部電極を形成するための導電性ペーストとして、ＢａＴｉＯ₃系セラミックシートに塗布して用いられる導電性ペーストを例にとって説明する。

[１]導電性ペーストに添加するセラミック粉末の調製
(１)ＢａＴｉＯ₃を主成分とするセラミック粉末の調製
平均粒径が０．２μmのＢａＴｉＯ₃粉末（いわゆる共材）を、Ｓｉレジネートを溶解させた有機溶媒中に分散させた後、溶剤を蒸発させ、表面にＳｉレジネートがコートされたＢａＴｉＯ₃粉末を作製した。

次に、Ｓｉレジネート中の有機成分を除去するため、５００℃で熱処理を行い、平均粒径が０．２μmで、表面がＳｉＯ₂によりコートされたセラミック粉末（ＢａＴｉＯ₃粉末）を得た。ＳｉＯ₂のコート量は、ＢａＴｉＯ₃とＳｉＯ₂の合計量中のＳｉＯ₂の割合が１モル％となるようにした。この場合、ＳｉＯ₂のコート量が１モル％と小さいため、膜厚は極めて小さく、ＳｉＯ₂をコートした後の全体の粒径は、ＳｉＯ₂をコートする前とほとんど同じ０．２μmとなる。

また、Ｃｒレジネート、Ｖレジネート、およびＭｎレジネートを用い、上記のＳｉＯ₂をコートした方法と同様の方法で、Ｃｒ₂Ｏ₃、Ｖ₂Ｏ₃、およびＭｎＯ₂が表面にコートされたセラミック粉末（ＢａＴｉＯ₃粉末）を作製した（表１の試験番号(1-1)〜(1-4)）。
なお、Ｃｒ₂Ｏ₃、Ｖ₂Ｏ₃、およびＭｎＯ₂コートについても、コート量がそれぞれ１モル％となるようにした。

この実施例で用いたＳｉレジネート、Ｃｒレジネート、Ｖレジネート、およびＭｎレジネートなどの金属レジネートは、金属元素を有機物と結合させた金属せっけんなどの物質であり、有機溶剤に溶解させることができるように構成された物質である。

なお、この実施例１では、ＢａＴｉＯ₃粉末にＳｉＯ₂、Ｃｒ₂Ｏ₃、Ｖ₂Ｏ₃、およびＭｎＯ₂を被覆するにあたって金属レジネートを用いたが、例えば、ＳｉＯ₂をコーティングする場合、ＢａＴｉＯ₃粉末をテトラエトキシシランと混合した後、テトラエトキシシランを加水分解させる方法や、シランカップリング剤を用いる方法など、他の方法を用いることも可能である。
さらに、Ｃｒ₂Ｏ₃、Ｖ₂Ｏ₃、およびＭｎＯ₂を被覆する場合にも、金属レジネートを用いる方法に限らず、他の方法を用いることも可能である。

(２)Ｄｙ₂Ｏ₃、ＭｇＯ、ＭｎＯが添加されたＢａＴｉＯ₃を主成分とするセラミック粉末の調製
平均粒径が０．２μmのＢａＴｉＯ₃粉末に対して、平均粒径が０．１μmのＤｙ₂Ｏ₃粉末と、平均粒径が０．１μmのＭｇＯ粉末と、平均粒径が０．１μmのＭｎＯ粉末とを混合し、８００℃で仮焼し、難焼結性のＢａＴｉＯ₃粉末を作製した。なお、Ｄｙ₂Ｏ₃、ＭｇＯ、およびＭｎＯの添加量は、ＢａＴｉＯ₃との合計量中のＤｙ₂Ｏ₃、ＭｇＯ、およびＭｎＯの割合がＢａＴｉＯ₃に対してそれぞれ２モル％、１モル％、１モル％となるようにした。

それから、このＤｙ₂Ｏ₃、ＭｇＯ、およびＭｎＯを添加したＢａＴｉＯ₃粉末の表面をＳｉＯ₂でコートするために、Ｓｉレジネートを溶解させた有機溶媒にこのＢａＴｉＯ₃粉末を分散させ、ボールミルにてＢａＴｉＯ₃粉末を解砕しながら、Ｓｉレジネートをコートした。
その後、有機成分を除去するため、５００℃で熱処理を行い、表面がＳｉＯ₂でコートされた難焼結性のセラミック粉末（ＢａＴｉＯ₃粉末）を得た（表１の試験番号((1-10))。

(３)比較用のセラミック粉末の調製
比較例としてＳｉＯ₂、Ｃｒ₂Ｏ₃、Ｖ₂Ｏ₃、およびＭｎＯ₂をコートすることなく、平均粒径が０．２μmのＳｉＯ₂、Ｃｒ₂Ｏ₃、Ｖ₂Ｏ₃、およびＭｎＯ₂粉末をＢａＴｉＯ₃粉末に対して１モル％の割合となるように添加しただけのセラミック粉末（ＢａＴｉＯ₃粉末）を用意した（表１の試験番号(1-5)〜(1-8)）。

さらに、ＳｉＯ₂、Ｃｒ₂Ｏ₃、Ｖ₂Ｏ₃、およびＭｎＯ₂のいずれをも添加せず、ＢａＴｉＯ₃のみのセラミック粉末を比較用のセラミック粉末として用意した（表１の試験番号(1-9)）。

また、Ｄｙ₂Ｏ₃、ＭｇＯ、およびＭｎＯを添加しただけで、ＳｉＯ₂、Ｃｒ₂Ｏ₃、Ｖ₂Ｏ₃、およびＭｎＯ₂のいずれによるコートも行っていないＢａＴｉＯ₃粉末も、比較用のセラミック粉末として用意した（表１の試験番号(1-11)）。

[２]内部電極形成用の導電性ペーストの作製
平均粒径０．４μmのＮｉ粉末４５ｇと、上記のセラミック粉末５ｇを、エチルセルロースをテルピネオールに溶解させた有機ビヒクル５０ｇ中に３本ロールミルを使って分散させ、内部電極形成用の導電性ペーストを作製した。

なお、この実施例１ではＮｉ粉末と、上記セラミック粉末の含有比率が、重量比で４５：５、すなわち導電性粉末であるＮｉ粉末とセラミック粉末の合計量に対するセラミック粉末の含有率が１０重量％となるようにしたが、焼結収縮を抑制する効果を発揮するにあたって好ましい含有比率は、通常、５〜１５重量％の範囲である。

セラミック粉末の含有比率が５重量％未満になると、焼結収縮を抑制する効果が不十分になり、セラミック粉末の含有比率が１５重量％を超えると焼結収縮を抑制する効果が飽和し、セラミック粉末の添加量を増やしても、焼結収縮を抑制する効果の顕著な向上が認められなくなる。

[３]積層セラミックコンデンサの作製
還元性雰囲気で焼成可能なＢａＴｉＯ₃系セラミックを主成分とするセラミックグリーンシートに、上記の内部電極形成用の導電性ペーストを印刷した。
それから、導電性ペーストが印刷されたセラミックグリーンシートを積層して、未焼成の積層体を形成した。

そして、この積層体を、Ｎ₂−Ｈ₂−Ｈ₂Ｏ系の還元雰囲気中において、１２００℃、２時間の条件で焼成することにより、外形寸法が幅１．６mm、長さが３．２mm、セラミック層の厚みが２μm、電極積層数が４００層である積層セラミックコンデンサ素子（焼成後の積層体）を得た。

それから、この焼成済みの積層体（積層セラミックコンデンサ素子）の両端部に内部電極と導通するように外部電極形成用の導電性ペーストを塗布して焼き付けることにより、図１に示すような構造を有する積層セラミックコンデンサを得た。
なお、この積層セラミックコンデンサは、図１に示すように、誘電体層であるセラミック層３を介して複数の内部電極２ａ，２ｂが積層された積層セラミックコンデンサ素子１の両端面４ａ，４ｂに、内部電極２ａ，２ｂと導通するように外部電極５ａ，５ｂが配設された構造を有している。

[４]特性の評価
上述の試験番号(1-1)〜(1-11)の各導電性ペーストを用いて作製した積層セラックコンデンサ素子１、すなわち、焼成後の、外部電極５ａ，５ｂを形成する前の段階の積層セラミックコンデンサ素子１について、クラックの発生の有無および積層セラミックコンデンサ素子の厚み（チップ厚み）、すなわち積層方向の寸法を調べた。その結果を表１に示す。

なお、表１のクラックの発生数は、１００個の試料を倍率２０倍の実体顕微鏡で観察した場合に、クラックの発生が認められた試料の数である。

また、積層セラミックコンデンサ素子の厚みは、最小目盛り０．００１mmのマイクロメータで１０個の試料の厚みを測定した値の平均値である。

表１に示すように、本願発明の実施例１にかかる試験番号(1-1)〜(1-4)の導電性ペーストを用いた場合、クラックの発生がなく、かつ、１．２４〜１．２８mmと厚みの薄い積層セラミックコンデンサが得られることがわかる。

また、希土類としてＤｙを含有させたＢａＴｉＯ₃粉末を用いた試験番号(1-10)の場合にも、焼結収縮を抑制する効果が大きく、クラックの発生を防止することが可能になるとともに、厚みの薄い積層セラミックコンデンサ（厚み１．１８mm）が得られることが確認された。

本願発明の実施例１にかかる試験番号(1-1)〜(1-4)および(1-10)の導電性ペーストを用いた場合にクラックの発生が防止されるのは、ＢａＴｉＯ₃系酸化物粉末の表面が、Ｓｉ、Ｃｒ、Ｍｎ、Ｔｉ、Ｖのいずれか１種の酸化物で被覆されているため、内部電極の焼結収縮が抑制され、セラミック層の焼結収縮と内部電極の焼結収縮の差が小さくなることによる。
また、厚みの薄い積層セラミックコンデンサ素子を得ることが可能になるのは、内部電極の焼結収縮が抑制される結果、内部電極の厚みが大きくなる（太る）ことが抑制され、結果として、厚みの薄い積層セラミックコンデンサ素子を得ることが可能になる。

一方、ＢａＴｉＯ₃系酸化物粉末の表面が、Ｓｉ、Ｃｒ、Ｍｎ、Ｔｉ、Ｖのいずれか１種の酸化物で被覆されていない比較例の導電性ペーストを用いた、試験番号(1-5)，(1-6)，(1-7)，(1-8)，(1-9)，(1-11)の場合、クラックの発生が認められ、かつ、積層セラミックコンデンサ素子の厚みも大きいことが確認された。
なお、上記比較例の導電性ペーストを用いた場合にクラックが発生しているのは、添加したセラミック粉末の、内部電極の焼結収縮を抑制する効果が不十分で、積層セラミックコンデンサ素子を構成するセラミック層と内部電極の焼結収縮の差が大きくなることによる。
また、積層セラミックコンデンサ素子の厚みが大きくなっているのは、内部電極の焼結が進行しすぎて、内部電極が太ることによる。

なお、表１には示していないが、試験番号(1-1)〜(1-4)および(1-10)の導電性ペーストを用いた積層セラミックコンデンサについて、取得される静電容量の大きさを調べた結果、目標とする静電容量が得られることが確認されている。これは、内部電極の、過度の焼結収縮を抑制、防止しつつ、内部電極の連続性を確保することが可能になった結果である。

一方、試験番号(1-5)，(1-6)，(1-7)，(1-8)，(1-9)，(1-11)の各比較例の導電性ペーストを用いた積層セラミックコンデンサの場合、所望の静電容量を取得することが困難になる場合もあることが確認されている。これは、内部電極の焼結収縮が大きく、焼結後の内部電極の平面面積が減少したり、内部電極の不連続部分が生じたりすることによるものである。

また、この実施例１では、希土類としてＤｙを含有させたＢａＴｉＯ₃（酸化物粉末）を例に挙げているが（試験番号(1-10)）、他の希土類、すなわち、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、およびＹから選ばれる少なくとも１種を含有させた酸化物粉末を用いた場合にも、Ｄｙを含有させた場合と同様の効果が得られることが確認されている。

[１]導電性ペーストに添加するセラミック粉末の調製
平均粒径が０．１μmのＣａＺｒＯ₃粉末（いわゆる共材）を、Ｓｉレジネートを溶解させた有機溶媒中に分散させた後、溶剤を蒸発させることにより、表面にＳｉレジネートがコートされたＣａＺｒＯ₃粉末を作製した。

それから、Ｓｉレジネート中の有機成分を除去するため、５００℃で熱処理を行い、平均粒径が０．１μmで、表面がＳｉＯ₂によりコートされたＣａＺｒＯ₃粉末を得た（表２の試験番号(2-1)）。ＳｉＯ₂のコート量は、ＣａＺｒＯ₃とＳｉＯ₂の合計量中のＳｉＯ₂の割合が１モル％となるようにした。なお、この場合、ＳｉＯ₂のコート量が１モル％と小さいため、膜厚は極めて小さく、ＳｉＯ₂をコートした後の全体の粒径は、ＳｉＯ₂をコートする前とほとんど同じ０．１μmとなる。
また、Ｔｉレジネートを用い、上記のＳｉＯ₂をコートした場合と同様の方法で、ＴｉＯ₂が表面にコートされたＣａＺｒＯ₃粉末を作製した（表２の試験番号(2-2)）。なお、ＴｉＯ₂のコート量は、ＣａＺｒＯ₃とＴｉＯ₂の合計量中のＴｉＯ₂の割合が１モル％となるようにした。

また、比較例として、ＳｉＯ₂やＴｉＯ₂によるコートを行っていない、ＣａＺｒＯ₃粉末を用意した（表２の試験番号(2-3)）。

[２]内部電極形成用の導電性ペーストの作製
平均粒径０．４μmのＮｉ粉末４５ｇと、上記の各セラミック粉末を、それぞれ５ｇ、エチルセルロースをテルピネオールに溶解させた有機ビヒクル５０ｇ中に３本ロールミルを使って分散させ、内部電極形成用の導電性ペーストを作製した。

なお、この実施例２においても、Ｎｉ粉末と、上記セラミック粉末の含有比率が重量比で４５：５、すなわち導電性粉末であるＮｉ粉末とセラミック粉末の合計量に対するセラミック粉末の含有率が１０重量％となるようにしたが、焼結収縮を抑制する効果を発揮するにあたって好ましい含有比率は、通常、５〜１５重量％の範囲である。

[３]積層セラミックコンデンサの作製
還元性雰囲気で焼成可能なＣａＺｒＯ₃系セラミックを主成分とするセラミックグリーンシート上に、上記の内部電極形成用の導電性ペーストを印刷した。
それから、導電性ペーストが印刷されたセラミックグリーンシートを積層して、未焼成の積層体を形成した。

この積層体を、Ｎ₂−Ｈ₂−Ｈ₂Ｏ系の還元雰囲気中において、１３００℃、２時間の条件で焼成することにより、外形寸法が幅１．６mm、長さが３．２mm、セラミック層の厚みが３μm、電極積層数が２００層である積層セラミックコンデンサ素子（焼成後の積層体）を得た。
そして、この焼成済みの積層体（積層セラミックコンデンサ素子）の両端部に内部電極と導通するように外部電極形成用の導電性ペーストを塗布して焼き付けることにより、図１に示すような構造を有する積層セラミックコンデンサを得た。

[４]特性の評価
上述の試験番号(2-1)〜(2-3)の各導電性ペーストを用いて作製した積層セラミックコンデンサ素子１、すなわち、焼成後の、外部電極を形成する前の段階の積層セラミックコンデンサ素子について、クラックの発生の有無および積層セラミックコンデンサ素子の厚み（チップ厚み）、すなわち積層方向の寸法を調べた。その結果を表２に示す。

本願発明の実施例２にかかる試験番号(2-1)および(2-2)の導電性ペーストを用いた試料の場合、内部電極の焼結収縮が十分に抑制される結果、クラックの発生が防止され、かつ、厚みの薄い積層セラミックコンデンサ（厚み：１．０８〜１．１０mm）が得られることが確認された。

一方、ＣａＺｒＯ₃系酸化物粉末の表面が、ＳｉＯ₂やＴｉＯ₂で被覆されていない比較例の導電性ペーストを用いた試験番号(2-3)の試料の場合、クラックの発生率が高く、しかも、積層セラミックコンデンサ素子の厚みも１．１４mmと、試験番号(2-1)および(2-2)の本願発明の要件を満たす導電性ペーストを用いた試料の場合より厚くなることが確認された。

[１]導電性ペーストに添加するセラミック粉末の調製
平均粒径が０．１μmのＢａＴｉＯ₃粉末と、平均粒径が０．１μmのＹ₂Ｏ₃粉末とを、ボールミルを用いて湿式混合した後、８００℃で仮焼し、粉砕することにより仮焼粉末を得た。なお、Ｙ₂Ｏ₃は、ＢａＴｉＯ₃とＹ₂Ｏ₃の合計量に対する割合が１モル％となるような割合で配合した。

それから、この仮焼粉末（酸化物粉末）にテトラエトキシシランを全体の１モル％となるような割合で添加した後、テトラエトキシシランを加水分解し、２００℃で熱処理することにより、表面がＳｉＯ₂により被覆された難焼結性の酸化物粉末（Ｙ₂Ｏ₃を含むＢａＴｉＯ₃粉末）を得た（表３の試験番号(3-1)）。なお、ＳｉＯ₂のコート量は、Ｙ₂Ｏ₃を含むＢａＴｉＯ₃とＳｉＯ₂の合計量中のＳｉＯ₂の割合が１モル％となるようにした。

また、ＳｉＯ₂によりコートされていない比較例の、Ｙ₂Ｏ₃を含むＢａＴｉＯ₃粉末を用意した（表３の試験番号(3-2)）。

[２]内部電極形成用の導電性ペーストの作製
平均粒径０．４μmのＮｉ粉末４５ｇと、上記のセラミック粉末、すなわち、ＳｉＯ₂により表面がコートされた、Ｙ₂Ｏ₃を含むＢａＴｉＯ₃粉末５ｇを、エチルセルロースをテルピネオールに溶解させた有機ビヒクル５０ｇ中に３本ロールミルを使って分散させ、内部電極形成用の導電性ペーストを作製した。

なお、この実施例３において、Ｎｉ粉末と、上記セラミック粉末の含有比率が重量比で４５：５、すなわち導電性粉末であるＮｉ粉末とセラミック粉末の合計量に対するセラミック粉末の含有率が１０重量％となるようにしたが、焼結収縮を抑制する効果を発揮するにあたって好ましい含有比率は、通常、５〜１５重量％の範囲である。

また、同様の方法により、ＳｉＯ₂によりコートされていない比較例の、Ｙ₂Ｏ₃を含むＢａＴｉＯ₃粉末を用いて、内部電極形成用の導電性ペーストを作製した。

[３]積層セラミックコンデンサの作製
大気中での焼成が可能な、Ｙ₂Ｏ₃を含むＢａＴｉＯ₃粉末（ＢａＴｉＯ₃系セラミック）を主成分とするセラミックグリーンシート上に、上記の内部電極形成用の導電性ペーストを印刷した。
それから、導電性ペーストが印刷されたセラミックグリーンシートを積層して、未焼成の積層体を形成した。

この積層体を、Ｎ₂−Ｈ₂−Ｈ₂Ｏ系の還元雰囲気中において、１２００℃、２時間の条件で焼成することにより、外形寸法が幅１．６mm、長さが３．２mm、セラミック層の厚みが２μm、電極積層数が３００層である積層セラミックコンデンサ素子（焼成後の積層体）を得た。
そして、この焼成済みの積層体（積層セラミックコンデンサ素子）の両端部に内部電極と導通するように外部電極形成用の導電性ペーストを塗布して焼き付けることにより、図１に示すような構造を有する積層セラミックコンデンサを得た。

[４]特性の評価
上述の表３の試験番号(3-1)，(3-2)の導電性ペーストを用いて作製した積層セラミックコンデンサ素子１、すなわち、焼成後の、外部電極を形成する前の段階の積層セラミックコンデンサ素子１について、積層セラミックコンデンサ素子へのクラックの発生状態および積層セラミックコンデンサ素子の厚み（チップ厚み）を、上記実施例１の場合と同様の方法により調べた。その結果を表３に示す。

本願発明の実施例３にかかる試験番号(3-1)の導電性ペーストを用いた試料の場合、内部電極の焼結収縮が十分に抑制される結果、クラックの発生が防止され、かつ、厚みの薄い積層セラミックコンデンサ（厚み：１．００mm）が得られることが確認された。

一方、Ｙ₂Ｏ₃を含むＢａＴｉＯ₃粉末の表面が、ＳｉＯ₂で被覆されていない比較例の導電性ペーストを用いた、表３の試験番号(3-2)の導電性ペーストを用いた場合、クラックの発生が認められ、しかも、積層セラミックコンデンサ素子の厚みが１．０６mmと、本願発明の要件を満たす表３の試験番号(3-1)の導電性ペーストを用いた試料の場合より厚くなることが確認された。

[１]導電性ペーストに添加するセラミック粉末の調製
平均粒径が０．１μmのＣａＺｒＯ₃粉末と、シランカップリング剤であるビニルトリエトキシシランを混合して、１５０℃で乾燥することにより、ＣａＺｒＯ₃粉末の表面がＳｉＯ₂によりコートされたセラミック粉末を得た。なお、シランカップリング剤であるビニルトリエトキシシランの配合割合は、コート後のＣａＺｒＯ₃とＳｉＯ₂の合計量に対するＳｉＯ₂の割合が１モル％となるような割合で配合した（表４の試験番号(4-1)）。
また、ＳｉＯ₂によりコートされていない比較例のＣａＺｒＯ₃粉末を用意した（表４の試験番号(4-２)）。

[２]内部電極形成用の導電性ペーストの作製
平均粒径０．４μmのＣｕ粉末４５ｇと、上記のセラミック粉末、すなわち、ＳｉＯ₂により表面がコートされたＣａＺｒＯ₃粉末５ｇを、エチルセルロースをテルピネオールに溶解させた有機ビヒクル５０ｇ中に３本ロールミルを使って分散させ、内部電極形成用の導電性ペーストを作製した（表４の試験番号(4-1)）。
なお、この実施例１ではＣｕ粉末と、上記セラミック粉末の含有比率が、重量比で４５：５、すなわち導電性粉末であるＣｕ粉末とセラミック粉末の合計量に対するセラミック粉末の含有率が１０重量％となるようにしたが、焼結収縮を抑制する効果を発揮するにあたって好ましい含有比率は、通常、５〜１５重量％の範囲である。

また、平均粒径０．４μmのＣｕ粉末４５ｇと、ＳｉＯ₂のコートを行っていない比較例のＣａＺｒＯ₃粉末５ｇを、エチルセルロースをテルピネオールに溶解させた有機ビヒクル５０ｇ中に３本ロールミルを使って分散させ、内部電極形成用の導電性ペースト（比較例）を作製した（表４の試験番号(4-2)）。

[３]積層セラミックコンデンサの作製
還元性雰囲気で焼成可能なＣａＺｒＯ₃系セラミックを主成分とするセラミックグリーンシート上に、上記の内部電極形成用の導電性ペーストを印刷した。
それから、導電性ペーストが印刷されたセラミックグリーンシートを積層して、未焼成の積層体を形成した。

この積層体を、Ｎ₂−Ｈ₂−Ｈ₂Ｏ系の還元雰囲気中において、１０００℃、２時間の条件で焼成することにより、外形寸法が幅１．６mm、長さが３．２mm、セラミック層の厚みが３μm、電極積層数が２００層である積層セラミックコンデンサ素子（焼成後の積層体）を得た。
そして、この焼成済みの積層体（積層セラミックコンデンサ素子）の両端部に内部電極と導通するように外部電極形成用の導電性ペーストを塗布して焼き付けることにより、図１に示すような構造を有する積層セラミックコンデンサを得た。

[４]特性の評価
上述の表４の試験番号(4-1)，(4-2)の導電性ペーストを用いて作製した積層セラミックコンデンサ素子１、すなわち、焼成後の、外部電極を形成する前の段階の積層セラミックコンデンサ素子１について、積層セラミックコンデンサ素子へのクラックの発生状態および積層セラミックコンデンサ素子の厚み（チップ厚み）を、上記実施例１の場合と同様の方法により調べた。その結果を表４に示す。

本願発明の実施例４にかかる表４の試験番号(4-1)の導電性ペーストを用いた試料の場合、内部電極の焼結収縮が十分に抑制される結果、クラックの発生が防止され、かつ、１．１０mmと厚みの薄い積層セラミックコンデンサが得られることが確認された。

一方、比較例であるコートなしの、表４の試験番号(4-2)の導電性ペーストを用いた場合、クラックの発生が認められ、しかも、積層セラミックコンデンサ素子の厚みが１．１９mmと、表４の試験番号(4-1)の導電性ペーストを用いた試料の場合より厚くなることが確認された。

なお、上記の各実施例では、誘電体層であるセラミック層を介して複数の内部電極が積層された積層セラミックコンデンサ素子の両端面に、内部電極と導通するように外部電極が配設された構造を有する積層セラミックコンデンサを製造する場合を例にとって説明したが、本願の導電性ペーストの発明およびその製造方法の発明は、積層セラミックコンデンサに限らず、内部電極を備えた積層セラミック電子部品、例えば、積層型チップコイルや積層型サーミスタなどの種々の積層セラミック部品を製造する場合に広く適用することが可能である。

本願発明はさらにその他の点においても上記の各実施例に限定されるものではなく、積層セラミックコンデンサを構成するセラミック材料の種類、導電性ペーストに配合されるセラミック粉末や、有機ビヒクルの種類、セラミック粉末を被覆する酸化物の種類、酸化物粉末に含有させる希土類の種類などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。

上述のように、本願発明の導電性ペーストを、例えば、積層セラミック電子部品の内部電極を形成するのに用いた場合に、内部電極の焼結収縮を抑制することが可能になり、セラミック層と内部電極の焼結収縮の差に起因するクラックの発生や、焼結収縮が大きいことに起因する内部電極の太りによって製品の厚みが増大することを防止して、所望の特性を備えた信頼性の高い積層セラミック電子部品を効率よく製造することが可能になる。
したがって、本願発明は、内部電極を備えた、例えば、積層セラミック電子部品およびその製造技術の分野に広く適用することが可能である。

本願発明の一実施例にかかる積層セラミックコンデンサの構成を示す図である。 従来の積層セラミックコンデンサを示す図である。

１ 積層セラミックコンデンサ素子
２ａ，２ｂ 内部電極
３ セラミック層
４ａ，４ｂ 端面
５ａ，５ｂ 外部電極

Claims (4)

1. 卑金属粉末と、セラミック粉末と、有機ビヒクルとを含有するとともに、
   前記セラミック粉末が、Ｂａ、Ｃａ、およびＳｒからなる群より選ばれる少なくとも１種と、ＴｉおよびＺｒの少なくとも１種と、希土類およびＭｇの少なくとも１種とを含む酸化物粉末であって、その表面が、Ｓｉ、Ｃｒ、Ｍｎ、Ｔｉ、Ｖからなる群より選ばれる少なくとも１種の酸化物により被覆されたものであること
   を特徴とする導電性ペースト。
2. 前記希土類が、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、およびＹからなる群より選ばれる少なくとも１種であることを特徴とする、請求項１記載の導電性ペースト。
3. セラミック素子中に内部電極が配設された構造を有する積層セラミック電子部品の製造方法であって、
   セラミックグリーンシートを準備する工程と、
   前記セラミックグリーンシートの所定の位置に、請求項１または２記載の導電性ペーストを塗布する工程と、
   前記導電性ペーストが塗布されたセラミックグリーンシートを所定枚数積層して積層体を形成する工程と、
   前記積層体を焼成する工程と
   を具備することを特徴とする、積層セラミック電子部品の製造方法。
4. 前記セラミックグリーンシートの所定の位置に塗布される、請求項１または２記載の導電性ペーストに含まれる前記セラミック粉末を構成する前記酸化物粉末が、前記積層セラミック電子部品を構成するセラミックと、同一または類似する組成を有するものであることを特徴とする、請求項３記載の積層セラミック電子部品の製造方法。

Images