JP4893201B2 - Ｄ級増幅装置及び方法 - Google Patents

Description

本発明は、例えばオーディオ装置に装備されるＤ級増幅装置及び方法に関するものである。

図３は正側出力及び負側出力が相互に逆相である従来の逆相型Ｄ級増幅装置２００の概略回路図である。逆相型Ｄ級増幅装置２００は、後述する本発明の実施例に係る逆相型Ｄ級増幅装置１００（図２）と共通する構成を含んでおり、共通要素については、逆相型Ｄ級増幅装置１００の各要素に付した符号と同一の符号を付して、詳細な説明は図２において行うこととし、逆相型Ｄ級増幅装置２００の主要点について説明する。逆相型Ｄ級増幅装置２００は、ＰＷＭ（Pulse Width Modulation）信号生成部において相互に逆相の第１及び第２のＰＷＭ信号を生成するようになっている。ドライバ１２２，１３２及びスイッチングトランジスタ１２３，１３３はＢＴＬ（Balanced Transfromer Less）回路を構成している。

図４は図３の逆相型Ｄ級増幅装置２００において無入力信号期間の各箇所における電位波形を示している。Ｐ１，Ｐ２はそれぞれ逆相型Ｄ級増幅装置２００のスイッチングトランジスタ１２３，１３３の出力側箇所であり、また、Ｐ３，Ｐ４はそれぞれ逆相型Ｄ級増幅装置２００の正側出力端子１１２及び負側出力端子１１３の箇所である。

逆相型Ｄ級増幅装置２００への無入力信号期間では、オペアンプ１２０の出力側には、デューティ比＝５０％のＰＷＭ信号が生成され、これが、デッドタイム付与器１２１において所要のデッドタイムを付与されてから、ドライバ１２２へ直接送られるとともに、反転器１３０を介してドライバ１３２へ送られるようになっており、この結果、Ｐ１，Ｐ２の電位波形としての正側ＰＷＭ信号及び負側ＰＷＭ信号は、図４（ａ）に示されるように、相互に逆相の関係になる。

また、Ｐ１，Ｐ２におけるＰＷＭ信号は、低域フィルタを構成するコイル１２４，１３４及びコンデンサ１４４により高周波数成分を除去されて、Ｐ３，Ｐ４へ導かれるので、Ｐ３，Ｐ４の電位変化は無入力信号期間ではフラットになる。該無入力信号期間では、Ｐ３，Ｐ４の電位は、共にＧＮＤ電位となるはずであるが、実際には回路の遅延や各素子供給電圧±Ｖcｃの差異等のために、不一致となる。

Ｐ３−Ｐ４間のＤＣ（直流）オフセットに対処するため、両端子用帰還回路１５０は、Ｐ３，Ｐ４の電位差を差動増幅器１１６へ負帰還させる。これにより、Ｐ３−Ｐ４間のＤＣ電位レベルは、図４（ｂ）における帰還後のＤＣレベル、すなわちＰ３におけるＤＣ電位レベルとＰ４におけるＤＣ電位レベルとの平均値になる。正側ＰＷＭ信号及び負側ＰＷＭ信号は逆相の関係にあるため、温度変化によりＰＷＭ信号の導通幅に変化があった場合、正側ＰＷＭ信号及び負側ＰＷＭ信号のＤＣドリフトは相互に逆方向へ向かうので、該ＤＣドリフトを相殺して、該ＤＣドリフトが出力されるのを防止できる。なお、逆相型Ｄ級増幅装置２００において、ＤＣドリフトは抑制されるものの、図４（ｂ）における帰還後のＤＣレベルがＧＮＤ電位てある保証はない。

正側出力（＋出力）及び負側出力（−出力）が逆相である逆相型Ｄ級増幅装置２００では、コイル１２４，１３４及びコンデンサ１４４から構成されるＬＣフィルタが大型化する。これを解決するために、正側出力及び負側出力を同相にすることが考えられる。図５は正側出力及び負側出力が相互に同相である従来の同相型Ｄ級増幅装置３００の概略回路図である。同相型Ｄ級増幅装置３００は、後述する本発明の実施例に係る同相型Ｄ級増幅装置１０（図１）と共通する構成を含んでおり、共通要素については、同相型Ｄ級増幅装置１０の各要素に付した符号と同一の符号を付して、詳細な説明は図１において行うこととし、同相型Ｄ級増幅装置３００の主要点について説明する。

同相型Ｄ級増幅装置３００において、両端子用帰還回路５０は両端子用帰還回路１５０と同一の機能を有する。同相型Ｄ級増幅装置３００では、正側出力及び負側出力が同相であるので、スイッチングトランジスタ２３−３３間の電位変動が抑制され、その分、コイル２４，３４及びコンデンサ４４から構成されるＬＣフィルタを、逆相型Ｄ級増幅装置２００のものよりも小型化することができる。

一方、特許文献１は、パルス幅変調増幅器の出力におけるＤＣオフセットを除去することを開示する。その第１の方法によれば、パルス幅変調出力の時間平均とピーク間レベルの１／２との差分を誤差信号とし、該誤差信号を鋸波発生器へフィードバックする（特許文献１の段落０００４）。また、その第２の方法（特許文献１の図２）によれば、パルス幅変調増幅器の出力部としてのＢＴＬ出力回路における正側出力及び負側出力の差分を生成し（特許文献１の図２のｄｔｅｒ）、該差分の積分値（特許文献１の図２のｄｔＤＣ）を負帰還信号として使用する。
特開２００４−２０８２１６号公報

逆相型Ｄ級増幅装置２００（図３）では、ＬＣフィルタの小型化を達成できないとともに、正側出力端子１１２のＤＣオフセットと負側出力端子１１３のＤＣオフセットとの平均値がＧＮＤ電位となることを保証できない。同相型Ｄ級増幅装置３００（図５）では、ＬＣフィルタの小型化は達成できるものの、温度変化に因るＤＣドリフトが正側出力及び負側出力共に同一側へ変化するため、同相型Ｄ級増幅装置３００の出力電圧（正側出力端子１２及び負側出力端子１３間の電圧）からＤＣドリフトを除去できない。

特許文献１のＤ級増幅装置は、相互に逆相のＰＷＭ信号を生成するものであり（特許文献１の図１の符号１１の内部構成）、逆相型Ｄ級増幅装置２００と同じくＬＣフィルタの小型化上、不利である。特許文献１は、パルス幅変調増幅器の出力におけるＤＣオフセットを除去すると唱えているものの、その第１の方法によれば、パルス幅変調出力の時間平均とピーク間レベルの１／２とを同一レベルにするだけであり、該同一レベルがＧＮＤ電位になる保証はない。また、特許文献１の第２の方法によれば、正側出力及び負側出力のＤＣオフセットの差分を負帰還しているだけであり、Ｄ級増幅装置の出力のＤＣオフセットは、正側出力及び負側出力のＤＣオフセットの平均値になるものの、該平均値がＧＮＤ電位となる保証はない。

本発明の目的は、２個のＰＷＭ信号が同相型であるＤ級増幅装置に対しては、Ｄ級増幅装置における出力中のＤＣオフセットを抑制しつつ、各ＰＷＭ信号において同一側へ変化するドリフト電圧を除去し、また、２個のＰＷＭ信号が逆相型であるＤ級増幅装置に対しては、Ｄ級増幅装置における出力中のＤＣ電位分がほぼＧＮＤ電位になるようにするＤ級増幅装置及び方法を提供することである。

本発明によれば、Ｄ級増幅装置の２個の出力端子に係る第１及び第２のアナログ信号の電位差に係る信号を第１の負帰還信号とするとともに、該第１及び第２のアナログ信号の一方の電位とＧＮＤ電位との電位差に係る信号を第２の負帰還信号とする。そして、第１及び第２の負帰還信号をそれぞれ別の帰還点である第１及び第２の帰還点へ帰還させる。

本発明のＤ級増幅装置は次のものを備えている。
Ｄ級増幅装置の入力端子の信号レベルの変動に対する各々のデューティ比の増減が相互に逆となる第１及び第２のＰＷＭ信号を生成するＰＷＭ信号生成部、
第１及び第２のＰＷＭ信号に係る各信号からその高周波数成分を除去してＤ級増幅装置の２個の出力端子への供給用の第１及び第２のアナログ信号を生成する低域フィルタ部、
第１及び第２のアナログ信号の電位差に係る第１の負帰還信号を第１の帰還点へ供給する第１の帰還部、及び
一方のアナログ信号の電位とグランド電位との直流分電位差に係る第２の負帰還信号を第１の帰還点とは別の第２の帰還点へ供給する第２の帰還部。

本発明のＤ級増幅方法は次のステップを備えている。
Ｄ級増幅装置の入力端子の信号レベルの変動に対する各々のデューティ比の増減が相互に逆となる第１及び第２のＰＷＭ信号を生成するステップ、
第１及び第２のＰＷＭ信号に係る各信号からその高周波数成分を除去してＤ級増幅装置の２個の出力端子への供給用の第１及び第２のアナログ信号を生成するステップ、
第１及び第２のアナログ信号の電位差に係る第１の負帰還信号を第１の帰還点へ供給するステップ、及び
一方のアナログ信号の電位とグランド電位との直流分電位差に係る第２の負帰還信号を第１の帰還点とは別の第２の帰還点へ供給するステップ。

本発明によれば、第１の帰還点への第１の負帰還信号の帰還により、２個の出力端子のＤＣ電位差は０に十分に近付くとともに、第２の帰還点への第２の負帰還信号の帰還により一方の出力端子における電位中のＤＣ電位レベルが十分にＧＮＤ電位に近付く。すなわち、Ｄ級増幅装置の２出力端子間のＤＣオフセットを抑制しつつ、出力中のドリフト電圧を抑制したり、Ｄ級増幅装置の出力中の直流レベルをＧＮＤ電位に十分に近付けたりすることができる。

図１は同相の正側出力及び負側出力を生成する同相型Ｄ級増幅装置１０の構成図である。同相型Ｄ級増幅装置１０及び後述の逆相型Ｄ級増幅装置１００（図２）は、例えば、据置型及び携帯型のＡＶ（Audio & Visual）機器に装備される。該ＡＶ機器には、再生装置の他に、携帯電話機やＰＤＡ（Personal Digital Assistant）も含まれる。

同相型Ｄ級増幅装置１０は入力端子１１、正側出力端子１２及び負側出力端子１３を有する。入力端子１１は、光ディスクプレーヤやチューナ等の出力端子へ接続されて、オーディオ信号を入力される。正側出力端子１２及び負側出力端子１３は、図示していない配線を介して所定のスピーカ（図示せず）の２個の入力端子へされる。

入力端子１１は差動増幅器１６の正相側入力端子（非反転側入力端子）へ接続される。差動増幅器１６の逆相側入力端子（反転側入力端子）は、抵抗１７を介してグランド電位箇所へ接続されているとともに、抵抗１８を介して差動増幅器１６の出力端子へ接続されている。

オペアンプ２０、デッドタイム付与器２１、ドライバ２２、スイッチングトランジスタ２３及びコイル２４は正側ＰＷＭ信号を生成する系統であり、オペアンプ３０、デッドタイム付与器３１、ドライバ３２、スイッチングトランジスタ３３及びコイル３４は負側ＰＷＭ信号を生成する系統である。差動増幅器１６の出力はオペアンプ２０の正相側入力端子へ供給される。オペアンプ３０は、その逆相側入力端子へ差動増幅器１６の出力を供給される。

オペアンプ２０、デッドタイム付与器２１、ドライバ２２、スイッチングトランジスタ２３及びコイル２４は、入力端子１１から正側出力端子１２の方へその順番に接続される。オペアンプ３０、デッドタイム付与器３１、ドライバ３２、スイッチングトランジスタ３３及びコイル３４は、入力端子１１から負側出力端子１３の方へその順番に接続される。ドライバ２２，３２及びスイッチングトランジスタ２３，３３はＢＴＬ回路を構成する。コンデンサ４４は、正側出力端子１２−負側出力端子１３間に接続され、コイル２４，３４と共働して、低域フィルタの役目を果たす。

三角波発生器３７は所定周波数の三角波を発振し、該三角波は、コンデンサ３８を介してオペアンプ２０の逆相側入力端子へ供給されるとともに、反転回路４１を介してオペアンプ３０の正相側入力端子へ供給される。コンデンサ３８の反転回路４１側端子は抵抗３９，４０を介してＧＮＤ電位箇所へ接続されている。オペアンプ２０，３０、三角波発生器３７及び反転回路４１は、ＰＷＭ信号生成部を構成する。

両端子用帰還回路５０は、正側出力及び負側出力の電位差に係る負帰還信号を差動増幅器１６の逆相端子へ供給する。すなわち、正側出力端子１２及び負側出力端子１３はそれぞれ抵抗５３，５４を介してオペアンプ５１の正相側及び逆相側入力端子へ供給される。抵抗５２はオペアンプ５１の出力端子とオペアンプ５１の逆相側入力端子とを接続し、抵抗５５はオペアンプ５１の正相側入力端子とＧＮＤ電位箇所との間に介在する。両端子用帰還回路５０の出力は抵抗５６を介して差動増幅器１６の逆相側入力端子へ供給される。

片端子用帰還回路６０は、正側出力とＧＮＤ電位との直流分電位差に係る負帰還信号を抵抗３９，４０の中間点へ供給する。すなわち、コンデンサ６４及び抵抗６５は、相互に並列に接続されて、オペアンプ６１の正相側入力端子とＧＮＤ電位箇所との間に介在する。正側出力端子１２の正側出力は、抵抗６５，６６により分圧され、分圧信号は、その高周波数成分をコンデンサ６４により除去されて、オペアンプ６１の正相側入力端子に印加される。オペアンプ６１の逆相側入力端子は、抵抗６２を介してＧＮＤ電位箇所へ接続されるとともに、コンデンサ６３を介してオペアンプ６１の出力端子へ接続されている。

オペアンプ６１の出力はコンデンサ６３を充電し、結果、オペアンプ６１の出力は、ＧＮＤ電位に対する正側出力のＤＣ電位に対応する。オペアンプ６１の出力は、抵抗３９，４０の中間点へ供給され、コンデンサ３８の反転回路４１側の三角波のＤＣ電位を決める。

同相型Ｄ級増幅装置１０の作用について説明する。オペアンプ３０は、その正相側及び逆相側入力端子へそれぞれ三角波発生器３７からの三角波及び差動増幅器１６からの増幅オーディオ信号を入力されるが、三角波発生器３７からの三角波は、反転回路４１において反転されているので、オペアンプ２０が出力するＰＷＭ信号とオペアンプ３０が出力するＰＷＭ信号とは、パルス期間が少なくとも部分的に重なる同相となる。また、オペアンプ２０，３０がそれぞれ受ける三角波は、相互に反転した状態になっているので、オペアンプ２０が出力するＰＷＭ信号のデューティ比の増減と、オペアンプ３０が出力するＰＷＭ信号のデューティ比の増減とは、相互に逆の関係になる。すなわち、オペアンプ２０が出力するＰＷＭ信号のデューティ比が増加すると、オペアンプ３０が出力するＰＷＭ信号のデューティ比は減少する。

デッドタイム付与器２１，３１は、オペアンプ２０，３０の出力パルスのデッドタイムを調整して、スイッチングトランジスタ２３，３３が同時にオンになるのを防止する。ドライバ２２，３２は、デッドタイム付与器２１，３１からの出力パルスに基づきスイッチングトランジスタ２３，３３のオン、オフを制御する。コイル２４，３４及びコンデンサ４４は、低域フィルタを構成し、スイッチングトランジスタ２３，３３から正側出力端子１２及び負側出力端子１３の各信号、及び正側出力端子１２−負側出力端子１３間の信号に高周波数成分が含まれるのを抑制する。

差動増幅器１６は、正相側入力端子を入力端子１１へ接続され、かつ逆相側入力端子へは、両端子用帰還回路５０から、正側出力及び負側出力の電位差に係る電位を供給される。両端子用帰還回路５０の出力は同相型Ｄ級増幅装置１０の負帰還信号として作用するので、正側出力端子１２−負側出力端子１３間のＤＣオフセットはほぼ０へ、厳密に言えば、正側出力端子１２自体のＤＣオフセットと負側出力端子１３自体のＤＣオフセットとの平均値へ、移行する。また、片端子用帰還回路６０による正側出力とＧＮＤ電位との電位差の負帰還により、正側出力端子１２における直流電位はほぼＧＮＤ電位になる。結果、正側出力端子１２−負側出力端子１３間のＤＣオフセットもＧＮＤ電位になる。

なお、片端子用帰還回路６０は、正側出力に代えて、負側出力とＧＮＤ電位との直流分電位差に係る負帰還信号を抵抗３９，４０の中間点へ印加しても、同一の結果を得ることができる。さらに、両端子用帰還回路５０及び片端子用帰還回路６０からの負帰還信号は、図１では、それぞれ差動増幅器１６の逆相側入力端子及び抵抗３９，４０の接続点へ供給されるようになっているが、それとは反対にして、それぞれ抵抗３９，４０の接続点及び差動増幅器１６の逆相側入力端子へ供給されるようにしてもよい。ただし、その場合、両端子用帰還回路５０及び片端子用帰還回路６０の利得を適当に調整する必要がある。

図２は逆相の正側出力及び負側出力を生成する逆相型Ｄ級増幅装置１００の構成図である。入力端子１１１、正側出力端子１１２及び負側出力端子１１３は、同相型Ｄ級増幅装置１０（図１）の入力端子１１、正側出力端子１２及び負側出力端子１３にそれぞれ対応する。

差動増幅器１１６及び抵抗１１７，１１８は同相型Ｄ級増幅装置１０の差動増幅器１６及び抵抗１７，１８に対応する。オペアンプ１２０、デッドタイム付与器１２１、ドライバ１２２、スイッチングトランジスタ１２３、コイル１２４、ドライバ１３２、スイッチングトランジスタ１３３及びコイル１３４はそれぞれ同相型Ｄ級増幅装置１０のオペアンプ２０、デッドタイム付与器２１、ドライバ２２、スイッチングトランジスタ２３、コイル２４、ドライバ３２、スイッチングトランジスタ３３及びコイル３４に対応する。三角波発生器１３７、コンデンサ１３８及び抵抗１３９、１４０，１５６はそれぞれ同相型Ｄ級増幅装置１０の三角波発生器３７、コンデンサ３８及び抵抗３９，４０，５６に対応する。両端子用帰還回路１５０及び片端子用帰還回路１６０はそれぞれ同相型Ｄ級増幅装置１０の両端子用帰還回路５０及び片端子用帰還回路６０に対応する。

逆相型Ｄ級増幅装置１００において、同相型Ｄ級増幅装置１０と共通する作用についての説明は省略し、相違点を説明する。同相型Ｄ級増幅装置１０のオペアンプ３０、デッドタイム付与器３１及び反転回路４１に対応する素子は逆相型Ｄ級増幅装置１００では省略されている。デッドタイム付与器１２１の出力は、反転器１３０で反転されてから、ドライバ１３２へ入力される。

これにより、ドライバ１２２、１３２へ入力されるＰＷＭ信号は相互に反転したものとなる。すなわち、ドライバ１２２がパルスを入力している期間は、ドライバ１３２がパルスを入力していない期間であり、また、ドライバ１２２がパルスを入力していない期間は、ドライバ１３２がパルスを入力している期間となる。また、入力端子１１への入力信号のレベル変動に対するデッドタイム付与器２１の出力側におけるＰＷＭ信号の増減と、デッドタイム付与器３１の出力側におけるＰＷＭ信号の増減とは相互に逆になる。すなわち、入力端子１１の入力信号のレベルが上昇するに連れて、オペアンプ２０が出力するＰＷＭ信号のデューティ比は増大し、オペアンプ３０が出力するＰＷＭ信号のデューティ比は減少する。

逆相型Ｄ級増幅装置１００において、両端子用帰還回路１５０による正側出力と負側出力との電位差の負帰還により、正側出力端子１１２−負側出力端子１１３間のＤＣオフセットはほぼ０へ、厳密に言えば、正側出力端子１１２自体のＤＣオフセットと負側出力端子１１３自体のＤＣオフセットとの平均値へ、移行する。また、片端子用帰還回路１６０による正側出力とＧＮＤ電位との電位差の負帰還により、正側出力端子１１２のＤＣオフセットはぼＧＮＤ電位になる。結果、正側出力端子１１２−負側出力端子１１３間のＤＣオフセットもＧＮＤ電位になる。

なお、片端子用帰還回路１６０は、正側出力に代えて、負側出力とＧＮＤ電位との電位差を演算して、該電位差に係る負帰還信号を抵抗１３９、１４０の中間点へ供給しても、同一の結果が得られる。また、オペアンプ１５１，１６１の利得を適当に調整すれば、両端子用帰還回路１５０及び片端子用帰還回路１６０の出力先を、図２のものとは相互に反対にして、それぞれ抵抗１３９，１４０の接続点及び差動増幅器１１６の逆相側入力端子にすることもできる。

同相型Ｄ級増幅装置１０及び逆相型Ｄ級増幅装置１００と、それらを最良の形態とする本発明との対応関係について補足する。

本発明のＤ級増幅装置は、ＰＷＭ信号生成部、低域フィルタ部、第１及び第２の帰還部を備えている。ＰＷＭ信号生成部は、同相型Ｄ級増幅装置１０では、オペアンプ２０、デッドタイム付与器２１、ドライバ２２、スイッチングトランジスタ２３、オペアンプ３０、デッドタイム付与器３１、ドライバ３２、スイッチングトランジスタ３３、三角波発生器３７及び反転回路４１から構成されている。逆相型Ｄ級増幅装置１００では、オペアンプ１２０、デッドタイム付与器１２１、ドライバ１２２、スイッチングトランジスタ１２３、反転器１３０、ドライバ１３２、スイッチングトランジスタ１３３及び三角波発生器１３７から構成されている。ＰＷＭ信号生成部は、Ｄ級増幅装置の入力端子の信号レベルの変動に対する各々のデューティ比の増減が相互に逆となる第１及び第２のＰＷＭ信号を生成する。

ＰＷＭ信号生成部の出力は、典型的には、ＢＴＬ出力である。本発明は、生成する第１及び第２のＰＷＭ信号が同相と逆相となっているどちらの形式のＰＷＭ信号生成部にも適用可能である。同相型Ｄ級増幅装置１０は前者の例であり、逆相型Ｄ級増幅装置１００は後者の例である。すなわち、同相形式のＰＷＭ信号生成部では、第１及び第２のＰＷＭ信号は、パルス期間が相互に重なる。逆相形式のＰＷＭ信号生成部では、第１及び第２のＰＷＭ信号は、パルス期間が相互に重ならない。

本発明が同相ＰＷＭ信号形式のＤ級増幅装置に適用された場合には、低域フィルタ部を小型化できるとともに、温度変化により同一側へ振れようとする正側出力及び負側出力中のドリフト電圧を抑制できる。本発明が逆相ＰＷＭ信号形式のＤ級増幅装置に適用された場合には、正側出力のＤＣオフセットと負側出力のＤＣオフセットとの平均値をＧＮＤ電位へ十分に近づけることができる。

本発明の低域フィルタ部は、同相型Ｄ級増幅装置１０では、コイル２４，３４及びコンデンサ４４から構成されている。逆相型Ｄ級増幅装置１００では、コイル１２４、１３４及びコンデンサ１４４から構成されている。低域フィルタ部は、第１及び第２のＰＷＭ信号に係る各信号からその高周波数成分を除去してＤ級増幅装置の２個の出力端子への供給用の第１及び第２のアナログ信号を生成する。同相型Ｄ級増幅装置１０及び逆相型Ｄ級増幅装置１００では、第１及び第２のアナログ信号は、２個の出力端子の信号と一致している。

本発明の第１及び第２の帰還部は、同相型Ｄ級増幅装置１０では、それぞれ両端子用帰還回路５０及び片端子用帰還回路６０から構成されている。逆相型Ｄ級増幅装置１００では、それぞれ両端子用帰還回路１５０及び片端子用帰還回路１６０から構成されている。第１の帰還部は、第１及び第２のアナログ信号の電位差に係る第１の負帰還信号を第１の帰還点へ供給する。第２の帰還部は、一方のアナログ信号の電位とグランド電位との直流分電位差に係る第２の負帰還信号を第１の帰還点とは別の第２の帰還点へ供給する。

例えば、第１及び第２の帰還点は、それぞれ、ＰＷＭ信号生成部の前段に配置されＤ級増幅装置の入力信号を一方の端子側へ入力される差動増幅器における他方の端子側の箇所と、ＰＷＭ信号生成用三角波の直流レベル変位用の箇所との内の一方及び他方の箇所である。該差動増幅器は、同相型Ｄ級増幅装置１０及び逆相型Ｄ級増幅装置１００の差動増幅器１６，１１６に対応する。同相型Ｄ級増幅装置１０及び逆相型Ｄ級増幅装置１００では、一方のアナログ信号は正側出力となっているが、一方のアナログ信号を負側出力とすることもできる。

本発明のＤ級増幅装置における各素子の機能をステップに置き換えて、本発明を方法により実施することもできる。該方法は次のステップａ〜ｄを備える。なお、ステップａ〜ｄは、その順番に実行されるものではなく、並行して実行されるものである。

ステップａ：Ｄ級増幅装置の入力端子の信号レベルの変動に対する各々のデューティ比の増減が相互に逆となる第１及び第２のＰＷＭ信号を生成する。
ステップｂ：第１及び第２のＰＷＭ信号に係る各信号からその高周波数成分を除去してＤ級増幅装置の２個の出力端子への供給用の第１及び第２のアナログ信号を生成する。
ステップｃ：第１及び第２のアナログ信号の電位差に係る第１の負帰還信号を第１の帰還点へ供給する。
ステップｄ：一方のアナログ信号の電位とグランド電位との直流分電位差に係る第２の負帰還信号を第１の帰還点とは別の第２の帰還点へ供給する。

本発明を各種具体的形態について説明したが、本発明は、これに限定されるものではなく、発明の要旨を逸脱しない範囲で、各種具体的形態における各構成要素を変形（削除も含む。）して具体化できる。また、各種具体的形態間において、構成要素を置換したり、各種具体的形態の複数の構成要素を組み合わせたりすることにより、種々の発明を形成することもできる。

同相の正側出力及び負側出力を生成する同相型Ｄ級増幅装置の構成図である。 逆相の正側出力及び負側出力を生成する逆相型Ｄ級増幅装置の構成図である。 正側出力及び負側出力が相互に逆相である従来の逆相型Ｄ級増幅装置の概略回路図である。 図３の逆相型Ｄ級増幅装置において無入力信号期間の各箇所における電位波形を示す図である。 正側出力及び負側出力が相互に同相である従来の同相型Ｄ級増幅装置の概略回路図である。

符号の説明

１０：同相型Ｄ級増幅装置、１１：入力端子、１２：正側出力端子、１３：負側出力端子、１６：差動増幅器、１７：抵抗、１８：抵抗、２０：オペアンプ、２１：デッドタイム付与器、２２：ドライバ、２３：スイッチングトランジスタ、２４：コイル、３０：オペアンプ、３１：デッドタイム付与器、３２：ドライバ、３３：スイッチングトランジスタ、３４：コイル、３７：三角波発生器、３８：コンデンサ、４１：反転回路、４４：コンデンサ、５０：両端子用帰還回路、６０：片端子用帰還回路、１００：逆相型Ｄ級増幅装置、１１１：入力端子、１１２：正側出力端子、１１３：負側出力端子、１１６：差動増幅器、１２０：オペアンプ、１２１デッドタイム付与器、１２２：ドライバ、１２３スイッチングトランジスタ、１２４：コイル、１３０：反転器、１３１：デッドタイム付与器、１３２：ドライバ、１３３：スイッチングトランジスタ、１３４：コイル、１３７：三角波発生器、１３８：コンデンサ、１４１：反転回路、１５０：両端子用帰還回路、１６０：片端子用帰還回路。

Claims (2)

1. Ｄ級増幅装置の入力端子の信号レベルの変動に対する各々のデューティ比の増減が相互に逆となりかつ同相である第１及び第２のＰＷＭ信号を生成するＰＷＭ信号生成部、
   前記第１及び第２のＰＷＭ信号に係る各信号からその高周波数成分を除去して前記Ｄ級増幅装置の２個の出力端子への供給用の第１及び第２のアナログ信号を生成する低域フィルタ部、
   同相である前記第１及び第２のＰＷＭ信号から生成された前記第１及び第２のアナログ信号の電位差に係る第１の負帰還信号を第１の帰還点へ供給する第１の帰還部、及び
   一方のアナログ信号の電位とグランド電位との直流分電位差に係る第２の負帰還信号を前記第１の帰還点とは別の第２の帰還点へ供給する第２の帰還部、
   を備え、
   第１及び第２の帰還点は、それぞれ、前記ＰＷＭ信号生成部の前段に配置され前記Ｄ級増幅装置の入力信号を一方の端子側へ入力される差動増幅器における他方の端子側の箇所と、ＰＷＭ信号生成用三角波の直流レベル変位用の箇所との内の一方及び他方の箇所であることを特徴とするＤ級増幅装置。
2. Ｄ級増幅装置の入力端子の信号レベルの変動に対する各々のデューティ比の増減が相互に逆となりかつ同相である第１及び第２のＰＷＭ信号を生成するＰＷＭ信号ステップ、
   前記第１及び第２のＰＷＭ信号に係る各信号からその高周波数成分を除去して前記Ｄ級増幅装置の２個の出力端子への供給用の第１及び第２のアナログ信号を生成する生成ステップ、
   同相である前記第１及び第２のＰＷＭ信号から生成された前記第１及び第２のアナログ信号の電位差に係る第１の負帰還信号を第１の帰還点へ供給する第１の帰還ステップ、及び
   一方のアナログ信号の電位とグランド電位との直流分電位差に係る第２の負帰還信号を前記第１の帰還点とは別の第２の帰還点へ供給する第２の帰還ステップ、
   を備え、
   第１及び第２の帰還点は、それぞれ、前記Ｄ級増幅装置の入力信号が一方の入力端子側へ入力されて出力が前記ＰＷＭ信号ステップにおける前記第１及び第２のＰＷＭ信号の共通の生成基の信号にされる差動増幅器における他方の入力端子側の箇所と、ＰＷＭ信号生成用三角波の直流レベル変位用の箇所との内の一方及び他方の箇所であることを特徴とするＤ級増幅方法。

Images