JP4892297B2 - スイッチングレギュレータ - Google Patents

スイッチングレギュレータ Download PDF

Info

Publication number
JP4892297B2
JP4892297B2 JP2006228312A JP2006228312A JP4892297B2 JP 4892297 B2 JP4892297 B2 JP 4892297B2 JP 2006228312 A JP2006228312 A JP 2006228312A JP 2006228312 A JP2006228312 A JP 2006228312A JP 4892297 B2 JP4892297 B2 JP 4892297B2
Authority
JP
Japan
Prior art keywords
buffer
type transistor
transistor
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006228312A
Other languages
English (en)
Other versions
JP2008054425A (ja
Inventor
武史 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2006228312A priority Critical patent/JP4892297B2/ja
Publication of JP2008054425A publication Critical patent/JP2008054425A/ja
Application granted granted Critical
Publication of JP4892297B2 publication Critical patent/JP4892297B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、スイッチングレギュレータに関する。
電源電圧源から安定した定電圧を出力する電源装置として、スイッチングレギュレータが広く知られている。図４は、従来のスイッチングレギュレータの概略を示す回路図である。
従来のスイッチングレギュレータは、グランド端子１０１、グランド端子１０１に一端が接続された基準電圧源１０２、基準電圧源１０２の他端に非反転入力端子が接続されたエラーアンプ１０３、エラーアンプ１０３の出力端子に入力端子が接続されたＰＷＭ回路１０４、ＰＷＭ回路１０４の出力端子に入力端子が接続されたバッファ駆動回路１０５、バッファ駆動回路１０５の一の出力端子に入力端子が接続されたバッファ１０６、バッファ駆動回路１０５の他の出力端子に入力端子が接続されたバッファ１０７、バッファ１０６の出力端子にゲートが接続されたＰＭＯＳトランジスタ１０８、バッファ１０７の出力端子にゲートが接続されたＮＭＯＳトランジスタ１０９、ＰＭＯＳトランジスタ１０８及びＮＭＯＳトランジスタ１０９のドレインに一端が接続されてスイッチングレギュレータの出力端子１１１に他端が接続されたコイル１１０、及び、出力端子１１１に一端が接続されてグランド端子１０１に他端が接続された容量１１２を備えている。出力端子１１１は、エラーアンプ１０３の反転入力端子にフィードバックされている。また、ＰＭＯＳトランジスタ１０８のソースは、電源電圧源１１３に接続され、ＮＭＯＳトランジスタ１０９のソースは、グランド端子１０１に接続されている。
このようなスイッチングレギュレータによると、エラーアンプ１０３が出力端子１１１の電圧と基準電圧源１０２の電圧とを比較し、比較結果に基づき、ＰＷＭ回路１０４がＰＷＭ信号のパルス幅を制御し、ＰＷＭ信号に基づき、バッファ駆動回路１０５がＰＭＯＳトランジスタ１０８を駆動するバッファ１０６に対するＰＧ信号及びＮＭＯＳトランジスタ１０９を駆動するバッファ１０７に対するＮＧ信号を生成する。ＰＧ信号及びＮＧ信号に基づき、バッファ１０６及びバッファ１０７がＳＨ信号及びＳＬ信号を生成してＰＭＯＳトランジスタ１０８及びＮＭＯＳトランジスタ１０９を駆動し、ＰＭＯＳトランジスタ１０８及びＮＭＯＳトランジスタ１０９は同時にオンすることがないよう交互にオンオフする。ＰＭＯＳトランジスタ１０８及びＮＭＯＳトランジスタ１０９から出力された電圧は、コイル１１０及び容量１１２によって定電圧になる（例えば、特許文献１参照）。
特開２００４−０５６９８３号公報
しかし、特許文献１によって開示された技術では、バッファ１０６内のＰＭＯＳトランジスタ及びＮＭＯＳトランジスタが同時にオンし、貫通電流が流れることがある。バッファ１０７についても、同様である。よって、スイッチングレギュレータの消費電力が大きくなってしまう。
本発明はこのような点に鑑みてなされたものであり、消費電力が小さいスイッチングレギュレータを提供することを目的とする。
本発明では、上記課題を解決するために、電源電圧と基準電圧との間に直列に接続された出力用Ｐ型トランジスタ及び出力用Ｎ型トランジスタと、前記出力用Ｐ型トランジスタを駆動する第一バッファ及び前記出力用Ｎ型トランジスタを駆動する第二バッファと、を有し、前記出力用Ｐ型トランジスタ及び前記出力用Ｎ型トランジスタをＰＷＭ信号にて交互にオンオフさせ、ＰＷＭ制御された直流出力電圧を出力するスイッチングレギュレータにおいて、前記第一バッファ内の第一バッファ用Ｐ型トランジスタと、前記第一バッファ内の第一バッファ用Ｎ型トランジスタと、前記第二バッファ内の第二バッファ用Ｐ型トランジスタと、前記第二バッファ内の第二バッファ用Ｎ型トランジスタと、前記第一バッファ用Ｐ型トランジスタ及び前記第一バッファ用Ｎ型トランジスタを別々に駆動し、前記第二バッファ用Ｐ型トランジスタ及び前記第二バッファ用Ｎ型トランジスタを別々に駆動するバッファ駆動回路と、を備えていることを特徴とするスイッチングレギュレータを提供する。
本発明では、バッファ駆動回路が、第一バッファ用Ｐ型トランジスタ及び第一バッファ用Ｎ型トランジスタを別々に駆動し、第二バッファ用Ｐ型トランジスタ及び第二バッファ用Ｎ型トランジスタを別々に駆動するので、第一バッファ用Ｐ型トランジスタ及び第一バッファ用Ｎ型トランジスタが同時にオンすることがなくなり、また、第二バッファ用Ｐ型トランジスタ及び第二バッファ用Ｎ型トランジスタが同時にオンすることがなくなる。よって、貫通電流が流れなくなる。
本発明の実施の形態を、図面を参照して詳細に説明する。
まず、スイッチングレギュレータについて説明する。図１は、スイッチングレギュレータの概略を示す回路図である。
スイッチングレギュレータは、グランド端子５、グランド端子５に一端が接続された基準電圧源Ｅ、基準電圧源Ｅの他端に非反転入力端子が接続されたエラーアンプ４０、エラーアンプ４０の出力端子に入力端子が接続されたＰＷＭ回路３２、及び、ＰＷＭ回路３２の出力端子に入力端子が接続されたバッファ駆動回路４１を備えている。
また、スイッチングレギュレータは、バッファ駆動回路４１の第一の出力端子にゲートが接続されたＰＭＯＳトランジスタＱＰ２、バッファ駆動回路４１の第二の出力端子にゲートが接続されたＮＭＯＳトランジスタＱＮ２、バッファ駆動回路４１の第三の出力端子にゲートが接続されたＰＭＯＳトランジスタＱＰ３、バッファ駆動回路４１の第四の出力端子にゲートが接続されたＮＭＯＳトランジスタＱＮ３、ＰＭＯＳトランジスタＱＰ２及びＮＭＯＳトランジスタＱＮ２のドレインにゲートが接続されたＰＭＯＳトランジスタＱＰ１、ＰＭＯＳトランジスタＱＰ３及びＮＭＯＳトランジスタＱＮ３のドレインにゲートが接続されたＮＭＯＳトランジスタＱＮ１、ＰＭＯＳトランジスタＱＰ１及びＮＭＯＳトランジスタＱＮ１のドレインに一端が接続されてスイッチングレギュレータの出力端子９に他端が接続されたコイルＬ、及び、出力端子９に一端が接続されてグランド端子５に他端が接続された容量ＣＯを備えている。出力端子９は、エラーアンプ４０の反転入力端子にフィードバックされている。また、ＰＭＯＳトランジスタＱＰ１〜３のソースは、電源電圧源１に接続され、ＮＭＯＳトランジスタＱＮ１〜３のソースは、グランド端子５に接続されている。
このようなスイッチングレギュレータによると、エラーアンプ４０が出力端子９の電圧と基準電圧源Ｅの電圧とを比較し、比較結果に基づき、ＰＷＭ回路３２がＰＷＭ信号のパルス幅を制御し、ＰＷＭ信号に基づき、バッファ駆動回路４１がＰＭＯＳトランジスタＱＰ１を駆動するＰＭＯＳトランジスタＱＰ２及びＮＭＯＳトランジスタＱＮ２に対するＰＲＥＰＧ１信号及びＰＲＥＮＧ１信号を生成し、また、ＮＭＯＳトランジスタＱＮ１を駆動するＰＭＯＳトランジスタＱＰ３及びＮＭＯＳトランジスタＱＮ３に対するＰＲＥＰＧ２信号及びＰＲＥＮＧ２信号を生成する。ＰＲＥＰＧ１信号及びＰＲＥＮＧ１信号に基づき、ＰＭＯＳトランジスタＱＰ２及びＮＭＯＳトランジスタＱＮ２が同時にオンすることなく、ＳＨ信号を生成してＰＭＯＳトランジスタＱＰ１を駆動し、ＰＲＥＰＧ２信号及びＰＲＥＮＧ２信号に基づき、ＰＭＯＳトランジスタＱＰ３及びＮＭＯＳトランジスタＱＮ３が同時にオンすることがなく、ＳＬ信号を生成してＮＭＯＳトランジスタＱＮ１を駆動し、ＰＭＯＳトランジスタＱＰ１及びＮＭＯＳトランジスタＱＮ１は同時にオンすることがないよう交互にオンオフする。ＰＭＯＳトランジスタＱＰ１及びＮＭＯＳトランジスタＱＮ１から出力された電圧は、コイルＬ及び容量ＣＯによって定電圧になる。
次に、バッファ駆動回路４１について説明する。図２は、バッファ駆動回路の概略を示す図である。
バッファ駆動回路４１は、ＰＷＭ回路３２からＰＷＭ信号の入力を受け付ける入力端子２０、ＰＭＯＳトランジスタＱＰ２を駆動するためのＰＲＥＰＧ１信号を出力する出力端子２１、ＮＭＯＳトランジスタＱＮ２を駆動するためのＰＲＥＮＧ１信号を出力する出力端子２２、ＰＭＯＳトランジスタＱＰ３を駆動するためのＰＲＥＰＧ２信号を出力する出力端子２３、及び、ＮＭＯＳトランジスタＱＮ３を駆動するためのＰＲＥＮＧ２信号を出力する出力端子２４を備えている。
また、バッファ駆動回路４１は、ＩＮＶ４１１、ＯＲ４１２、ＩＮＶ４１３、ＮＡＮＤ４１４、ＩＮＶ４１５、ＩＮＶ４１６、ＮＡＮＤ４１７、ＩＮＶ４１８、ＩＮＶ４１９、ＩＮＶ４２０、ＡＮＤ４２１、ＩＮＶ４２２、ＮＡＮＤ４２３、ＩＮＶ４２４、ＩＮＶ４２５、ＮＡＮＤ４２６、ＩＮＶ４２７及びＩＮＶ４２８を備えている。
次に、スイッチングレギュレータのタイミングチャートについて説明する。図３は、スイッチングレギュレータのタイミングチャートである。
入力端子２０のＰＷＭ信号がローレベルの場合、図３に示すように、ＰＲＥＰＧ１信号、ＰＲＥＮＧ１信号、ＰＲＥＰＧ２信号及びＰＲＥＮＧ２信号はハイレベルになっている。よって、ＰＭＯＳトランジスタＱＰ２〜３はオフし、ＮＭＯＳトランジスタＱＮ２〜３はオンしている。
ここで、ＰＷＭ信号がハイレベルになると、ＯＲ４１２の出力がハイレベルになり、ＩＮＶ４１３の出力がローレベルになり、ＮＡＮＤ４１４の出力がハイレベルになり、ＩＮＶ４１５の出力がローレベルになるので、ＰＲＥＮＧ１信号がローレベルになる。よって、ＮＭＯＳトランジスタＱＮ２はオフする。
その後、ＩＮＶ４１６の出力がハイレベルになり、ＮＡＮＤ４１７の出力がローレベルになり、ＩＮＶ４１９の出力がローレベルになるので、ＰＲＥＰＧ１信号がローレベルになる。よって、ＰＭＯＳトランジスタＱＰ２はオンする。この時、ＰＲＥＰＧ１信号がローレベルになるタイミングは、ＩＮＶ４１６、ＮＡＮＤ４１７、ＩＮＶ４１８及びＩＮＶ４１９により、ＰＲＥＮＧ１信号がローレベルになるタイミングよりも時間Ｔ１遅延する。時間Ｔ１が存在することによってＮＭＯＳトランジスタＱＮ２がオフしてからＰＭＯＳトランジスタＱＰ２がオンするので、これらのトランジスタが同時にオンすることがなくなり、貫通電流が流れなくなる。
時間Ｔ１の後、ＳＨ信号がハイレベルになり、ＰＭＯＳトランジスタＱＰ１がオフする。
その後、ＩＮＶ４２０の出力がハイレベルになり、ＡＮＤ４２１の出力がハイレベルになり、ＰＲＥＮＧ１信号がローレベルになったようにＰＲＥＮＧ２信号もローレベルになる。よって、ＮＭＯＳトランジスタＱＮ３はオフする。この時、ＰＲＥＮＧ２信号がローレベルになるタイミングは、ＩＮＶ４２０、ＡＮＤ４２１、ＩＮＶ４２２、ＮＡＮＤ４２３及びＩＮＶ４２４により、ＰＲＥＰＧ１信号がローレベルになるタイミングよりも時間Ｔ３−Ｔ１遅延する。
その後、ＰＲＥＰＧ１信号がローレベルになったようにＰＲＥＰＧ２信号もローレベルになる。よって、ＰＭＯＳトランジスタＱＰ３はオンする。この時、ＰＲＥＰＧ２信号がローレベルになるタイミングは、ＩＮＶ４２５、ＮＡＮＤ４２６、ＩＮＶ４２７及びＩＮＶ４２８により、ＰＲＥＮＧ２信号がローレベルになるタイミングよりも時間Ｔ２遅延する。時間Ｔ２が存在することによってＮＭＯＳトランジスタＱＮ３がオフしてからＰＭＯＳトランジスタＱＰ３がオンするので、これらのトランジスタが同時にオンすることがなくなり、貫通電流が流れなくなる。
時間Ｔ２の後、ＳＬ信号がハイレベルになり、ＮＭＯＳトランジスタＱＮ１がオンする。
ここで、時間Ｔ３が存在することによってＰＭＯＳトランジスタＱＰ１がオフしてからＮＭＯＳトランジスタＱＮ１がオンするので、これらのトランジスタが同時にオンすることがなくなり、貫通電流が流れなくなる。
なお、上記の記載でＰＷＭ信号がハイレベルになったときについて説明されているが、ＰＷＭ信号がローレベルになったときについては、各トランジスタが、図３に示すように、ＰＷＭ信号がハイレベルになったときと反転した動作をしている。
このようにすると、バッファ制御回路４１によってバッファ用のＰＭＯＳトランジスタＱＰ２及びＮＭＯＳトランジスタＱＮ２が同時にオンすることがないよう制御され、ＰＭＯＳトランジスタＱＰ３及びＮＭＯＳトランジスタＱＮ３も同時にオンすることがないよう制御されるので、各バッファが貫通電流を流さなくなる。また、バッファ制御回路４１によってＰＭＯＳトランジスタＱＰ１及びＮＭＯＳトランジスタＱＮ１が同時にオンすることがないよう制御されるので、ＰＭＯＳトランジスタＱＰ１及びＮＭＯＳトランジスタＱＮ１が貫通電流を流さなくなる。よって、スイッチングレギュレータの消費電力が小さくなる。
なお、上記の構成は、昇圧タイプ及び降圧タイプのスイッチングレギュレータに適用されることができる。
また、バッファ駆動回路４１は一例であり、バッファ駆動回路４１は図３に示したタイミングチャートを実現できる回路であればよい。
スイッチングレギュレータの概略を示す回路図である。 バッファ駆動回路の概略を示す図である。 スイッチングレギュレータのタイミングチャートである。 従来のスイッチングレギュレータの概略を示す回路図である。
符号の説明
１・・・電源電圧源
５・・・グランド端子
９・・・出力端子
Ｌ・・・コイル
ＣＯ・・・容量
ＱＰ１〜３・・・ＰＭＯＳトランジスタ
ＱＮ１〜３・・・ＮＭＯＳトランジスタ
Ｅ・・・基準電圧源
４０・・・エラーアンプ
３２・・・ＰＷＭ回路
４１・・・バッファ駆動回路

Claims (1)

  1. 電源電圧と基準電圧との間に直列に接続された出力用Ｐ型トランジスタ及び出力用Ｎ型トランジスタと、前記出力用Ｐ型トランジスタを駆動する第一バッファ及び前記出力用Ｎ型トランジスタを駆動する第二バッファと、を有し、前記出力用Ｐ型トランジスタ及び前記出力用Ｎ型トランジスタをＰＷＭ信号にて交互にオンオフさせ、ＰＷＭ制御された直流出力電圧を出力するスイッチングレギュレータにおいて、
    前記第一バッファ内の第一バッファ用Ｐ型トランジスタと、
    前記第一バッファ内の第一バッファ用Ｎ型トランジスタと、
    前記第二バッファ内の第二バッファ用Ｐ型トランジスタと、
    前記第二バッファ内の第二バッファ用Ｎ型トランジスタと、
    前記第一バッファ用Ｐ型トランジスタ及び前記第一バッファ用Ｎ型トランジスタを別々に駆動し、前記第二バッファ用Ｐ型トランジスタ及び前記第二バッファ用Ｎ型トランジスタを別々に駆動するバッファ駆動回路と、を備え、
    前記バッファ駆動回路は、
    前記第一バッファ用Ｎ型トランジスタをオフした後に、前記第一バッファ用Ｐ型トランジスタをオンし、
    前記第一バッファ用Ｐ型トランジスタをオンした後に、前記第二バッファ用Ｎ型トランジスタをオフし、
    前記第二バッファ用Ｎ型トランジスタをオフした後に、前記第二バッファ用Ｐ型トランジスタをオンする、
    ことを特徴とするスイッチングレギュレータ。
JP2006228312A 2006-08-24 2006-08-24 スイッチングレギュレータ Expired - Fee Related JP4892297B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006228312A JP4892297B2 (ja) 2006-08-24 2006-08-24 スイッチングレギュレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006228312A JP4892297B2 (ja) 2006-08-24 2006-08-24 スイッチングレギュレータ

Publications (2)

Publication Number Publication Date
JP2008054425A JP2008054425A (ja) 2008-03-06
JP4892297B2 true JP4892297B2 (ja) 2012-03-07

Family

ID=39237938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006228312A Expired - Fee Related JP4892297B2 (ja) 2006-08-24 2006-08-24 スイッチングレギュレータ

Country Status (1)

Country Link
JP (1) JP4892297B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5267228B2 (ja) * 2009-03-09 2013-08-21 トヨタ自動車株式会社 半導体素子の駆動装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131329A (ja) * 1993-11-09 1995-05-19 Nec Ic Microcomput Syst Ltd 出力バッファ
JPH11285239A (ja) * 1998-03-27 1999-10-15 Toyota Autom Loom Works Ltd スイッチング素子を駆動する回路
JP3614156B2 (ja) * 2002-07-24 2005-01-26 セイコーエプソン株式会社 電源回路
JP4347661B2 (ja) * 2003-10-31 2009-10-21 株式会社リコー スイッチングレギュレータ
JP4325413B2 (ja) * 2004-01-22 2009-09-02 富士電機デバイステクノロジー株式会社 同期整流式ｄｃ／ｄｃコンバータ

Also Published As

Publication number Publication date
JP2008054425A (ja) 2008-03-06

Similar Documents

Publication Publication Date Title
JP4713280B2 (ja) 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路
JP5082908B2 (ja) 電源回路及びその過電流保護回路、並びに電子機器
JP4704860B2 (ja) 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路
JP2009088766A (ja) 出力バッファ回路
JP4542972B2 (ja) 過電流検出回路及びそれを用いた電源装置
JP4008459B2 (ja) 制御信号供給回路及び信号出力回路
JP2009240151A (ja) 駆動信号供給制御用半導体装置
JP2007174311A (ja) 電圧選択回路
JP2019057841A (ja) 駆動回路
JP4892297B2 (ja) スイッチングレギュレータ
JP2008193866A (ja) 昇圧型スイッチングレギュレータ
JP5806972B2 (ja) 出力ドライバ回路
JP2010146380A (ja) ソフトスタート回路及びそのソフトスタート回路を備えた電源回路
CN108233701B (zh) 一种升降压电压转换电路
JP4630782B2 (ja) レベルシフト回路
JP2010246287A (ja) 電流制御回路
JP4641219B2 (ja) 出力バッファ回路
US8692589B2 (en) Semiconductor element driving circuit and semiconductor device
JP4718389B2 (ja) 半導体装置
JP2014085745A (ja) 基準電圧生成回路
JP2006108778A (ja) 出力回路
JP4268890B2 (ja) 基準電圧発生回路
JP4350575B2 (ja) 電圧検出回路
JP5383106B2 (ja) 電源回路
JP5841882B2 (ja) アナログ駆動回路および位置制御回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090604

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111219

R150 Certificate of patent or registration of utility model

Ref document number: 4892297

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees