JP4887821B2 - 線形補間演算器 - Google Patents

Description

本発明は、線形補間演算器に関し、特に、符号をもった２つの補間対象値についての線形補間値をハードウエア回路により演算する技術に関する。

２つの値の中間的な値を補間によって求める方法として、線形補間は最も代表的な方法である。最近では、特に、画像処理の手法として、この線形補間が盛んに利用されている。たとえば、一般に「αブレンド」と呼ばれている画像合成の手法は、画像Ａと画像Ｂとを、α：（１−α）の比率（但し、０≦α≦１）で合成する手法であり、画像Ａの画素値と画像Ｂの画素値との中間的な値を線形補間して求める処理が行われる。また、任意の倍率で画像の拡大や縮小を行う場合にも、線形補間が利用されている。

線形補間の基本原理は、２つの補間対象値ＡおよびＢと、補間割合Ｄ（上記αに対応する値であり、０≦Ｄ≦１）と、に基づいて、Ｃ＝（１−Ｄ）＊Ａ＋Ｄ＊Ｂなる式（＊は乗算を示す記号である）で示される線形補間値Ｃを求める演算を行うことにある。この式に基づく演算をデジタル演算器を用いて実行する場合、Ａ，Ｂ，Ｃ，Ｄはいずれもデジタルデータとして取り扱われ、通常、補間割合Ｄは、小数部のみを示すビット列で表わされる。この場合、補間割合Ｄは、１を含まない「０≦Ｄ＜１」なる値として取り扱うことになる。下記の特許文献１には、このような線形補間演算（αブレンド演算）をパイプライン演算処理で行う演算器の構成が開示されており、特許文献２には、並列演算を基本とした処理で行う演算器の構成が開示されている。
米国特許第５１１３３６２号公報 米国特許第５５１７４３７号公報

上記各特許文献に開示された演算器をはじめとして、従来の一般的な線形補間演算器の多くは、補間対象値として正の値を想定したものである。通常、画像を構成する個々の画素の画素値は正の値で表現されるため、一般的な画像についての「αブレンド」処理は、２つの正の画素値に基づく線形補間演算を行えば足り、上記各特許文献に開示された演算器で演算が可能である。しかしながら、近年、様々な画像処理が行われるようになってきており、負の画素値をもった画像を取り扱う機会も少なくない。たとえば、何らかの過程で、画像Ａの画素値から画像Ｂの画素値を減算する処理を行う必要がある場合、減算結果として得られる画像Ｃには、負の画素値をもった画素が含まれる可能性がある。もちろん、線形補間処理の用途は、画像処理だけに限定されるものではないので、この他にも、正負両方の値を考慮した線形補間処理が必要になる事例は少なくない。

このような要望に応えるため、符号をもった２つの補間対象値について線形補間演算を実行することが可能な演算器もいくつか提案されている。しかしながら、従来提案されている符号付線形補間演算器は、いずれも符号付きデジタルデータを取り扱う機能を実現するために複雑な回路構成を採用しており、効率的な演算を行うことができない。

そこで本発明は、符号をもった２つの補間対象値についての線形補間演算を、単純な構成で効率的に実行することが可能な線形補間演算器を提供することを目的とする。

(1) 本発明の第１の態様は、符号をもった２つの補間対象値ＡおよびＢと、補間割合Ｄ（但し、０≦Ｄ＜１）と、に基づいて、Ｃ＝（１−Ｄ）＊Ａ＋Ｄ＊Ｂなる式で示される線形補間値Ｃを求める演算を行う線形補間演算器において、
符号を示す最上位ビットからなる符号部と、絶対値を示す（ｎ−１）ビットからなる非符号部と、によって構成され（但し、ｎ≧２）、２の補数表現により負数を表現した合計ｎビットのデジタルデータとして、最上位ビット側から順に、ａ_ｎ−１，ａ_ｎ−２，…，ａ_１，ａ_０なるビットを有する補間対象値Ａを入力する第１の補間対象値入力手段と、
符号を示す最上位ビットからなる符号部と、絶対値を示す（ｎ−１）ビットからなる非符号部と、によって構成され（但し、ｎ≧２）、２の補数表現により負数を表現した合計ｎビットのデジタルデータとして、最上位ビット側から順に、ｂ_ｎ−１，ｂ_ｎ−２，…，ｂ_１，ｂ_０なるビットを有する補間対象値Ｂを入力する第２の補間対象値入力手段と、
小数部のみを示すｎビットのデジタルデータとして、最上位ビット側から順に、ｄ_ｎ−１，ｄ_ｎ−２，…，ｄ_１，ｄ_０なるビットを有する補間割合Ｄを入力する補間割合入力手段と、
演算式 ｂ_ｎ−１２^−１＋（ａ_ｎ−１Σ_{ｉ＝０〜ｎ−１}ｄ_ｉ２^{（ｉ−１）}＋ｂ_ｎ−１Σ_{ｉ＝０〜ｎ−１}ｅ_ｉ２^{（ｉ−１）}）＋（２^−ｎ＋Σ_{ｉ＝０〜ｎ−１}ｅ_ｉ２^{（ｉ−１）}）・Σ_{ｊ＝０〜ｎ−２}ａ_ｊ２^ｊ＋Σ_{ｉ＝０〜ｎ−１}ｄ_ｉ２^{（ｉ−ｎ）}・Σ_{ｊ＝０〜ｎ−２}ｂ_ｊ２^ｊ （但し、ｅ_ｉはｄ_ｉの論理反転ビット）に基づく演算を行うことにより、最上位ビット側から順に、ｃ_2ｎ−２，ｃ_2ｎ−３，…，ｃ_１，ｃ_０なるビットを有する合計（２ｎ−１）ビットのデジタルデータを生成する非符号部演算手段と、
ａ_ｎ−１＋ｂ_ｎ−１なる演算結果（二進表現での０，１，１０のいずれか）と、前記非符号部演算手段による演算結果として得られるビットｃ_2n−２の桁からの繰り上がり（二進表現での０，１のいずれか）と、を加算して得られる二進数を求め、求めた二進数が１ビットの場合には当該ビットを、求めた二進数が２ビットの場合には下位側のビットを、それぞれビットｃ_2ｎ−1の値として求める符号部演算手段と、
「最上位ビット側から順に前記各ビットｃ_2ｎ−1，ｃ_2ｎ−２，ｃ_2ｎ−３，…，ｃ_１，ｃ_０を羅列してなる合計２ｎビットのデジタルデータ」もしくは「当該２ｎビットのデジタルデータのうち必要な有効桁数に相当するデジタルデータ」を、線形補間値Ｃを示すデジタルデータとして出力する演算値出力手段と、
を設け、
非符号部演算手段を、
補間割合Ｄを示すデジタルデータの所定のビットの論理値に基づいて、ビットａ _ｉ もしくはｂ _ｉ （但し、ｉ＝０，１，２，…，（ｎ−１））のいずれかを選択して出力するセレクタと、
ビットａ _ｉ もしくはｂ _ｉ （但し、ｉ＝０，１，２，…，（ｎ−１））、前記セレクタの出力値、もしくは他のカウンタの出力値を入力し、入力した値の加算結果を出力するカウンタと、
によって構成し、上記演算式における、同じ桁に含まれている互いに相補的な係数ｄ _ｉ およびｅ _ｉ を有する一対の乗算項の加算演算をセレクタによって行い、その他の加算演算をカウンタによって行うようにしたものである。

(2) 本発明の第２の態様は、上述の第１の態様に係る線形補間演算器において、
符号部演算手段を、
ビットａ_ｎ−１とビットｂ_ｎ−１との排他的論理和を出力する第１のＸＯＲ回路と、
非符号部演算手段による演算結果として得られるビットｃ_2n−２の桁からの繰り上がり（二進表現での０，１のいずれか）を示すビットと、前記第１のＸＯＲ回路の出力ビットと、の排他的論理和を出力する第２のＸＯＲ回路と、
によって構成したものである。

本発明に係る線形補間演算器は、理想的な形態の演算式に対応した回路構成を有するため、符号をもった２つの補間対象値についての線形補間演算を、単純な構成で効率的に実行することが可能になる。

以下、本発明を図示する実施形態に基づいて説明する。

＜＜＜ §１．線形補間と負数表現 ＞＞＞
はじめに、一般的な線形補間の基本概念と、デジタルデータにおける一般的な負数表現について簡単に説明しておく。図１は、線形補間演算の基本概念を示すグラフである。図示の例は、ｘ軸上に区間０〜１が設定されており、その両端点においてのみ関数ｆ（ｘ）の値が定義されている場合に、区間０〜１内の任意の位置ｘにおける関数値を線形補間により求める方法を示している。具体的には、ｆ（０）＝Ａ、ｆ（１）＝Ｂである場合に、０≦ｘ≦１の範囲内にある任意のｘについての関数値ｆ（ｘ）＝Ｃの値を、数値Ａ，Ｂを用いた補間演算により求めることになる。

線形補間では、図示のとおり、点Ａと点Ｂとの間に直線を定義し、この直線上にある点Ｃの縦座標値として、Ｃの値を求めることになる。ここで、任意の点ｘの位置を、「区間０〜１を『Ｄ：（１−Ｄ）』の比で分割する位置」と定義し、Ｄを補間割合と呼ぶことにすると、求める線形補間値Ｃは、２つの補間対象値Ａ，Ｂと補間割合Ｄとを用いて、Ｃ＝（１−Ｄ）＊Ａ＋Ｄ＊Ｂなる基本式で表わされる演算により求めることができる（＊は乗算を示す記号である）。なお、補間割合Ｄの値は、理論的には、０≦Ｄ≦１なる範囲をとることが可能であるが、本実施形態では、デジタルデータを用いた演算を行う都合上、Ｄ＝１の場合を除外し、０≦Ｄ＜１なる範囲をとるものとする。

たとえば、Ａ＝１０，Ｂ＝２０，Ｄ＝０．４という具体的な数値が与えられた場合、上記基本式に基づいて、Ｃ＝（１−０．４）＊１０＋（０．４＊２０）なる演算を行うことにより、Ｃ＝１４という補間値が求まることになる。もちろん、Ａ，Ｂのいずれか一方、あるいは双方が負の数であっても、上記基本式は有効である。たとえば、Ａ＝−１０，Ｂ＝２０，Ｄ＝０．４という具体的な数値が与えられた場合、上記基本式に基づいて、Ｃ＝（１−０．４）＊（−１０）＋（０．４＊２０）なる演算を行うことにより、Ｃ＝＋２という補間値が求まる。

続いて、デジタルデータにおける一般的な負数表現について述べる。図２は、２の補数表現により負数を表現する方法を説明する図である。図２の左側の表は、十進表現による数値と二進表現による数値との対応を示している。図示のとおり、４ビットの二進数を用いることにより、０を含めて＋７〜−７までの１５通りの数値を表現することができる。正の数の二進表現は、「００００」に順に１を加えてゆくことにより行うことができ、負の数の二進表現は、「００００」から順に１を減じてゆくことにより行うことができる。このような負数の表現方法は、「２の補数表現」と呼ばれており、デジタルデータでの一般的な負数の表現方法となっている。

図２の右側には、正の数の各ビットと負の数の各ビットとの対応関係が示されている。すなわち、正の数「Ａ」を４ビットの羅列「ａ_３ａ_２ａ_１ａ_０」で表わした場合、負の数「−Ａ」は、この４ビット「ａ_３ａ_２ａ_１ａ_０」をすべて論理反転させた後に１を加えた二進数として表現されることになる。たとえば、「＋７」の二進表現は、「０１１１」であるので、「−７」の二進表現は、「０１１１」の各ビットをすべて反転させて得られる「１０００」に、１を加えた「１００１」ということになる。絶対値が同じ正の数と負の数は、二進表現した場合、常に上述した関係が成り立つ。

図２の左側の表を見れば明らかなように、負の数を二進表現すると、その最上位ビットは必ず「１」になる。別言すれば、符号をもった二進数の場合、最上位ビットは符号を示す「符号部」、それ以外のビットは絶対値を示す「非符号部」として認識することができる。図示のように、全４ビットから構成される符号をもった二進数の場合、一番左の１ビットが「符号部」、残りの３ビットが「非符号部」ということになる。「符号部」が「０」であれば、その二進数は０または正の数であり、「符号部」が「１」であれば、その二進数は負の数である。

このように、符号をもった二進数は、必ず「符号部」と「非符号部」とを含んでいるため、その取り扱いは少々めんどうである。既に述べたとおり、符号をもった２つの補間対象値についての線形補間演算を実行することが可能な演算器は、従来から提案されている。しかしながら、これら従来の演算器は、いずれも符号をもった二進数を取り扱うために複雑な回路構成を採っており、効率的な演算を行うことができない。本発明は、符号をもった補間対象値についての線形補間演算を、単純な構成で効率的に実行する新たな手法を提案するものである。

＜＜＜ §２．基本式の変形 ＞＞＞
２つの補間対象値ＡおよびＢについての線形補間は、補間割合をＤ（但し、０≦Ｄ＜１）としたときに、Ｃ＝（１−Ｄ）＊Ａ＋Ｄ＊Ｂなる基本式に基づく演算で実行されることは既に述べたとおりである。そこで、まず、二進数で表現されたデジタルデータに、この基本式を適用することを考えてみよう。

図３は、符号をもった補間対象値Ａ，Ｂと、０≦Ｄ＜１なる範囲内の値である補間割合Ｄとを、ｎビットからなる二進数のビット値を用いて定義した式を示す図である。この図３の上段には、まず、（式１）として、
Ａ＝−ａ_ｎ−１２^ｎ−１＋ａ_ｎ−２２^ｎ−２＋……＋ａ_１２^１＋ａ_０２^０
＝−ａ_ｎ−１２^ｎ−１＋Σ_{ｊ＝０〜ｎ−２}ａ_ｊ２^ｊ
なる式が示されている（なお、本願特許請求の範囲および明細書本文では、電子出願の制約上、総和を示す算術演算子Σの下に記載すべきパラメータαおよびΣの上に記載すべきパラメータβを、Σ_α〜βのような下付き添字として記載することにする）。この（式１）におけるａ_ｎ−１，ａ_ｎ−２，…，ａ_１，ａ_０は、数値Ａをｎビットからなる二進数として表現した場合の各ビット（０または１）に相当するものであり、ａ_ｎ−１が最上位ビット（１番左側のビット）、ａ_０が最下位ビット（１番右側のビット）である。上述したとおり、最上位ビットは符号部を構成することになるため、（式１）の右辺第１項である「−ａ_ｎ−１２^ｎ−１」は符号部となり、残りの項である「Σ_{ｊ＝０〜ｎ−２}ａ_ｊ２^ｊ」は非符号部となる。

（式１）の右下には、ｎ＝４の場合、すなわち、数値Ａを４ビットからなる二進数として表現した場合のビット構成図が示されている。この場合、最上位ビットの「ａ_３」が符号部となり、残りの３ビットの部分「ａ_２ａ_１ａ_０」が非符号部となる。この（式１）の意味合いは、具体的な数値を当てはめてみれば容易に理解できよう。たとえば、Ａ＝＋７を二進表現にすると、図２の表から「０１１１」である。すなわち、ａ_３＝０，ａ_２＝１，ａ_１＝１，ａ_０＝１となるが、これを（式１）において、ｎ＝４とした式に当てはめてみれば、
Ａ＝−０＊２^３＋１＊２^２＋１＊２^１＋１＊２^０＝＋７
となる。一方、負の数の場合、Ａ＝−７を二進表現にすると、図２の表から「１００１」であるから、ａ_３＝１，ａ_２＝０，ａ_１＝０，ａ_０＝１となるが、これを（式１）において、ｎ＝４とした式に当てはめてみれば、
Ａ＝−１＊２^３＋０＊２^２＋０＊２^１＋１＊２^０＝−７
となる。符号部の項にマイナスがついているのは、このように負の数の場合に、正しい値が得られるようにするためである。

同様に、図３の中段には、（式２）として、
Ｂ＝−ｂ_ｎ−１２^ｎ−１＋ｂ_ｎ−２２^ｎ−２＋……＋ｂ_１２^１＋ｂ_０２^０
＝−ｂ_ｎ−１２^ｎ−１＋Σ_{ｊ＝０〜ｎ−２}ｂ_ｊ２^ｊ
なる式が示されている。この（式２）におけるｂ_ｎ−１，ｂ_ｎ−２，…，ｂ_１，ｂ_０は、数値Ｂをｎビットからなる二進数として表現した場合の各ビット（０または１）に相当するものであり、ｂ_ｎ−１が最上位ビット（１番左側のビット）、ｂ_０が最下位ビット（１番右側のビット）である。やはり最上位ビットは符号部を構成することになるため、（式２）の右辺第１項である「−ｂ_ｎ−１２^ｎ−１」は符号部となり、残りの項である「Σ_{ｊ＝０〜ｎ−２}ｂ_ｊ２^ｊ」は非符号部となる。

（式２）の右下には、ｎ＝４の場合、すなわち、数値Ｂを４ビットからなる二進数として表現した場合のビット構成図が示されている。この場合、最上位ビットの「ｂ_３」が符号部となり、残りの３ビットの部分「ｂ_２ｂ_１ｂ_０」が非符号部となる。

一方、図３の下段には、（式３）として、
Ｄ＝ｄ_ｎ−１２^−１＋ｄ_ｎ−２２^−２＋……＋ｄ_０２^−ｎ
＝Σ_{ｉ＝０〜ｎ−１}ｄ_ｉ２^{（ｉ−ｎ）}
なる式が示されている。この（式３）におけるｄ_ｎ−１，ｄ_ｎ−２，…，ｄ_０は、数値Ｄを小数部のみを示すｎビットからなる二進数として表現した場合の各ビット（０または１）に相当するものであり、ｄ_ｎ−１が最上位ビット（１番左側のビット）、ｄ_０が最下位ビット（１番右側のビット）である。

（式３）の右下には、ｎ＝４の場合、すなわち、数値Ｄを小数部のみを示す４ビットからなる二進数として表現した場合のビット構成図が示されている。図示のとおり、この４ビットは、いずれも小数点よりも下の桁のビットとなり、たとえば、ビットｄ_３は小数第１位の桁（２^−１の桁）の値であり、ビットｄ_２は小数第２位の桁（２^−２の桁）の値である。数値Ｄは、０≦Ｄ＜１の範囲をとる補間割合であるので、符号をもたない二進数として表現される。たとえば、「１１１１」なる４ビットの二進数は、通常は「１５」なる十進数を示すことになるが、「１１１１」なる４ビットの二進数で数値Ｄが表現された場合、この４ビットは小数部のみを示すことになり、実際には、「０．１１１１」なる二進数に対応することになる（１／２＋１／４＋１／８＋１／１６＝０．９３７５に対応する）。したがって、ｎ＝４の場合、Ｄは０〜０．９３７５の値をとることになる。

さて、図３の（式１），（式２），（式３）によって、補間対象値Ａ，Ｂおよび補間割合Ｄをデジタルデータとして定義することができたので、これらの値を線形補間の基本式「Ｃ＝（１−Ｄ）＊Ａ＋Ｄ＊Ｂ」に代入してみると、図４の上段に示す（式４）が得られる。この（式４）において破線で囲って示した部分が、上記基本式の各項に対応する部分であり、（式１）〜（式３）を代入した部分である。この（式４）を展開して整理すると、（式５）が得られる。したがって、この（式５）に基づく演算を逐次実行するような演算回路を構成すれば、補間値Ｃを求める補間演算器を作成することは可能である。

しかしながら、この（式５）に基づいて補間値Ｃを求める補間演算器を設計すると、その構成はかなり複雑なものとなり、効率的な演算を期待することはできない。その第１の理由は、符号部の処理を適切に行うための何らかの工夫が必要になる点である。前述したとおり、ａ_ｎ−１，ｂ_ｎ−１という項は、補間対象値Ａ，Ｂの符号部であり、補間対象値の絶対値を示すものではない。このため、符号部として適切な取り扱いを行う必要がある。そして第２の理由は、総和を示す算術演算子Σ同士の積の形が含まれているため、多数の乗算器や加算器を用いた複雑な回路構成が必要になる点である。この（式５）に基づく逐次演算を行う以上、補間対象値Ａ，Ｂのビット数、すなわち、ｎの数が増えれば増えるほど、回路構成は飛躍的に複雑化することになる。

本願発明者は、この（式５）を別な形に変形することにより、単純な回路構成で効率的な演算が実施できるようになるのではないかと考えた。そこで、補間演算器としての具体的な回路構成を念頭において、この（式５）をどのような形に変形すれば、効率的な演算器を構成できるかを検討し、試行錯誤を行った結果、次に述べるような変形を行うことにより、極めて効率的な演算器を構成できることに想到した。

まず、図５の（式６）を考える。この（式６）自体は、数学的に古くから知られている公式である。たとえば、ｎ＝４の場合、（式６）は、次のようになる。
２^−４＋２^−３＋２^−２＋２^−１＋２^−４
＝１／１６＋１／８＋１／４＋１／２＋１／１６＝１
もちろん、この（式６）は、任意のｎについて成立する公式である。この（式６）の右辺の１を左辺に移動すれば、（式７）が得られる。

次に、（式８）を考える。この（式８）の１行目は、「−Ｄ＝０−Ｄ」という至極当然の式であるが、「０」の部分に（式７）の左辺を代入し、「Ｄ」の部分に（式３）を代入すると、（式８）の２〜３行目が得られる。これを変形すると、（式９）の１行目から、更に２行目の形が導かれる。ところで、ｄ_ｉは、補間割合Ｄの小数部のみを示すための各ビットであるから、実際の値としては、０または１のいずれかをとる。したがって、ｅ_ｉ＝（１−ｄ_ｉ）とおいた場合、ｅ_ｉはｄ_ｉの論理反転ビットということになる（ｄ_ｉ＝１の場合、ｅ_ｉ＝０となり、ｄ_ｉ＝０の場合、ｅ_ｉ＝１となる）。したがって、（式９）は、ｄ_ｉの論理反転ビットをｅ_ｉと書くことにより、（式１０）のように変形されることになる。

さて、ここで、図４に示す（式５）において、破線で囲った部分が「−Ｄ」であることに着目し、この部分に（式１０）の右辺を代入すると、図６の（式１１）が得られることになる。この（式１１）において、破線で囲った部分は、「−Ｄ」に対応する部分であり、（式１０）の右辺に相当する。一方、（式１１）の１行目に示された一点鎖線で囲った部分は、図の最下部左に示す（ア）のような形に変形することができる（２^ｎ−１の項をΣ記号の内部へ組み込めばよい）。また、（式１１）の３行目に示された二点鎖線で囲った２箇所の部分の積は、図の最下部右に示す（イ）のような形に変形することができる（やはり２^ｎ−１の項をΣ記号の内部へ組み込めばよい）。

かくして、図６の（式１１）を変形することにより、図７の（式１２）が得られることになる。この（式１２）は、図４に（式４）として示されている線形補間の基本式と等価であるが、この（式１２）の形は、補間演算器を設計する上で、極めて都合が良い形になっている。以下、この（式１２）を、「本発明に係る演算式」と呼ぶことにする。なお、この（式１２）の演算式に基づいて、線形補間値Ｃが得られるように構成した具体的な演算器については、後の§４に例示する。

＜＜＜ §３．本発明に係る演算式の特徴 ＞＞＞
図７に示す本発明に係る演算式（式１２）は、図に破線で囲って区別したように、符号部、非符号部１、非符号部２の３つの部分によって構成されており、後述するように、それぞれ固有の役割を果たすことになる。まず、この（式１２）の全体構成をながめると、求める補間値Ｃを、複数の項の和として表現した式であり、個々の項は、それぞれ２のべき乗に何らかの係数を乗じた形になっていることがわかる。ここで、２のべき乗は、二進数の特定の桁を示しており、これに乗じられる係数は、当該桁の数値を示している。たとえば、２^ｎ−１は、補間値Ｃを示す二進数の最上位ビットの桁を示しており、補間値Ｃの符号部に対応する。

図７において、符号部と記された破線で囲まれた部分は、「−（ａ_ｎ−１＋ｂ_ｎ−１）２^ｎ−１」なる形の項となっているが、これは、「ｎ−１」で示される桁（補間値Ｃの最上位ビットの桁）のビット値が、「−（ａ_ｎ−１＋ｂ_ｎ−１）」であることを示している。ここで、先頭にマイナス記号が付されているのは、図３の（式１）や（式２）の場合と同様に、当該ビットが符号を示す符号部として機能するためである。すなわち、負数を２の補数表現で表わした場合、最上位ビットで示される数値を、残りのビットで示される数値から減じることにより、当該負数が得られるためである。たとえば、十進数「−７」を二進表現すると、「１００１」となるが、最上位ビットの「１」で示される数値は２^３＝８であり、残りの３ビット「００１」で示される数値は１であるから、−８＋１＝−７が得られることになる。

ところで、ａ_ｎ−１は、補間対象値Ａの符号部（最上位ビット）であり、ｂ_ｎ−１は、補間対象値Ｂの符号部（最上位ビット）であるから、図７に符号部と記された破線で囲まれた部分は、結局、両補間対象値Ａ，Ｂの符号部同士の和を、補間値Ｃの符号部（最上位ビット）とする機能を果たしていることになる。

また、図７に非符号部１と記された破線で囲まれた部分も、やはりａ_ｎ−１とｂ_ｎ−１（補間対象値Ａ，Ｂの符号部）に基づく演算から構成される部分であり、ａ_ｎ−２以下のビットやｂ_ｎ−２以下のビットは、一切関与していない。この非符号部１に含まれる２のべき乗の項は、最大でも２^ｎ−２の項あるので（Σの総和を求める演算において、ｉ＝ｎ−１の場合の２^{（ｉ−１）}の項）、この非符号部１の演算により、補間値Ｃの符号部（２^ｎ−１の桁）が直接定義されることはないが、２^ｎ−２の桁からの繰り上がりが生じた場合には、補間値Ｃの符号部（２^ｎ−１の桁）に影響を与えることになる。そのような意味で、この非符号部１は、補間値Ｃの符号部に影響を与える可能性をもった演算を行う役割を果たす。

一方、図７に非符号部２と記された破線で囲まれた部分は、すべてａ_ｎ−２以下のビットやｂ_ｎ−２以下のビットに関する演算のみから構成されており、ａ_ｎ−１やｂ_ｎ−１（補間対象値Ａ，Ｂの符号部）に関する演算は全く含まれていない。別言すれば、この非符号部２は、両補間対象値Ａ，Ｂの非符号部のみに関する演算を行う役割を果たす。

このように、図７に示す（式１２）では、符号部、非符号部１、非符号部２という３つの部分による役割分担が明確になされているため、この式に基づいて演算器を構成すると、符号部の処理を適切に行うことが可能になる。これが、（式１２）の第１の特徴である。

（式１２）の第２の特徴は、式の形式上、ｄ_ｉとｅ_ｉとが相補的に組み込まれているという点である。たとえば、非符号部１には、「ａ_ｎ−１Σ_{ｉ＝０〜ｎ−１}ｄ_ｉ２^{（ｉ−１）}＋ｂ_ｎ−１Σ_{ｉ＝０〜ｎ−１}ｅ_ｉ２^{（ｉ−１）}」なる形の式が含まれており、非符号部２には、「Σ_{ｉ＝０〜ｎ−１}ｅ_ｉ２^{（ｉ−１）}・Σ_{ｊ＝０〜ｎ−２}ａ_ｊ２^ｊ＋Σ_{ｉ＝０〜ｎ−１}ｄ_ｉ２^{（ｉ−ｎ）}・Σ_{ｊ＝０〜ｎ−２}ｂ_ｊ２^ｊ」なる形の式が含まれている。前述したとおり、ｅ_ｉはｄ_ｉの論理反転ビットであるから、ｄ_ｉが１であればｅ_ｉは必ず０であり、ｄ_ｉが０であればｅ_ｉは必ず１である、という関係にある。したがって、上記各式の個々の項を演算するにあたって、ｄ_ｉ＝１の場合は、ｅ_ｉが含まれている項は必ず０になるので、ｄ_ｉが含まれている項のみを演算すれば足り、ｄ_ｉ＝０の場合は、ｄ_ｉが含まれている項は必ず０になるので、ｅ_ｉが含まれている項のみを演算すれば足りる。これにより、演算回路を単純化した効率的な演算が可能になる。

続いて、本発明に係る演算式の利点をより明瞭に示すために、図７に示す（式１２）において、ｎ＝４とした場合の具体的な事例を考えてみる。図８に示す（式１３）は、図７に示す（式１２）において、ｎに４を代入することにより得られる式である。この式は、補間対象値Ａ，Ｂと補間割合Ｄとが、いずれも４ビットのデジタルデータとして与えられた場合の演算式に対応することになる。すなわち、補間対象値Ａは、「ａ_３ａ_２ａ_１ａ_０」なる４ビットのデータとして与えられ、補間対象値Ｂは、「ｂ_３ｂ_２ｂ_１ｂ_０」なる４ビットのデータとして与えられ、補間割合Ｄは、「ｄ_３ｄ_２ｄ_１ｄ_０」なる４ビットのデータとして与えられる（図３の各式の右下の図参照）。この（式１３）において、２のべき乗の項に着目すると、最大は２^３の項、最小は２^−４の項であり、結局、演算結果として求められた補間値Ｃは、２^３，２^２，２^１，２^０，２^−１，２^−２，２^−３，２^−４という各桁の数値を示す合計８ビットのデータとして与えられることがわかる。ここでは、この８ビットの個々のデータを、ｃ_７，ｃ_６，ｃ_５，ｃ_４，ｃ_３，ｃ_２，ｃ_１，ｃ_０と表わすことにする。

図９は、図８に示す式に基づく演算に関与するデジタルデータのビット構成を示す図である。すなわち、図８に示す演算は、「ａ_３ａ_２ａ_１ａ_０」なる４ビットのデータとして与えられる補間対象値Ａと、「ｂ_３ｂ_２ｂ_１ｂ_０」なる４ビットのデータとして与えられる補間対象値Ｂと、「ｄ_３ｄ_２ｄ_１ｄ_０」なる４ビットのデータ（ビットｄ_３の左側に小数点が位置し、小数部のみを示すデータ）として与えられる補間割合Ｄとに基づいて、「ｃ_７ｃ_６ｃ_５ｃ_４ｃ_３ｃ_２ｃ_１ｃ_０」なる８ビットのデータとして与えられる線形補間値Ｃを求める演算ということになる。上述したとおり、ビットｃ_４は２^０の桁の値であり、ビットｃ_３は２^−１の桁の値であるので、ビットｃ_４とビットｃ_３との間に小数点が位置することになる。したがって、図９の下段に示すとおり、補間値Ｃを構成する８ビットのデータのうち、ビット「ｃ_７」は符号部、ビット「ｃ_６ｃ_５ｃ_４」は整数部、ビット「ｃ_３ｃ_２ｃ_１ｃ_０」は小数部という構成になる。

なお、こうして得られた線形補間値Ｃは、８ビットのデータのまま演算結果として出力する必要はなく、必要な有効桁のみを適宜選択して出力すればよい。実用上は、補間対象値Ａ，Ｂを４ビットのデータとして与えたのであるから、最終的に出力する補間値Ｃも４ビットのデータであれば十分であるケースが多いであろう。このような場合は、小数部を切り捨て（もしくは切り上げ）して、符号部および整数部のみからなる４ビットのデータを出力すればよい。

続いて、図８に示す演算式に基づいて演算器を設計することにより、どれだけ効率的な演算が実現できるかを、具体的に説明しよう。図１０に示す（式１４）は、図８に示す（式１３）における算術演算子Σを展開したものである。（式１４）の符号部は、（式１３）のものと変わりはないが、非符号部１は、図示のとおり３行に展開されている。ここで、第２行目と第３行目とを比較すると、第２行目はａ_３とｄ_ｉ（ｉ＝０，１，２，３）についての式となっているのに対して、第３行目はｂ_３とｅ_ｉ（ｉ＝０，１，２，３）についての式となっている点は相違するものの、式の形は全く同じである。また、非符号部２は、図示のとおり丸数字１〜９に展開されている。ここでも、丸数字２と６，丸数字３と７，丸数字４と８，丸数字５と９をそれぞれ比較すると、前者はａ_ｊ（ｊ＝０，１，２）とｅ_ｉ（ｉ＝０，１，２，３）についての式となっているのに対して、後者はｂ_ｊ（ｊ＝０，１，２）とｄ_ｉ（ｉ＝０，１，２，３）についての式となっている点は相違するものの、式の形は全く同じである。

図１１は、図１０に示す式の非符号部２（丸数字１〜９の式）を構成する各項の係数を、各桁ごとに整理して示すテーブルである。このテーブルの横方向に並んだ列は、それぞれ２^３，２^２，２^１，２^０，２^−１，２^−２，２^−３，２^−４という位取りに対応しており、ビットｃ_７，ｃ_６，ｃ_５，ｃ_４，ｃ_３，ｃ_２，ｃ_１，ｃ_０は、演算によって求められる補間値Ｃの各ビットを示している。上述したとおり、ビットｃ_４とビットｃ_３との間に小数点が位置し、補間値Ｃを構成する８ビットのデータのうち、ビット「ｃ_７」は符号部、ビット「ｃ_６ｃ_５ｃ_４」は非符号部の整数部、ビット「ｃ_３ｃ_２ｃ_１ｃ_０」は非符号部の小数部である。

この図１１のテーブルの第１行目には、図１０に示す（式１４）の丸数字５の式の係数が記載されている。すなわち、丸数字５の式「ａ_０ｅ_３２^−１＋ａ_１ｅ_３２^０＋ａ_２ｅ_３２^１」における係数「ａ_０ｅ_３」を２^−１の桁に記載し、係数「ａ_１ｅ_３」を２^０の桁に記載し、係数「ａ_２ｅ_３」を２^１の桁に記載したものである。同様に、図１１のテーブルの第２行目には丸数字９の式の係数が記載されており、第３行目には丸数字４の式の係数が記載されており、第４行目には丸数字８の式の係数が記載されており、第５行目には丸数字３の式の係数が記載されており、第６行目には丸数字７の式の係数が記載されており、第７行目には丸数字２の式の係数が記載されており、第８行目には丸数字６の式の係数が記載されており、第９行目には丸数字１の式の係数が記載されている。

この図１１のテーブルに記載されている係数ａ_０，ａ_１，ａ_２，ｂ_０，ｂ_１，ｂ_２は、補間対象値Ａ，Ｂの非符号部を構成するいずれかのビットであり、絶対値を示すビットということができる（別言すれば、図１１のテーブルには、補間対象値Ａ，Ｂの符号部ａ_３，ｂ_３は含まれていない）。したがって、これらのビットに関しては、符号を考慮することなしに、単なる加算を行えば、補間値Ｃの絶対値の部分を算出することができる。

しかも、都合のよいことに、同じ桁の係数の中には、一対の相補的な係数が多く含まれている。たとえば、２^−４の桁には、第７行目のａ_０ｅ_０、第８行目のｂ_０ｄ_０、第９行目のａ_０、という３つの係数が記載されており、ビットｃ_０は、これら３つの係数を加算することにより求めることができる。ところが、ｅ_ｉはｄ_ｉの論理反転ビットであるから、第７行目のａ_０ｅ_０と第８行目のｂ_０ｄ_０とは一対の相補的な係数を構成しており、必ず、いずれか一方は０になる。たとえば、ｅ_０＝１の場合、ｄ_０＝０であるから、ビットｃ_０は、第９行目のａ_０に、第７行目のａ_０を加える演算を行うだけで求まる。逆に、ｅ_０＝０の場合、ｄ_０＝１であるから、ビットｃ_０は、第９行目のａ_０に、第８行目のｂ_０を加える演算を行うだけで求まる。

結局、ビットｃ_０を求めるには、まず、ｄ_０の値に応じて第７行目の係数ａ_０か、第８行目の係数ｂ_０か、のいずれか一方を選択し（具体的には、ｄ_０＝０の場合はａ_０を選択し、ｄ_０＝１の場合はｂ_０を選択し）、選択結果を第９行目の係数ａ_０に加算する処理を行えばよい。このような一対の相補的な係数は、たとえば、２^−３の桁の第５行目と第６行目、第７行目と第８行目、２^−２の桁の第３行目と第４行目、第５行目と第６行目、第７行目と第８行目、…というように、各桁の随所に見られる。したがって、個々の桁ごとの加算を行う演算回路の構成は、非常に単純化される。

図１２に示すテーブルは、図１０に示す（式１４）を構成する各項の係数すべてを、各桁ごとに整理して示すテーブルである。このテーブルにおいて、２^３の桁に記載された「−（ａ_３＋ｂ_３）」は、（式１４）の符号部の係数に対応するものであり、太線で囲った部分に記載された各係数は、（式１４）の非符号部１の各係数に対応するものである。別言すれば、図１２に示すテーブルは、図１１に示すテーブルに、更に、符号部および非符号部１の係数を追加したテーブルということができる。この図１２で追加された係数は、補間値Ｃの絶対値に関与するものではなく、補間値Ｃの符号に関与するものである。以下、補間値Ｃの符号がどのように決定されるかを説明する。

図１２の２^３の桁には、「−（ａ３＋ｂ３）」なる符号付きの係数が記載されているが、これは（式１４）の符号部の係数を便宜上そのまま転載したものであり、実際の演算で用いられる本来のビットを示すものではない。本来のビット演算には、そもそも「マイナス」という符号の概念はない。したがって、図１２に示すテーブルにおいて、補間値Ｃの非符号部に相当する各ビットｃ_６，ｃ_５，ｃ_４，ｃ_３，ｃ_２，ｃ_１，ｃ_０は、各桁（各列）に記載された係数値を加算し、繰り上がりがあれば、上位の桁へと繰り上げ処理を行うという通常の演算により決定することができるが、符号部に相当するビットｃ_７については、次のような方法で、そのビット値を決定するようにする。

まず、（ａ_３＋ｂ_３）なる演算結果を求める。ａ_３もｂ_３も１ビットの数値（０または１）であるので、（ａ_３＋ｂ_３）なる演算結果は、二進表現での０，１，１０のいずれかになる。次に、非符号部についての演算（図１２に示すビットｃ_６〜ｃ_０を求めるための加算演算）によって、ビットｃ_６の桁（２^２の桁）からの繰り上がり（二進表現での０，１のいずれか：繰り上がり有りの場合は１、繰り上がり無しの場合は０）を求め、（ａ_３＋ｂ_３）なる演算結果に加算する。そして、この加算の結果として得られる二進数を求め、求めた二進数が１ビットの場合には当該ビットを、求めた二進数が２ビットの場合には下位側のビットを、それぞれビットｃ_７の値とする。

このような方法でビットｃ_７の値を決定する意味を説明しよう。ここでは、説明の便宜上、２つの補間対象値Ａ，Ｂの符号に基づく場合分けを行うことにする。

まず、値Ａ，Ｂがいずれも正の場合を考えてみる。この場合、ａ_３＝０，ｂ_３＝０であるから、（ａ_３＋ｂ_３）なる和も０になる。しかも、この場合、非符号部からの繰り上がりも０になる（すなわち、非符号部からの繰り上がりは生じない）。なぜなら、図１２に太線で囲った部分（非符号部１）は、ａ_３＝０，ｂ_３＝０であるからいずれも０になり、これらに起因する繰り上がりは０である。また、この太線で囲った部分よりも右側の部分（非符号部２：図１１のテーブルに記載されている部分）については、これらの部分に起因したビットｃ_７の桁への繰り上がりは必ず０である。

その理由は、この演算が２つの補間対象値Ａ，Ｂについての補間演算であるためである。非符号部は、補間値Ｃの絶対値を示す部分であるが、この絶対値は、必ず、値Ａの絶対値と値Ｂの絶対値との中間的な値になるので、値Ａの絶対値や値Ｂの絶対値を決して超えることはない。したがって、図１１のテーブルに記載されている部分に関する加算を行う限り、最終的にビットｃ_７の桁への繰り上がりは必ず０である。これは、１００未満の２つの正の数を補間対象値Ａ，Ｂとした場合、その補間値Ｃも必ず１００未満の正の値になることを考えれば、容易に理解できよう。この場合、補間値Ｃが３桁の数になることはあり得ない。補間対象値Ａ，Ｂがいずれも２桁の数で収まっている以上、補間値Ｃも２桁の数に収まり、２桁目から３桁目への繰り上がりは必ず０である。

結局、値Ａ，Ｂがいずれも正の場合は、（ａ_３＋ｂ_３）＝０に、非符号部からの繰り上がり（＝０）を加えることにより、ビットｃ_７＝０が得られることになる。これは、得られた補間値Ｃが正の数であることを示しており、正しい符号の取り扱いがなされたことになる。

次に、値Ａ，Ｂがいずれも負の場合を考えてみる。この場合、ａ_３＝１，ｂ_３＝１であるから、（ａ_３＋ｂ_３）なる和は１０になる。しかも、この場合、非符号部からの繰り上がりも必ず１になる（すなわち、ビットｃ_６の桁からビットｃ_７の桁への繰り上がりが必ず生じる）。これは、図１２に太線で囲った部分（非符号部１）の演算を考えれば容易に理解できる。まず、ビットｃ_３の桁に記載された非符号部１（太線で囲った部分）の加算は、「ａ_３ｄ_０＋ｂ_３ｅ_０＋ｂ_３」であるが、ａ_３＝１，ｂ_３＝１であり、しかもｄ_０かｅ_０かのいずれか一方は１であるから、ビットｃ_３の桁の合計値は、少なくとも「１０」になり、ビットｃ_３の桁からビットｃ_４の桁への繰り上がりは必ず生じる。

次に、ビットｃ_４の桁に記載された非符号部１（太線で囲った部分）の加算は、「ａ_３ｄ_１＋ｂ_３ｅ_１」であるが、ａ_３＝１，ｂ_３＝１であり、しかもｄ_１かｅ_１かのいずれか一方は１、他方は０であるから、「ａ_３ｄ_１＋ｂ_３ｅ_１＝１」になる。ここに、ビットｃ_３の桁からの繰り上がりが加算されるので、ビットｃ_４の桁の合計値は、少なくとも「１０」になり、ビットｃ_４の桁からビットｃ_５の桁への繰り上がりは必ず生じる。

同様にして、ビットｃ_５の桁からビットｃ_６の桁への繰り上がりも必ず生じることになり、更に、ビットｃ_６の桁からビットｃ_７の桁への繰り上がりも必ず生じることになる。結局、値Ａ，Ｂがいずれも負の場合は、（ａ_３＋ｂ_３）＝１０に、非符号部からの繰り上がり（＝１）を加えることにより、「１１」なる加算結果が得られる。ビットｃ_７は、この加算結果の下位側のビットとして定義されるので、ビットｃ_７＝１が得られることになる。これは、得られた補間値Ｃが負の数であることを示しており、正しい符号の取り扱いがなされたことになる。

最後に、値Ａ，Ｂのいずれか一方が正、他方が負の場合を考えてみる。この場合、（ａ_３＋ｂ_３）なる和は１になるので、ビットｃ_７の値は、非符号部からの繰り上がりに依存して、０になったり１になったりする。ここでは詳しい説明は省略するが、得られる補間値Ｃが零もしくは正の数になる場合には、非符号部からの繰り上がりが必ず生じ、得られる補間値Ｃが負の数になる場合には、非符号部からの繰り上がりは生じない。したがって、補間値Ｃが零もしくは正の数の場合は、（ａ_３＋ｂ_３）の演算結果である１に、繰り上がりの１を加えることにより、「１０」なる加算結果が得られることになり、この加算結果の下位側のビットとして定義されるビットｃ_７は０になる。これは、得られた補間値Ｃが零または正の数であることを示しており、正しい符号の取り扱いがなされたことになる。逆に、補間値Ｃが負の数の場合は、（ａ_３＋ｂ_３）の演算結果である１に、繰り上がりの０を加えることにより、「１」なる加算結果が得られることになり、ビットｃ_７は１になる。これは、得られた補間値Ｃが負の数であることを示しており、正しい符号の取り扱いがなされたことになる。

このように、図１２のテーブルに基づく演算において、ビットｃ_７の値を前述したような方法で決定するようにすれば、正しい符号の取り扱いが可能になる。

以上、説明の便宜上、ｎ＝４の具体的な場合を例にとって説明を行ったが、もちろん、ｎは２以上の整数であれば任意の値に設定することができる。要するに、本発明の特徴は、符号をもった２つの補間対象値ＡおよびＢと、補間割合Ｄ（但し、０≦Ｄ＜１）と、に基づいて、Ｃ＝（１−Ｄ）＊Ａ＋Ｄ＊Ｂなる式で示される線形補間値Ｃを求める演算を行う線形補間演算器を、図７の（式１２）に示す演算式、すなわち、Ｃ＝−（ａ_ｎ−１＋ｂ_ｎ−１）２^n−１+ｂ_ｎ−１２^−１＋（ａ_ｎ−１Σ_{ｉ＝０〜ｎ−１}ｄ_ｉ２^{（ｉ−１）}＋ｂ_ｎ−１Σ_{ｉ＝０〜ｎ−１}ｅ_ｉ２^{（ｉ−１）}）＋（２^−ｎ＋Σ_{ｉ＝０〜ｎ−１}ｅ_ｉ２^{（ｉ−１）}）・Σ_{ｊ＝０〜ｎ−２}ａ_ｊ２^ｊ＋Σ_{ｉ＝０〜ｎ−１}ｄ_ｉ２^{（ｉ−ｎ）}・Σ_{ｊ＝０〜ｎ−２}ｂ_ｊ２^ｊ なる演算式（但し、ｅ_ｉはｄ_ｉの論理反転ビット）で定義される乗算および加算を行うことにより線形補間値Ｃが得られるように演算器を構成する点にある。

このとき、この演算器に与えるべき補間対象値Ａは、符号を示す最上位ビットからなる符号部と、絶対値を示す（ｎ−１）ビットからなる非符号部と、によって構成され（但し、ｎ≧２）、２の補数表現により負数を表現した合計ｎビットのデジタルデータとして、最上位ビット側から順に、ａ_ｎ−１，ａ_ｎ−２，…，ａ_１，ａ_０なるビットを有するようにする。

また、この演算器に与えるべき補間対象値Ｂは、符号を示す最上位ビットからなる符号部と、絶対値を示す（ｎ−１）ビットからなる非符号部と、によって構成され（但し、ｎ≧２）、２の補数表現により負数を表現した合計ｎビットのデジタルデータとして、最上位ビット側から順に、ｂ_ｎ−１，ｂ_ｎ−２，…，ｂ_１，ｂ_０なるビットを有するようにする。

更に、この演算器に与えるべき補間割合Ｄは、小数部のみを示すｎビットのデジタルデータとして、最上位ビット側から順に、ｄ_ｎ−１，ｄ_ｎ−２，…，ｄ_１，ｄ_０なるビットを有するようにする。

上記演算式のうち、「ｂ_ｎ−１２^−１＋（ａ_ｎ−１Σ_{ｉ＝０〜ｎ−１}ｄ_ｉ２^{（ｉ−１）}＋ｂ_ｎ−１Σ_{ｉ＝０〜ｎ−１}ｅ_ｉ２^{（ｉ−１）}）＋（２^−ｎ＋Σ_{ｉ＝０〜ｎ−１}ｅ_ｉ２^{（ｉ−１）}）・Σ_{ｊ＝０〜ｎ−２}ａ_ｊ２^ｊ＋Σ_{ｉ＝０〜ｎ−１}ｄ_ｉ２^{（ｉ−ｎ）}・Σ_{ｊ＝０〜ｎ−２}ｂ_ｊ２^ｊ」なる部分（但し、ｅ_ｉはｄ_ｉの論理反転ビット）は、非符号部に関する演算を示しており、この非符号部に関する演算を行うことにより、最上位ビット側から順に、ｃ_2ｎ−２，ｃ_2ｎ−３，…，ｃ_１，ｃ_０なるビットを有する合計（２ｎ−１）ビットのデジタルデータを生成することができる。

一方、上記演算式のうち、「−（ａ_ｎ−１＋ｂ_ｎ−１）２^n−１」なる部分に関しては、ａ_ｎ−１＋ｂ_ｎ−１なる演算結果（二進表現での０，１，１０のいずれか）と、非符号部に関する演算の結果として得られるビットｃ_2n−２の桁からの繰り上がり（二進表現での０，１のいずれか）と、を加算して得られる二進数を求め、求めた二進数が１ビットの場合には当該ビットを、求めた二進数が２ビットの場合には下位側のビットを、それぞれビットｃ_2ｎ−1の値として求める処理を行えばよい。

こうして、最上位ビット側から順に、各ビットｃ_2ｎ−1，ｃ_2ｎ−２，ｃ_2ｎ−３，…，ｃ_１，ｃ_０を羅列してなる合計２ｎビットのデジタルデータが得られたら、当該２ｎビットのデジタルデータ、もしくは、当該２ｎビットのデジタルデータのうち必要な有効桁数に相当するデジタルデータを、線形補間値Ｃを示すデジタルデータとして出力すればよい。

このように、線形補間演算器を、図７の（式１２）に示す演算式に基づいて設計すれば、非常に合理的な符号の取り扱いが可能になり、また、同じ桁の加算演算を行う際に、一対の相補的な係数を利用した効率的な演算が可能になるので、符号をもった２つの補間対象値についての線形補間演算を、単純な構成で効率的に実行することが可能な線形補間演算器を実現できる。

＜＜＜ §４．本発明に係る線形補間演算器の具体的な構成例 ＞＞＞
続いて、図７に示す本発明に係る演算式（式１２）に基づく補間演算を実行する機能を有する具体的な線形補間演算器の構成例を述べる。この（式１２）の演算式は、大別して、符号部と非符号部（非符号部１および２）とによって構成されるので、ここでは、符号部についての演算処理を行う部分を符号部演算手段と呼び、非符号部についての演算処理を行う部分を非符号部演算手段と呼ぶことにする。非符号部演算手段は、セレクタとカウンタとの組合わせによって構成することができる。セレクタとしては、補間割合Ｄを示すデジタルデータの所定のビットの論理値に基づいて、ビットａ_ｉもしくはｂ_ｉ（但し、ｉ＝０，１，２，…，（ｎ−１））のいずれかを選択して出力する機能をもった装置を用いればよく、カウンタとしては、ビットａ_ｉもしくはｂ_ｉ（但し、ｉ＝０，１，２，…，（ｎ−１））、セレクタの出力値、もしくは他のカウンタの出力値を入力し、入力した値の加算結果を出力する機能をもった装置を用いればよい。

図１３は、上述のような機能をもったセレクタおよびカウンタの具体例を示す図であり、これらのセレクタやカウンタは、後述する具体的な線形補間演算器の基本構成要素として利用されている。

まず、図１３(a) に示すセレクタ１００は、２つの入力値Ｘ，Ｙ（いずれも１ビットの値）のうち、いずれか一方を選択値Ｓとして出力する機能をもった構成要素である。いずれの入力値を選択するかは、１ビットの制御値Ｄの論理状態によって定まる。すなわち、制御値Ｄ＝０のときは、入力値Ｘが選択され（Ｓ＝Ｘになる）、制御値Ｄ＝１のときは、入力値Ｙが選択される（Ｓ＝Ｙになる）。

次に、図１３(b) に示す２−２カウンタ２００は、２つの入力値Ｘ，Ｙ（いずれも１ビットの値）についての加算演算を行い、演算結果の２^０の桁の値を和Ｓとして出力し、演算結果の２^１の桁の値をキャリーＣ（上位桁への繰り上がり）として出力する機能をもった構成要素である。和ＳおよびキャリーＣは、いずれも１ビットのデータになる。

また、図１３(c) に示す３−２カウンタ３００は、３つの入力値Ｘ，Ｙ，Ｚ（いずれも１ビットの値）についての加算演算を行い、演算結果の２^０の桁の値を和Ｓとして出力し、演算結果の２^１の桁の値をキャリーＣ（上位桁への繰り上がり）として出力する機能をもった構成要素である。やはり和ＳおよびキャリーＣは、いずれも１ビットのデータになる。

図１４〜図１６は、図１３に示すセレクタ１００，２−２カウンタ２００，３−２カウンタ３００を組み合わせることにより構成した線形補間演算器を示す回路図である。図示の便宜上、３つの図面に分けて示してあるが、この３つの図面に描かれた回路全体によって、１台の線形補間演算器が構成されることになる。図において、１００番台の符号が記されている構成要素１０１〜１１６は、図１３(a) に示すセレクタ１００と同等の要素であり、２００番台の符号が記されている構成要素２０１〜２０４は、図１３(b) に示す２−２カウンタ２００と同等の要素であり、３００番台の符号が記されている構成要素３０１〜３１２は、図１３(c) に示す３−２カウンタ３００と同等の要素である。また、図１６に示す構成要素４０１，４０２は、ＸＯＲ回路（排他的論理和回路）である。

なお、説明の便宜上、各セレクタから出力される選択値は、当該セレクタの符号の頭にＳをつけた符号で示すことにし、各カウンタから出力される和もしくはキャリーには、当該カウンタの符号の頭にＳもしくはＣをつけた符号で示すことにする。たとえば、図１４の右側に示されているＳ１０１は、セレクタ１０１から出力される選択値であり、Ｓ２０１は、カウンタ２０１から出力される和であり、Ｃ２０１は、カウンタ２０１から出力されるキャリー（上位桁へ加算されることになる）である。また、図１６の左側に示されているＳ４０１，Ｓ４０２は、それぞれＸＯＲ回路４０１，４０２の排他的論理和出力である。

この図１４〜図１６に示されている線形補間演算器は、図８の（式１３）に示されている演算式（ｎ＝４の場合の演算式）に基づいて、補間値Ｃを求める演算を行うものであり、その構成は、図１２のテーブルに対応したものとなっている。すなわち、図１４に示すビットｃ_０演算部，ビットｃ_１演算部，ビットｃ_２演算部、図１５に示すビットｃ_３演算部，ビットｃ_４演算部、図１６に示すビットｃ_５演算部，ビットｃ_６演算部は、それぞれ図１２のテーブルにおけるビットｃ_０〜ｃ_６を求める演算を行う構成要素であり、ビットｃ_７演算部は、図１２のテーブルにおけるビットｃ_７を求める演算を行う構成要素である。別言すれば、ビットｃ_０演算部〜ビットｃ_６演算部により非符号部演算手段が構成され、ビットｃ_７演算部により符号部演算手段が構成されていることになる。

また、図１４〜図１６に示されている値ａ_０，ａ_１，ａ_２，ａ_３は、補間対象値Ａの各ビットであり、値ｂ_０，ｂ_１，ｂ_２，ｂ_３は、補間対象値Ｂの各ビットであり、値ｄ_０，ｄ_１，ｄ_２，ｄ_３は、補間割合Ｄの各ビットである。そして、各ビット演算部の下部に描かれている出力値Ｓ０〜Ｓ７は、図１２のテーブルにおけるビットｃ_０〜ｃ_７の値に対応する。

たとえば、図１４に示すビットｃ_０演算部の構成に着目すると、図１２のテーブルにおけるビットｃ_０を求める演算を行うための構成になっていることが理解できるであろう。セレクタ１０１は、制御値ｄ_０に基づいて、２つの入力値ａ_０，ｂ_０のいずれか一方を選択し、選択した入力値を選択値Ｓ１０１として出力する機能を果たすが、これは、図１２のテーブルにおけるビットｃ_０の桁に示されている係数「ａ_０ｅ_０」と「ｂ_０ｄ_０」との加算に相当する処理である。既に述べたとおり、「ａ_０ｅ_０」と「ｂ_０ｄ_０」とは、相補的な関係にあり、ｄ_０＝１の場合は、ａ_０ｅ_０＝０、ｂ_０ｄ_０＝ｂ_０となり、ｄ_０＝０の場合は、ａ_０ｅ_０＝ａ_０、ｂ_０ｄ_０＝０となるので、結局、セレクタ１０１により、ｄ_０＝１の場合は、Ｓ１０１＝ｂ_０を選択値として出力し、ｄ_０＝０の場合は、Ｓ１０１＝ａ_０を選択値として出力すれば、係数「ａ_０ｅ_０」と「ｂ_０ｄ_０」との加算に相当する処理に代えることができる。最後に、カウンタ２０１により、選択値Ｓ１０１とａ_０との加算を行えば、結果的に、図１２のテーブルにおけるビットｃ_０を求める演算が実行されたことになる。

このとき、ビットｃ_１の桁への繰り上がりがあれば、キャリーＣ２０１＝１なる値が、ビットｃ_１演算部へと伝達されることになる。もちろん、繰り上がりがなければ、キャリーＣ２０１＝０なる値が、ビットｃ_１演算部へと伝達される。他の桁についての演算も、これと同様である。

なお、図１６の左側に示すビットｃ_７の演算部だけは、符号部として機能するビットｃ_７を決定する処理を行う必要があるため、他の演算部とは異なる構成を有している。ビットｃ_７を決定する処理は、既に§３で述べたとおり、（ａ_３＋ｂ_３）なる和（二進表現での０，１，１０のいずれか）に、ビットｃ_６の演算部からの繰り上がりを加算して得られる二進数を求め、求めた二進数が１ビットの場合には当該ビットを、求めた二進数が２ビットの場合には下位側のビットを、ビットｃ_７の値とする、という処理になる。ＸＯＲ回路４０１，４０２によって構成される図示の回路は、正にこのような処理を行う回路である。

すなわち、ＸＯＲ回路４０１の出力値Ｓ４０１は、ａ_３とｂ_３とが等しければ０、異なれば１になるので、ａ_３＝０，ｂ_３＝０の場合は０になり、ａ_３＝１，ｂ_３＝０の場合は１になり、ａ_３＝０，ｂ_３＝１の場合は１になり、ａ_３＝１，ｂ_３＝１の場合は０になる。
そして、ＸＯＲ回路４０２の出力値Ｓ４０２は、この出力値Ｓ４０１とＣ３１２（ビットｃ_６の演算部からの繰り上がり）との排他的論理和になるので、Ｓ４０１＝０，Ｃ３１２＝０の場合は０になり、Ｓ４０１＝１，Ｃ３１２＝０の場合は１になり、Ｓ４０１＝０，Ｃ３１２＝１の場合は１になり、Ｓ４０１＝１，Ｃ３１２＝１の場合は０になる。結局、ＸＯＲ回路４０２の出力値Ｓ４０２は、（ａ_３＋ｂ_３）なる和に、ビットＣ_６の演算部からの繰り上がりを加算して得られる二進数の下位側のビットということになる。

ｎを任意の値に設定した場合は、ビットａ_ｎ−１とビットｂ_ｎ−１との排他的論理和を出力する第１のＸＯＲ回路と、非符号部演算手段による演算結果として得られるビットｃ_2n−２の桁からの繰り上がり（二進表現での０，１のいずれか）を示すビットと、第１のＸＯＲ回路の出力ビットと、の排他的論理和を出力する第２のＸＯＲ回路と、によって符号部演算手段を構成すればよい。

なお、符号部演算手段は、必ずしもＸＯＲ回路を用いて構成する必要はない。たとえば、図１６に示すＸＯＲ回路４０１，４０２の代わりに、図１３(b) に示す２−２カウンタ２００を用いることも可能である。この場合、２−２カウンタの和Ｓの値を、それぞれ出力値Ｓ４０１，Ｓ４０２として利用し、キャリーＣについては無視すればよい。もっとも、このような構成では、キャリーＣを無駄にすることになるので、実用上は、図１６に示すようにＸＯＲ回路を用いて構成するのが好ましい。

以上、本発明に係る線形補間演算器の主要部の構成例を、図１４〜図１６の回路図を参照して説明したが、実際には、この主要部にデジタルデータＡ，Ｂ，Ｄを入力するための構成要素と、この主要部からデジタルデータＣを出力するための構成要素とを付加する必要がある。図１７は、このような入出力のための構成要素を付加することにより得られる本発明に係る線形補間演算器の全体構成を示すブロック図である。

図示のとおり、この線形補間演算器は、ｎビットのデジタルデータＡを入力するための第１の補間対象値入力手段１０と、ｎビットのデジタルデータＢを入力するための第２の補間対象値入力手段２０と、ｎビットのデジタルデータＤを入力するための補間割合入力手段３０と、演算手段４０とによって構成されている。

第１の補間対象値入力手段１０は、符号を示す最上位ビットａ_ｎ−１からなる符号部と、絶対値を示す（ｎ−１）ビットからなる非符号部（ａ_ｎ−２，……，ａ１，ａ０）と、によって構成され（但し、ｎ≧２）、２の補数表現により負数を表現した合計ｎビットのデジタルデータとして、最上位ビット側から順に、ａ_ｎ−１，ａ_ｎ−２，…，ａ_１，ａ_０なるビットを有する補間対象値Ａを入力する手段である。

また、第２の補間対象値入力手段２０は、符号を示す最上位ビットｂ_ｎ−１からなる符号部と、絶対値を示す（ｎ−１）ビットからなる非符号部（ｂ_ｎ−２，……，ｂ１，ｂ０）と、によって構成され（但し、ｎ≧２）、２の補数表現により負数を表現した合計ｎビットのデジタルデータとして、最上位ビット側から順に、ｂ_ｎ−１，ｂ_ｎ−２，…，ｂ_１，ｂ_０なるビットを有する補間対象値Ｂを入力する手段である。

一方、補間割合入力手段３０は、小数部のみを示すｎビットのデジタルデータとして、最上位ビット側から順に、ｄ_ｎ−１，ｄ_ｎ−２，…，ｄ_１，ｄ_０なるビットを有する補間割合Ｄを入力する手段である。

そして、演算手段４０は、図示のとおり、符号部演算手段４１，非符号部演算手段４２，演算値出力手段４３によって構成されている。ここで、非符号部演算手段４２は、演算式 ｂ_ｎ−１２^−１＋（ａ_ｎ−１Σ_{ｉ＝０〜ｎ−１}ｄ_ｉ２^{（ｉ−１）}＋ｂ_ｎ−１Σ_{ｉ＝０〜ｎ−１}ｅ_ｉ２^{（ｉ−１）}）＋（２^−ｎ＋Σ_{ｉ＝０〜ｎ−１}ｅ_ｉ２^{（ｉ−１）}）・Σ_{ｊ＝０〜ｎ−２}ａ_ｊ２^ｊ＋Σ_{ｉ＝０〜ｎ−１}ｄ_ｉ２^{（ｉ−ｎ）}・Σ_{ｊ＝０〜ｎ−２}ｂ_ｊ２^ｊ （但し、ｅ_ｉはｄ_ｉの論理反転ビット）に基づく演算を行うことにより、最上位ビット側から順に、ｃ_2ｎ−２，ｃ_2ｎ−３，…，ｃ_１，ｃ_０なるビットを有する合計（２ｎ−１）ビットのデジタルデータを生成する機能を果たす。また、符号部演算手段４１は、ａ_ｎ−１＋ｂ_ｎ−１なる演算結果（二進表現での０，１，１０のいずれか）と、前記非符号部演算手段による演算結果として得られるビットｃ_2n−２の桁からの繰り上がり（二進表現での０，１のいずれか）と、を加算して得られる二進数の右側の桁のビットを、ビットｃ_2ｎ−1の値として求める機能を果たす。そして、演算値出力手段４３は、「最上位ビット側から順に各ビットｃ_2ｎ−1，ｃ_2ｎ−２，ｃ_2ｎ−３，…，ｃ_１，ｃ_０を羅列してなる合計２ｎビットのデジタルデータ」もしくは「当該２ｎビットのデジタルデータのうち必要な有効桁数に相当するデジタルデータ」を、線形補間値Ｃを示すデジタルデータとして出力する機能を果たす。

なお、各ビットｃ_2ｎ−1，ｃ_2ｎ−２，ｃ_2ｎ−３，…，ｃ_１，ｃ_０を羅列してなる合計２ｎビットのデジタルデータは、ビットｃ_ｎとｃ_ｎ−１との間に小数点が位置するデータであり、ビットｃ_2ｎ−1は符号部、ビットｃ_2ｎ−２，ｃ_2ｎ−３，…，ｃ_ｎは整数部、ビットｃ_ｎ−１，…，ｃ_１，ｃ_０は小数部を示すビットになる。

線形補間演算の基本概念を示すグラフである。 ２の補数表現により負数を表現する方法を説明する図である。 補間対象値Ａ，Ｂと補間割合Ｄとを、二進数のビット値を用いて定義した式を示す図である。 本発明に係る線形補間演算器で実行される補間演算の基本式を示す図である。 図４に示す基本式の変形プロセスを示す図である。 図４に示す基本式の変形プロセスを示す別な図である。 図４に示す基本式を変形することにより得られる本発明の特徴となる演算式を示す図である。 図７に示す演算式にｎ＝４を代入することにより得られる式を示す図である。 図８に示す式に基づく演算に関与するデジタルデータのビット構成を示す図である。 図８に示す式における算術演算子Σを展開した式を示す図である。 図１０に示す式の非符号部２を構成する各項の係数を、各桁ごとに整理して示すテーブルである。 図１０に示す式を構成する各項の係数を、各桁ごとに整理して示すテーブルである。 本発明の一実施形態に係る線形補間演算器の基本構成要素を示す図である。 本発明の一実施形態に係る線形補間演算器の第１の部分を示す回路図である。 本発明の一実施形態に係る線形補間演算器の第２の部分を示す回路図である。 本発明の一実施形態に係る線形補間演算器の第３の部分を示す回路図である。 本発明に係る線形補間演算器の全体構成を示すブロック図である。

符号の説明

１０：第１の補間対象値入力手段
２０：第２の補間対象値入力手段
３０：補間割合入力手段
４０：演算手段
４１：符号部演算手段
４２：非符号部演算手段
４３：演算値出力手段
１００〜１１６：セレクタ
２００〜２０４：２−２カウンタ
３００〜３１２：３−２カウンタ
４０１，４０２：ＸＯＲ回路

Claims (2)

1. 符号をもった２つの補間対象値ＡおよびＢと、補間割合Ｄ（但し、０≦Ｄ＜１）と、に基づいて、Ｃ＝（１−Ｄ）＊Ａ＋Ｄ＊Ｂなる式で示される線形補間値Ｃを求める演算を行う線形補間演算器であって、
   符号を示す最上位ビットからなる符号部と、絶対値を示す（ｎ−１）ビットからなる非符号部と、によって構成され（但し、ｎ≧２）、２の補数表現により負数を表現した合計ｎビットのデジタルデータとして、最上位ビット側から順に、ａ_ｎ−１，ａ_ｎ−２，…，ａ_１，ａ_０なるビットを有する補間対象値Ａを入力する第１の補間対象値入力手段と、
   符号を示す最上位ビットからなる符号部と、絶対値を示す（ｎ−１）ビットからなる非符号部と、によって構成され（但し、ｎ≧２）、２の補数表現により負数を表現した合計ｎビットのデジタルデータとして、最上位ビット側から順に、ｂ_ｎ−１，ｂ_ｎ−２，…，ｂ_１，ｂ_０なるビットを有する補間対象値Ｂを入力する第２の補間対象値入力手段と、
   小数部のみを示すｎビットのデジタルデータとして、最上位ビット側から順に、ｄ_ｎ−１，ｄ_ｎ−２，…，ｄ_１，ｄ_０なるビットを有する補間割合Ｄを入力する補間割合入力手段と、
   演算式 ｂ_ｎ−１２^−１＋（ａ_ｎ−１Σ_{ｉ＝０〜ｎ−１}ｄ_ｉ２^{（ｉ−１）}＋ｂ_ｎ−１Σ_{ｉ＝０〜ｎ−１}ｅ_ｉ２^{（ｉ−１）}）＋（２^−ｎ＋Σ_{ｉ＝０〜ｎ−１}ｅ_ｉ２^{（ｉ−１）}）・Σ_{ｊ＝０〜ｎ−２}ａ_ｊ２^ｊ＋Σ_{ｉ＝０〜ｎ−１}ｄ_ｉ２^{（ｉ−ｎ）}・Σ_{ｊ＝０〜ｎ−２}ｂ_ｊ２^ｊ （但し、ｅ_ｉはｄ_ｉの論理反転ビット）に基づく演算を行うことにより、最上位ビット側から順に、ｃ_2ｎ−２，ｃ_2ｎ−３，…，ｃ_１，ｃ_０なるビットを有する合計（２ｎ−１）ビットのデジタルデータを生成する非符号部演算手段と、
   ａ_ｎ−１＋ｂ_ｎ−１なる演算結果（二進表現での０，１，１０のいずれか）と、前記非符号部演算手段による演算結果として得られるビットｃ_2n−２の桁からの繰り上がり（二進表現での０，１のいずれか）と、を加算して得られる二進数を求め、求めた二進数が１ビットの場合には当該ビットを、求めた二進数が２ビットの場合には下位側のビットを、それぞれビットｃ_2ｎ−1の値として求める符号部演算手段と、
   「最上位ビット側から順に前記各ビットｃ_2ｎ−1，ｃ_2ｎ−２，ｃ_2ｎ−３，…，ｃ_１，ｃ_０を羅列してなる合計２ｎビットのデジタルデータ」もしくは「当該２ｎビットのデジタルデータのうち必要な有効桁数に相当するデジタルデータ」を、線形補間値Ｃを示すデジタルデータとして出力する演算値出力手段と、
   を備え、
   前記非符号部演算手段が、
   補間割合Ｄを示すデジタルデータの所定のビットの論理値に基づいて、ビットａ _ｉ もしくはｂ _ｉ （但し、ｉ＝０，１，２，…，（ｎ−１））のいずれかを選択して出力するセレクタと、
   ビットａ _ｉ もしくはｂ _ｉ （但し、ｉ＝０，１，２，…，（ｎ−１））、前記セレクタの出力値、もしくは他のカウンタの出力値を入力し、入力した値の加算結果を出力するカウンタと、
   によって構成されており、前記演算式における、同じ桁に含まれている互いに相補的な係数ｄ _ｉ およびｅ _ｉ を有する一対の乗算項の加算演算を前記セレクタによって行い、その他の加算演算を前記カウンタによって行うことを特徴とする線形補間演算器。
2. 請求項１に記載の線形補間演算器において、
   符号部演算手段が、
   ビットａ_ｎ−１とビットｂ_ｎ−１との排他的論理和を出力する第１のＸＯＲ回路と、
   非符号部演算手段による演算結果として得られるビットｃ_2n−２の桁からの繰り上がり（二進表現での０，１のいずれか）を示すビットと、前記第１のＸＯＲ回路の出力ビットと、の排他的論理和を出力する第２のＸＯＲ回路と、
   によって構成されていることを特徴とする線形補間演算器。