JPH1139289A

JPH1139289A - 演算回路

Info

Publication number: JPH1139289A
Application number: JP9192585A
Authority: JP
Inventors: Makoto Wakasugi; 誠若杉
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-07-17
Filing date: 1997-07-17
Publication date: 1999-02-12
Also published as: US6157937A

Abstract

(57)【要約】【課題】線形空間における中間の任意位置の補間を行
うための演算回路で、部分積を行うための多数の加算器
や乗算器により回路構成が大型化し、処理速度が低下さ
れる。【解決手段】線形空間において境界点からその境界点
に囲まれる任意の点の値を求めるための補間回路が、マ
ルチプレクサＭＰ₀〜ＭＰ_nで構成される部分積生成回
路と、生成された部分積値を加算する回路ＡＤＤ１とで
構成される。例えば、ｆ（Ｃ₀）とｆ（Ｃ₀＋１）の間
に存在するｆ（Ｃ）の値を補間により求める回路におい
て、前記Ｃの小数部の値をｃとしたとき、このｃの各桁
に対応する値に応じてｆ（Ｃ₀）及びｆ（Ｃ₀＋１）の
係数をマルチプレクサＭＰ₀〜ＭＰ_nにより０または１
のいずれかを選択し、選択した各桁の値を部分積とし全
桁を加算器ＡＤＤ１で加算してｆ（Ｃ）を求める。回路
規模が縮小でき、処理速度が高速化できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、線形空間において
境界点からその境界点に囲まれる任意の点の値を補間に
より求める演算回路に関し、特に処理の高速化および回
路規模の小規模化を図った演算回路に関する。

【０００２】

【従来の技術】一般に湾曲した空間や線分の任意の点の
値を求める場合に、近似曲線を用いてプログラム等で計
算した補間法が用いられる。しかしながら、プリンタや
テレビの様に高速で色データ等を扱うシステムにおいて
は、プログラムの処理時間では性能を満足することがで
きず、ハードウェアによる処理が行われている。例え
ば、湾曲した空間上の任意の点の値をハードウェア処理
で求める場合には、空間を細分化し、その中が線形空間
とみなすことができる程度に分割し、線形空間の頂点の
値をメモリ等に記憶する。そして、実際に値を求める場
合は、求めるべき任意の点を囲んでいる空間の頂点の値
をメモリから読み出し、線形処理によって求めるべき任
意の値を算出する。この手法は、一般的にテーブル・ル
ック・アップ法等と呼ばれている。

【０００３】図６に示すように二次元空間での曲線を例
に取ると、曲線はＡＢ間では線形とみなすことができＡ
Ｂ間の任意の値ｆ（Ｃ）を求める場合は、ｆ（Ｃ）＝((Ｂ−Ｃ）・ｆ（Ａ）＋（Ｃ−Ａ）・ｆ（Ｂ))／（Ｂ−Ａ）…（１）として求めることができる。さらにＡＢ間を単位長さ１
とすると、Ｂ−Ａ＝１となり、また、Ｃの整数部を
Ｃ₀、Ｃの小数部をｃにすれば、ｃ＝Ｃ−Ａであるか
ら、ｆ（Ｃ）＝（１−ｃ）・ｆ（Ｃ₀）＋ｃ・ｆ（Ｃ₀＋１）…（２）と変形することができる。

【０００４】このような演算を行う場合には、予めテー
ブル（記憶装置）に単位長さ毎にｆの値を用意してお
き、Ｃの整数部からｆ（Ｃ₀）とｆ（Ｃ₀＋１）を読み
出し、これにｃを用いて計算を行うように構成する。ま
た、ｃの補数である（１−ｃ）を得るために、図７に示
すように、ＡＤＤ４とＩＮＶ１で構成される補数発生回
路と、発生された補数と入力されるｆ（Ｃ₀）とｆ（Ｃ
₀＋１）をそれぞれ乗算するＭＰＹ１，ＭＰＹ２と、こ
れらの出力を加算するＡＤＤ５とで回路を構成すること
により、ｆ（Ｃ）を求めるハードウェアが提案されてい
る。

【０００５】また、この手法は二次元近似の場合も一次
元の場合と同様であり、図８に示すような三次元空間で
の湾曲した面において、中間点を補完する場合は、線形
処理しても問題の無い領域まで分割し、その境界点から
２次元近似によって任意の点ｆ（Ａ，Ｂ）を求める事が
できる。ここで、一次元の場合と同様に、Ｘ方向の座標
Ａの小数部をａ、Ｙ方向の座標Ｂの小数部をｂとする
と、ｆ（Ａ，Ｂ）＝（１−ｂ）・（（１−ａ）・ｆ（Ａ₀，Ｂ₀）＋ａ・ｆ（Ａ₀＋１，Ｂ₀））＋ｂ・（（１−ａ）・ｆ（Ａ₀，Ｂ₀＋１）＋ａ・ｆ（Ａ₀＋１，Ｂ₀＋１）） …（３）となる。

【０００６】したがって、この２次元近似を行うための
ハードウェアは、例えば図９の様に一次元近似回路を２
段重ねた回路になる。すなわち、ＩＮＶ２とＡＤＤ６及
びＩＮＶ４とＡＤＤ８、またＩＮＶ３とＡＤＤ１０でそ
れぞれａ，ｂの補数を発生し、その上でＭＰＹ３〜ＭＰ
Ｙ８で積算を行い、さらにＡＤＤ１１で加算によりｆ
（Ａ，Ｂ）が求められる。なお、説明は省略するが、三
次元近似で有れば３段重ねた回路にて実現する事がで
き、四次元以上も同様である。

【０００７】また、米国特許第４８３７７２２明細書に
おいては、前記２次元近似の計算式を展開して得られる
計算式を求める。すなわち、ｆ（Ａ，Ｂ）＝（１−ｂ）・（１−ａ）・ｆ（Ａ₀，Ｂ₀）＋（１−ｂ）・ａ・ｆ（Ａ₀＋１，Ｂ₀）＋ｂ・（１−ａ）・ｆ（Ａ₀，Ｂ₀＋１）＋ｂ・ａ・ｆ（Ａ₀＋１，Ｂ₀＋１） …（４）となる。この時係数となる（１−ｂ）・（１−ａ），
（１−ｂ）・ａ，ｂ・（１−ａ），ｂ・ａは、ａとｂの
値によって一意に決まってしまうので、演算の度に計算
して求めるのではなく、予めＲＯＭテーブルとして持っ
ておき、演算するときに読み出すという方法を採用して
いる。この技術では、ｆ（Ａ₀，Ｂ₀），ｆ（Ａ₀＋
１，Ｂ₀），ｆ（Ａ₀，Ｂ₀＋１），ｆ（Ａ₀＋１，Ｂ
₀＋１）をルック・アップ・テーブルメモリから読み出
している間に、前記各係数もＲＯＭテーブルから読み出
しが可能なので、図１０のような回路構成が実現でき、
演算時間を短くする上で有効となる。特に、この手法
は、２次元以上の近似計算に対し有効である。

【０００８】

【発明が解決しようとする課題】しかしながら、このよ
うなハードウェア構成では、次のような問題が生じてい
る。第一の問題点は、高速処理が必要なシステムに対
し、処理するデータが多いため、システム全体の動作速
度を高速化できないことである。その理由は、データを
処理するために多段の演算が必要になるためである。ま
た、第２の問題点は、システムを高速化するために、一
つ一つの演算回路を高速化すると規模が大きくなってし
まうということである。その理由としては、演算回路を
高速化するためには、演算器を構成する一つ一つのトラ
ンジスタを高駆動型のものを使用する必要があり、高駆
動型のトランジスタの規模が通常トランジスタに比べ大
きいからである。さらに、前記米国特許で提案されてい
る技術では、本来演算回路により計算される値をＲＯＭ
テーブルから得ているので、演算速度は高速になるが、
回路規模はほとんど変わらないか、あるいは多次元にな
った場合または精度向上のために係数発生ビット（少数
ビット）が多ビットになるに従って、通常例よりも大き
くなる方向にある。

【０００９】本発明の目的は、線形空間の境界点から、
その空間内の任意の値を算出すると言う補間機能を有す
る演算回路において、その処理を行う回路を小規模に
し、かつ高速に処理することを可能とする。

【００１０】

【課題を解決するための手段】本発明は、線形空間にお
いて境界点からその境界点に囲まれる任意の点の値を求
める補間回路において、前記補間回路は部分積生成回路
と、生成された部分積値を加算する回路とで構成され、
前記部分積生成回路がマルチプレクサで構成される。す
なわち、ｆ（Ｃ₀）とｆ（Ｃ₀＋１）の間に存在するｆ
（Ｃ）の値を補間により求める回路において、前記Ｃの
小数部の値をｃとしたとき、このｃの各桁に対応する値
に応じてｆ（Ｃ₀）及びｆ（Ｃ₀＋１）の係数を前記マ
ルチプレクサにより０または１のいずれかを選択し、選
択した各桁の値を部分積とし全桁を加算してｆ（Ｃ）を
求める構成とされる。

【００１１】

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は図６に示したような一次元の
曲線におけるＡ点とＢ点の中間点Ｃを補間する例であ
る。一次元の中間点計算式は、前記したように、（２）
式で表される。ｆ（Ｃ）＝（１−ｃ）・ｆ（Ｃ₀）＋ｃ・ｆ（Ｃ₀＋１） …（２）ここで、２の補数の性質を利用してｃについて展開する
と。ｃ＝Ｃ_n・２ⁿ＋Ｃ_n-1・２^n-1＋ … ＋Ｃ₁・２¹
＋Ｃ₀・２⁰ となる。したがって、１−ｃ＝Ｃ_n＊・２ⁿ＋Ｃ_n-1＊・２^n-1＋…＋Ｃ₁＊・２¹＋Ｃ₀＊・２⁰ …（５）で表される。なお、＊は上線、すなわち正負が逆の値を
示している。

【００１２】この演算、すなわち（６）式で示される１
−ｃ及びｃと、前記ｆ（Ｃ₀）とｆ（Ｃ₀＋１）の演算
を行う場合には、通常では、部分積生成回路が用いられ
る。例えば、Ａとｂ_n-1＋ｂ_n-2＋ … ＋ｂ₁＋ｂ₀
の積算を行う場合には、図２に示すように、ｎ個のＡＮ
ＤゲートＰＭ₀〜ＰＭ_n-1と加算器（ここでは部分積加
算器ＡＤＤ２と最終段加算器ＡＤＤ３で構成）が用いら
れる。したがって、前記した１−ｃ，ｃとｆ（Ｃ₀），
ｆ（Ｃ₀＋１）の部分積と加算を行う場合にも図２の構
成が適用できる。しかしながら、この図２の回路構成で
は部分積を行うためにｎ個のＡＮＤゲートＰＭ₀〜ＰＭ
_n-1が必要であり、構成が複雑化、大規模化されるおそ
れがある。そこで、本発明では、図１に示すように、部
分積をマルチプレクサで発生させる構成とし、前記
（２）式の２つの乗算と１つの加算を１つの乗算器で構
成する。

【００１３】すなわち、図２の構成でＣ＝Ａ×Ｂを計算
しようとした場合、部分積生成回路ＰＭ₀〜ＰＭ_n-1に
よりＡとＢを１桁づつ論理積をとり、部分積を生成す
る。これを部分積加算器ＡＤＤ２で加算してゆき、最後
に最終段加算器ＡＤＤ３で結果を算出する。なお、部分
積加算と最終段加算の手法については種々の手法が提唱
されているが、ここでは通常の加算手法を使用するもの
としている。この場合、Ａがｎビット、Ｂがｍビットと
すれば必要とする加算器は、単純計算では、ｎビット加
算器がｍ−１個必要になる。これは、Ｂのあるビットが
０であればその部分の加算器は不要になるが、実際の計
算においては、０と１の両方の値をもつため、加算器を
省略することはできない。通常ｎとｍの部分積はｎ×２
ｍ個発生するが、式（２）の様に乗数が補数の関係にあ
る場合には、発生する部分積はｎ×（ｍ＋１）個しか発
生しない。この特性を利用すれば、２つの乗算と１つの
加算を同時に計算する上で、通常必要になる加算器は２
ｍ−１であるが、この場合はｍ個で計算が可能になる。
図１では、ｎ個のマルチプレクサＭＰ₁〜ＭＰ_nで部分
積を生成している。なお、同図では部分積加算器と最終
段加算器を１つの加算器ＡＤＤ１でとして表している
が、実際には図２の様に部分積加算器と最終段加算器に
分かれている。

【００１４】ここで、前記ｆ（Ｃ₀），ｆ（Ｃ₀＋
１），ｆ（Ｃ）はそれぞれベクトルとしても考えること
ができ、その場合にはｆ（Ｃ₀），ｆ（Ｃ₀＋１），ｆ
（Ｃ）を座標軸とした場合の座標値として考えることが
できる。この座標値はバイナリで表すと（２）式に
（５）式を当てはめた２の累乗の加算式で表すことがで
きる。したがって、前記ｃ及び１−ｃの値は、バイナリ
の係数となり、０か１となる。したがって、前記（５）
式における２ⁿの係数は０か１となるため、部分積をマ
ルチプレクサで求めることが可能となる。このように、
マルチプレクサで部分積を行うことにより、回路規模が
縮小でき、かつ高速処理が可能となる。

【００１５】

【実施例】

（実施例１）本発明を一次元に適用した場合の実施例を
図３に示す。求める値をｆ（Ａ），Ａの整数部をＡ₀ま
た小数部をａとする。また、ｆの偶数テーブルをＭｌ、
奇数テーブルをＭ２とすると、まず、Ａ₀によってｆ
（Ａ₀）とｆ（Ａ₀＋１）をＭｌ、Ｍ２から読み出し、
その値とａとの部分積及び加算の演算を本発明の中間点
補間回路ＬＭＰＹｌで計算を行う。

【００１６】（実施例２）本発明を二次元に適用した場
合の実施例を図４に示す。求める値をｆ（Ａ，Ｂ）、Ａ
の整数部をＡ_nまた小数部をａ、Ｂの整数部をＢ_nまた
小数部をｂとする。また、ｆの偶数・偶数テーブルをＭ
３、奇数・偶数テーブルをＭ４、偶数・奇数テーブルを
Ｍ５、奇数・奇数テーブルをＭ６とする。まず、Ａ，Ｂ
によってｆ（Ａ_n，Ｂ_n）とｆ（Ａ_n＋１，Ｂ_n）とｆ
（Ａ_n，Ｂ_n＋１）とｆ（Ａ_n＋１，Ｂ_n＋１）をＭ
３、Ｍ４，Ｍ５，Ｍ６から読み出し、ｆ（Ａ_n，Ｂ_n）
とｆ（Ａ_n＋１，Ｂ_N+の中間をＬＭＰＹ２で、ｆ
（Ａ_n，Ｂ_n＋１）とｆ（Ａ_n＋１，Ｂ_n＋１）の中間
点をＬＭＰＹ３でＡ軸方向の計算を行い、それから得ら
れた結果から次にＢ軸方向へ計算をＬＭＰＹ４で行い最
終的に必要な解を得る事ができる。

【００１７】（実施例３）本発明を三次元で使用した場
合の実施例を図５に示す。求める値をｆ（Ａ，Ｂ，
Ｃ）、Ａの整数部をＡ_nまた小数部をａ、Ｂの整数部を
Ｂ_nまた小数部をｂ、Ｃの整数部をＣ_nまた小数部をｃ
とする。また、ｆの偶数・偶数・偶数テーブルをＭ７、
奇数・偶数・偶数テーブルをＭ８、偶数・奇数・偶数テ
ーブルをＭ９、奇数・奇数・偶数テーブルをＭ１０、偶
数・偶数・奇数テーブルをＭｌｌ、奇数・偶数・奇数テ
ーブルをＭ１２、偶数・奇数・奇数テーブルをＭ１３、
奇数・奇数・奇数テーブルをＭ１４とする。まず、Ａ，
Ｂ，Ｃによってｆ（Ａ_n，Ｂ_n，Ｃ_n）とｆ（Ａ_n＋
１，Ｂ_n，Ｃ_n）とｆ（Ａ_n，Ｂ_n＋１，Ｃ_n）とｆ
（Ａ_n＋１，Ｂ_n＋１，Ｃ_n）とｆ（Ａ_n，Ｂ_n，Ｃ_n
＋１）とｆ（Ａ_n＋１，Ｂ_n，Ｃ_n＋１）とｆ（Ａ_n，
Ｂ_n＋１，Ｃ_n＋１）とｆ（Ａ_n＋１，Ｂ_n＋１，Ｃ_n
＋１）をＭ７，Ｍ８，Ｍ９，Ｍ１０，Ｍｌｌ，Ｍ１２，
Ｍ１３，Ｍ１４から読み出し、ｆ（Ａ_n，Ｂ_n，Ｃ_n）
とｆ（Ａ_n＋１，Ｂ_n，Ｃ_n）の中間をＬＭＰＹ５で、
ｆ（Ａ_n，Ｂ_n＋１，Ｃ_n）とｆ（Ａ_n＋１，Ｂ_n＋
１，Ｃ_n）の中間点をＬＭＰＹ６で、ｆ（Ａ_n，Ｂ_n，
Ｃ_n＋１）とｆ（Ａ_n＋１，Ｂ_n，Ｃ_n＋１）の中間を
ＬＭＰＹ７で、ｆ（Ａ_n，Ｂ_n＋１，Ｃ_n＋１）とｆ
（Ａ_n＋１，Ｂ_n＋１，Ｃ_n＋１）の中間点をＬＭＰＹ
８でＡ軸方向の計算を行い、それから得られた結果から
次にＢ紬方向へ計算をＬＭＰＹ９、ＬＭＰＹ１０で行
い、最後にＣ紬方向への計算をＬＭＰＹｌｌで行い最終
的に必要な解を得る事ができる。

【００１８】なお、本発明は、前記した次元よりも大き
な次元の座標系にも同様に対応は可能である。

【００１９】

【発明の効果】以上説明したように本発明は、線形空間
における任意の点の補間を行う演算回路において、部分
積演算を行う回路をマルチプレクサで構成しているの
で、複数個の加算器や乗算器を用いる回路に比較して回
路構成が簡略化でき、処理速度の高速化およびシムテム
の小規模化が実現できる。

【図面の簡単な説明】

【図１】本発明の補間回路の実施形態の回路図である。

【図２】通常の部分積回路を備える演算回路の回路図で
ある。

【図３】本発明を一次元補間回路に適用した実施例１の
回路図である。

【図４】本発明を二次元補間回路に適用した実施例２の
回路図である。

【図５】本発明を三次元補間回路に適用した実施例３の
回路図である。

【図６】二次元空間での一次近似を説明するための図で
ある。

【図７】従来の一次近似の補間回路の回路図である。

【図８】三次元空間での二次近似を説明するための図で
ある。

【図９】従来の二次近似の補間回路の回路図である。

【図１０】米国特許に記載の補間回路の回路図である。

【符号の説明】

ＭＰ１〜ＭＰｎ部分積生成用のマルチプレクサＡＤＤ１部分積加算器＋最終段加算器ＡＤＤ２部分積加算器ＡＤＤ３最終段加算器ＡＤＤ４１インクリメント加算器ＡＤＤ５〜１４加算器ＰＭ₀〜ＰＭ_n-1ＡＮＤゲートＩＮＶ１〜４インバータＭＰＹ４〜１２乗算器ＲＯＭ１係数発生器Ｍ１〜１４ルックアップテーブルＬＭＰＹ１〜１１本発明にかかる補間回路

Claims

【特許請求の範囲】

【請求項１】線形空間において境界点からその境界点
に囲まれる任意の点の値を求める補間回路において、前
記補間回路は部分積生成回路と、生成された部分積値を
加算する回路とで構成され、前記部分積生成回路がマル
チプレクサで構成されることを特徴とする演算回路
【請求項２】ｆ（Ｃ₀）とｆ（Ｃ₀＋１）の間に存在
するｆ（Ｃ）の値を補間により求める回路において、前
記Ｃの小数部の値をｃとしたとき、このｃの各桁に対応
する値に応じてｆ（Ｃ₀）及びｆ（Ｃ₀＋１）の係数を
前記マルチプレクサにより０または１のいずれかを選択
し、選択した各桁の値を部分積とし全桁を加算してｆ
（Ｃ）を求める請求項１に記載の演算回路。
【請求項３】前記部分積値を加算する回路は、部分積
換算器及び最終段加算器で構成される請求項１または２
に記載の演算回路。