JP4883746B2 - プリンタの製造方法 - Google Patents

Description

本発明は、レーザプリンタを支援する独立型のビデオ・ブロックに関する。

レーザプリンタの印刷においては、まず、ディジタル画像が光導電体上にスキャンされる。スキャンは通常、例えばレーザダイオードまたは発光ダイオードのような、エネルギー光線を光導電体上へとパルス印加するダイオードを用いて実施される。光導電体は一般に、局在電荷を維持することができる光伝導性材料でコーティングされた可動式の面である。光導電体の表面は、画素と呼ばれる小さな単位に分割されている。各画素は、その周囲を取り囲む各画素の電荷とは独立した形で所定の電位へと帯電することができるものである。

作動においては、光導電体の回転毎に画素が帯電装置を通過すると、これらの画素は基本電荷へと帯電する。そして画素がダイオードを通過すると、エネルギー光線（例えばレーザ）がパルス印加されることで選択された画素から電荷が除去される。従って、これらの変化の生じた画素、そして変化の生じなかった画素が光導電体上に画像を形成することになる。トナー電位等の様々な要因に基づき、画素群の一部はトナーを引き寄せる一方で、他の部分は引き寄せないのである。

次に、トナーが完成製品媒体（例えば紙、ＯＨＰ用紙、布）へと転写される。トナーが完成製品媒体上へと転写された後、トナーはその場所に固着される。装置上に残留したトナーは、クリーニング・ステーションにより除去される。

ディジタル画像は基本的に、ラスタ内において２次元マトリクスとして構成される。画像は複数の行へとディジタル化される。各行は複数の離散的な点を含む。点の各々は光導電体上の画素に対応している。各点には、その色、そして潜在的には密度等のその他の特性に関する情報を表す二進値が割り付けられる。点のマトリクスが結果的にディジタル記憶される画像を形成するものである。ディジタル画像はコンピュータ読取可能メモリ中にラスタ画像として記憶される。ビデオ・ブロック、またはスキャン制御回路はこのラスタ画像データを読み出してレーザを起動し、所定画素についての着色の有無、そして着色の程度に基づいて選択的にその画素を露出する。４色レーザプリンタのとき、少なくとも１つのレーザスキャナがプリンタ中に含まれているが、これは光導電体上に目には見えない静電画像を生成するために用いられる。一般に、色成分（シアン、イエロー、マゼンタおよび黒）の各々につき１つの目に見えない静電画像が生成される。

従来技術に基づく４色レーザプリンタの１つは４パス式のものであり、これは１つの光導電体と１つのレーザ／ミラー・スキャナ・システムを含んでいる。作動においては、出力画像を構成する４つの色成分の各々が光導電体上で連続的に現像され、中間転写装置上に完全に塗着される。４パス式プリンタの特性は、これにより作られる出力画像のサイズが中間転写装置の長さに制限されるという点であるが、それは画像が完成製品媒体へと転写される前に、出力画像全体が中間転写装置上に全て作られるためである。

従来技術に基づく他の４色レーザプリンタとしては、４つのレーザと４つのインライン光導電体を含むインライン式のものがある。レーザの各々は光導電体の１つと対になっている。また、４色のトナーの各々は、レーザ／光導電体の各対に対応するものである。一般的なインライン・プリンタの作動においては、４つの色成分の各々が独自に対応する光導電体上に現像され、その後中間転写装置上へと、または他の構成においては、完成製品媒体上へと直接的に塗着される。一般に、インライン・プリンタにより作られる特定画像の全ての色成分は、同時に生成されるものである。

現在のビデオ・ブロックは、１種類のプリンタ用に設計されている。従って、単ビーム式インライン・プリンタに使用されるビデオ・ブロックは、２ビーム式ビデオレーザプリンタには適用することができない。２ビーム式ビデオ・ブロックは単ビーム式のアプリケーションに適用することはできるが、シリコン上のスペースが無駄に浪費されることになる。

スキャン制御回路は、ダイレクト・メモリ・アクセス・コントローラ（ＤＭＡ）、ビデオ・プロセッサおよびビデオ信号生成器を含む。ビデオ信号生成器には周波数合成器が接続している。コンフィギュレーション・レジスタは、ＤＭＡ、ビデオ・プロセッサ、ビデオ信号生成器および周波数合成器へと双方向に接続している。データ・バスはＤＭＡおよびコンフィギュレーション・レジスタへと電気的に接続している。バス制御信号はＤＭＡおよびコンフィギュレーション・レジスタへと電気的に接続している。

図１は、本発明のスキャン制御回路、すなわちビデオ・ブロック１０を示す図である。データ・バス１２はダイレクト・メモリ・アクセス・コントローラ（ＤＭＡ）１４およびコンフィギュレーション・レジスタ２０を電気的に接続している。コンフィギュレーション・レジスタ２０は、ＤＭＡ１４、ビデオ・プロセッサ１６、ビデオ信号生成器１８および周波数合成器２２と双方向に接続している。ＤＭＡ１４はデータをビデオ・プロセッサ１６へと送る。ビデオ・プロセッサ１６はデータをビデオ信号生成器１８へと送る。周波数合成器２２はビデオ信号生成器１８と接続している。ビデオ信号生成器１８はＶｉｄｅｏ Ｏｕｔ信号を生成し、Ｂｅａｍ Ｄｅｔｅｃｔ信号を受信する。Ｖｉｄｅｏ Ｏｕｔ信号はレーザ・モジュール（図示せず）へと送られるもので、高速でレーザのオン・オフを実施するために使用される。Ｂｅａｍ Ｄｅｔｅｃｔ信号は、レーザ・モジュール（図示せず）から受信されるもので、出力データを同期させるために用いられる。従って、Ｂｅａｍ Ｄｅｔｅｃｔ信号は、水平同期信号として作用する。

図２は、図１に示したビデオ・コントローラの処理を説明するフローチャートである。ステップ１１０においては、メモリの垂直スキャン方向が選択される。ステップ１２０においては、メモリの水平スキャン方向が選択される。ステップ１３０においては、メモリ・スキャンが上から下へ、そして左から右へのものであったとき、ＤＭＡアドレスはＳｔａｒｔ Ａｄｄｒｅｓｓへと初期化される。ステップ１４０においては、メモリ・スキャンが上から下へ、そして右から左へのものであったとき、ＤＭＡアドレスはＳｔａｒｔ Ａｄｄｒｅｓｓ＋ｄａｔａ＿ｐｅｒ＿ｌｉｎｅ−１へと初期化される。ステップ１５０においては、メモリ・スキャンが下から上へ、そして左から右へのものであったとき、ＤＭＡアドレスはＳｔａｒｔ Ａｄｄｒｅｓｓ−ｄａｔａ＿ｐｅｒ＿ｌｉｎｅ^＊（ｌｉｎｅｃｏｕｎｔ−１）へと初期化される。ステップ１６０においては、メモリ・スキャンが下から上へ、そして右から左へのものであったとき、ＤＭＡアドレスはＳｔａｒｔ Ａｄｄｒｅｓｓ＋（ｄａｔａ＿ｐｅｒ＿ｌｉｎｅ^＊ｌｉｎｅｃｏｕｎｔ）−１へと初期化される。ステップ１７０においては、その行が読み出される。

ステップ１８０において、メモリの垂直スキャン方向が選択される。ステップ１９０においてはメモリの水平スキャン方向が選択される。ステップ２００においては、メモリ・スキャンが上から下へ、そして左から右へのものであったとき、ＤＭＡアドレスはＤＭＡ Ａｄｄｒｅｓｓ＋（ｓｋｉｐｓ^＊ｄａｔａ＿ｐｅｒ＿ｌｉｎｅ）へと増分される。ステップ２１０においては、メモリ・スキャンが上から下へ、そして右から左へのものであったとき、ＤＭＡアドレスはＤＭＡ Ａｄｄｒｅｓｓ＋（（２＋ｓｋｉｐｓ）^＊ｄａｔａ＿ｐｅｒ＿ｌｉｎｅ）へと増分される。ステップ２２０においては、メモリ・スキャンが下から上へ、そして左から右へのものであったとき、ＤＭＡアドレスはＤＭＡ Ａｄｄｒｅｓｓ−（（２＋ｓｋｉｐｓ）^＊ｄａｔａ＿ｐｅｒ＿ｌｉｎｅ）へと増分される。ステップ２３０において、メモリ・スキャンが下から上へ、そして右から左へのものであったとき、ＤＭＡアドレスはＤＭＡ Ａｄｄｒｅｓｓ−（ｓｋｉｐｓ^＊ｄａｔａ＿ｐｅｒ＿ｌｉｎｅ）へと増分される。ステップ２４０においては、そこに読み出すデータ行があるかどうかが判定される。あったとき、ステップ１６０へと戻り、ないときは停止する。

図３は、図２に示したステップ１７０の機能ブロック図である。ステップ４１０においては、繰り返しカウンタに繰り返し回数が設定される。ステップ４１２においては、ＤＭＡアドレスにあるデータが読み出される。ステップ４１４においては、水平読み出しがどの方向に実施されるのかが判定される。読み出しが左から右であったとき、ステップ４１６においてＤＭＡアドレスが増分される。読み出しが右から左であったとき、ステップ４１８においてＤＭＡアドレスが減分される。ステップ４２０においては、その行にさらなるデータがあるかどうかが判定される。あったとき、コントローラはステップ４１２へと戻る。無かったときはステップ４２２において繰り返しカウンタが０よりも大きいかどうかが判定される。大きくないとき、ステップ１７０は終了する。大きいとき、ステップ４２４においてＤＭＡアドレスが行開始アドレスへと復帰する。ステップ４２６においては繰り返しカウンタが減分される。次にコントローラはステップ４１２へと戻る。

本実施例は単一バイトのＤＭＡ転送を説明したものであるが、このバイト中には単一の画素値が含まれている。これにより、データの順方向または逆方向の処理が単にアドレスを１つづつ増分または減分させて読み出しをすることにより行われ、プロセスが単純化されるのである。実際のシステムは、クワッドワードの塊（１６個の連続バイト）で情報を取得することから、より複雑となる。逆方向に進めるには、ビットとバイトの順序付けがされなければならず、また、これは１バイト中にいくつのビット／画素がパッケージングされるかの関数である。

開始アドレスはファームウエアにより計算し、開始アドレス・レジスタへと書き込むことができ、これによりフローチャートに説明した初期開始アドレスを得るために必要なマルチプレクサおよび乗算機能はハードウエア中に設けられない。

従来技術においては、２ビーム式ビデオは２つのビーム間でローカルＲＡＭ中の大きな窓関数を共用していた。この窓関数はビームが一時的に一致することを仮定しているが、これらは一致しない。アライメントされたビデオ信号を遅延させることで実際のプリンタの限界に合わせるために第二のビームのパルス幅変調器の前にＦＩＦＯが付加されている。

本発明においては、２つのビームはハードウエア経路中のいずれの地点でもアライメントされる必要が無い。ビデオ・ブロックが単ビームまたは２ビーム式モノクロプリンタ、または２ビーム式マルチパス・カラープリンタのいずれもサポートするものである。

図４は、本発明のモノクロプリンタの一実施例を描いた図である。ビデオ・ブロック１０を含むビデオ・コントローラ３４は、制御エンジン２６とレーザ２４に接続している。定着ユニット３０は制御エンジン２６へと双方向式に接続している。制御エンジン２６は、トナー・カートリッジ２８および用紙送りアセンブリ３２へと接続している。

図示した実施例は１つのビデオ・ブロックおよび１つのレーザを用いたものであるが、本モノクロプリンタ実施例のパフォーマンスは、さらなるビデオ・ブロックおよびレーザの対を付加することにより向上するものであることは当業者に明らかである。代わりに、所望の色成分用にそれぞれさらなるビデオ・ブロック、レーザ、およびトナー・カートリッジを付加することにより、４ビーム式カラープリンタの実施例を実現することも可能である。

図５は、本発明に基づくインライン・カラープリンタの実施例を描いた図である。ビデオ・ブロック１０Ａ〜Ｄを含むビデオ・コントローラ３４は、制御エンジン２６および４つのレーザ群２４へと接続している。定着ユニット３０は制御エンジン２６へと双方向式に接続している。制御エンジン２６は一連のトナー・カートリッジ２８Ａ〜Ｄおよび用紙送りアセンブリ３２へと接続している。

本実施例は、各色成分に１つのビデオ・ブロックおよび１つのレーザを使用したものであるが、さらに４つのビデオ・ブロックを付加し、単ビーム・レーザ群を２ビーム・レーザ群へと置き換えることにより、２ビーム式インライン・カラープリンタを実現することが可能であることは当業者には明らかである。この概念は、プリンタ性能を改善するために拡張することができるものである。

ビデオ・ブロックの各々は独立して作動することから、各ブロックに共通のテストベクタ群を印加することができる。

本発明のスキャン制御回路、すなわちビデオ・ブロックを示す図。 図１に示したＤＭＡの処理のフローチャート。 図２に示したステップ１７０の処理のフローチャート。 本発明に基づく少なくとも１つのレーザ・ドライバ、印刷制御エンジンおよびビデオ・ブロックを含むプリンタを描いた図。 本発明に基づく複数のレーザ・ドライバ、印刷制御エンジンおよび一連のビデオ・ブロックを含むプリンタを描いた図。

Claims (2)

1. 少なくとも１つのレーザ・ドライバと、
   印刷制御エンジンと、
   ディジタル画像を記憶するメモリと、
   前記印刷制御エンジンおよび前記少なくとも１つのレーザ・ドライバにシステム・バスを介して双方向に接続する１つのビデオ・コントローラと、
   を備えた、
   （１）単ビーム式モノクロプリンタ
   （２）２ビーム式モノクロプリンタ又は２ビーム式マルチパス・カラープリンタ
   （３）単ビーム式インライン・カラープリンタ
   （４）２ビーム式インライン・カラープリンタ
   の４種類のプリンタのうちの２種類以上のプリンタを製造する方法であって、
   同じ構造のビデオ・ブロックを複数用意する段階と、
   前記同じ構造のビデオ・ブロックを用いて２種類以上のプリンタを製造する段階とからなり、
   上記（１）のプリンタは、１つの前記ビデオ・ブロック及び１つの前記レーザ・ドライバを用い、前記１つのビデオ・コントローラに１つの前記ビデオ・ブロックを含ませて、該ビデオ・ブロックが前記レーザ・ドライバと対をなすようにして製造し、
   上記（２）のプリンタは、２つの前記ビデオ・ブロック及び２つの前記レーザ・ドライバを用い、前記１つのビデオ・コントローラに、独立して動作する２つの前記ビデオ・ブロックを含ませて、前記１つのビデオ・コントローラに含まれる２つの前記ビデオ・ブロックの各々が２つの前記レーザ・ドライバの各々と対をなすようにして製造し、
   上記（３）のカラープリンタは、４つの前記ビデオ・ブロック及び４つの前記レーザ・ドライバを用い、前記１つのビデオ・コントローラに、独立して動作する４つの前記ビデオ・ブロックを含ませて、前記１つのビデオ・コントローラに含まれる４つの前記ビデオ・ブロックの各々が４つの前記レーザ・ドライバの各々と対をなすようにして製造し、
   上記（４）のカラープリンタは、８つの前記ビデオ・ブロック及び８つの前記レーザ・ドライバを用い、前記１つのビデオ・コントローラに、独立して動作する８つの前記ビデオ・ブロックを含ませて、前記１つのビデオ・コントローラに含まれる８つの前記ビデオ・ブロックの各々が８つの前記レーザ・ドライバの各々と対をなすようにして製造するものであり、
   前記同じ構造のビデオ・ブロックは、
   ＤＭＡコントローラ（ダイレクト・メモリ・アクセスコントローラ）と、
   ビデオ・プロセッサと、
   前記ＤＭＡコントローラを前記ビデオ・プロセッサに電気的に接続する第一のデータ・バスおよび制御バスと、
   前記ビデオ・プロセッサに接続し、前記対をなすレーザ・ドライバにレーザをオンオフする信号を送り、前記対をなすレーザ・ドライバから出力データを同期する信号を受信するビデオ信号発生器と、
   前記ビデオ・プロセッサを前記ビデオ信号発生器に接続する第二のデータ・バスおよび制御バスと、
   前記ビデオ信号発生器に接続する周波数合成器と、
   前記ＤＭＡコントローラ、前記ビデオ・プロセッサ、前記ビデオ信号発生器、および前記周波数合成器に双方向式に接続するコンフィギュレーション・レジスタと、
   前記ＤＭＡコントローラおよび前記コンフィギュレーション・レジスタを前記システム・バスに電気的に接続する第三のデータ・バスおよび制御バスと、
   を含む構造であることを特徴とするプリンタの製造方法。
2. 前記第三のデータ・バスおよび制御バスが、
   前記コンフィギュレーション・レジスタを前記システム・バスに電気的に接続する第四のデータ・バスおよび制御バスと、
   前記ＤＭＡコントローラを前記システム・バスに電気的に接続する第五のデータ・バスおよび制御バスと、
   を含むことを特徴とする請求項１に記載のプリンタの製造方法。

Images