JP4877560B2 - コマンド信号と動作状態に基づいてコマンドをデコードするためのシステムおよび方法 - Google Patents

コマンド信号と動作状態に基づいてコマンドをデコードするためのシステムおよび方法 Download PDF

Info

Publication number
JP4877560B2
JP4877560B2 JP2008510019A JP2008510019A JP4877560B2 JP 4877560 B2 JP4877560 B2 JP 4877560B2 JP 2008510019 A JP2008510019 A JP 2008510019A JP 2008510019 A JP2008510019 A JP 2008510019A JP 4877560 B2 JP4877560 B2 JP 4877560B2
Authority
JP
Japan
Prior art keywords
command
signal
state
memory system
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008510019A
Other languages
English (en)
Other versions
JP2009501399A (ja
Inventor
ジャンゼン，ジェフリー，ダブリュ．
キース，ブレント
ライト，ジェフリー，ピー．
カラム，ジェイムス，エス．
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2009501399A publication Critical patent/JP2009501399A/ja
Application granted granted Critical
Publication of JP4877560B2 publication Critical patent/JP4877560B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Selective Calling Equipment (AREA)
  • Executing Machine-Instructions (AREA)

Description

本発明は、一般的にメモリシステムのためのコマンドデコードに関する。更に詳しくは、コマンド信号とメモリシステムの動作状態に基づいて、メモリシステムにおいて動作を実行するためのコマンド信号をデコードすることに関する。
プロセッサによってアクセスされるコマンドやデータを格納するために、コンピュータシステムは、同期型ＤＲＡＭ（ＳＤＲＡＭ）のようなメモリデバイスを用いる。これらのメモリデバイスは、通常はコンピュータシステム内のシステムメモリとして用いられる。典型的なコンピュータシステムにおいては、プロセッサはプロセッサバスやメモリコントローラを介してシステムメモリと通信する。プロセッサは、リード（ＲＥＡＤ，読み出し）コマンドなどのメモリコマンドや読み出されるデータやコマンドの位置を示すアドレスを含む、メモリリクエストを発行する。メモリコントローラは、行と列アドレスのみならず適切なコマンド信号を生成するために、システムメモリに供給されるコマンドとアドレスを用いる。コマンドとアドレスの応答として、データがシステムメモリとプロセッサの間に転送される。
図１は、従来のメモリデバイス１００の機能ブロック図を示したものである。図１に示したメモリデバイス１００は、ダブルデータレート（ＤＤＲ）ＳＤＲＡＭの例である。デバイス間を転送されるデータワードＤＱが、供給されるクロック信号の周波数に対応する速度でデータを転送する従来型のＳＤＲＡＭの２倍の速度（ダブルレート）で転送されるため、メモリデバイス１００はダブルデータレートデバイスと呼ばれる。メモリデバイス１００は、主としてメモリコントローラ（不図示）のような外部回路からコントロールバスＣＯＮＴを介して複数のコマンドやクロック信号を受信する制御ロジックとコマンドデコーダ１３４を含む。コマンド信号は、チップセレクト信号ＣＳ＃、ライトイネーブル信号ＷＥ＃、列アドレスストローブ信号ＣＡＳ#、行アドレスストローブ信号ＲＡＳ＃を含む。クロック信号はクロックイネーブル信号ＣＫＥ＃とコンプリメンタリ(相補的)クロック信号ＣＬＫ、ＣＬＫ＃を含む。各信号の“＃”は、アクテイブＬＯＷ（ロー）であることを示す。コマンド信号であるＲＡＳ＃，ＣＡＳ＃およびＷＥ＃は、リード（ＲＥＡＤ）、ライト（ＷＲＩＴＥ）またはオートリフレッシュ（ａｕｔｏ−ｒｅｆｒｅｓｈ）コマンドのような特定なコマンドに対応して、駆動され値を出力する。
クロック信号ＣＬＫ,ＣＬＫ＃に応じて、コマンドデコーダ１３４は供給されたコマンドをラッチしデコードする。そして、供給されたコマンドの機能を実行するために、構成要素１０２−１３２を制御するための一連の内部クロックと制御信号を生成する。クロックイネーブル信号ＣＫＥは、クロック信号ＣＬＫ,ＣＬＫ＃によってコマンドデコーダ１３４のクロッキングをイネーブルにする。コマンドデコーダ１３４は更にモードレジスタ１３６を含む。モードレジスタ１３６に書き込まれたデータは、例えば、バーストデータ長、バーストタイプ、パワーダウンモード、ＣＡＳレイテンシ、などの様々な動作モードをセットするのに用いられる。コマンドデコーダ１３４は、モードレジスタ１３６内に格納されたデータによってセットされるモードに基づいて適当な内部クロックと制御信号を生成する。
メモリデバイス１００は、主としてアドレスを供給するメモリコントローラ（不図示）とともに、行、列およびバンクアドレスを、アドレスバスＡＤＤＲを介して受け取るアドレスレジスタ１０２を更に含む。アドレスレジスタ１０２は、行アドレスマルチプレクサ１０４およびバンク制御ロジック回路１０６にそれぞれ供給される行アドレスとバンクアドレスを受信する。行アドレスマルチプレクサ１０４は、アドレスレジスタ１０２から受信した行アドレスまたはリフレッシュカウンタ１０８から受信したリフレッシュ行アドレスを複数の行アドレスラッチおよびデコーダ１１０Ａ−Ｄに供給する。バンク制御論理回路１０６は、アドレスレジスタ１０２から受信したバンクアドレスまたはリフレッシュカウンタ１０８から受信したリフレッシュバンクアドレスに対応して、行アドレスラッチとデコーダ１１０Ａ−Ｄをアクティブ化する。そして、アクティブ化された行アドレスラッチとデコーダは、受信した行アドレスをラッチしデコードする。
デコードされた行アドレスの応答として、アクティブ化された行アドレスラッチとデコーダ１１０Ａ−Ｄは、対応するメモリバンク１１２Ａ−Ｄに様々な信号を出力し、それによって、デコードされた行アドレスに対応してメモリセル行をアクティブ化する。各メモリバンク１１２Ａ−Ｄは、複数のメモリセルが行と列に配置されたメモリアレイを含む。そして、アクティブ化された行のメモリセルに格納されたデータは、対応するメモリバンク内センス増幅器に格納される。そして、当業者にはよく知られていることであるが、行アドレスマルチプレクサ１０４は、リフレッシュ行アドレスを、リフレッシュカウンタ１０８からデコーダ１１０Ａ−Ｄに出力し、そして、メモリデバイス１００が、供給されたオートまたはセルフリフレッシュコマンドに応じた動作モードである、オートリフレッシュまたはセルフリフレッシュモードで動作する場合に、バンク制御ロジック回路１０６は、リフレッシュカウンタからのリフレッシュバンクアドレスを用いる。
列アドレスは、行アドレスとバンクアドレスの後にＡＤＤＲバスに供給される。そして、アドレスレジスタ１０２は、列アドレスを列アドレスカウンタおよびラッチ１１４に加え、これは順に列アドレスをラッチしラッチした列アドレスを複数の列デコーダ１１６Ａ−Ｄに出力する。列アドレスカウンタとラッチ１１４に列アドレスを供給する。バンク制御ロジック１０６は、受信したバンクアドレスに応じて列デコーダ１１６Ａ−Ｄをアクティブ化する。そして、アクティブ化された列デコーダは供給された列アドレスをデコードする。メモリデバイス１００の動作モードに応じて、列アドレスカウンタとラッチ１１４は、ラッチした列アドレスをデコーダ１１６Ａ−Ｄに直接出力するかまたは、アドレスレジスタ１０２によって供給された列アドレスから始まる一連の列アドレスをデコーダに出力する。カウンタおよびラッチ１１４からの列アドレスに対する応答として、アクティブ化されたデコーダ１１６Ａ−Ｄは、デコード信号および制御信号を入出力ゲートおよびデータマスキング回路１１８に出力し、これは次にアクセスされたメモリバンク１１２Ａ−Ｄ内のメモリセルのアクテイブな行のうち、デコードされた列アドレスに対応して、メモリセルにアクセスする。
データ読み出し（ｒｅａｄ）動作中は、アドレス指定されたメモリセルから読み出されたデータは、入出力ゲートおよびデータマスキング回路１１８を介してリード（ｒｅａｄ）ラッチ１２０に連結する。入出力ゲートおよびデータマスキング回路１１８は、リードラッチ１２０にＮビットデータを供給する。そして、リードラッチ１２０は、２つのＮ／４ビットワードをマルチプレクサ１２２に出力する。図３に示す実施例では、回路１１８は、３２ビットをリードラッチ１２０に供給する。そして、リードラッチ１２０は４つの８ビットワードをマルチプレクサ１２２に出力する。データドライバ１２４は、連続的にＮ／４ビットワードを、マルチプレクサ１２２から受信し、また、ストローブ信号ジェネレータ１２６からデータストローブ信号ＤＱＳを受信し、遅延ロックループ１２３から遅延クロック信号ＣＬＫＤＥＬを受信する。データ読出（ｒｅａｄ）動作中、メモリデバイス１００からデータをラッチする場合に、ＤＱＳ信号はメモリコントローラ（不図示）のような外部回路によって用いられる。遅延クロック信号ＣＬＫＤＥＬに応答して、データドライバ１２４は、受信したＮ／４ビットワードを対応するデータワードＤＱとして連続的に出力する。各データワードは、メモリデバイス１００のクロックであるＣＬＫ信号の立ち上がりまたは立ち下がりに同期して出力される。データドライバ１２４は、ＣＬＫ信号の立ち上がりおよび立ち下がりにそれぞれ同期した立ち上がりおよび立ち下がりを備えるデータストローブ信号ＤＱＳを出力する。各データワードＤＱおよびデータストローブ信号ＤＱＳは、まとめてデータバスＤＡＴＡを規定する。より詳細に下記に説明するが、ＤＡＴＡバスは，データ書き込み動作中の書き込みデータをマスキングするためのマスキング信号ＤＭ０−Ｍを含む。
データ書き込み（ｗｒｉｔｅ）動作中は、メモリコントローラ（不図示）のような外部回路は、データバスＤＡＴＡに、Ｎ／４ビットデータワードＤＱ，ストローブ信号ＤＱＳおよび対応するデータマスキング信号ＤＭを出力する。データ受信器１２８は、各ＤＱワードと、関連ＤＭ信号を受信し、これらの信号をＤＱＳ信号がクロックである入力レジスタ１３０に出力する。ＤＱＳ信号の立ち上がりに応じて、入力レジスタ１３０は、最初のＮ／４ビットＤＱワードおよび関連するＤＭ信号をラッチする。そして、ＤＱＳ信号の立ち下がりに応じて、入力レジスタは第２のＮ／４ビットＤＱワードおよび関連するＤＭ信号をラッチする。入力レジスタ１３０は、ラッチした２つのＮ／４ビットＤＱワードを、Ｎビットワードとして、書き込みＦＩＦＯおよびドライバ１３２に提供する。つまり、供給されたＤＱワードとＤＭ信号は、書き込みＦＩＦＯおよびドライバ１３２にＤＱＳ信号に応じてクロックにより入力される。ＤＱ信号は、ＣＬＫ信号に応じて書き込みＦＩＦＯおよびドライバ１３２からクロックにより出力され、入出力ゲートおよびマスキング回路１１８に供給される。入出力ゲートおよびマスキング回路１１８は、ＤＱワードを、ＤＭ信号に従って、アクセスされたバンク１１２Ａ−Ｄ内のアドレス指定されたメモリセルに転送する。このＤＭ信号は、アドレス指定されたメモリセルに書き込まれる、ＤＱワードにおける（例えば、書き込みデータにおける）ビットまたはビットグループを選択的にマスクするために用いられることがある。
上述したように、コマンドは、コマンド信号の形式でメモリデバイス１００に発行され、要求された動作を行うための内部クロックと制御信号を生成するためにコマンドデコーダ１３４によってデコードされる。図２は、メモリデバイス１００のためのコマンドデコード真理値表である。３つのコマンド信号ＲＡＳ＃，ＣＡＳ＃，ＷＥ＃は８つの異なるコマンドをメモリデバイス１００に供給する。これらのコマンドは、ＬＯＡＤ ＭＯＤＥ，ＲＥＦＲＥＳＨ，ＰＲＥＣＨＡＲＧＥ，ＢＡＮＫ ＡＣＴＩＶＥ，ＷＲＩＴＥ，ＲＥＡＤ，ＮＯＰ（ｎｏ ｏｐｅｒａｔｉｏｎ）、及びさらなるコマンドのために将来使われる可能性があるＲＥＳＥＲＶＥＤコマンドを含んでいる。ＬＯＡＤ ＭＯＤＥコマンドは、例えば、バーストデータ長、バーストタイプ、パワーダウンモード、ＣＡＳレイテンシなどの様々な動作モードを設定するために用いられる、前述した、前記モードレジスタ１３６にデータをロードするのに用いられる。ＲＥＦＲＥＳＨコマンドは、メモリバンク１１２Ａ−Ｄにおいて、リフレッシュシーケンスを起動させるのに用いられる。ＰＲＥＣＨＡＲＧＥコマンドは、非アクティブ化、またはアクティブを終結させるまたは、メモリバンク１１２Ａ−Ｄをオープンするのに用いられる。ＢＡＮＫ ＡＣＴＩＶＡＴＥコマンドは、バンクアドレスによって選択されたときに、メモリアクセス動作の準備として、少なくともメモリバンク１１２Ａ−Ｄの一つをオープンするのに用いられる。ＷＲＩＴＥコマンドとＲＥＡＤコマンドは、上述のように、データ書き込み動作およびデータ読み出し動作をそれぞれ起動するのに用いられる。ＮＯＰ動作は、メモリデバイス１００のアイドルまたは待ち状態の間に、不要なコマンドが登録されるのを防ぐのに用いられる。
ＲＡＳ＃、ＣＡＳ＃、ＷＥ＃信号の使用は、メモリデバイス１００にコマンドを発行するのに効果的な方法である。しかしながら、この伝統的手法には特有の制限がある。その制限の一つは、従来のメモリデバイス１００のコマンドデコード法によって提供される利用可能な異なるコマンドの最大数である。上述したように、ＲＡＳ＃、ＣＡＳ＃、ＷＥ＃信号のバイナリの種類であるため、３つのコマンド信号は、最大８つの異なるコマンドのデコードを可能とする。現在の技術においては、８つの異なるコマンドで十分であるが、将来、上述した８つのコマンド以上のものが必要となることは容易に想像される。コマンドが追加されることが求められる場合、更なる命令信号が使用される必要がある。例えば、二つのコマンドが追加されて、全部で１０コマンドが求められる場合、ひとつのコマンドは、ＲＥＳＥＲＶＥＤコマンドを用いてデコードされる。しかしながら、もうひとつのコマンドを追加するには、現在存在する３つのコマンド信号に１つまたはそれ以上の信号が求められる。４つのコマンド信号によって、１６個の異なるコマンドがデコード可能となる。
コマンドのために更なる選択をすることが有利なことのように見えるが、メモリデバイス１００によって実行される従来のコマンドのデコード法に、他の制限が生じる。すなわちデコード可能な異なるコマンド数を増やすためにコマンド信号の数を増やすことは、コマンド信号を受信することが求められるメモリデバイス１００の外部端子、すなわち“ピンの数”を増やすことになる。本実施例では、メモリデバイス１００は、ＲＡＳ＃、ＣＡＳ＃，ＷＥ＃信号を受信するのに３つの外部端子を用いる。８つのコマンドよりも多くのコマンドを備えるためには、コマンドをデコードするために少なくとも４つの外部端子が必要である。異なる各コマンド信号を用いるシステムであって、各コマンド信号が、二つの外部端子を必要とする一組の相補的な信号としてメモリデバイスに供給されるシステムの開発の観点からは、その数は二倍にまで増加し得る。
現在は、従来法でパッケージされたメモリデバイスで備えることができる外部端子の数は、物理的限界に達している。いつも、追加される外部端子を収めるためるに、メモリデバイスパッケージの物理的容積は増加される。しかしながら、この解決方法は、小型携帯型の電子システムの開発要求と対立する。更に、外部端子を追加によって、メモリコントローラとメモリデバイス間の通信に用いられる信号線の数が増加する。メモリモジュールにおいて各メモリデバイスに外部端子を追加することは、プリント基板（“ＰＣＢ”）の異なるレイヤ上に導電配線の追加が必要となり、ＰＣＢ（プリント基板）の設計および製造がより複雑になる。結果として、コマンドの追加のために外部端子を増やすという選択肢は、非常に好ましくないということになる。
それゆえ、コマンド数を増やし、かつ／またはコマンドのデコードにおいて用いられるコマンド信号を減少させるという柔軟性のあるコマンドデコードのための代替のシステムおよび方法が必要である。
本発明の実施例は、コマンド信号のデコードシステムおよび方法を対象としている。本発明の一態様によれば、メモリシステムが第１の動作状態の時、コマンド信号のラッチされた論理レベルに応じて、第１の動作セットから選択された動作を実行するために内部制御信号を生成するようにコマンドデコーダを構成する。コマンドデコーダは、更に、メモリシステムが第２の動作状態の時、コマンド信号のラッチされた論理レベルに応じて、第２の動作セットから選択された動作を実行するための内部制御信号を生成するようにコマンドデコーダを構成する。また、他の本発明の一態様は、コマンド信号を受信し、メモリシステムが第１の動作状態にあるときにコマンド信号に従って第１の動作セットから動作を選択し、メモリシステムが第２の動作状態にあるときコマンド信号に基づいて第２の動作セットから動作を選択することを特徴とする、コマンド信号のデコード方法である。
本発明は、コマンド信号とメモリの動作状態との組み合わせに基づいて、コマンドをデコードするメモリのコマンドデコードのためのシステムおよび方法を提供する。以下に発明の十分な理解を提供するために実施の形態を詳細に説明する。しかしながら、本発明が当業者には、ある特定の詳細説明がなくても実施されうるであろうことは明らかである。本発明を不必要に不明確にすることを避けるために、他の場合、よく知られた回路、制御信号、タイミングプロトコル、ソフトウェア動作については詳細には示していない。
本発明の実施例に基づいた、コントロールロジック（制御論理）及びコマンドデコーダ３３４を備えるメモリデバイス３００を図３に示す。メモリデバイス３００に含まれる多くの回路は、図１のメモリデバイス１００についての説明で上述したので、簡略するためにここでは再度説明することは省略する。メモリデバイス３００におけるこれらの回路の動作は、図３で同一の符号を用いて示されている上述した図１のメモリデバイス１００の回路の動作と同様である。しかしながら、コマンドデコーダ３３４は、メモリデバイス１００のコマンドデコーダ１３４とは異なる。コマンドデコーダ３３４は、メモリデバイス３００に供給されたコマンド信号をデコードし、コマンド信号とメモリデバイス３００の動作状態との組み合わせに基づいて、要求されたコマンドを実行するための内部クロックと制御信号を生成する。このように、メモリデバイス１００のコマンドデコーダ１３４と異なり、コマンドデコーダ３３４はメモリデバイス３００に供給されたコマンド信号とメモリデバイスの動作状態の組み合わせに基づいて、要求された動作を実行するための内部信号を生成する。その結果として、利用可能な異なるコマンドの数を同じに維持しながら、コマンドデコードに必要なコマンド信号の数を減少させることが可能である。あるいは、コマンド信号の数を増加させることなく、異なるコマンドの数を増やすことが可能である。
例えば、メモリデバイス３００は、上述したメモリデバイス１００および図２に示した表と同じ数のコマンドを備える。すなわち、８つの異なるコマンドは、ＬＯＡＤ ＭＯＤＥ ＲＥＧＩＳＴＥＲＳ， ＲＥＦＲＥＳＨ， ＰＲＥＣＨＡＲＧＥ，ＢＡＮＫ ＡＣＴＩＶＡＴＥ，ＷＲＩＴＥ， ＲＥＡＤ， ＲＥＳＥＲＶＥＤ，ＮＯＰである。これらのメモリデバイス１００のための８つのコマンドは、３つのコマンド信号ＲＡＳ#,ＣＡＳ＃，ＷＥ＃の論理状態の組み合わせ基づいて選択され得る。一方、下記に詳述するが、メモリデバイス３００は、ただ二つのコマンド信号ＲＡＳ＃、ＷＥ＃をバンクアクティブ状態の監視と組み合わせて用いるだけで、メモリデバイス１００と同じ８つのコマンドのうちの一つを選択することができる。本実施例においては、コマンドデコーダ３３４は、メモリバンク１１２Ａ−Ｄのいずれかがオープン（すなわちアクティブ）かまたは全てのバンクがクローズ（すなわちプリチャージ）かを示す論理状態を有するバンクアクティブ状態信号ＢＡＣＴＩＶＥを受信するために、バンクコントロールロジック３０６に接続される。
図４は、本発明の実施例である図３のメモリデバイス３００におけるコマンドデコードのための真理値表を示す。列４０２は、メモリバンク３１２Ａ−Ｄのいずれかがオープンな場合のＲＡＳ＃およびＷＥ＃信号の異なる組み合わせのためのコマンドをリストアップしたものである。列４０４は、メモリバンクＡ−Ｄがすべてクローズの場合のＲＡＳ＃およびＷＥ＃信号の異なる組み合わせのためのコマンドをリストアップしたものである。たとえば、メモリバンク３１２Ａ−Ｄのうちの少なくとも１つがオープンであることを示す、ＢＡＣＴＩＶＥ信号がアクティブのとき、コマンドデコーダ３３４はＨＩＧＨ ＲＡＳ＃信号とＬＯＷ ＷＥ＃信号を受信すると、上述したように、コマンドデコーダ３３４は、メモリバンク３１２Ａ−Ｄにおいて、前述したように、アドレスおよびバンク信号によって識別される少なくとも一つのメモリ位置にＷＲＩＴＥ動作を実行するための内部クロックと制御信号を生成する。しかしながら、すべてのメモリバンク３１２Ａ−Ｄがクローズであることを示す、ＢＡＣＴＩＶＥ信号がアクティブでないときに、ＨＩＧＨ ＲＡＳ＃信号とＬＯＷ ＷＥ＃信号がメモリデバイス３００に供給されると、上述したように、コマンドデコーダ３３４は、モードレジスタ１３６にモード情報をロードするＬＯＡＤ ＭＯＤＥコマンドを実行するための内部クロックと制御信号を生成する。図４および図２に示した真理値表を比較すると、メモリデバイス３００はメモリデバイス１００と同一の８つのコマンドを備えるが、三つの信号ＲＡＳ＃とＣＡＳ＃とＷＥ＃の代わりに、ＲＡＳ＃とＷＥ＃の二つの信号だけが必要であることがわかる。
図５は、図４に示したコマンドデコードの真理値表について上述したメモリデバイス３００のコマンドデコードを示す状態遷移図である。図５において、円で示されるものはメモリデバイスの様々な動作を示しており、影のついた円で示されるものはメモリデバイスの様々な状態を示している。メモリデバイス３００は、ＲＡＳ＃およびＷＥ＃のコマンド信号に応じて、（コマンド信号の組み合わせによって決定される）コマンドのシーケンス（ｓｅｑｕｅｎｃｅ）および矢印でメモリデバイスの状態からメモリデバイスへの動作へと示される状態変化のように、状態を遷移し、動作を実行する。図５の太い矢印は、メモリデバイス３００が、メモリデバイス動作の後、メモリデバイス状態に戻るという、自動シーケンスを示している。より詳細に後述するが、図５は、メモリデバイス３００のメモリバンク１１２Ａ−Ｄに対応する、メモリバンク０からＮのバンクごとに、コマンドをデコードすることを示している。メモリバンクの選択は、コマンド信号がラッチされた際のメモリデバイスに加えられるバンクアドレスによって行われる。
メモリデバイス３００への電源の供給については、メモリデバイス３００をＰＯＷＥＲ ＯＮ状態５０２にするためにパワーオン（電源オン）シーケンスが実行される。パワーオンシーケンスが完了すると、メモリデバイスはＰＯＷＥＲ ＯＮ状態を抜け、ＡＬＬ ＢＡＮＫ ＰＲＥＣＨＡＲＧＥＤ状態５０４に遷移する。ＡＬＬ ＢＡＮＫ ＰＲＥＣＨＡＲＧＥＤ状態５０４および全てのメモリバンク１１２Ａ−Ｄがクローズの間は、供給されるＲＡＳ＃およびＷＥ＃信号は、コマンドデコーダ３３４によって３つのコマンドのうちの１つ（ＲＥＳＥＲＶＥＤコマンドを含まない）にデコードされる。図５に示される３つのコマンドとは、メモリデバイス３００がＡＵＴＯ ＲＥＦＲＥＳＨ動作５０６を実行するためのＲＥＦＲＥＳＨコマンド、メモリデバイス３００がＬＯＡＤ ＭＲＳ動作５０８を実行するためのＬＯＡＤ ＭＯＤＥコマンド、メモリデバイス３００がメモリバンク０からＮのうちの特定のメモリバンクに対してＡＣＴＩＶＡＴＥ ＢＡＮＫコマンド５０９を実行するためのＢＡＮＫ ＡＣＴＩＶＡＴＥコマンドである。
ＲＥＦＲＥＳＨコマンドは、メモリデバイス３００がＡＬＬ ＢＡＮＫ ＰＲＥＣＨＡＲＧＥＤ状態５０４にある間、ＬＯＷ ＲＡＳ＃信号とＬＯＷ ＷＥ＃信号がコマンドデコーダ３３４に供給されることによってデコードされる。それに応じて、メモリデバイス３００は、ＡＬＬ ＢＡＮＫ ＰＲＥＣＨＡＲＧＥＤ状態５０４からＡＵＴＯ ＲＥＦＲＥＳＨシーケンス５０６を実行するように遷移する。ＡＵＴＯ ＲＥＦＲＥＳＨシーケンス５０６が完了すると、ＡＵＴＯ ＲＥＦＲＥＳＨ状態５０６からＡＬＬ ＢＡＮＫ ＰＲＥＣＨＡＲＧＥＤ状態５０４に戻る太い矢印が示しているように、メモリデバイス３００はＡＬＬ ＢＡＮＫ ＰＲＥＣＨＡＲＧＥＤ状態５０４に戻り、次のコマンドを待つ。同様に、メモリデバイス３００がＡＬＬ ＢＡＮＫ ＰＲＥＣＨＡＲＧＥＤ状態の間に、ＬＯＡＤ ＭＯＤＥコマンドはＨＩＧＨ ＲＡＳ＃及びＬＯＷ ＲＡＳ＃信号からデコードされる。ＬＯＡＤ ＭＯＤＥコマンドは、図５には、ＨＩＧＨ ＲＡＳ＃信号とＬＯＷ ＷＥ＃信号の組み合わせを表す“ＷＲ”で示されている。そしてＬＯＡＤ ＭＯＤＥコマンドは、メモリデバイスがＢＡＮＫ ＡＣＴＩＶＥ状態５１０の場合、ＷＲＩＴＥコマンドにデコードされる。ＬＯＡＤ ＭＯＤＥコマンドに応じて、メモリデバイス３００の状態は、ＡＬＬ ＢＡＮＫ ＰＲＥＣＨＡＲＧＥＤ状態５０４からＬＯＡＤ ＭＲＳ動作５０８を実行するように遷移する。そして、それが完了すると、メモリデバイス３００は、ＡＬＬ ＢＡＮＫ ＰＲＥＣＨＡＲＧＥＤ状態５０４に戻る。
メモリデバイス３００がＢＡＮＫ ＣＬＯＳＥＤ状態５０４のとき、デコードされうる第３のコマンドは、ＢＡＮＫ ＡＣＴＩＶＡＴＥコマンドである。ＢＡＮＫ ＡＣＴＩＶＡＴＥコマンドは、ＬＯＷ ＲＡＳ＃信号とＨＩＧＨ ＷＥ＃信号からデコードされる。ＢＡＮＫ ＡＣＴＩＶＡＴＥコマンドは、図５においてＬＯＷ ＲＡＳ＃信号とＨＩＧＨ ＷＥ＃信号の組み合わせを表わす“ＡＣＴ”と示されている。上述したように、ＢＡＮＫ ＡＣＴＩＶＥコマンドは、バンクアドレス信号によって特定される、メモリバンク３１２Ａ−Ｄの少なくとも一つをアクティブ化するバンクごとのコマンドである。ＢＡＮＫ ＡＣＴＩＶＡＴＥコマンドは、メモリデバイス３００がＡＬＬ ＢＡＮＫ ＰＲＥＣＨＡＧＥＤ状態５０４から特定のメモリバンクに対してＡＣＴＩＶＡＴＥ ＢＡＮＫ動作５０９を実行するように変化させる。ＡＣＴＩＶＡＴＥ ＢＡＮＫ動作５０９が完了すると、特定のメモリバンクのためのメモリデバイス３００の状態はＢＡＮＫ ＡＣＴＩＶＥ状態５１０に遷移する。アクティブなメモリバンク３１２Ａ−Ｄは、ＰＲＥＣＨＡＲＧＥコマンドがメモリデバイス３００によってデコードされるまでアクティブなままである。そして、ＰＲＥＣＨＡＲＧＥコマンドがデコードされるとすぐに、メモリデバイス３００の状態は、ＢＡＮＫ ＡＣＴＩＶＥ状態５１０からＰＲＥＣＨＡＲＧＥ ＢＡＮＫ動作５１１を実行するよう遷移する。ＰＲＥＣＨＡＲＧＥ ＢＡＮＫ動作５１１が完了すると、メモリデバイス３００は、ＢＡＮＫ ＰＲＥＣＨＡＲＧＥ状態５０５を経て、ＡＬＬ ＢＡＮＫ ＰＲＥＣＨＡＲＧＥＤ状態５０４に戻る。メモリデバイス３００がＢＡＮＫ ＰＲＥＣＨＡＲＧＥ状態の間にデコードされたＢＡＮＫ ＡＣＴＩＶＡＴＥコマンドは、ＡＣＴＩＶＡＴＥ ＢＡＮＫ動作５０９を実行し、メモリデバイス３００の状態をＢＡＮＫ ＡＣＴＩＶＥ状態５１０に遷移させる。メモリデバイス３００がＢＡＮＫ ＡＣＴＩＶＥ状態５１０の間に、ＲＡＳ＃信号およびＷＥ＃信号からデコードされるＰＲＥＣＨＡＲＧＥコマンドに加えて、デコードされ得る他の２つのコマンドは、メモリデバイス３００にＲＥＡＤ動作５１２を実行させるＲＥＡＤコマンドと、メモリデバイスにＷＲＩＴＥ動作５１４を実行させるＷＲＩＴＥコマンドである。動作をしないＮＯＰコマンドも、メモリデバイス３００がＢＡＮＫ ＡＣＴＩＶＥ状態５１０の間、コマンドデコーダ３３４によって、ＲＡＳ＃信号およびＷＥ＃信号からＮＯＰ（ｎｏ ｏｐｅｒａｔｉｏｎ）コマンドもデコードされうる。しかし、よく知られているように、通常ＮＯＰコマンドはメモリデバイスに何も動作させない。図５に示すように、ＢＡＮＫ ＡＣＴＩＶＥ状態５１０の間にＮＯＰコマンドがデコードされた時、メモリデバイスは状態を遷移させない。ＲＥＡＤおよびＷＲＩＴＥコマンドがデコードされると、それぞれのコマンドが実行され、完了し、メモリデバイス３００はＢＡＮK ＡＣＴＩＶＥ状態５１０に戻る。
状態遷移図５００が示すように、メモリデバイス３００の特定の動作状態に基づいて、コマンドの異なるセットを実行するために、コマンドデコーダ３３４によって、ＲＡＳ＃信号およびＷＥ＃信号の同じ特定の組み合わせがデコードされ得る。例えば、状態遷移図５００において、ＬＯＷ ＲＡＳ＃信号とＬＯＷ ＷＥ＃信号の組み合わせは、“ＰＲＥ”と示されている。メモリデバイスがＡＬＬ ＢＡＮＫ ＰＲＥＣＨＡＲＧＥＤ状態５０４の時は、ＲＡＳ＃信号とＷＥ＃信号の組み合わせのＰＲＥは、メモリデバイス３００をＡＬＬ ＢＡＮＫ ＰＲＥＣＨＡＲＧＥＤ状態５０４から、オートリフレッシュシーケンスを実行させるＡＵＴＯ ＲＥＦＲＥＳＨ動作５０６の実行に遷移させる。しかしながら、メモリデバイス３００がＢＡＮＫ ＡＣＴＩＶＥ状態５１０の時にＲＡＳ＃信号とＷＥ＃信号の組み合わせのＰＲＥが供給されると、メモリデバイス３００はＰＲＥＣＨＡＲＧＥ ＢＡＮＫ動作５１１を実行することによって、ＢＡＮＫ ＡＣＴＩＶＥ状態５１０からＢＡＮＫ ＰＲＥＣＨＡＲＧＥＤ状態５０５に遷移する。このように、ＲＡＳ＃とＷＥ＃信号の組み合わせであるＰＲＥ信号を用いるだけで、二つの異なるコマンドをデコードできる。
図６は、本発明の他の実施例における、メモリデバイス３００がコマンドをデコードするのに用いる真理値表６００である。コマンドデコードのための真理値表６００は、更なるコマンドデコードの選択肢を提供するために、通常はコマンド信号としては用いられない入力信号を用いることを示している。図６を参照して説明される実施例では、列６０６に示される特定のリフレッシュまたはプリチャージ機構を選択するために、列６０２で示されるＲＡＳ＃およびＷＥ＃コマンド信号の組み合わせにおいて、更には列６０４で示されるメモリバンクオープン／クローズ状態の組み合わせにおいて、アドレス信号Ａ１０が用いられる。従来のメモリデバイスは、通常はコマンドに用いられない、たとえばＡ１０のような信号を、異なるリフレッシュおよびプリチャージ機構を選択するために用いていた。しかしながら、従来のデバイスは、本発明の実施例に基づく上述したコマンドデコード法を利用していない。このように本発明の実施例のコマンドデコーディングの組み合わせにおいて、通常はコマンドには用いられないＡ１０信号のような信号を利用するで、本発明の更なる他の実施例を示すことができる。
真理値表６００において示されるコマンドデコードの動作は、メモリデバイス３００に関して記述される。メモリデバイス３００がＢＡＮＫ ＣＬＯＳＥＤ状態で、ＬＯＷ ＲＡＳ＃信号とＬＯＷ ＷＥ＃信号がメモリデコーダ３３４に供給されている時、リフレッシュコマンドがデコードされる。Ａ１０信号の論理レベルは、メモリバンクごとにリフレッシュシーケンスを実行するかまたはメモリバンク３１２Ａ−Ｄを同時にリフレッシュするかを選択するために用いられる。列６０６および６０８で示されるように、ＬＯＷ Ａ１０信号は、メモリバンクごとのリフレッシュ動作を選択し、ＨＩＧＨ Ａ１０信号は、すべてのメモリバンクのリフレッシュ動作を選択する。更に列６０８で示されるようにＡ１０信号は、メモリデバイス３００がＢＡＮＫ ＣＬＯＳＥＤ状態の間にＢＡＮＫ ＡＣＴＩＶＡＴＥコマンドまたはＬＯＡＤ ＭＯＤＥコマンドが発行されると、Ａ１０信号は有効な値の一部として解釈される。
上述したように、Ａ１０信号は、ＢＡＮＫ ＣＬＯＳＥＤ状態の間にリフレッシュコマンドが発行された時に、リフレッシュシーケンスを選択するために用いられる。更に、Ａ１０信号はＢＡＮＫ ＯＰＥＮ状態の間にプリチャージコマンドが発行された時に、様々なプリチャージシーケンスを選択するのに用いられる。列６０８に示すように、Ａ１０信号は、単一のまたは全てのバンクプリチャージを選択するためのＲＡＳ＃信号とＷＥ＃信号の組み合わせと、書き込み（ｗｒｉｔｅ）コマンドに続くオートプリチャージ、および読み出し（ｒｅａｄ）コマンドに続くオートプリチャージにおいて用いられる。Ａ１０信号はアクセスするための特定のメモリ位置を選択するのには用いられないため、Ａ１０信号は書き込み（ｗｒｉｔｅ）または読み出し（ｒｅａｄ）コマンドに続いてオートプリチャージシーケンスが実行されるか否かを選択するのに用いられる。
図７は、本発明の他の実施例において、メモリデバイス３００がコマンドをデコードする状態遷移図を示したものである。図７の状態遷移図７００は図５に示した状態遷移図５００に似ている。そして、メモリデバイスの状態、メモリデバイスの動作、コマンドシーケンス、自動シーケンスについて上述したものと同様である。図５の状態遷移図５００と同様に、メモリバンク０からＮなる各メモリバンクにおいてメモリデコードが行われる。特定のメモリバンクは、コマンド信号ＲＡＳ＃およびＷＥ＃がラッチされた時にメモリデバイス３００に供給されるバンクアドレス信号によって選択される。図５に示した状態遷移図５００と比較すると、コマンド信号の数を増加させずに、状態遷移図７００において示されているコマンド状態および動作状態が増加している。図７の状態遷移図７００に示されるすべてのコマンドおよび状態は、メモリデバイス３００の特定の動作状態の組み合わせにおいて、ＲＡＳ＃およびＷＥ＃信号に基づいてデコードされる。
状態遷移図７００において新たに加わった状態は、ＰＯＷＥＲ ＤＯＷＮ状態７０２である。ＰＯＷＥＲ ＤＯＷＭ状態７０２は、回路の多く、たとえば、出力駆動回路（ドライバ）１２４（図３）、入力受信回路１２８およびＤＬＬ１２３などが消費電力を低減するためにアクティブでない間に、メモリデバイス３００が低電力状態である条件を示している。ＨＩＧＨ ＲＡＳ＃信号とＨＩＧＨ ＷＥ＃信号が供給されることによって、ＡＬＬ ＢＡＮＫ ＰＲＥＣＨＡＲＧＥＤ状態５０４からＰＯＷＥＲ ＤＯＷＮ状態７０２に至る。図４の真理値表に示したコマンドデコードと比較すると、状態遷移図７００において、ＰＯＷＥＲ ＤＯＷＮ状態７０２に遷移するためにＲＥＳＥＲＶＥＤコマンドを用いている。ＲＥＳＥＲＶＥＤコマンドは、図７には、ＨＩＧＨ ＲＡＳ＃信号とＨＩＧＨ ＷＥ＃信号の組み合わせを表す“ＲＤ”と示されている。“ＲＤ”は、ＢＡＮＫ ＡＣＴＩＶＥ状態５１０におけるＲＥＡＤコマンドのためのコマンド信号の組み合わせである。ＰＯＷＥＲ ＤＯＷＮ状態７０２から、メモリデバイス３００の状態は、ＲＡＳ＃およびＷＥ＃信号の供給によって、ＳＬＥＥＰ ＰＯＷＥＲ ＤＯＷＮ状態７０４またはＳＥＬＦ ＲＥＦＲＥＳＨ状態７０６に遷移する。メモリデバイス３００がＰＯＷＥＲ ＤＯＷＮ状態７０２の時ＨＩＧＨ ＲＡＳ＃信号とＨＩＧＨ ＷＥ＃信号がコマンドでコーダ３３４に加えられる場合、動作状態は、ＳＬＥＥＰ ＰＯＷＥＲ ＤＯＷＮ状態７０４に遷移する。ＳＬＥＥＰ ＰＯＷＥＲ ＤＯＷＮ状態７０４は、メモリデバイス３００がＰＯＷＥＲ ＤＯＷＮ状態７０２よりもずっと低電力状態に遷移したこと示している。例えば、ＳＬＥＥＰ ＰＯＷＥＲ ＤＯＷＮ状態７０４は、ＣＬＫ（クロック）信号の供給を必要とせず、その結果、メモリデバイス３００のクロックバッファは、入出力回路に加えて非アクティブ化される。ＳＬＥＥＰ ＰＯＷＥＲ ＤＯＷＮ状態７０４からＰＯＷＥＲ ＤＯＷＮ状態７０２に戻ると、ＬＯＷ ＲＡＳ＃信号およびＬＯＷ ＷＥ＃信号がコマンドデコーダ３３４に供給される。メモリデバイス３００がＰＯＷＥＲ ＤＯＷＮ状態７０２からＳＥＬＦ ＲＥＦＲＥＳＨ状態７０６に遷移するために、ＬＯＷ ＲＡＳ#信号とＬＯＷ ＷＥ＃信号がコマンドデコーダ３３４に供給される。ＳＥＬＦ ＲＥＦＲＥＳＨ状態７０６の間、メモリデバイス３００は、メモリバンク３１２Ａ−Ｄのメモリセルをリフレッシュするためにセルフリフレッシュシーケンスを実行する。セルフリフレッシュシーケンスが完了すると、メモリデバイス３００の状態はＰＯＷＥＲ ＤＯＷＮ状態７０２に戻る。
図７に示したように、ＲＡＳ＃信号および＃ＷＥ信号の特定の組み合わせに対して、メモリデバイス３００の様々な動作状態の間、ＲＡＳ＃信号およびＣＡＳ＃信号の特定の組み合わせが供給されることによって、より多数のコマンドがデコードされる。例えば、状態遷移図７００で“ＰＲＥ”と示されている、ＬＯＷ ＲＡＳ＃信号とＬＯＷ ＷＥ＃信号の組み合わせをとりあげてみると、４つの異なるコマンドが同じＰＲＥの組み合わせからデコードされている。第１のコマンドは、ＡＬＬ ＢＡＮＫ ＰＲＥＣＨＡＲＧＥＤ状態５０４の間に、ＲＡＳ＃信号とＷＥ＃信号の組み合わせのＰＲＥが供給されることに起因するものであって、該第１のコマンドによって、メモリデバイス３００は、ＡＬＬ ＢＡＮＫ ＰＲＥＣＨＡＲＧＥＤ状態５０４から、ＡＵＴＯ ＲＥＦＲＥＳＨ動作５０６を実行するように遷移する。第２のコマンドは、ＢＡＮＫ ＡＣＴＩＶＥ状態５１０の間に、ＲＡＳ＃信号とＷＥ＃信号の組み合わせのＰＲＥが供給されることに起因するものであって、該第２のコマンドによって、メモリデバイス３００はＢＡＮＫ ＰＲＥＣＨＡＲＧＥＤ状態５０５に遷移するために、ＰＲＥＣＨＡＲＧＥＤ ＢＡＮＫコマンド５１１を実行する。第３のコマンドは、ＰＯＷＥＲ ＤＯＷＮ状態７０２の間にＲＡＳ＃信号とＷＥ＃信号の組み合わせのＰＲＥが供給されることに起因するものであって、該第３のコマンドによって、メモリデバイス３００はセルフリフレッシュシーケンスを実行するために、ＳＥＬＦ ＲＥＦＲＥＳＨ状態７０６に遷移する。第４のコマンドは、ＳＬＥＥＰ ＰＯＷＥＲ ＤＯＷＮ状態７０４の間に、ＲＡＳ＃信号とＷＥ＃信号の組み合わせのＰＲＥが供給されることに起因するものであって、該第４のコマンドによって、メモリデバイス３００は、ＳＬＥＥＰ ＰＯＷＥＲ ＤＯＷＮ状態７０４を終了し、ＰＯＷＥＲ ＤＯＷＮ状態７０２に遷移する。このように、メモリデバイス３００のメモリ状態と組み合わせて２つのＲＡＳ＃およびＷＥ＃信号の組み合わせを用いるだけで、４つの異なるコマンドがデコードされる。
図８は、本発明の実施例に基づくコマンドデコード法を利用するコマンドデコーダ３３４を備えるメモリデバイス３００を含む処理回路８０２を含む処理システム８００を示す図である。通常、処理回路８０２は、メモリデバイスへ書き込みデータを書き込み、メモリデバイスから読み出しデータを読み出すために、アドレスバス、データバス、コントロールバスを介してメモリデバイス３００に接続する。処理回路８０２は、例えば、特定の動作やタスクを実行するための特定のソフトウェアを実行するような、様々な処理機能を実行するための回路を備えている。更に、処理システム８００は、たとえばキーボードやマウスといった、入力デバイス８０４を１つ以上備えている。該入力デバイス８０４は、処理回路８０２に接続し、オペレータと処理システム８００のインタフェースとなる。通常、処理システム８００は、たとえばプリンタ端子やビデオ端子を含み処理回路８０２に接続される出力装置のような、出力デバイス８０６を１つ以上備えている。データを格納したり、不図示の外部記憶媒体からデータを読み出すための、１つ以上のデータ記憶装置８０８も処理回路８０２に接続している。一般的な記憶装置８０８の例としては、ハードディスク、フロッピーディスク、カセットテープ、読み出し専用コンパクトディスク（ＣＤ−ＲＯＭ）、読出／書込コンパクトディスク（ＣＤ−ＲＷ），デジタルビデオディスク（ＤＶＤ）などがある。
以上、本発明の特定の実施例について例示のため説明したが、本発明の精神と範囲を変更しない範囲内で適宜変更して実施し得ることは言うまでもない。例えば、本発明の上記の実施例では、コマンド信号をデコードするための監視動作状態の例として、バンクメモリ１１２Ａ−Ｄのオープン状態またはクローズ状態を監視することについて説明した。しかしながら、コマンド信号をデコードする際に、例えばパワーダウン状態およびリフレッシュ状態のような、上述した様々の動作状態を含む、他の動作状態を監視するように変更することも可能である。このように、本願特許請求の範囲によって主張する場合を除いて、本発明は限定されることはない。
図１は、従来のコマンドデコードを備えるメモリシステムの機能ブロック図である。 図２は、図１に示した従来のメモリシステムにおいて用いられるコマンドデコードの真理値表である。 図３は、本発明の実施例のコマンドデコードを備えるメモリシステムの機能ブロック図である。 図４は、図３に示した本発明の実施例のメモリシステムにおいて用いられるコマンドデコードの真理値表である。 図５は、図４の真理値表に示したコマンドデコードのための状態遷移図である。 図６は、本発明の他の実施例に基づいて、図３のメモリシステムおいて用いられるコマンドデコードの真理値表である。 図７は、図６は、本発明の他の実施例に基づいて、図３のメモリシステムおいて用いられるコマンドデコードの状態遷移図である。 図８は、本発明の実施例に基づくコマンドデコードを備えるメモリシステムを備える処理システムの機能ブロック図を示す図である。

Claims (30)

  1. 複数のコマンドと複数の動作状態とを有するメモリシステムであって、
    複数のコマンド信号が供給されるコマンド入力ノードを有するコマンドラッチであって、前記コマンド信号をラッチするように構成されたコマンドラッチと、
    前記メモリシステムの現在の動作状態をモニタして、前記現在の動作状態を示す論理レベルの組み合わせを有する動作状態信号を生成するように構成された動作状態回路と、
    前記コマンドラッチに接続されたコマンドデコーダであって、前記動作状態信号に基づいて、前記ラッチされたコマンド信号の同一の組み合わせを少なくとも２つのメモリコマンドへとデコードするように構成されたコマンドデコーダと、
    を備えるメモリシステム。
  2. 前記コマンドデコーダは、
    前記コマンドラッチと前記動作状態回路とに接続されたコマンドデコーダ回路であって、前記メモリシステムが第１の動作状態にあることを前記動作状態信号が示しているときに、前記ラッチされたコマンド信号の論理レベルに基づいて、第１の動作セットの中から選択された動作を実行するための内部制御信号を生成するように構成され、また、前記メモリシステムが第２の動作状態にあることを前記動作状態信号が示しているときに、前記ラッチされたコマンド信号の論理レベルに基づいて、前記第１の動作セットとは異なる少なくとも１つの動作を有する第２の動作セットの中から選択された動作を実行するための内部制御信号を生成するように構成されたコマンドデコーダ回路、
    を備える、請求項１記載のメモリシステム。
  3. 前記コマンドデコーダは、
    前記コマンドラッチと前記動作状態回路とに接続されたコマンドデコーダ回路であって、前記ラッチされたコマンド信号の論理状態の第１の組み合わせおよび前記動作状態信号の論理レベルの第１の組み合わせに応答して、第１の動作を実行するためのクロックおよび制御信号の第１のセットを生成するように構成され、かつ、前記コマンド信号の論理状態の前記第１の組み合わせおよび前記動作状態信号の論理レベルの第２の組み合わせに応答して、第２の動作を実行するためのクロックおよび制御信号の第２のセットを生成するように構成されたコマンドデコーダ回路、
    を備える、請求項１記載のメモリシステム。
  4. 行と列から構成されるメモリセルを有する少なくとも一つのメモリセルアレイであって、アクティブ状態および非アクティブ状態を有するメモリセルアレイ、を更に備え、
    前記動作状態回路は、
    前記メモリセルアレイに接続されたアレイ状態回路であって、前記メモリセルアレイが前記アクティブ状態にある場合に、第１の論理レベルの組み合わせを有する動作状態信号を生成し、かつ、前記メモリセルアレイが前記非アクティブ状態にある場合に、第２の論理レベルの組み合わせを有する動作状態信号を生成する、アレイ状態回路、
    を備え、
    前記コマンドデコーダは、
    コマンド信号が供給されるコマンドノードと、前記アレイ状態回路に接続されて前記動作状態信号が供給されるメモリ状態ノードと、メモリコマンドを実行するための内部制御信号が供給される内部制御信号ノードと、を有するコマンドデコーダ回路であって、前記コマンド信号の第１の組み合わせと、前記第１の論理レベルの組み合わせを有する前記動作状態信号とに応答して、前記複数のメモリコマンドのうちの第１のメモリコマンドを実行するための内部制御信号を生成し、かつ、前記コマンド信号の前記第１の組み合わせと、前記第２の論理レベルの組み合わせを有する前記動作状態信号とに応答して、前記複数のメモリコマンドのうちの第２のメモリコマンドを実行するための内部制御信号を生成するように構成されたコマンドデコーダ回路、
    を備える、請求項１記載のメモリシステム。
  5. 前記コマンドデコーダの前記コマンドデコーダ回路は、前記メモリシステムが前記第１の動作状態にあることを前記動作状態信号が示している時に、前記ラッチされたコマンド信号の論理レベルの組み合わせを受信するのに応答して、第１の動作を実行するための内部制御信号を生成するように構成され、かつ、前記メモリシステムが前記第２の動作状態にあることを前記動作状態信号が示しているときに、前記ラッチされたコマンド信号の論理レベルの前記組み合わせを受信するのに応答して、第２の動作を実行するための内部制御信号を生成するように構成される、請求項２記載のメモリシステム。
  6. 前記コマンドデコーダの前記コマンドデコーダ回路は、前記メモリシステムが、前記第１の動作セットの動作うちの１つの動作が選択されたことに応答して前記第１の動作状態から遷移した第３の動作状態にあることを、前記動作状態信号が示しているとき、前記ラッチされたコマンド信号の論理レベルに応答して、第３の動作セットの中から選択された動作を実行するための内部制御信号を生成するように更に構成される、請求項２記載のメモリシステム。
  7. 前記コマンドデコーダ回路は、前記メモリシステムが前記第１の動作状態にあることを前記動作状態信号が示している時、前記ラッチされたコマンド信号の論理レベルの組み合わせを受信するのに応答して、第１の動作を実行するための内部制御信号を生成し、かつ、前記メモリシステムが前記第２の動作状態にあることを前記動作状態信号が示している時、前記ラッチされたコマンド信号の論理レベルの前記組み合わせを受信するのに応答して、第２の動作を実行するための内部制御信号を生成し、かつ、前記メモリシステムが前記第３の動作状態にあることを前記動作状態信号が示している時、前記ラッチされたコマンド信号の論理レベルの前記組み合わせを受信するのに応答して、第３の動作を実行するための内部制御信号を生成するように構成される、請求項６記載のメモリシステム。
  8. 前記コマンドデコーダの前記コマンドデコーダ回路は、更に、前記ラッチされたコマンド信号の論理状態の前記第１の組み合わせおよび前記動作状態信号の論理レベルの第３の組み合わせに応答して、第２の動作を実行するためのクロックおよび制御信号の第３のセットを生成するように構成される、請求項３記載のメモリシステム。
  9. 前記コマンドデコーダの前記コマンドデコーダ回路は、更に、前記ラッチされたコマンド信号の論理状態の第２の組み合わせおよび前記動作状態信号の論理レベルの前記第１の組み合わせに応答して、前記動作状態が第１の動作状態から第２の動作状態に遷移する動作を実行するためのクロックおよび制御信号を生成するように構成される、請求項３記載のメモリシステム。
  10. 前記メモリシステムは、複数のメモリバンクに分割されたメモリセルアレイから成り、該メモリバンクの各々は、メモリアクセス動作の準備状態である第１の動作状態と、前記メモリバンクを非アクティブにするための第２の動作状態とを有し、
    前記コマンドデコーダは、
    前記メモリバンクのいずれかが前記第１の動作状態にあることを示す前記動作状態信号と、前記複数のコマンド信号の第１の組み合わせとに応答して、前記複数のコマンドのうちの第１のコマンドを実行するための内部制御信号の第１のセットを生成し、かつ、前記メモリバンクの全てが前記第２の動作状態にあることを示す前記動作状態信号と、前記複数のコマンド信号の第１の組み合わせとに応答して、前記複数のコマンドのうちの第２のコマンドを実行するための内部制御信号の第２のセットを生成するように構成されるコマンドデコーダ回路、
    を備える、請求項１記載のメモリシステム。
  11. 前記メモリシステムの前記第１の動作状態はバンク非アクティブ状態を含み、前記第２の動作状態はバンクアクティブ状態を含み、前記複数のコマンドのうちの前記第１のコマンドはリフレッシュコマンドを含み、前記複数のコマンドのうちの前記第２のコマンドは前記バンクアクティブ状態から前記バンク非アクティブ状態に変化させるプリチャージコマンドを含む、請求項１０記載のメモリシステム。
  12. 前記メモリシステムは、アドレス信号が入力されるアドレス入力ノードを有するアドレスラッチを更に備え、該アドレスラッチは前記アドレス信号をラッチするように構成され、
    前記コマンドデコーダ回路は、前記アドレスラッチに接続され、更に、第１の論理状態を有する前記アドレス信号のうちの１つに応答して、前記複数のコマンドのうちの前記第１のコマンドの第１の選択肢を実行するための内部制御信号を生成し、また、第２の論理状態を有する前記アドレス信号のうちの１つに応答して、前記複数のコマンドのうちの前記第１のコマンドの第２の選択肢を実行するための内部制御信号を生成するように構成される、請求項１０記載のメモリシステム。
  13. 前記メモリシステムの前記複数のコマンドのうちの前記第１のコマンドはリフレッシュコマンドを含み、前記第１の選択肢はバンク毎のリフレッシュ選択肢を含み、前記第２の選択肢はすべてのバンクのリフレッシュ選択肢を含む、請求項１２記載のメモリシステム。
  14. 前記メモリシステムの前記コマンドデコーダは、
    前記メモリシステムが第１の動作状態であることを前記動作状態信号が示している間、前記ラッチされたコマンド信号の組み合わせに応答して、前記複数のコマンドのうちの第１のコマンドを実行するための内部制御信号の第１のセットを生成し、かつ、前記メモリシステムが第２の動作状態であることを前記動作状態信号が示している間、前記ラッチされたコマンド信号の前記組み合わせと同じ組み合わせに応答して、前記複数のコマンドのうちの第２のコマンドを実行するための内部制御信号の第２のセットを生成するように構成されたコマンドデコーダ回路、
    を備える、請求項１記載のメモリシステム。
  15. 前記コマンドデコーダ回路は、更に、前記第１の動作状態から前記第２の動作状態に遷移する動作状態にさせる複数のコマンドのうちの第３のコマンドを実行するように構成される、請求項１４記載のメモリシステム。
  16. 前記メモリシステムの前記メモリセルアレイは、複数のメモリバンクに配置されたメモリセルアレイであり、各メモリバンクはアクティブ状態と非アクティブ状態を有し、
    前記アレイ状態回路は、前記メモリバンクのいずれかが前記アクティブ状態にあることに応答して、前記第１の論理レベルの組み合わせを有する動作状態信号を生成し、かつ、前記メモリバンクの全てが前記非アクティブ状態にあることに応答して、前記第２の論理レベルの組み合わせを有する動作状態信号を生成するように構成される、請求項４記載のメモリシステム。
  17. 前記メモリシステムの前記コマンドデコーダ回路は、前記メモリシステムに供給される第１および第２の状態を有する信号が入力される入力ノードを更に備え、更に、前記コマンド信号の前記第１の組み合わせと、前記第１の論理レベルの組み合わせを有する動作状態信号と、前記第１の状態を有する信号とに応答して、前記複数のメモリコマンドのうちの前記第１のメモリコマンドの第１の選択肢を実行するための内部制御信号を生成し、かつ、前記コマンド信号の前記第１の組み合わせと、前記第１の論理レベルの組み合わせを有する動作状態信号と、前記第２の状態を有する信号とに応答して、前記複数のメモリコマンドのうちの前記第１のメモリコマンドの第２の選択肢を実行するための内部制御信号を生成するように構成される、請求項１６記載のメモリシステム。
  18. 前記メモリシステムの前記複数のメモリコマンドのうちの前記第１のメモリコマンドはリフレッシュコマンドを含み、前記第１の選択肢は前記メモリバンクのうちの１つをリフレッシュすることであり、前記第２の選択肢は前記メモリバンクの全てをリフレッシュすることである、請求項１７記載のメモリシステム。
  19. データ入力装置と、
    データ出力装置と、
    前記データ入力装置と前記データ出力装置とに接続されたプロセッサと、
    前記プロセッサに接続され、かつ、それぞれの動作が実行される複数の動作状態を有する、請求項１乃至１８のいずれか１項記載のメモリシステムと、
    を備えるコンピュータ処理システム。
  20. 要求された動作を実行するために、メモリシステムに供給されたコマンド信号をデコードする方法であって、
    前記コマンド信号を受信するステップと、
    前記メモリシステムの現在の動作状態をモニタして、前記現在の動作状態を示す論理レベルの組み合わせを有する動作状態信号を生成するステップと、
    前記メモリシステムが第１の動作状態にあることを前記動作状態信号が示している間、前記コマンド信号に基づいて第１の動作セットの中から１つの動作を選択するステップと、
    前記メモリシステムが第２の動作状態にあることを前記動作状態信号が示している間、前記コマンド信号に基づいて第２の動作セットの中から１つの動作を選択するステップと、
    を含む方法。
  21. 前記コマンド信号を受信するステップは、
    コマンド信号をラッチするステップであって、各コマンド信号がそれぞれの論理レベルを有する、ステップと、
    前記コマンド信号をその論理レベルの組み合わせに基づいてデコードするステップと、
    を含み、
    前記第１の動作セットの中から１つの動作を選択するステップは、
    前記メモリシステムが前記第１の動作状態にあることを前記動作状態信号が示していることに応答して、前記ラッチされたコマンド信号の論理レベルの組み合わせに基づき、第１の動作を実行するための内部制御信号の第１のセットを生成するステップを含み、
    前記第２の動作セットの中から１つの動作を選択するステップは、
    前記メモリシステムが前記第２の動作状態にあることを前記動作状態信号が示していることに応答して、前記ラッチされたコマンド信号の論理レベルの組み合わせに基づき、第２の動作を実行するための内部制御信号の第２のセットを生成するステップを含む、
    請求項２０記載の方法。
  22. 前記メモリシステムの前記現在の動作状態は、前記メモリシステムのバンクアクティブ状態とバンク非アクティブ状態とを含む、請求項２１記載の方法。
  23. 前記メモリシステムが第３の動作状態にあることを前記動作状態信号が示していることに応答して、前記ラッチされたコマンド信号の論理レベルの組み合わせに基づき、第３の動作を実行するための内部制御信号の第３のセットを生成するステップを更に含む、請求項２１記載の方法。
  24. 前記ラッチされた前記コマンド信号の論理レベルの組み合わせに基づき、第１の動作を実行するための内部制御信号の第１のセットを生成するステップは、前記メモリシステムが前記第１の動作状態から前記第３の動作状態に遷移する動作を実行するための内部制御信号を生成するステップを含む、請求項２２記載の方法。
  25. 前記メモリシステムに供給される信号の論理状態をモニタするステップを更に含み、
    前記第１の動作を実行するための内部制御信号の第１のセットを生成するステップは、
    前記ラッチされたコマンド信号の論理レベルの組み合わせと、第１の論理レベルを有する前記信号とに基づいて、前記第１の動作の第１の選択肢を実行するための内部制御信号を生成するステップと、
    前記ラッチされたコマンド信号の論理レベルの組み合わせと、第２の論理レベルを有する前記信号とに基づいて、前記第１の動作の第２の選択肢を実行するための内部制御信号を生成するステップと、
    を含む、請求項２１記載の方法。
  26. 前記信号の論理状態をモニタするステップは、前記メモリシステムに供給されるアドレス信号の論理状態をモニタするステップを含む、請求項２５記載の方法。
  27. 前記第１の動作状態はバンクアクティブ状態を含み、前記第２の動作状態はバンク非アクティブ状態を含む、請求項２０記載の方法。
  28. 前記メモリシステムが第３の動作状態にあることを前記動作状態信号が示している間、前記コマンド信号に基づいて第３の動作セットの中から１つの動作を選択するステップを更に含む、請求項２０記載の方法。
  29. 前記メモリシステムが第１の動作状態にあることを前記動作状態信号が示している間、前記コマンド信号に基づいて第１の動作セットの中から１つの動作を選択するステップは、前記メモリシステムが前記第１の動作状態から前記第３の動作状態に遷移する動作を選択するステップを含む、請求項２８記載の方法。
  30. 前記メモリシステムに供給される信号の論理レベルをモニタするステップを更に含み、
    前記メモリシステムが第１の動作状態にあることを前記動作状態信号が示している間、前記コマンド信号に基づいて第１の動作セットの中から１つの動作を選択するステップは、
    第１の論理レベルを有する前記信号に応答して動作の第１のモードを選択するステップと、
    第２の論理レベルを有する前記信号に応答して動作の第２のモードを選択するステップと、
    を含む、請求項２８記載の方法。
JP2008510019A 2005-05-03 2006-04-17 コマンド信号と動作状態に基づいてコマンドをデコードするためのシステムおよび方法 Active JP4877560B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/121,868 2005-05-03
US11/121,868 US7757061B2 (en) 2005-05-03 2005-05-03 System and method for decoding commands based on command signals and operating state
PCT/US2006/014650 WO2006118788A2 (en) 2005-05-03 2006-04-17 System and method for decoding commands based on command signals and operating state

Publications (2)

Publication Number Publication Date
JP2009501399A JP2009501399A (ja) 2009-01-15
JP4877560B2 true JP4877560B2 (ja) 2012-02-15

Family

ID=37308458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008510019A Active JP4877560B2 (ja) 2005-05-03 2006-04-17 コマンド信号と動作状態に基づいてコマンドをデコードするためのシステムおよび方法

Country Status (6)

Country Link
US (4) US7757061B2 (ja)
EP (1) EP1880295B1 (ja)
JP (1) JP4877560B2 (ja)
KR (1) KR100963702B1 (ja)
CN (1) CN101375255B (ja)
WO (1) WO2006118788A2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7757061B2 (en) * 2005-05-03 2010-07-13 Micron Technology, Inc. System and method for decoding commands based on command signals and operating state
JP2007035151A (ja) * 2005-07-26 2007-02-08 Elpida Memory Inc 半導体メモリ装置およびメモリシステムのリフレッシュ制御方法
CN104305834B (zh) * 2007-12-21 2017-06-09 陶氏环球技术有限责任公司 地毯，地毯衬垫和使用烯烃嵌段共聚物制备它们的方法
US8787086B1 (en) * 2008-08-29 2014-07-22 The Arizona Board Of Regents For And On Behalf Of Arizona State University Inhibiting address transitions in unselected memory banks of solid state memory circuits
US8942056B2 (en) 2011-02-23 2015-01-27 Rambus Inc. Protocol for memory power-mode control
US9117542B2 (en) 2013-09-27 2015-08-25 Intel Corporation Directed per bank refresh command
KR102166524B1 (ko) * 2014-01-06 2020-10-15 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10141042B1 (en) 2017-05-23 2018-11-27 Micron Technology, Inc. Method and apparatus for precharge and refresh control
US10552087B2 (en) * 2018-06-04 2020-02-04 Micron Technology, Inc. Methods for performing multiple memory operations in response to a single command and memory devices and systems employing the same
US10963336B2 (en) 2019-08-29 2021-03-30 Micron Technology, Inc. Semiconductor device with user defined operations and associated methods and systems
US11042436B2 (en) 2019-08-29 2021-06-22 Micron Technology, Inc. Semiconductor device with modified access and associated methods and systems
US11200118B2 (en) 2019-08-29 2021-12-14 Micron Technology, Inc. Semiconductor device with modified command and associated methods and systems
US10991415B2 (en) * 2019-09-19 2021-04-27 Micron Tehcnology, Inc. Semiconductor device performing implicit precharge operation
US11735246B2 (en) 2021-11-15 2023-08-22 Micron Technology, Inc. Semiconductor device performing refresh operation
US11922031B1 (en) * 2022-09-23 2024-03-05 Micron Technology, Inc. Apparatus with directed refresh management mechanism

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58166579A (ja) * 1982-03-29 1983-10-01 Fujitsu Ltd メモリ制御方式
JPH09161475A (ja) * 1995-12-01 1997-06-20 Hitachi Ltd 半導体記憶装置
JPH11250657A (ja) * 1998-03-05 1999-09-17 Sharp Corp 同期型半導体記憶装置
JP2000506301A (ja) * 1996-02-29 2000-05-23 マイクロン テクノロジー インコーポレイテッド 高速コマンド入力を有する簡単化されたクロックドｄｒａｍ
JP2001028190A (ja) * 1999-05-07 2001-01-30 Fujitsu Ltd 半導体記憶装置の動作制御方法および半導体記憶装置
JP2002074952A (ja) * 2000-08-31 2002-03-15 Fujitsu Ltd 同期型半導体記憶装置及びその入力回路の制御方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4507761A (en) 1982-04-20 1985-03-26 Mostek Corporation Functional command for semiconductor memory
US5996027A (en) 1992-12-18 1999-11-30 Intel Corporation Transmitting specific command during initial configuration step for configuring disk drive controller
JP2988804B2 (ja) 1993-03-19 1999-12-13 株式会社東芝 半導体メモリ装置
US5721860A (en) * 1994-05-24 1998-02-24 Intel Corporation Memory controller for independently supporting synchronous and asynchronous DRAM memories
US5748551A (en) 1995-12-29 1998-05-05 Micron Technology, Inc. Memory device with multiple internal banks and staggered command execution
JPH09288614A (ja) 1996-04-22 1997-11-04 Mitsubishi Electric Corp 半導体集積回路装置、半導体記憶装置およびそのための制御回路
JP3039380B2 (ja) 1996-07-04 2000-05-08 日本電気株式会社 マルチメディア通信端末装置
US5935220A (en) 1996-08-09 1999-08-10 Motorola Inc. Apparatus and method for high speed data and command transfer over an interface
US6347354B1 (en) * 1997-10-10 2002-02-12 Rambus Incorporated Apparatus and method for maximizing information transfers over limited interconnect resources
TW394898B (en) 1998-12-09 2000-06-21 Via Tech Inc A device making use of NOP command for common main memory
KR100351446B1 (ko) * 1999-12-21 2002-09-09 주식회사 하이닉스반도체 동기식 디램
DE10031223A1 (de) 2000-06-27 2002-01-10 Philips Corp Intellectual Pty Mikrocontroller
US6477598B1 (en) * 2000-07-20 2002-11-05 Lsi Logic Corporation Memory controller arbitrating RAS, CAS and bank precharge signals
US6438062B1 (en) * 2000-07-28 2002-08-20 International Business Machines Corporation Multiple memory bank command for synchronous DRAMs
KR100396894B1 (ko) 2001-06-27 2003-09-02 삼성전자주식회사 버스 효율을 향상시키는 메모리 시스템 및 반도체 메모리장치와 상기 반도체 메모리 장치의 리프레쉬 방법
US6560161B1 (en) 2001-08-30 2003-05-06 Micron Technology, Inc. Synchronous flash memory command sequence
DE10149192B4 (de) 2001-10-05 2005-07-14 Infineon Technologies Ag Vorrichtung zum Erzeugen von Speicher-internen Befehlssignalen aus einem Speicheroperationsbefehl
US7302503B2 (en) 2002-04-01 2007-11-27 Broadcom Corporation Memory access engine having multi-level command structure
US20030217223A1 (en) * 2002-05-14 2003-11-20 Infineon Technologies North America Corp. Combined command set
KR100535071B1 (ko) * 2002-11-07 2005-12-07 주식회사 하이닉스반도체 셀프 리프레쉬 장치
US7757061B2 (en) 2005-05-03 2010-07-13 Micron Technology, Inc. System and method for decoding commands based on command signals and operating state

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58166579A (ja) * 1982-03-29 1983-10-01 Fujitsu Ltd メモリ制御方式
JPH09161475A (ja) * 1995-12-01 1997-06-20 Hitachi Ltd 半導体記憶装置
JP2000506301A (ja) * 1996-02-29 2000-05-23 マイクロン テクノロジー インコーポレイテッド 高速コマンド入力を有する簡単化されたクロックドｄｒａｍ
JPH11250657A (ja) * 1998-03-05 1999-09-17 Sharp Corp 同期型半導体記憶装置
JP2001028190A (ja) * 1999-05-07 2001-01-30 Fujitsu Ltd 半導体記憶装置の動作制御方法および半導体記憶装置
JP2002074952A (ja) * 2000-08-31 2002-03-15 Fujitsu Ltd 同期型半導体記憶装置及びその入力回路の制御方法

Also Published As

Publication number Publication date
WO2006118788A3 (en) 2009-05-07
US20060265556A1 (en) 2006-11-23
US20100257332A1 (en) 2010-10-07
KR100963702B1 (ko) 2010-06-14
EP1880295B1 (en) 2016-10-26
US10002659B2 (en) 2018-06-19
KR20080013992A (ko) 2008-02-13
US8205055B2 (en) 2012-06-19
EP1880295A4 (en) 2009-10-21
US7757061B2 (en) 2010-07-13
EP1880295A2 (en) 2008-01-23
CN101375255A (zh) 2009-02-25
JP2009501399A (ja) 2009-01-15
US9466344B2 (en) 2016-10-11
US20120246434A1 (en) 2012-09-27
CN101375255B (zh) 2011-09-28
WO2006118788A2 (en) 2006-11-09
US20170004872A1 (en) 2017-01-05

Similar Documents

Publication Publication Date Title
JP4877560B2 (ja) コマンド信号と動作状態に基づいてコマンドをデコードするためのシステムおよび方法
US10127969B2 (en) Memory device command receiving and decoding methods
US7149141B2 (en) Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency
US7433248B2 (en) System and method for enhanced mode register definitions
US7251171B2 (en) Semiconductor memory and system apparatus
US20060268652A1 (en) Pseudo SRAM capable of operating in continuous burst mode and method of controlling burst mode operation thereof
US20140254300A1 (en) Devices and system providing reduced quantity of interconnections
CN112041925B (zh) 用于在读取操作期间控制数据选通信号的系统及方法
JP2010541075A (ja) 高速ｄｒａｍ中の信号を処理するためのシステムおよび方法
US6714460B2 (en) System and method for multiplexing data and data masking information on a data bus of a memory device
US6552959B2 (en) Semiconductor memory device operable for both of CAS latencies of one and more than one
US6931479B2 (en) Method and apparatus for multi-functional inputs of a memory device
JPH10162576A (ja) 半導体メモリ装置のカラム選択ラインイネーブル回路
JP2000331498A (ja) 半導体記憶装置
JPH11265575A (ja) 半導体装置及びデータ処理システム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081114

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20090217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110125

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110310

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110926

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111116

R150 Certificate of patent or registration of utility model

Ref document number: 4877560

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250