JP4876359B2 - 化合物半導体素子、その製造方法、発光素子およびトランジスタ - Google Patents

化合物半導体素子、その製造方法、発光素子およびトランジスタ Download PDF

Info

Publication number
JP4876359B2
JP4876359B2 JP2001272831A JP2001272831A JP4876359B2 JP 4876359 B2 JP4876359 B2 JP 4876359B2 JP 2001272831 A JP2001272831 A JP 2001272831A JP 2001272831 A JP2001272831 A JP 2001272831A JP 4876359 B2 JP4876359 B2 JP 4876359B2
Authority
JP
Japan
Prior art keywords
crystal
boron phosphide
layer
substrate
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001272831A
Other languages
English (en)
Other versions
JP2003086506A (ja
Inventor
隆 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2001272831A priority Critical patent/JP4876359B2/ja
Priority to TW91118810A priority patent/TWI230405B/zh
Priority to US10/237,732 priority patent/US6730987B2/en
Publication of JP2003086506A publication Critical patent/JP2003086506A/ja
Priority to US10/793,832 priority patent/US7030003B2/en
Application granted granted Critical
Publication of JP4876359B2 publication Critical patent/JP4876359B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、特定の面方位を有する珪素(Si)単結晶(シリコン)を基板として化合物半導体素子を構成するための技術に関する。
【0002】
【従来の技術】
III−V族化合物半導体の一種として、硼素(B)とリン(P)とを構成元素として含むリン化硼素(BP)系III−V族化合物半導体(リン化硼素系半導体)が知られている(寺本 巌著、「半導体デバイス概論」(1995年3月30日、(株)培風館発行初版、26〜28頁参照)。リン化硼素(BP)は、フィリップス(Philips)のイオン結合度が0.006と小さく(フィリップス著、「半導体結合論」(1985年7月25日、(株)吉岡書店発行第3刷、51頁参照)、全んど共有結合からなる物質である。また、閃亜鉛鉱(zinc−blend)型の立方晶であるため、縮退した価電子帯のバンド構造を有する(生駒 俊明、生駒 英明共著、「化合物半導体の基礎物性入門」(1991年9月10日、(株)培風館発行初版)、14〜17頁参照)。このため、リン化硼素にあっては、p形の導電層を容易に獲得できる利点が備わっている。
【0003】
従来に於いては、珪素(Si)単結晶基板上に設けられたリン化硼素層を利用して様々な化合物半導体素子が構成されている。例えば、リン化硼素層を利用したヘテロバイポーラトランジスタ(HBT)が知れている(J.Electrochem.Soc.,125(4)(1978)、633〜637頁参照)。また、リン化硼素層をウィンドウ(window)層として利用した太陽電池がある(上記のJ.Electrochem.Soc.,参照)。また、リン化硼素並びにその混晶を利用して、青色帯或いは緑色帯の発光ダイオード(LED)或いはレーザダイオード(LD)を構成する技術が開示されている(日本国特許▲1▼第2809690号、▲2▼第2809691号、▲3▼第2809692号各公報、及び▲4▼米国特許6,069,021号参照)。
【0004】
単量体のリン化硼素(BP;boron monophosphide)の格子定数は約4.538Åである(上記の「半導体デバイス概論」、28頁参照)。一方、基板として利用されている珪素(Si)単結晶は、同じくの立方晶の閃亜鉛鉱(zinc−blend)型結晶であり、その格子定数は約5.431Åである(上記の「半導体デバイス概論」、28頁参照)。従って、格子のミスマッチ(mismatch)度を、珪素単結晶の格子定数(=5.431Å)に対する、双方の結晶の格子定数の差異(=0.893Å)の比率で表すと約16.6%の大きに達する。この大きな格子ミスマッチ度に因るリン化硼素層のSi基板表面からの剥離を防止するために、比較的低温で成長させた非晶質を含む多結晶のリン化硼素からなる低温緩衝層をSi基板表面に設ける技術手段が開示されている(上記の米国特許6,069,021号参照)。
【0005】
【発明が解決しようとする課題】
従来技術にあって、リン化硼素系半導体層は、例えば表面を{1.0.0.}または{1.1.1.}結晶面とする珪素単結晶を基板として形成されている(上記の米国特許6,069,021号参照)。特に、{1.1.1.}結晶面では、{1.0.0.}結晶面に比較して珪素原子が密に存在しているため、低温緩衝層を構成する硼素(B)及びリン(P)の珪素単結晶基板内部への浸透を抑制するに有効であるとされている。
【0006】
しかし、珪素単結晶の{1.1.1.}結晶面の相互の間隔は約3.136Åである。一方、リン化硼素(BP:格子定数=4.538Å)の{1.1.0.}結晶面の間隔は、3.209Åであり、珪素単結晶の{1.1.1.}結晶面の間隔とは一致しない。このため、従来の{1.1.1.}結晶面を表面とする珪素単結晶基板上にもたらされるリン化硼素層は、転位或いは積層欠陥等の結晶欠陥を多量に含む粗悪な結晶層となるのが問題となっている。
【0007】
本発明は、{1.1.1.}珪素単結晶の表面に交差する珪素の{1.1.1.}結晶面の間隔を、リン化硼素の{1.1.0.}結晶面の間隔に一致させる様にした表面の珪素単結晶を基板として、結晶性に優れるリン化硼素系半導体層をもたらす技術を提供する。
【0008】
【課題を解決するための手段】
本発明は、珪素単結晶基板の表面をなす結晶面の方位を特定することに依って、上記の従来技術の問題点を解決するのを趣旨とする発明である。すなわち本発明は、
(1)珪素(Si)単結晶(シリコン)からなる基板の表面上に設けられた、硼素(B)とリン(P)とを構成元素として含むリン化硼素(BP)系半導体層を備えてなる化合物半導体素子に於いて、[1.1.0.]結晶方位に向かって、5.0度(°)以上で9.0度(°)以下の角度で傾斜した{1.1.1.}結晶面を表面とする珪素単結晶を基板としたことを特徴とする化合物半導体素子。
(2)[1.1.0.]結晶方位に向かって、7.3±0.5度(°)の角度の範囲で傾斜した{1.1.1.}結晶面を表面とする珪素単結晶を基板としたことを特徴とする上記(1)に記載の化合物半導体素子。
(3)[1.1.0.]結晶方位に向かって、5.0°以上で9.0°以下の角度で傾斜した{1.1.1.}結晶面を表面とする珪素単結晶基板上に、リン化硼素系半導体層からなる低温緩衝層を介して、{1.1.0.}結晶面を有するリン化硼素系半導体層が積層された積層構造体からなる上記(1)に記載の化合物半導体素子。
(4)[1.1.0.]結晶方位に向かって、7.3±0.5度(°)の角度の範囲で傾斜した{1.1.1.}結晶面を表面とする珪素単結晶基板上に、リン化硼素系半導体層からなる低温緩衝層を介して、{1.1.0.}結晶面を有するリン化硼素(BP)半導体層が積層された積層構造体からなる上記(2)に記載の化合物半導体素子。
(5)上記(1)乃至(4)のいずれか1項記載の化合物半導体素子からなる発光素子。
(6)上記(1)乃至(4)のいずれか1項記載の化合物半導体素子からなるトランジスタ。
である。
【0009】
また本発明は
(7)[1.1.0.]結晶方位に向かって、5.0°以上で9.0°以下の角度で傾斜した{1.1.1.}結晶面を表面とする珪素単結晶基板上に、リン化硼素系半導体層からなる低温緩衝層を介して、{1.1.0.}結晶面を有するリン化硼素系半導体層を積層する化合物半導体素子の製造方法。
(8)[1.1.0.]結晶方位に向かって、7.3±0.5度(°)の角度の範囲で傾斜した{1.1.1.}結晶面を表面とする珪素単結晶基板上に、リン化硼素系半導体層からなる低温緩衝層を介して、{1.1.0.}結晶面を有するリン化硼素(BP)半導体層を積層する化合物半導体素子の製造方法。
である。
【0010】
【発明の実施の形態】
本発明の内容を説明するために、{1.1.1.}結晶面2aを表面とする{1.1.1.}−珪素単結晶1の断面模式図を図1に例示する。{1.1.1.}−珪素単結晶の表面は、何れの結晶方位にも傾斜していない正確な{1.1.1.}結晶面2aである。立方晶閃亜鉛鉱型にあって、{1.1.1.}結晶面相互のなす交差角度は70.5度(°)である(「やさしい電子回折と初等結晶学」(1997年7月10日、共立出版(株)発行初版1刷、57頁参照)。従って、{1.1.1.}−珪素単結晶1にあって、表面をなす{1.1.1.}結晶面2aには、角度にして70.5度(°)で交差する{1.1.1.}結晶面2bが存在する。Si単結晶の{1.1.1.}結晶面の間隔は約3.136Åであり、例えば、リン化硼素(BP)の{1.1.0.}結晶面との間隔(=3.209Å)の差異は約0.073Åとなる。即ち、Si単結晶の{1.1.1.}結晶面の間隔に対する、この結晶面間隔の差異(=0.073Å)の比率(=0.073Å/3.136Å)は、約2.3%に達する。即ち、無傾斜の珪素{1.1.1.}結晶面では、例えば、リン化硼素の{1.1.0.}結晶面との結晶面間隔の差異は依然として大のままである。
【0011】
一方、[1.1.0.]結晶方向に、θ度(0°<θ<90°)の角度で傾斜させた{1.1.1.}結晶表面2cに交差する{1.1.1.}結晶面2bの間隔(=d:単位Å)と、{1.1.1.}結晶面2bの本来の結晶面間隔(=d0:Å)との関係を図2に模式的に示す。[1.1.0.]結晶方向に傾斜した{1.1.1.}結晶面表面2cでは、Siの{1.1.1.}結晶面間の間隔(=d)はd0(=3.136Å)より延長される。[1.1.0.]結晶方向に、θ°傾斜させた{1.1.1.}結晶表面2cに交差する{1.1.1.}結晶面2bの間隔(=d)は、次式(1)で与えられる。
d(Å)=d0/sin(θ+70.5)° (式(1))
θを大とするに従い、dはd0に近づくこととなる。
【0012】
上記の式(1)に則れば、θ=5.0°(sin(5.0°+70.5°)=0.9681)とすれば、d=3.239Åとなり、例えば、リン化硼素・ガリウム混晶(B0.95Ga0.05P)の{1.1.0.}結晶面の結晶面間隔に合致させられる。θ=9.0°(sin(79.5°)=0.9832)とすれば、d=3.190Åとなり、例えば、BN0.030.97の{1.1.0.}結晶面の間隔と合致する距離で交差する{1.1.1.}結晶面2bをもった{1.1.1.}結晶面2cを得ることができる。θを5.0°以上で9.0°以下とすれば、単量体のリン化硼素(BP)の{1.1.0.}結晶面間隔との差異の比率も±1.0%未満に減少させられ、結晶欠陥密度の少ない結晶性に優れるリン化硼素系半導体層を得るに好都合となる。
【0013】
本発明の実施形態の好例として、<1.1.0.>結晶方位に5.0°傾斜した(1.1.1.)結晶面を表面とする硼素(B)ドープp形Si単結晶基板上に、亜鉛(Zn)ドープリン化硼素・ガリウム混晶(B0.95Ga0.05P)からなる低温緩衝層を介して、{1.1.0.}結晶面からなるマグネシウム(Mg)ドープp形B0.95Ga0.05P層を備えた積層構造体から構成した化合物半導体素子を挙げられる。また、<−1.1.0.>方向に9.0°傾斜させた(−1.1.1.)結晶面を表面とするリン(P)ドープn形Si単結晶基板上に、アンドープ(undope)のリン化硼素からなる低温緩衝層を介して、珪素(Si)ドープn形リン化硼素層を積層させて、例えば発光素子用途の積層構造体を構成する例が挙げられる。
【0014】
また、θが7.3°(sin(77.8°)=0.9774)であれば、上記の式(1)より、dは単量体のリン化硼素(BP)の{1.1.0.}結晶面の結晶面間隔(=3.209Å)に合致することとなる。θを7.3°±0.5°の範囲とすれば、dは3.203Å(θ=7.8°の場合)から3.215Å(θ=6.8°の場合)範囲に収まり、従って、BPの{1.1.0.}結晶面の間隔(=3,209Å)とdとの差異の比率は0.2%以下の低きとすることができる。図3に、θを7.3°とした{1.1.1.}結晶面を表面2cとする{1.1.1.}−珪素単結晶1基板上に、基板1の表面に平行にリン化硼素(BP)の{1.1.0.}結晶面4が成長する模様を模式的に示す。[1.1.0.]結晶方向に7.3°傾斜した{1.1.1.}結晶表面2cには、3.209Åの間隔をもって{1.1.1.}結晶面2bが交差することとなる。この{1.1.1.}結晶面2bの表面2cに於ける間隔は、リン化硼素系半導体層3の{1.1.0.}−結晶面4の間隔に一致するため、{1.1.0.}−BP結晶層3の成長は促進される。また、{1.1.1.}−珪素単結晶1表面2cに交差する{1.1.1.}結晶面2bの面間隔(=d)との整合性に依り、特に、転位或いは積層欠陥等の結晶欠陥密度の小さい結晶性に優れるリン化硼素半導体層が得られる。珪素単結晶基板の表面上に例えば、リン化硼素系半導体層からなる低温緩衝層を介在させてリン化硼素半導体層を積層する場合にあっても、{1.1.0.}からなるリン化硼素半導体層が得られる効果は失われない。むしろ、非晶質を含む多結晶の低温緩衝層を設けることに依り、珪素単結晶基板との密着性に優れる{1.1.0.}−リン化硼素半導体層が得られる利点がある。
【0015】
[1.1.0.]結晶方向に好適な角度で傾斜した{1.1.1.}-結晶面を表面とする{111}−Si基板上に形成された結晶性に優れる{1.1.0.}−リン化硼素系半導体層を利用すれば、特性に優れる化合物半導体素子がもたらされる利点がある。本発明の実施形態の好例として、<1.0.−1.>結晶方位に7.0°傾斜した(1.−1.1)結晶面を表面とする硼素(B)ドープp形Si単結晶基板上に、アンドープリン化硼素(BP)からなる低温緩衝層を介して、{1.1.0.}結晶面からなるベリリウム(Be)ドープp形BP層を備えた積層構造体から化合物半導体素子を構成する例を挙げられる。特に、室温での禁止帯幅を3.0±0.2eVとするリン化硼素層から構成された結晶性に優れる結晶層は、例えば、発光素子にあって、単一或いは二重ヘテロ(ヘテロ)接合構造の発光部を構成するための障壁層(クラッド層)として有効に利用できる。
【0016】
発光素子に加えて、本発明に依る結晶性に優れるリン化硼素系半導体層を利用すれば、例えば、受光素子、pn接合型ダイオード(整流器)、ヘテロバイポーラトランジスタ(HBT)等の化合物半導体素子を構成できる。例えば、表面受光型の受光素子は、次の(A)項に記載の導電性基板上に順次、(B)〜(E)項に記載の機能層を積層してなる積層構造体から構成できる。
(A)<1.1.0.>結晶方向に7.3°傾斜した(1.1.1.)結晶面を表面とするアンチモン(Sb)ドープn形{1.1.1.}−Si単結晶基板
(B)Siドープn形リン化硼素(BP)からなる非晶質体を含む多結晶からなる低温緩衝層
(C)(A)に記す基板の表面に平行に配列した{1.1.0.}−結晶面から主になるSiドープn形リン化硼素層
(D)単量体のリン化硼素(BP:格子定数=4.538Å)と格子のミスマッチ(mismatch)性の少ない立方晶の窒化ガリウム(GaN:格子定数=4.510Å)から主になる高抵抗のGaN層
(E)ベリリウム(Be)をドーピングしたp形リン化硼素層。
この積層構成では、窒化ガリウム(GaN)層が格子ミスマッチ(mismatch)度の少なく、尚且、好適に傾斜した(1.1.1.)−珪素結晶表面上の形成した結晶性に優れるリン化硼素層上に積層させているため、特に、結晶性に優れるGaN層を形成できる。
【0017】
また、結晶性に優れるリン化硼素系半導体層を利用した、次の(イ)〜(ニ)項に記載の機能層を備えた積層構造体からは例えば、npn接合型のHBTを構成できる。
(イ)コレクタ(collector)層としての作用を兼用する、<−1.1.0.>結晶方向に7.3°傾斜した(−1.1.1.)結晶面を表面とするアンチモン(Sb)ドープn形{1.1.1.}−Si単結晶基板
(ロ)亜鉛(Zn)ドープp形リン化硼素(BP)からなる非晶質体を含む多結晶からなる低温緩衝層
(ハ)(イ)に記す基板の表面に平行に配列した{1.1.0.}−結晶面から主になるBeドープp形リン化硼素層からなるベース(base)層
(ニ)珪素(Si)ドープn形リン化硼素(BP)からエミッタ(emitter)層。
上記例では、高い正孔濃度を与えるベリリウムをp形不純物として添加した、イオン結合性の少ないリン化硼素からベース層を構成しているため、特に、低抵抗のp形伝導層からベース層を構成でき得て優位である。
【0018】
【作用】
[1.1.0.]結晶方位に向かって傾斜させた{1.1.1.}結晶面を表面とする珪素(Si)単結晶基板は、傾斜させる角度に依り、Siの{1.1.1.}結晶表面に交差する{1.1.1.}結晶面の間隔を、リン化硼素系半導体層、特に、単量体のリン化硼素(BP)の{1.1.0.}結晶面間隔に合致させることができるため、{1.1.0.}結晶面からなるリン化硼素系半導体層の成長を促進させる作用を有する。
【0019】
【実施例】
(第1実施例)
本第1実施例では、<−1.−1.0>結晶方向に角度にして 5.0°傾斜させた(−1.−1.1)結晶面を表面とする珪素(Si)単結晶を基板とするLEDを構成する場合を例にして、本発明を具体的に説明する。本第1実施例に係わるLED1Aの断面構造を模式的に図4に示す。
【0020】
LED1Aを構成するための積層構造体1Bは、硼素ドープp形(−1.1.0)−珪素単結晶(シリコン)を基板101上に次項の(2)〜(4)に記す機能層を順次、堆積して構成した。基板101の表面は<−1.−1.0.>方向に5.0°傾斜した(−1.1.1.)結晶面としたため、表面で交差する{111}結晶面(d0=3.136Å)の間隔(=d)は3.272Åであった。
【0021】
(1)トリエチル硼素((C253B)/ホスフィン(PH3)/水素(H2)系常圧MOCVD法により350℃で成長させた、非晶質を主体とした多結晶の亜鉛(Zn)ドープリン化硼素(BP)からなる低温緩衝層102
(2)(C253B/トリメチルインジウム((CH33In)/PH3/H2系常圧MOCVD手段を利用し、850℃で成長させたマグネシウム(Mg)をドーピングしたp形リン化硼素・インジウム混晶(B0.93In0.07P:格子定数=4.628Å)層からなる下部障壁層103。Mgのドーピング源にはビス−シクロペンタジエニルMg(分子式:(bis−(C552Mg)を利用した。
(3)トリメチルガリウム((CH33Ga)/(CH33In/アンモニア(NH3)/H2系常圧MOCVD手段を利用して、850℃で立方晶の珪素(Si)ドープn形Ga0.75In0.25N層(格子定数=4.628Å)から主になる発光層104(キャリア濃度≒6×1017cm-3、層厚≒120nm)。
(4)(C253B/PH3/H2系常圧MOCVD手段により、400℃で成長させた、室温での禁止帯幅を約3.1eVとする珪素ドープn形リン化硼素(BP)からなる非晶質を主体として構成された上部障壁層105。
【0022】
下部障壁層103を構成するリン化硼素・インジウム混晶(B0.93In0.07P)層は、低温緩衝層102を介して設けたために、低温緩衝層102より剥離することの無い連続膜となった。また、下部障壁層103は、B0.93In0.07Pの{1.1.0.}結晶面から構成される結晶層となった。また、その{1.1.0.}結晶面の間隔(d=3.272Å)に一致する距離で交差するSi−{1.1.1.}結晶面を有する(−1.1.1.)単結晶を基板として形成することとしたため、断面TEM技法に依る結晶構造の観察では、B0.93In0.07P層の内部には転位或いは積層欠陥の密度は特に増殖されるのは認められなかった。
【0023】
上部障壁層105の中央には、金・錫(Au・Sn)円形電極(直径=120μm)からなるオーミック性の表面電極106を設けた。また、p形Si基板101の裏面の略全面には、アルミニウム(Al)からなるオーミック性の裏面電極107を設けてLED1Aを構成した。
【0024】
構成された青色LED1Aは、次の(a)〜(d)項に記載の特性を示した。
(a)発光中心波長:460nm
(b)輝度:7ミリカンデラ(mcd)
(c)順方向電圧:3.0ボルト(V)(順方向電流=20mA)
(d)逆方向電圧:5V(逆方向電流=10μA)
また、発光スペクトルの半値幅(所謂、FWHM)は20nmであり、良好な単色性の発光がもたらされた。[110]方向に5.0度傾斜した{111}−Si単結晶を基板として形成した、室温禁止帯幅を約3.1eVとする{110}ーリン化硼素・インジウム混晶(B0.93In0.07P)下部障壁層103は結晶性に優れるものとなり、このため、高輝度のLED1Aをもたらすに貢献した。
【0025】
(第2実施例)
本第2実施例では、<1.−1.0.>結晶方向に角度にして7.3°傾斜させた(1.−1.1.)結晶面を表面とする珪素(Si)単結晶を基板としてショットキー(Schottky)接合型電界効果型トランジスタ(MESFET)を構成する場合を例にして、本発明を具体的に説明する。
【0026】
本第2実施例に記すMESFET2Aの断面構造を模式的に図5に示す。MESFET2Aを構成するための積層構造体2Bは、アンドープ高抵抗(1.−1.1.)−珪素単結晶(シリコン)基板101上に、次項の(1)〜(4)に記す機能層を順次、堆積して構成した。基板101の表面は<1.−1.0.>方向に7.3°傾斜させた(1.−1.1.)結晶面としたため、表面で交差する{1.1.1.}結晶面(d0=3.136Å)の間隔(=d)は3.209Åとなった。
【0027】
(1)(C253B/PH3/H2系常圧MOCVD法により350℃で成長させた、非晶質を主体とした多結晶のアンドープで高抵抗のリン化硼素(BP)からなる低温緩衝層102
(2)同じく(C253B/PH3/H2系常圧MOCVD手段を利用し、850℃で成長させた酸素(O)ドープの高抵抗(室温での抵抗率≒104Ω・cm)BP層(格子定数=4.538Å)からなる緩衝層108。酸素のドーピング源にはトリエトキシ硼素(分子式:(C250)3B)を利用した。
(3)(CH33Ga/NH3/H2系常圧MOCVD手段を利用し、850℃で成長させた立方晶のアンドープn形Ga0.94In0.06N層(格子定数=4.538Å)から主になる動作層109(キャリア濃度≒2×1017cm-3、層厚≒40nm)。
(4)(C253B/PH3/H2系常圧MOCVD手段により、400℃で成長させた室温での禁止帯幅を約3.1eVとするアンドープn形BP層からなる非晶質のショットキーゲート(gate)電極を構成するためコンタクト層110。
【0028】
高抵抗の緩衝層108を構成するリン化硼素(BP)層は、{1.1.0.}結晶面から構成される結晶層となった。また、表面でのSiの{1.1.1.}格子面の間隔をBPの{1.1.0.}結晶面の間隔(d=3.209Å)に一致させる様にした{1.1.1.}−Si単結晶を基板101としたため、断面TEM技法に依る結晶構造の観察では、高抵抗緩衝層108の内部の転位密度は約1×105cm-2未満と計測された。
【0029】
公知のフォトリソグラフィー(写真食刻)技術を利用して、図5の断面模式図に示す如く、ゲート電極111を形成する予定の領域に限定してコンタクト層110を除去した。次に、同領域に露出させた動作層109の表面に、一般的な電子ビーム蒸着手段に依り、チタン(Ti)及ぶアルミニウム(Al)を順次、真空蒸着させた。これより、動作層109に接触する側をチタン(Ti)とし、表層をアルミニウム(Al)とした2層構造のショットキ接触型ゲート電極111を構成した。ゲート電極111の電極長は、約2.5μmとした。ゲート電極111を挟んで対向する両側に残置させたn形BPコンタクト層110の表面には、オーミック(Ohmic)性のソース(source)電極112及びドレイン(drain)電極113を設けた。ソース112及びドレイン113両オーミック電極は、動作層109とは接触させずに、何れも金・ゲルマニム合金(Au95重量%+Ge5重量%)、ニッケル(Ni)及び金(Au)の3層構造から構成した。
【0030】
ソース電極112及びドレイン電極113間に、+20Vのソース・ドレイン電圧(=VDS)を印可した際にMESFET2Aは以下の直流特性を示した。
(a)ソース・ドレイン電流(IDS):2.5mA
(b)相互コンダクタンス(gm):20ミリシーメンス(mS)/mm
(c)ピンチオフ電圧:−10.0V。
特に、[1.1.0.]結晶方位に向かって7.3°傾斜した{1.1.1.}結晶面を表面とする{1.1.1.}−Si単結晶を基板101として利用して形成した結晶性に優れ、且つ、高抵抗の{1.1.0.}−BP層から緩衝層層108を構成したので、緩衝層108内部へのIDSの漏洩(leak)を防止するに効果を挙げられ、ピンチオフ(pinch−off)特性に優れるMESFETがもたらされた。
【0031】
【発明の効果】
本発明に依れば、リン化硼素(BP)系半導体層、特に、{1.1.0.}結晶面からなる{1.1.0.}−リン化硼素系半導体層を得るに好適となる、{1.1.0.}方向に好適な角度で傾斜させた{1.1.1.}結晶面を表面とする{1.1.1.}−Si単結晶を基板として化合物半導体素子を構成することとしたので、結晶性に優れるリン化硼素系半導体層を利用して、例えば、発光の単色性に優れる化合物半導体発光素子を提供できる。
【0032】
また、本発明に依れば、例えば、リン化硼素(BP)の{1.1.0.}結晶面の間隔と同一の間隔でSiの{1.1.1.}結晶面が交差する{1.1.1.}−Si単結晶を基板として、結晶性に優れ、尚且つ高抵抗のリン化硼素層を利用して電界効果型トランジスタを構成することとしたので、ピンチオフ特性に優れるMESFETを提供できる。
【図面の簡単な説明】
【図1】{1.1.1.}結晶面を表面とする{1.1.1.}−珪素単結晶の断面模式図である。
【図2】{1.1.0.}方向に角度にしてθ°傾斜した{1.1.1.}−結晶面を表面とする{1.1.1.}−珪素単結晶の断面模式図である。
【図3】{1.1.0.}方向に角度にして7.3°傾斜した{1.1.1.}−Si表面上での{1.1.0.}−リン化硼素系半導体層の成長の模様を説明するための断面模式図である。
【図4】第1実施例に記載のLEDの断面模式図である。
【図5】第2実施例に記載のMESFETの断面模式図である。
【符号の説明】
1A LED
2A MESFET
1B、2B 積層構造体
1 {111}−Si単結晶基板
2a Si単結晶の表面をなす{111}−結晶面
2b 表面をなす{111}−結晶面に交差する{111}−Si結晶面
2c [110]方向にθ°傾斜した{111}−Si結晶表面
3 {110}−リン化硼素半導体層
4 リン化硼素の{110}−結晶面
101 単結晶基板
102 低温緩衝層
103 下部障壁層
104 発光層
105 上部障壁層
106 表面電極
107 裏面電極
108 高抵抗BP緩衝層
109 GaInN動作層
110 BPコンタクト層
111 Ti/Alゲート電極
112 AuGe/Ni/Auソース電極
113 AuGe/Ni/Auドレイン電極

Claims (8)

  1. 珪素(Si)単結晶(シリコン)からなる基板の表面上に設けられた、硼素(B)とリン(P)とを構成元素として含むリン化硼素(BP)系半導体層を備えてなる化合物半導体素子に於いて、[1.1.0.]結晶方位に向かって、5.0度(°)以上で9.0度(°)以下の角度で傾斜した{1.1.1.}結晶面を表面とする珪素単結晶を基板としたことを特徴とする化合物半導体素子。
  2. [1.1.0.]結晶方位に向かって、7.3±0.5度(°)の角度の範囲で傾斜した{1.1.1.}結晶面を表面とする珪素単結晶を基板としたことを特徴とする請求項1に記載の化合物半導体素子。
  3. [1.1.0.]結晶方位に向かって、5.0°以上で9.0°以下の角度で傾斜した{1.1.1.}結晶面を表面とする珪素単結晶基板上に、リン化硼素系半導体層からなる低温緩衝層を介して、{1.1.0.}結晶面を有するリン化硼素系半導体層が積層された積層構造体からなる請求項1に記載の化合物半導体素子。
  4. [1.1.0.]結晶方位に向かって、7.3±0.5度(°)の角度の範囲で傾斜した{1.1.1.}結晶面を表面とする珪素単結晶基板上に、リン化硼素系半導体層からなる低温緩衝層を介して、{1.1.0.}結晶面を有するリン化硼素(BP)半導体層が積層された積層構造体からなる請求項2に記載の化合物半導体素子。
  5. 請求項1乃至4のいずれか1項記載の化合物半導体素子からなる発光素子。
  6. 請求項1乃至4のいずれか1項記載の化合物半導体素子からなるトランジスタ。
  7. [1.1.0.]結晶方位に向かって、5.0°以上で9.0°以下の角度で傾斜した{1.1.1.}結晶面を表面とする珪素単結晶基板上に、リン化硼素系半導体層からなる低温緩衝層を介して、{1.1.0.}結晶面を有するリン化硼素系半導体層を積層する化合物半導体素子の製造方法。
  8. [1.1.0.]結晶方位に向かって、7.3±0.5度(°)の角度の範囲で傾斜した{1.1.1.}結晶面を表面とする珪素単結晶基板上に、リン化硼素系半導体層からなる低温緩衝層を介して、{1.1.0.}結晶面を有するリン化硼素(BP)半導体層を積層する化合物半導体素子の製造方法。
JP2001272831A 2001-09-10 2001-09-10 化合物半導体素子、その製造方法、発光素子およびトランジスタ Expired - Fee Related JP4876359B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001272831A JP4876359B2 (ja) 2001-09-10 2001-09-10 化合物半導体素子、その製造方法、発光素子およびトランジスタ
TW91118810A TWI230405B (en) 2001-09-10 2002-08-20 Composite semiconductor elements, manufacturing method thereof, light emitting elements, and transistors
US10/237,732 US6730987B2 (en) 2001-09-10 2002-09-10 Compound semiconductor device, production method thereof, light-emitting device and transistor
US10/793,832 US7030003B2 (en) 2001-09-10 2004-03-08 Compound semiconductor device, production method thereof, light-emitting device and transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001272831A JP4876359B2 (ja) 2001-09-10 2001-09-10 化合物半導体素子、その製造方法、発光素子およびトランジスタ

Publications (2)

Publication Number Publication Date
JP2003086506A JP2003086506A (ja) 2003-03-20
JP4876359B2 true JP4876359B2 (ja) 2012-02-15

Family

ID=19098136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001272831A Expired - Fee Related JP4876359B2 (ja) 2001-09-10 2001-09-10 化合物半導体素子、その製造方法、発光素子およびトランジスタ

Country Status (2)

Country Link
JP (1) JP4876359B2 (ja)
TW (1) TWI230405B (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63136512A (ja) * 1987-02-02 1988-06-08 Sharp Corp ヘテロ接合構造
JPH04239191A (ja) * 1991-01-10 1992-08-27 Furukawa Electric Co Ltd:The 半導体レーザ素子および半導体電子素子
JP3293583B2 (ja) * 1999-02-16 2002-06-17 昭和電工株式会社 Iii族窒化物半導体結晶層の成長方法およびiii族窒化物半導体結晶層を具備する半導体装置
JP3372483B2 (ja) * 1998-06-03 2003-02-04 一高 寺嶋 Iii族窒化物半導体発光素子
JP4238385B2 (ja) * 1998-08-06 2009-03-18 昭和電工株式会社 化合物半導体素子およびその製造方法
JP3399407B2 (ja) * 1999-06-08 2003-04-21 昭和電工株式会社 Iii族窒化物半導体発光素子

Also Published As

Publication number Publication date
TWI230405B (en) 2005-04-01
JP2003086506A (ja) 2003-03-20

Similar Documents

Publication Publication Date Title
US7622398B2 (en) Semiconductor device, semiconductor layer and production method thereof
US6797990B2 (en) Boron phosphide-based semiconductor device and production method thereof
US7030003B2 (en) Compound semiconductor device, production method thereof, light-emitting device and transistor
JP3646655B2 (ja) Iii族窒化物半導体発光ダイオード
US7034330B2 (en) Group-III nitride semiconductor device, production method thereof and light-emitting diode
US6531716B2 (en) Group-III nitride semiconductor light-emitting device and manufacturing method for the same
JP3779255B2 (ja) Iii族窒化物半導体素子、その製造方法および発光ダイオード
JP4282976B2 (ja) リン化硼素系化合物半導体素子、及びその製造方法、並びに発光ダイオード
JP4374720B2 (ja) Iii族窒化物半導体発光素子及びその製造方法
JP4876359B2 (ja) 化合物半導体素子、その製造方法、発光素子およびトランジスタ
JP4100493B2 (ja) リン化硼素半導体層を含む半導体素子、その製造方法、発光ダイオードおよびリン化硼素半導体層
JP4122871B2 (ja) リン化硼素層の製造方法及びリン化硼素系半導体素子
JP4439400B2 (ja) リン化硼素系半導体発光素子、その製造方法及び発光ダイオード
JP3843791B2 (ja) 化合物半導体素子、その製造方法、発光素子、ランプおよびトランジスタ
JP4431290B2 (ja) 半導体素子および半導体層
JP3939257B2 (ja) 半導体装置の製造方法
JP3895266B2 (ja) リン化硼素系化合物半導体素子、及びその製造方法、並びに発光ダイオード
JP4680431B2 (ja) リン化硼素系半導体素子及びその製造方法
TW200539319A (en) Compound semiconductor device, production method of compound semiconductor device and diode
JP3698081B2 (ja) 化合物半導体素子、その製造方法、発光素子及びランプ
JP2003023181A (ja) GaP系発光ダイオード及びその製造方法
JP3140037B2 (ja) 半導体発光素子
JP3736401B2 (ja) 化合物半導体素子、その製造方法、発光素子、ランプおよび光源
JP2003229601A (ja) リン化硼素系半導体素子、その製造方法、および発光ダイオード
US20070131959A1 (en) Compound semiconductor light-emitting device having pn-junction type hetero structure and forming method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111114

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees