JP4431290B2 - 半導体素子および半導体層 - Google Patents
半導体素子および半導体層 Download PDFInfo
- Publication number
- JP4431290B2 JP4431290B2 JP2001158282A JP2001158282A JP4431290B2 JP 4431290 B2 JP4431290 B2 JP 4431290B2 JP 2001158282 A JP2001158282 A JP 2001158282A JP 2001158282 A JP2001158282 A JP 2001158282A JP 4431290 B2 JP4431290 B2 JP 4431290B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- semiconductor
- boron
- boron phosphide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）層またはそのリン化硼素を含む一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記されるリン化硼素（ＢＰ）系混晶層、それらＢＰ層またはＢＰ系混晶層を具備する半導体素子、およびそれらＢＰ層またはＢＰ系混晶層の製造方法に関する。
【０００２】
【従来の技術】
元素周期律表のＩＩＩ族に属する硼素（Ｂ）とＶ族元素とからなるＩＩＩ−Ｖ族化合物半導体として、窒化硼素（ＢＮ）、リン化硼素（ＢＰ）や砒化硼素（ＢＡｓ）がある。例えば、六方晶の窒化硼素（ＢＮ）は室温での禁止帯幅（ｂａｎｄｇａｐ）を７．５エレクトロンボルト（ｅＶ）とする間接遷移型の半導体である（寺本 巌著、「半導体デバイス概論」（（株）培風館、１９９５年３月３０日発行初版、２８頁参照）。砒化硼素（ＢＡｓ）は、室温での禁止帯幅を約０．８５ｅＶとする間接遷移型のＩＩＩ−Ｖ族化合物であるのが知られている（上記の「半導体デバイス概論」参照）。
【０００３】
他方、リン化硼素（ＢＰ）は一種のＩＩＩ−Ｖ族化合物半導体とされており（Ｎａｔｕｒｅ、１７９（Ｎｏ．４５６９）（１９５７）、１０７５頁参照）、間接遷移型半導体の禁止帯幅として数種の値が報告されている。例えば、Ｂ．Ｓｔｏｎｅらは、石英板上に堆積した多結晶のＢＰ膜について光学的吸収法により、約６ｅＶの室温禁止帯幅を得ている（Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．，Ｖｏｌ．４、Ｎｏ．６（１９６０）、２８２〜２８４頁照）。また、Ｊ．Ｌ．Ｐｅｒｅｔに依れば、ＢＰの禁止帯幅は６．０ｅＶとして纏められている（Ｊ．Ａｍ．Ｃｅｒａｍｉｃ Ｓｏｃ．，４７（１）（１９６４）、４４〜４６頁参照）。また、Ｎ．Ｓｃｌａｒは、イオン半径値及び共有半径値を基にして絶対零度（＝０Ｋ）に於ける禁止帯幅として６．２０ｅＶを与えている（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３３（１０）（１９６２）、２９９９〜３００２頁参照）。また、Ｍａｎｃａに依れば、４．２ｅＶの禁止帯幅が提示されている（Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｓｏｌｉｄｓ，２０（１９６１）、２６８〜２７３頁参照）。
【０００４】
一方、Ｒ．Ｊ．Ａｒｃｈｅｒらは、リン化ニッケル（ｎｉｃｋｅｌ ｐｈｏｓｐｈｉｄｅ）融液から成長させた単結晶ＢＰから、立方晶ＢＰの室温禁止帯幅として２ｅＶを得ている（Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．，１２（１９）（１９６４）、５３８〜５４０頁参照）。また、結合エネルギー値を基にした理論計算より、２．１ｅＶの禁止帯幅を与えている（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３６（１９６５）、３３０〜３３１頁参照）。リン化硼素（ＢＰ）の禁止帯幅には上記の如くの大きな差異があるものの（Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｓｏｌｉｄｓ、２９（１９６８）、１０２５〜１０３２頁参照）、ＢＰの禁止帯幅を約２ｅＶとするのが従来からの通例となっている（▲１▼ＲＣＡ Ｒｅｖｉｅｗ，２５（１９６４）、１５９〜１６７頁、▲２▼Ｚ．ａｎｏｒｇ．ａｌｌｇ．ｃｈｅｍ．，３４９（１９６７）、１５１〜１５７頁、▲３▼上記のＪ．Ａｐｐｌ．Ｐｈｙｓ．，３６（１９６５）、▲５▼上記の「半導体デバイス概論」、及び▲６▼赤崎 勇編著、「ＩＩＩ−Ｖ族化合物半導体」（（株）培風館、１９９４年５月２０日発行初版、１５０頁参照）。
【０００５】
リン化硼素（ＢＰ）及び組成式ＢXＡｌYＧａ1-X-YＮ1-ZＰZ（０＜Ｘ≦１、０≦Ｙ＜１、０≦Ｘ＋Ｙ≦１、０＜Ｚ≦１）で表記されるＢＰ系混晶は半導体発光素子を構成する機能層として利用されている。例えば、ＢＰからなる単一の層（単層）は短波長可視発光ダイオード（ＬＥＤ）またはレーザダイオード（ＬＤ）にあって緩衝層を構成するに用いる従来例がある（特開平２−２７５６８２号公報）。また、ＢＰ単層とＢXＡｌYＧａ1-X-YＮ1-ZＰZ混晶単層との超格子構造からｐｎ接合型ヘテロ接合構造の発光部を構成する例が知れている（特開平１０−２４２５１４号公報明細書参照）。また、ＢXＡｌYＧａ1-X-YＮ1-ZＰZ混晶単層との超格子構造からクラッド（障壁）層を構成する技術がある（特開平２−２８８３７１号公報明細書参照）。室温での禁止帯幅を２ｅＶとするリン化硼素（ＢＰ）では、発光層に対して障壁作用を及ぼせないために、上記の従来例では、ＢＰと窒化アルミニウム（ＡｌＮ）等とを敢えて混晶化させて室温禁止帯幅を例えば、２．７ｅＶと高めた含窒素混晶層を利用している（上記の特開平２−２８８３７１号参照）。
【０００６】
また、ＢＰ単層を利用してヘテロバイポーラトランジスタ（ＨＢＴ）を構成する例が知れている（Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，１２５（４）（１９７８）、６３３〜６３７頁参照）。この従来のＨＢＴには、ジボラン（Ｂ2Ｈ6）／ホスフィン（ＰＨ3）系気相成長法手段により（１００）面を有するシリコン（Ｓｉ）結晶基板上に成長させた禁止帯幅を２．０ｅＶとするＢＰ単層が用いられている（上記のＪ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，１２５（１９７８）参照）。また、禁止帯幅を２．０ｅＶとするＢＰ単層をウィンドウ（ｗｉｎｄｏｗ）層として太陽電池（ｓｏｌａｒ ｃｅｌｌ）を構成する技術が開示されている（上記のＪ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，１２５（１９７８）参照）。
【０００７】
上記の如く、従来では、禁止帯幅を約２ｅＶとするリン化硼素（ＢＰ）或いはその禁止帯幅のＢＰを含む混晶から半導体素子が構成されていた。室温禁止帯幅を１．１ｅＶとするＳｉを母体材料として構成される上記の太陽電池にあって、禁止帯幅を２．０ｅＶとするＢＰ層であっても、母体のＳｉより禁止帯幅が大であるため、窓層として有効に利用できることが開示されている（上記のＪ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，１２５（１９７８）参照）。しかしながら一方では、Ｓｉを基板としてＢＰ層を形成する従来技術において、基板とするＳｉ単結晶の面方位に依存して禁止帯幅が狭められることが報告されている（西永 頌、「応用物理」、第４５巻第９号（１９７６）、８９１〜８９７頁参照）。（１００）面を有するＳｉ基板上に形成したＢＰ層に比較して、（１１１）面を有するＳｉ基板上のそれは面欠陥密度が大きいため、（１１１）面を有するＳｉ基板上に形成されたＢＰ層は不透明となると報告されている（上記の「応用物理」、８９５〜８９６頁参照）。
【０００８】
また、面欠陥の量が多いため格子定数が大となり、バンドギャップはより狭まったものとなると報告されている（上記の「応用物理」、８９６頁参照）。格子定数と禁止帯幅とには、旧来より相関があるのが知られており、格子定数が小となるにつれ、禁止帯幅が増大するのは周知となっている（上記の「ＩＩＩ−Ｖ族化合物半導体」、３１頁参照）。即ち、従来の研究例に依れば、ＢＰ層の形成条件如何に依って、ＢＰの禁止帯幅として通用している約２ｅＶよりも更に小さなバンドギャップのＢＰ層が帰結されることが教示されている。この禁止帯幅の低さから、リン化硼素（ＢＰ）結晶層からは高耐圧の耐環境型半導体素子を簡便に構成できない欠点があった。
【０００９】
【発明が解決しようとする課題】
例えば、室温での発光波長を４５０ナノメータ（ｎｍ）とするヘテロ接合型の青色ＬＥＤまたはＬＤには、室温禁止帯幅を２．８ｅＶとする発光層が利用される。また、この発光層に対してクラッド（ｃｌａｄ）作用を及ぼすには、室温禁止帯を少なくとも約２．８ｅＶ以上とする半導体材料から障壁層を構成する必要がある。このため、従来のリン化硼素（ＢＰ）系発光素子のヘテロ接合発光部を構成するに際し、室温禁止帯幅を約２ｅＶとするリン化硼素（ＢＰ）からはクラッド層を構成出来ない欠点があった。そこで、上記の如くＢＰを含む混晶を形成して、例えば、ＢXＡｌYＧａ1-X-YＮ1-ZＰZ多元混晶として禁止帯幅の高い障壁層とするのが従来技術であった（上記の特開平２−２８８３７１号参照）。しかし、構成元素数の多とする混晶程、構成元素の組成比の制御等により高度の技術が要求され、しかも良質の結晶層を得るのがより困難となるのは周知である（上記の「半導体デバイス概論」、２４頁参照）。従って、従来では、障壁層たるＢＰ系混晶層は簡便には形成できないと云う成膜技術上の問題点があった。
【００１０】
また、例えば、従来のｎｐｎ型ＨＢＴにおいて、禁止帯幅を２．０ｅＶとするＢＰ層はｎ形エミッタ（ｅｍｉｔｔｅｒ）として利用されている（上記のＪ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，１２５（１９７８））。一方、ｐ形ベース（ｂａｓｅ）層にはｐ形Ｓｉ層が用いられている（上記のＪ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，１２５（１９７８）参照）。Ｓｉの禁止帯幅は約１．１ｅＶであり、従って、ＢＰエミッタ層とＳｉベース層とのヘテロ接合構造間の禁止帯幅の差異は僅か０．９ｅＶである。エミッタ層をベース層との禁止帯幅の差異を従来より大とするＢＰ層から構成すれば、ベース層からエミッタ層へのベース電流の漏洩が更に抑制されて、電流伝送率（＝エミッタ電流／コレクタ（ｃｏｌｌｅｃｔｏｒ）電流）特性が向上され（上記の赤崎 勇編著、「ＩＩＩ−Ｖ族化合物半導体」、２３９〜２４２頁参照）、優れた特性のＨＢＴがもたらされるものと想到される。
【００１１】
閃亜鉛鉱（ｚｉｎｃ ｂｌｅｎｄ）結晶型、正確には立方硫化亜鉛鉱型（ｓｐｈａｒｅｌｉｔｅ）（フィッリプス著、「半導体結合論」（（株）吉岡書店、１９８５年７月２５日発行、第３刷）、１４〜１５頁参照）であるリン化硼素（ＢＰ）単結晶の格子定数は４．５３８Åである（上記の「半導体デバイス概論」、２８頁参照）。一方、窒素（Ｎ）組成比を０．９７とする立方晶の窒化リン化ガリウム混晶（組成式）ＧａＮ0.97Ｐ0.03またはインジウム（Ｉｎ）組成比を０．１０とする窒化ガリウム・インジウムＧａ0.90Ｉｎ0.10Ｎ等の格子定数を４．５３８ÅとするＩＩＩ族窒化物半導体がある。従って、ＢＰ層と上記の様なＩＩＩ族窒素化物半導体とを利用すれば、例えば、高い電子移動度を顕現するに優位となる格子整合積層系の２次元電子電界効果型トランジスタ（ＴＥＧＦＥＴ）（Ｋ．シーガー著、「セミコンダクターの物理学（下）」（（株）吉岡書店、１９９１年６月２５日発行第１刷、３５２〜３５３頁参照）を構成できる。例えば、上記の直接遷移型のＩＩＩ族窒化物半導体を２次元電子（ＴＥＧ）電子走行層とし、また、間接遷移型のＢＰ層をスペーサ（ｓｐａｃｅｒ）層または電子供給層としてＴＥＧＦＥＴを構成できる。ＢＰ層を利用するＩＩＩ族窒化物半導体ＴＥＧＦＥＴにあって、電子走行層にヘテロ（異種）接合するスペーサ層または電子供給層を禁止帯幅を従来より大とするリン化硼素（ＢＰ）から構成すれば、電子走行層とのヘテロ接合界面に於ける障壁差をより大とできる。このため、ヘテロ接合界面近傍の電子走行層内の領域に２次元電子を蓄積するに優位となり、高電子移動度を発現するＩＩＩ族窒化物半導体ＴＥＧＦＥＴをもたらせる。
【００１２】
室温禁止帯幅を大とするＢＰ層を利用できれば、他の半導体層との伝導帯の不連続性（ｄｉｓｃｏｎｔｉｎｕｉｔｙ）をより大とすることも可能となる。バンド（ｂａｎｄ）不連続性が大きく障壁差を大とするヘテロ接合構成は、２次元電子を効率的に蓄積でき、高い電子移動度を発現するに有効となる。磁電変換素子であるホール（Ｈａｌｌ）素子にあって、電子移動度が大である構造体を利用すれば、磁気に対する感度のより高い素子を得るに優位である（片岡 昭栄著、「磁電変換素子」（日刊工業新聞社（株）、昭和４６年２月１日発行４刷、５６〜５８頁参照）。従って、禁止帯幅を従来より大とするＢＰ層を備えたヘテロ接合構成の実現は高い積感度（ｐｒｏｄｕｃｔ ｓｅｎｓｉｔｉｖｉｔｙ））（上記の「磁電変換素子」、５６頁参照）を発揮する高感度のホール素子を構成するにも貢献すると想到される。
【００１３】
また、Ｓｉ単結晶を基板とする例えば、ショットキー（Ｓｃｈｏｔｔｋｙ）障壁（ｂａｒｒｉｅｒ）ダイオードにあって、約２ｅＶを越える室温禁止帯を有するＢＰ層が形成できれば、高い耐電圧性を有するショットキーバリアダイオードの構成に貢献できる。禁止帯幅を大とするほど、半導体の材料特性に於ける真性キャリア密度を低く抑制できるため（上記の「ＩＩＩ−Ｖ族化合物半導体」、１７２〜１７４頁参照）、高温での動作が可能な耐環境素子を構成するに優位となると想到される。
【００１４】
上記の従来例の如く、禁止帯幅を約２ｅＶとするＢＰ層を利用して半導体素子を構成するのが従来からの通例である。禁止帯幅をより大とするＢＰ層が形成出来れば、半導体素子特性の改善、向上が達成されると想到される。過去の研究例において、上記の様に約６ｅＶと高い禁止帯幅を有するＢＰ層を形成した例も知れている（上記のＰｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．，４（６）（１９６０）参照）。しかし、これは多結晶層であり、半導体素子の活性層や機能層を構成するに必ずしも好適とはならない。しかし、禁止帯幅がこれ程、大であるワイドギャップ（ｗｉｄｅ ｇａｐ）半導体となると、不純物ドーピングに依る伝導形の制御並びにキャリア密度の制御が困難である。ＴＥＧＦＥＴに於けるスペーサ層や電子供給層またはＨＢＴに於けるエミッタ層等の半導体素子の機能層を構成するに好適となるのは、室温禁止帯幅を約３ｅＶとするＢＰ結晶層である。
【００１５】
化合物半導体の禁止帯幅に関する過去の研究に依れば、禁止帯幅は構成元素の平均原子番号が小となれば、より大となる傾向が知れている（笛木 和男他著、「応用化学シリーズ３ 電子材料の化学」（丸善（株）、昭和５６年７月２０日発行）、２６〜２９頁参照）。平均原子番号とは、化合物半導体を構成する元素の原子番号の算術平均値である。図１に種々のＩＩＩ−Ｖ族化合物半導体の室温での禁止帯幅と平均原子番号との関係を示す。例えば、ガリウム（Ｇａ）（原子番号＝３１）と砒素（原子番号＝３３）とから成る砒化ガリウム（ＧａＡｓ）（平均原子番号＝３２）の室温禁止帯幅の禁止帯幅は１．４３ｅＶである（上記の「半導体デバイス概論」、２８頁参照）。一方、平均原子番号をＧａＡｓよりも小とするリン化ガリウム（ＧａＰ）（平均原子番号＝２３）の室温禁止帯幅は２．２６ｅＶと大となる（上記の「半導体デバイス概論」、２８頁参照）。この関係はＩＩ−ＶＩ族化合物半導体にも通用し、構成原子の平均原子番号が小となる程、禁止帯幅が大となる傾向が教示されている（Ｋ．ジーガー著、「セミコンダクタ−の物理学（上）」（（株）吉岡書店、１９９１年６月１０日発行第１刷）、３６頁参照）。
【００１６】
平均原子番号に係わる室温禁止帯幅の傾向からは、イオン（ｉｏｎ）結合性を比較的に大とするＩＩＩ−Ｖ族化合物半導体の禁止帯幅を推察できるとされている。この傾向が構成元素間の電気陰性度（ｅｌｅｃｔｒｏｎｅｇａｔｉｖｉｔｙ）の差異が少なく、共有（ｃｏｖａｌｅｎｔ）結合性の強いＢＰ結晶にも通用すると仮定すると、ＢＰ単結晶層の禁止帯幅は約３ｅＶと推定される。また、ＶａｎＶｅｃｈｔｅｎの提案した「誘電体法」に依れば（▲１▼Ｊ．Ａ．Ｖａｎ Ｖｅｃｈｔｅｎ、Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．，１８２（１９６９、８９１．参照）及び▲２▼赤崎 勇編著、「ＩＩＩ族窒化物半導体」（（株）培風館、１９９９年１２月８日発行初版、１９〜２１頁参照）、ＢＰ単結晶の禁止帯幅は２．９８ｅＶと算出される。この禁止帯幅の理論計算では、炭素（ダイヤモンド）（Ｃ）及び珪素（Ｓｉ）単結晶の格子定数を各々、３．５６７Å及び４．５３１Åとしてある。また、Ｃ（ダイヤモンド）及びＳｉの最近接原子間距離を各々、１．５４Å及び２．３４Åとした（「化学便覧基礎編」（丸善（株）、昭和４５年８月２０日発行、第３刷）、１２５９頁参照）。また、計算に必要なその他の値は提示値を利用した（上記の「ＩＩＩ族窒化半導体」、２０〜２１頁参照）。
【００１７】
現状において、この様な半導体素子の構成に好都合となる単層において室温禁止帯幅を約３ｅＶ前後とするリン化硼素（ＢＰ）及びそのＢＰ結晶を含むリン化硼素（ＢＰ）系混晶については開示されるに至っていない。これは一重に結晶性に優れるＢＰ結晶層の形成方法が明確となっていないことに因る。即ち、半導体素子を構成するに際し、好適となる禁止帯幅を有するＢＰ系混晶をもたらす形成方法が明確となってはいない。ＢＰ結晶層を利用した半導体素子の特性を改善するためには、禁止帯幅を約３ｅＶ前後とするＢＰ結晶層の形成方法を創意する必要がある。しかし、従来から気相成長法等を利用してＢＰ結晶層の成膜が実施されているに拘わらず、３ｅＶ前後の禁止帯幅をもたらすＢＰ結晶層の形成方法は未だ開示されていない。本発明は上述の従来技術を背景としてなされたものであり、室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）層またはそのリン化硼素を含む一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記されるリン化硼素（ＢＰ）系混晶層、それらＢＰ層またはＢＰ系混晶層を具備する半導体素子、およびそれらＢＰ層またはＢＰ系混晶層の製造方法の構成を明らかにし、半導体素子特性の改善および向上が達成される半導体素子とそのための半導体層およびその製造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
すなわち本発明は、
（１）室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）からなる半導体層を具備する半導体素子。
（２）リン化硼素（ＢＰ）からなる半導体層と、該半導体層と禁止帯幅の異なる他の半導体層とのヘテロ接合を具備することを特徴とする（１）に記載の半導体素子。
（３）リン化硼素（ＢＰ）からなる半導体層と、該半導体層とヘテロ接合を形成する半導体層とが格子整合することを特徴とする（２）に記載の半導体素子。
（４）リン化硼素（ＢＰ）からなる半導体層とヘテロ接合を形成する半導体層がＧａＮ0.97Ｐ0.03であることを特徴とする（３）に記載の半導体素子。
（５）結晶基板上にリン化硼素（ＢＰ）からなる半導体層が積層されていることを特徴とする（１）乃至（４）のいずれか１に記載の半導体素子。
である。
【００１９】
また本発明は、
（６）室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）を含む、一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記されるリン化硼素（ＢＰ）系混晶からなる半導体層を具備する半導体素子。
（７）リン化硼素（ＢＰ）系混晶がリン化アルミニウム・硼素混晶（ＢXＡｌ1-XＰ：０＜Ｘ＜１）、リン化ガリウム・硼素混晶（ＢXＧａ1-XＰ：０＜Ｘ＜１）またはリン化インジウム・硼素混晶（ＢXＩｎ1-XＰ：０＜Ｘ＜１）であることを特徴とする（６）に記載の半導体素子。
（８）リン化硼素（ＢＰ）系混晶からなる半導体層と、該半導体層と禁止帯幅の異なる他の半導体層とのヘテロ接合を具備することを特徴とする（６）または（７）に記載の半導体素子。
（９）リン化硼素（ＢＰ）系混晶からなる半導体層と、該半導体層とヘテロ接合を形成する半導体層とが格子整合することを特徴とする（８）に記載の半導体素子。
（１０）結晶基板上にリン化硼素（ＢＰ）系混晶からなる半導体層が積層されていることを特徴とする（６）乃至（９）のいずれか１に記載の半導体素子。
である。
【００２０】
また本発明は、
（１１）ｐｎ接合構造を具備することを特徴とする（１）乃至（１０）の何れか１に記載の半導体素子。
（１２）発光素子であることを特徴とする（１１）に記載の半導体素子。
（１３）受光素子であることを特徴とする（１）乃至（１０）の何れか１に記載の半導体素子。
（１４）トランジスタであることを特徴とする（１）乃至（１０）の何れか１に記載の半導体素子。
（１５）電界効果形トランジスタ（ＦＥＴ）であることを特徴とする（１４）に記載の半導体素子。
（１６）ヘテロバイポ−ラトランジスタ（ＨＢＴ）であることを特徴とする（１４）に記載の半導体素子。
（１７）ホール素子であることを特徴とする（１）乃至（１０）の何れか１に記載の半導体素子。
である。
【００２１】
また本発明は、
（１８）室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）からなる半導体層。
（１９）結晶基板上にリン化硼素（ＢＰ）からなる半導体層が積層されていることを特徴とする（１８）に記載の半導体層。
（２０）室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）を含む、一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記されるリン化硼素（ＢＰ）系混晶からなる半導体層。
（２１）リン化硼素（ＢＰ）系混晶がリン化アルミニウム・硼素混晶（ＢXＡｌ1-XＰ：０＜Ｘ＜１）、リン化ガリウム・硼素混晶（ＢXＧａ1-XＰ：０＜Ｘ＜１）またはリン化インジウム・硼素混晶（ＢXＩｎ1-XＰ：０＜Ｘ＜１）であることを特徴とする（２０）に記載の半導体層。
（２２）結晶基板上にリン化硼素（ＢＰ）系混晶からなる半導体層が積層されていることを特徴とする（２０）または（２１）に記載の半導体層。
である。
【００２２】
また本発明は、
（２３）半導体層を気相成長方法により成長することを特徴とする（１８）乃至（２２）のいずれか１に記載の半導体層の成長方法。
（２４）半導体層を７５０℃より高く１２００℃以下の温度で成長することを特徴とする（２３）に記載の半導体層の成長方法。
（２５）気相成長方法が有機金属化学的気相堆積法（ＭＯＣＶＤ法）であることを特徴とする（２３）または（２４）に記載の半導体層の成長方法。
（２６）半導体層の成長の際の、硼素（Ｂ）を含むＩＩＩ族元素源の合計の供給量に対するリン（Ｐ）を含むＶ族元素源の合計の供給量の比率を１５以上６０以下とし、かつ半導体層の成長速度を毎分２０Å以上３００Å以下とすることを特徴とする（２５）に記載の半導体層の成長方法。
である。
【００２３】
また本発明は、
（２７）結晶基板上に、ＭＯＣＶＤ法により２５０℃以上７５０℃以下の温度で非晶質を主体とするリン化硼素（ＢＰ）またはリン化硼素（ＢＰ）系混晶からなる緩衝層を形成し、該緩衝層上に室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）からなる半導体層を成長する半導体層の成長方法。
（２８）結晶基板上に、ＭＯＣＶＤ法により２５０℃以上７５０℃以下の温度で非晶質を主体とするリン化硼素（ＢＰ）またはリン化硼素（ＢＰ）系混晶からなる緩衝層を形成し、該緩衝層上に室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）を含む、一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記されるリン化硼素（ＢＰ）系混晶からなる半導体層を成長する半導体層の成長方法。
（２９）リン化硼素（ＢＰ）系混晶がリン化アルミニウム・硼素混晶（ＢXＡｌ1-XＰ：０＜Ｘ＜１）、リン化ガリウム・硼素混晶（ＢXＧａ1-XＰ：０＜Ｘ＜１）またはリン化インジウム・硼素混晶（ＢXＩｎ1-XＰ：０＜Ｘ＜１）であることを特徴とする（２８）に記載の半導体層の成長方法。
（３０）半導体層を気相成長方法により７５０℃より高く１２００℃以下の温度で成長することを特徴とする（２７）乃至（２９）のいずれか１に記載の半導体層の成長方法。
（３１）半導体層をＭＯＣＶＤ法により成長することを特徴とする（２７）乃至（３０）のいずれか１に記載の半導体層の成長方法。
である。
【００２４】
【発明の実施の形態】
本発明のリン化硼素（ＢＰ）またはリン化硼素（ＢＰ）系混晶からなる半導体層を具備する半導体素子は、例えば、珪素（シリコン）、リン化ガリウム（ＧａＰ）、砒化ガリウム（ＧａＡｓ）等の半導体単結晶を基板として構成できる。例えば、ＬＥＤまたはＬＤ或いは受光素子にあって、導電性を有するこれらの半導体単結晶を基板として利用すれば、電極を簡単に配置できるため、簡便に素子を発・受光素子を構成できる利点がある。ＩＩＩ−Ｖ族化合物半導体に比較して融点が高いシリコン（Ｓｉ単結晶）は、１０００℃前後の高温でのエピタキシャル成長温度でも耐熱性を有するため基板結晶として好適に利用できる。また、各種の素子を集積する際にしても基板として好適に利用できる。サファイア（α−Ａｌ2Ｏ3単結晶）等の酸化物単結晶は、その電気的絶縁性から、例えば、素子動作電流の漏洩を防止する作用が発揮される。このため、例えば、ドレイン（ｄｒａｉｎ）電流の漏洩量を抑制した電界効果型トランジスタ（ＦＥＴ）用途に好ましく用いることができる。また、ダイヤモンド（ｄｉａｍｏｎｄ）或いは炭化珪素（ＳｉＣ）は熱伝導率が比較的高いため、特に、素子の冷却を必要とする電力（ｐｏｗｅｒ）用ＦＥＴ等の基板として好適である。
【００２５】
基板として好適な表面の面方位は｛１００｝、｛１１０｝または｛１１１｝等の低次のミラー（ｍｉｌｌｅｒ）指数面である。これら低ミラー指数面より角度に数度から数十度の範囲で傾斜た面を表面とするＳｉ単結晶も基板として利用できる。Ｓｉ、ＧａＰ、またはＧａＡｓ等の閃亜鉛鉱（ｚｉｎｃ−ｂｌｅｎｄ）型結晶の｛１１１｝結晶面には、｛１００｝結晶面に比較して結晶を構成する原子が稠密に存在している。このため、エピタキシャル成長層を構成する原子の基板内への拡散、侵入を抑制するに有効となる。｛３１１｝や｛５１１｝等の高次のミラー指数面を有する単結晶もチャネリング（ｃｈａｎｎｅｌｉｎｇ）（Ｒ．Ｇ．ＷＩＬＳＯＮ ａｎｄ Ｇ．Ｒ．ＢＲＥＷＥＲ、”ＩＯＮ ＢＥＡＭＳ Ｗｉｔｈ Ａｐｐｌｉｃａｔｉｏｎ ｔｏ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ”（Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ，Ｉｎｃ．、１９７３）、２６３〜２６５頁参照）如きの単結晶基板の内部への成長層構成元素の侵入を抑制するに効果がある。しかし、基板表面の面方位を反映して上層のエピタキシャル成長層の成長方位も高次なものとなり、個別の素子への裁断が複雑となるなどの不都合を生ずる場合がある。
【００２６】
本発明のリン化硼素（ＢＰ）からなる半導体層を具備する半導体素子は、特定の範囲の禁止帯幅のリン化硼素（ＢＰ）半導体層を備えていることを特徴としている。また、本発明のリン化硼素（ＢＰ）系混晶からなる半導体層を具備する半導体素子は、特定の禁止帯幅のＢＰを含んで構成されているＢＰ系混晶を備えていることを特徴としている。ＢＰ系混晶層とは、硼素（Ｂ）とリン（Ｐ）を構成元素として含むＩＩＩ−Ｖ族化合物半導体混晶である。例えば、一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記される混晶である。より具体的には、リン化アルミニウム・硼素（ＢXＡｌ1-XＰ：０≦Ｘ≦１）、リン化ガリウム・硼素（ＢXＧａ1-XＰ：０≦Ｘ≦１）、及びリン化インジウム・硼素（ＢXＩｎ1-XＰ：０≦Ｘ≦１）混晶である。また、窒化リン化硼素（ＢＰYＮ1-Y：０＜Ｙ≦１）及び砒化リン化硼素（ＢＰYＡｓ1-Y：０＜Ｙ≦１）或いは砒化リン化硼素・ガリウム（ＢXＧａ1-XＰYＡｓ1-Y：０＜Ｘ≦１、０＜Ｙ≦１）等が例示できる。
【００２７】
リン化硼素（ＢＰ）或いはＢＰ系混晶層の機械的或いは電気的な仕様は素子に依って適宣、選択する。ｎ形の電子走行層を備えたｎチャンネル形ＴＥＧＦＥＴの電子供給層にあっては、例えば、層厚を約１０ｎｍから約５０ｎｍとし、キャリア濃度を約１×１０18ｃｍ-3〜約５×１０18ｃｍ-3とするｎ形のＢＰ層等を利用する。発光ダイオード（ＬＥＤ）にあって、発光を外部へ効率的に取り出すための窓（ウィンドウ）層は、クラッド層等との下地層の伝導形に対応させてｎ形、またはｐ形であり、例えば、約１×１０18ｃｍ-3を越える良導性のＢＰ層或いはＢＰ系混晶層から構成する。また、レーザーダイオード（ＬＤ）にあって、電流狭窄層は上部クラッド層等の下地層とは伝導形を反対とする導電層、または高抵抗のＢＰまたはＢＰ系混晶層から構成する。リン化硼素（ＢＰ）２元半導体は間接（ｉｎ−ｄｉｒｅｃｔ）遷移型半導体である（上記の「半導体デバイス概論」、２８頁参照）。反面、ＢＰはフィリップス（Ｐｈｉｌｉｐｓ）のイオン結合性が０．００６と小さい（上記の「半導体結合論」、４９〜５１頁参照）。従って、ドーパント（ｄｏｐａｎｔ）の電気的活性化率が高く、高キャリア濃度で低抵抗のＢＰ結晶層が得られ易い。本発明では、この様な低抵抗のＢＰ層を例えば、ＬＥＤの電流拡散層並びにＬＤまたはＦＥＴのオーミックコンタクト（Ｏｈｍｉｃ ｃｏｎｔａｃｔ）層として好ましく利用してＢＰ系半導体素子を構成する。また、導電性の緩衝層を必要とするＢＰ系半導体素子にあって、導電性の緩衝層を構成するに好適に利用する。
【００２８】
本発明に係わるＢＰ結晶層及びＢＰ系混晶層は、例えば、周知の有機金属化学的気相堆積法（ＭＯＣＶＤ）法（Ｉｎｓｔ．Ｐｈｙｓ．Ｃｏｎｆ．Ｓｅｒ．，Ｎｏ．１２９（ＩＯＰ Ｐｕｂｌｉｓｈｉｎｇ Ｌｔｄ．，１９９３）、１５７〜１６２頁参照）、分子線エピタキシャル（ＭＢＥ）法（Ｊ．Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．，１３３（１９９７）、２６９〜２７２頁参照）、ハライド（ｈａｌｉｄｅ）法、またはハイドライド（ｈｙｄｒｉｄｅ）法等の気相成長法に依り成長させられる。有機金属化学的気相堆積法は、硼素（Ｂ）の有機化合物を硼素（Ｂ）源とする一気相成長法である。ＭＯＣＶＤ法では、例えば、リン化硼素・ガリウム（ＢXＧａ1-XＰ：０≦Ｘ≦１）混晶は、トリエチル硼素（（Ｃ2Ｈ5）3Ｂ）、トリメチルガリウム（（ＣＨ3）3Ｇａ）またはトリエチルガリウム（（Ｃ2Ｈ5）3Ｇａ）、ホスフィン（ＰＨ3）またはトリアルキル（ｔｒｉａｌｋｙｌ）リン等の有機リン化合物から構成される原料系を利用して成長する。ハライド法（ハロゲン化物法）でのリン化硼素（ＢＰ）結晶層の気相成長では、例えば、三塩化硼素（ＢＣｌ3）等の硼素（Ｂ）のハロゲン化物を硼素（Ｂ）源として、また、三塩化リン（ＰＣｌ3）等のリンのハロゲン化物をリン（Ｐ）源として利用できる（「日本結晶成長学会誌」、Ｖｏｌ．２４、Ｎｏ．２（１９９７）、１５０頁参照）。また、三臭化硼素（ＢＣｌ3）を硼素（Ｂ）源とするハロゲン化物法もある（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４２（１）（１９７１）、４２０〜４２４頁参照）。ハイドライド（水素化物）法では、例えば、ボラン（ＢＨ3）またはジボラン（Ｂ2Ｈ6）等の硼素水素化物を硼素（Ｂ）源とし、ホスフィン（ＰＨ3）等のリン水素化物をリン（Ｐ）源としてＢＰ結晶層を成長できる（▲１▼Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ、２４／２５（１９７４）、１９３〜１９６頁、及び▲２▼Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ、１３２（１９９３）、６１１〜６１３頁参照）。
【００２９】
気相成長法に依れば、例えば、旧来のニッケル（Ｎｉ）−リン（Ｐ）融液或いは銅（Ｃｕ）−リン（Ｐ）融液からリン化硼素（ＢＰ）結晶を育成する、いわゆる液相成長手段に比較して（Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，１２０（６）（１９７３）、８０２〜８０６頁参照）、ＢＰ系混晶層の層厚や混晶組成比の制御がより簡便に容易に実施できる利点がある。また、気相成長手段に依れば、ＢＰ層或いはＢＰ系混晶層と他の半導体結晶層とのヘテロ接合構造体も簡便に形成できる利点がある。特に、成長反応炉へ供給する気体原料種を瞬時に変更できる配管系を備えたＭＯＣＶＤ手段に依れば、結晶層の組成を急峻に変化させられる。ヘテロ（異種）接合界面で組成を急峻に変化させた、いわゆる、急峻なヘテロ接合界面構造は、低次元電子を蓄積するに効率的となる。従って、ＭＯＣＶＤ法により形成されたＢＰ層またはＢＰ系混晶層との急峻なヘテロ接合界面構造体からは、例えば、電子移動度に優れたＴＥＧＦＥＴ等のＢＰ系半導体素子がもたらされる効果がある。
【００３０】
ＢＰ層或いはＢＰ系混晶層を成長させるための温度は、気相成長方式及び基板とする結晶材料並びに目的とするＢＰ層或いはＢＰ系混晶層の結晶形態に鑑みて決定する。単結晶のＢＰ層を得るためには、上記の気相成長手段に殆ど依存せず、概して７５０℃を越える高温が必要である。トリエチル硼素（（Ｃ2Ｈ5）3Ｂ）／ホスフィン（ＰＨ3）／水素（Ｈ2）反応系を利用した常圧（略大気圧）或いは減圧ＭＯＣＶＤ手段で単結晶のＢＰ層を得るには、７５０℃より高く１２００℃以下の温度が適する（米国特許ＵＳ−６，０６９，０２１号参照）。換言すれば、基板材料はこの様な高温で変質を来さない耐熱性の有る結晶から選択する必要がある。この高温の領域で耐熱性を有する基板材料として、リン化硼素（ＢＰ）単結晶（▲１▼上記のＺ．ａｎｏｒｇ．ａｌｌｇ．ｃｈｅｍ．，３４９（１９６７）、、▲２▼Ｋｒｉｓｔａｌｌ ｕｎｄ Ｔｅｃｈｎｉｋ、２（４）（１９６７）、５２３〜５３４頁、▲３▼Ｋｒｉｓｔａｌｌ ｕｎｄ Ｔｅｃｈｎｉｋ、４（４）（１９６９）、４８７〜４９３頁、及び▲４▼上記のＪ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，１２０（１９７３）参照）、サファイア（α−Ａｌ2Ｏ3）、炭化珪素（ＳｉＣ）（上記のＪ．Ａｐｐｌ．Ｐｈｙｓ．，４２（１）（１９７１）参照）、並びにシリコン（珪素単結晶）が例示できる。１２００℃を越える高温では、分子式Ｂ6ＰやＢ13Ｐ2で表記されるリン化硼素の多量体が形成され易くなり（Ｊ．Ａｍ．Ｃｅｒａｍ．Ｓｏｃ．，４７（１）（１９６４）、４４〜４６頁参照）、単量体のリン化硼素（ｂｏｒｏｎ ｍｏｎｏｐｈｏｓｐｈｉｄｅ）からなる単結晶層を得るには不都合となる。単結晶のＢＰ層或いはＢＰ系混晶層からは、例えば、ＴＥＧＦＥＴの電子供給層を構成できる。また、ＬＥＤ或いはＬＤのクラッド（ｃｌａｄ）層を構成できる。成長させたＢＰ層或いはその混晶層の結晶形態（構造）は一般的なＸ線回折法（ＸＲＤ）や電子線回折法に依る回折パターンから知れる。単結晶からは斑点（ｓｐｏｔ）状の回折点が帰結される（Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ、７０（１９８４）、５０７〜５１４頁参照）。
【００３１】
また、同反応系のＭＯＣＶＤ手段に依り、非晶質或いは多結晶のＢＰ結晶層を得るには、２５０℃〜７５０℃の比較的低温が適する（上記のＵＳ−６，０６９，０２１号参照）。非晶質（ａｍｏｒｐｈｏｕｓ）を主体としてなるＢＰ層またはＢＰ系混晶層は、基板上に基板をなす結晶とは格子ミスマッチを大とする成長層を含むリン系半導体素子用途の積層構造体を形成するに際し、その格子不整合性を緩和する作用を発揮して結晶性に優れる成長層をもたらす効果を有する。また、基板材料と成長層との熱膨張率の差異に主に起因して発生する、成長層の基板表面からの剥離を防止するに有効に作用をする。従って、例えば、非晶質を主体としてなるＢＰ層は、リン系半導体素子を構成する緩衝層として用いることができる。また、緩衝層は、例えば、低温で成長させた非晶質のリン化硼素層上に、より高温で成長させたリン化硼素（ＢＰ）の単結晶層を積層させた重層構造体からも構成できる（上記のＵＳ−６，０２９，０２１号参照）。ＢＰとは格子不整合の関係にある基板を用いる際にも、非晶質のＢＰ層を介在させれば、結晶性に優れるＢＰ単結晶層を簡便に得ることができる。例えば、リン化硼素系半導体発光素子にあって、重層構造からなる緩衝層には、高い強度の発光をもたらす発光部が構成できる利点がある。また、例えば、リン化硼素系ＨＢＴにあって、重層構造の緩衝層上には、格子ミスマッチ（ｌａｔｔｉｃｅ ｍｉｓｍａｔｃｈ）に起因するミスフィット（ｍｉｓｆｉｔ）転位等の結晶欠陥が小さい良質のコレクタ層或いはサブコレクタ（ｓｕｂ−ｃｏｌｌｅｃｔｏｒ）層等を得るに貢献できる。
【００３２】
ＢＰ系混晶層からは、また、単結晶基板と格子整合する成長層を構成できる。例えば、硼素組成比を０．０２（リン化硼素混晶比＝２％）とするリン化硼素・ガリウム混晶（Ｂ0.02Ｇａ0.98Ｐ）（特開平１１−２６６００６号公報明細書参照）は格子定数を５．４３０９ÅのＢＰ系混晶層である。従って、Ｂ0.02Ｇａ0.98Ｐ（上記の特開平１１−２６６００６号公報参照）からは、Ｓｉ単結晶（格子定数＝５．４３０９Å）に格子整合する成長層を構成できる。基板とするＳｉ単結晶に格子整合する成長層は、ＢＰ混晶比を３３％とするリン化硼素インジウム混晶（Ｂ0.33Ｉｎ0.67Ｐ）からも構成できる。基板と格子整合をなすＢＰ系混晶成長層からは、例えば、良質な緩衝層を構成できる。また、高積感度のホール素子を得るに適する高い電子移動度の発現する感磁層を構成できる。また、受光素子の光透過層（ｗｉｎｄｏｗ層）等に好適に利用できる。
【００３３】
本発明のリン化硼素（ＢＰ）からなる半導体層を具備する半導体素子は、室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）半導体層を利用して構成する。また、本発明のリン化硼素（ＢＰ）系混晶からなる半導体層を具備する半導体素子は、室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするＢＰを含んで構成されているＢＰ系混晶半導体層を利用して構成する。室温とはおよそ２０℃である。即ち、従来のＢＰの禁止帯幅とされている２ｅＶを越え、且つ従来、報告されている４．２ｅＶ〜６．０ｅＶ程高くはなく、従来では知られていない中間的な禁止帯幅を有するＢＰ層或いはＢＰ混晶層を利用してＢＰ系半導体素子を構成する。室温での禁止帯幅を２．８ｅＶ以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）層は、その成長条件を規定することにより形成できる。特に、成長速度と原料の供給比率の双方を規程された範囲内に設定することにより形成できる。リン化硼素（ＢＰ）層或いはＢＰ系混晶層の成長速度は、好ましくは、毎分２０Å以上で３００Å以下とする。成長速度を２０Å／ｍｉｎ未満の遅い速度とすると、成長層表面からのリン（Ｐ）構成元素或いはその化合物が脱離、揮発が充分に抑止されず、成膜が果たせない場合がある。３００Å／ｍｉｎを越える速い成長速度に設定すると、得られる禁止帯幅の値が不安定となり好ましくはない。また、成長速度を徒に速くすると多結晶の結晶層となり易い傾向にあり、単結晶層を得る不都合となる。
【００３４】
また、成長速度と併せて、原料の供給比率を好ましくは１５以上で６０以下の範囲に規定する。ＢＰ層を形成する場合にあって、原料の供給比率とは、成長反応系への硼素（Ｂ）源の供給量に対するリン（Ｐ）源の供給量の比率である。また、ＢＰ系混晶を形成する場合にあっては、硼素（Ｂ）を含むＩＩＩ族元素源の合計の供給量に対する、リン（Ｐ）を含むＶ族元素源の合計の供給量の比率である。リン化硼素・インジウム（ＢXＩｎ1-XＰ：０≦Ｘ≦１）混晶を形成する場合を例にすれば、成長反応系に供給するガリウム（Ｇａ）源とインジウム（Ｉｎ）源の総量に対する、リン（Ｐ）源の供給量の比率である。即ち、いわゆる、Ｖ／ＩＩＩ比率である。Ｖ／ＩＩＩ比率を１５未満と小とすると、成長層表面が乱雑となり望ましくはない。また、ＩＩＩ／Ｖ比率を６０を越えて極端に大とすると、化学量論的に観てリン（Ｐ）が富裕な状態である成長層が形成され易くなる。過剰なリン（Ｐ）は、結晶格子で硼素（Ｂ）が占有すべき位置に入り込み、ドナー（ｄｏｎｏｒ）として働くとされる（庄野 克房著、「超ＬＳＩ時代の半導体技術１００集〔５〕」（（株）オーム社、昭和５９年５月１日発行、電子雑誌エレクトロニクス第２９巻第５号（昭和５９年５月号）付録、１２１頁参照）。ＢＰ或いはＢＰ系混晶が属する閃亜鉛鉱型結晶には、元来、ｐ形半導体層が得られ易い、縮帯した価電子帯構造が備わっている（生駒 俊明、生駒 英明共著、「化合物半導体の基礎物性入門」（（株）培風館、１９９１年９月１０日発行初版、１４〜１７頁参照）。にも拘わらず、化学量論的組成がリン（Ｐ）の富裕側に移行してしまえば、低抵抗のｐ形結晶層の形成に支障を来すので不都合である。
【００３５】
従来の気相成長手段に於けるＢＰ層の形成条件を省みるに、ジボラン（Ｂ2Ｈ6）／ホスフィン（ＰＨ3）／水素（Ｈ2）系ハイドライド法にあっては、約１２０Å／ｍｉｎ〜約７００Å／ｍｉｎの成長速度が記されている（上記のＪｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，１３（３）（１９７４）参照）。一方、このハイドライド系成長手段では、ＢＰ層の成長には、Ｖ／ＩＩＩ比率（＝ＰＨ3／Ｂ2Ｈ6）を約５０以上とする必要があるとされている（上記のＪｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，１３（１９７４）参照）。特に、単結晶のＢＰ層を得るにはＶ／ＩＩＩ比率を２５０に増加させる必要があると述べられている（上記のＪｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，１３（１９７４）参照）。また、ジボランとホスフィンを原料としてＢＰ層を形成する他の例では、成長速度は最低でも４００Å／ｍｉｎに設定されている（庄野 克房著、「半導体技術（上）」（（財）東京大学出版会、１９９２年６月２５日発行９刷）、７４〜７７頁参照）。また、半導体の性質を呈するＢＰ層を得るには、Ｖ／ＩＩＩを１００倍以上とする必要があるとされる（上記の「半導体技術（上）」、７６〜７７頁参照）。従って、従来のＢ2Ｈ6／ＰＨ3／Ｈ2系ハイドライド法では、本発明の云う低い成長速度は採用できるものの、併せて同時にＶ／ＩＩＩ比率を本発明の規定の範囲に満たすには至らない。
【００３６】
また、塩化物を原料とするハロゲン法においてＶ／ＩＩＩ比率を本発明の範囲を満足する様に設定したところで、原料としたハロゲン化物の気相成長時に於ける分解に因り生成したハロゲン化物により成長中のＢＰ層またはＳｉ基板自体がエッチングされ、平坦な表面のＢＰ層が得られ難い問題点を有する。本発明に規定する成長速度とＶ／ＩＩＩ比率との双方を併せて満足する条件下でＢＰ層或いはＢＰ系混晶層を成長させるに好適なのはＭＯＣＶＤ法である。特に、トリアルキル硼素化合物を硼素（Ｂ）源とするＭＯＣＶＤ法が好適に利用できる（上記のＩｎｓｔ．Ｐｈｙｓ．Ｃｏｎｆ．Ｓｅｒ．，Ｎｏ．１２９．参照）。トリアルキル硼素化合物中でも特に、トリエチル硼素（（Ｃ2Ｈ5）3Ｂ）を用いるＭＯＣＶＤ手段に依れば、低温で非晶質のＢＰ層或いはＢＰ系混晶層の形成も、また、高温での単結晶層の形成も簡便に実施できる。トリメチル硼素（（ＣＨ3）3Ｂ）はボランやジボランと同じく常温で気体であり、低温でのＢＰ層或いはＢＰ系混晶層の形成には、トリエチル硼素ほど好適とはならない。低温でのＢＰ層或いはＢＰ結晶層の形成には、沸点が低い常温で液体の有機硼素化合物を硼素（Ｂ）源とするのが適する。
【００３７】
例えば、トリエチル硼素／ホスフィン／水素ＭＯＣＶＤ反応系を利用してリン化硼素（ＢＰ）単結晶層を形成する際の成長温度は８５０℃以上で１１５０℃以下が望ましい。より望ましくは、９００℃以上で１１００℃以下の成長温度とする。特に、好ましいのは９５０℃〜１０５０℃の温度である。例えば、９５０℃で、Ｖ／ＩＩＩ比率を３０に設定すれば、禁止帯幅を約２．９ｅＶとするリン化硼素（ＢＰ）単結晶層が安定して獲得できる。禁止帯幅（＝Ｅｇ）は例えば、一般的なフォトルミネッセンス（ＰＬ）法、カソードルミネッセンス（ＣＬ）、または吸収係数と光子（ｐｈｏｔｏｎ）エネルギーとの関係（上記のジーガー著、「セミコンダクターの物理学（下）」、３９０〜４００頁参照）から求められる。図２に上記の条件で硼素（Ｂ）を添加したｐ形で（１１１）面を有するＳｉ単結晶基板表面上に形成したアンドープＢＰ層についての吸収係数（ａｂｓｏｒｐｔｉｏｎｃｏｅｆｆｉｃｉｅｎｔ）の光子エネルギー依存性を例示する。吸収係数（α：ｃｍ-1）と光子ネネルギー（ｈν：ｅＶ）との関係から求められる室温での禁止帯幅は約３．１ｅＶとなる。ちなみに、ＢＰ結晶について、禁止帯幅の温度に依る変化率（温度係数）は、単位絶対温度当たりマイナス（−）４．５×１０-4ｅＶであるのが知られている（上記のＺ．ａｎｏｒｇ．ａｌｌｇ．ｃｈｅｍ．，３４９（１９６７）参照）。この温度係数に於ける負号は低温となる程、禁止帯幅は高まることを意味している。従って、例えば、液体窒素温度（＝７７Ｋ）でのＢＰ層の禁止帯幅は約３．２ｅＶとなる。この様に、成長速度とＶ／ＩＩＩ比率とを本発明の規定する範囲内とすることに依って、本発明のＢＰ層を得ることができる。
【００３８】
また、図３に、上記と同一のＭＯＣＶＤ反応系を利用して、温度９５０℃で、成長速度を１００Å／分に、Ｖ／ＩＩＩ比率を６０に各々、設定して成長させたマグネシウム（Ｍｇ）ドープｐ形リン化硼素（ＢＰ）層のＣＬスペクトルを例示する。同スペクトルは温度３０Ｋで測光されたものである。リン化硼素（ＢＰ）は間接遷移型半導体であるため、ＣＬスペクトルは、７７Ｋ或いはそれよりも低温での取得が適する。試料としたｐ形ＢＰ層のキャリア濃度は約８×１０18ｃｍ-3である。また、層厚は約２．２μｍである。図３に例示するＣＬスペクトルの成分は、一般的なピーク（ｐｅａｋ）分離法を利用した解析に依れば、ピーク波長を約３７８５Åとするスペクトル（図３中に記号「ＳＰ１」で示す。）と、ピーク波長を約５６９６Åとするスペクトル（記号「ＳＰ２」で示す）。「ＳＰ２」は、「深い」不純物準位に起因するスペクトルと思量される。また、「ＳＰ２」で示されるスペクトルの特徴は、経時的な発光強度の減少が認められるのが特徴である。一方、「ＳＰ１」は、バンド端吸収と推定されるスぺクトルであり、そのピーク波長（３７８５Å）からは約３．２ｅＶの禁止帯幅が算出される。
【００３９】
トリエチル硼素（（Ｃ2Ｈ5）3Ｂ）／ホスフィン（ＰＨ3）／水素（Ｈ2）系ＭＯＣＶＤ手段に依り成長させたアンドープのリン化硼素（ＢＰ）層を例にして説明すれば、禁止帯幅は非晶質層の場合が高いのが一般的である。特に、例えば、下地層との格子不整合に起因する歪を内在するＢＰ非晶質層の室温禁止帯幅は大凡、３．０ｅＶから３．４ｅＶと大となる場合がある。成長速度を大きくして成長させたＢＰ多結晶層では、一般に禁止帯幅は小となる傾向にある。特に、約２〜３μｍを越える層厚の厚膜では、禁止帯幅は例えば、室温で約２．８ｅＶから約３．０ｅＶに低下する場合がある。また、上記の好適な範囲の成長速度及びＶ／ＩＩＩ比率の条件下で成長させた単結晶のＢＰ層では、非晶質層と多結晶層との中間的な禁止帯幅を取り得る。
【００４０】
本発明に記載の禁止帯幅を有するリン化硼素（ＢＰ）を利用すれば、従来に無い禁止帯幅を備えた、一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０≦δ＋ε≦１）で表記されるＢＰ系混晶を形成できる。例えば、禁止帯幅を２．８ｅＶ以上で３．４ｅＶ以下とする本発明に係わるリン化硼素（ＢＰ）を利用すれば、室温での禁止帯幅を約１．５Ｖを越え３．４ｅＶ未満とする、砒化リン化硼素混晶（ＢＰδＡｓε：０＜δ＜１、０＜ε＜１、δ＋ε＝１）を形成できる。禁止帯幅を約２．０ｅＶとされる従来のＢＰ結晶を利用するのでは、砒化硼素（ＢＡｓ）の禁止帯幅とされる約１．５ｅＶを越え（上記の「ＩＩＩ−Ｖ族化合物半導体」、１５０頁参照）、リン化硼素（ＢＰ）の禁止帯幅である約２．０ｅＶの狭い範囲の禁止帯幅を有するＢＰδＡｓε混晶（０＜δ＜１、０＜ε＜１、δ＋ε＝１）が形成されるのみである。
【００４１】
また、例えば、禁止帯幅を２．８ｅＶ以上で３．４ｅＶ以下とする本発明に係わるリン化硼素（ＢＰ）を利用すれば、室温での禁止帯幅を２．３ｅＶを越え３．４ｅＶ未満とする、リン化硼素・ガリウム混晶（ＢXＧａ1-XＰ：０＜Ｘ＜１）を形成できる。リン化ガリウム（ＧａＰ）の室温での禁止帯幅は２．３ｅＶであるため（上記の「半導体デバイス概論」、２８頁参照）、リン化硼素（ＢＰ）との混晶化によりＢＰの混晶比を増大させれば、即ち、硼素（Ｂ）組成比（＝Ｘ）を増加させることに依り、２．３ｅＶ以上のＢXＧａ1-XＰ（０＜Ｘ＜１）混晶を形成できる。因みに、禁止帯幅が約２．０ｅＶとされる従来のＢＰを利用して形成したＢXＧａ1-XＰ（０＜Ｘ＜１）混晶では、約２．０ｅＶ以上で２．３ｅＶ以下の狭い範囲の禁止帯幅を有するＢXＧａ1-XＰ（０＜Ｘ＜１）混晶しか形成することができない。ＢXＧａ1-XＰ（０＜Ｘ＜１）混晶の如く、砒素（Ａｓ）を構成元素として含まないＢＰ系混晶からは、環境への汚染を防止する配慮を施したリン化硼素系半導体素子を構成できる利点が生まれる。
【００４２】
禁止帯幅を２．８ｅＶ以上で３．４ｅＶ以下とする本発明のＢＰ結晶から構成されるＢＰ系混晶は、上記の例の様に従来のＢＰ系混晶にはない広い範囲で、高い禁止帯幅を備えている。このため、例えば、短波長光を放射するために設けられた発光層に対する障壁層を構成するに特に、有用となる。例えば、硼素組成比（＝Ｘ）を０．９０とするＢ0.90Ａｌ0.10Ｐ混晶からは、立方晶の窒化ガリウム・インジウム混晶（Ｇａ0.75Ｉｎ0.25Ｎ）からなる発光層に対するクラッド層が構成され得る。また、リン化硼素（ＢＰ）或いはＢＰ系混晶は閃亜鉛光型の結晶であり、その価電子帯のバンド構造（上記の「化合物半導体の基礎物性入門」参照）からｐ形層が得られ易い状況にある。従って、例えば、六方晶の窒化ガリウム（ｈ−ＧａＮ）とは状況が異なり、ｐ形で低抵抗のクラッド層を簡便に形成できる。立方晶のＧａ0.75Ｉｎ0.25Ｎ発光層からは、発光波長を４４３０Åとする青紫色の近紫外光が放射されるため、Ｂ0.90Ａｌ0.10Ｐ混晶とＧａ0.75Ｉｎ0.25Ｎからなるヘテロ接合構造体からは単一（ｓｉｎｇｌｅ）或いは多重（ｄｏｕｂｌｅ）ヘテロ接合構造の青色帯発光をもたらすｐｎ接合型発光部が構成できる利点がある。更に、Ｂ0.90Ａｌ0.10Ｐ混晶とＧａ0.75Ｉｎ0.25Ｎとは同一の格子定数（＝４．６２８Å）を有する（立方晶の窒化インジウム（ＩｎＮ）の格子定数は４．９８Åとして計算してある：上記の「ＩＩＩ−Ｖ族化合物半導体」、３３０頁参照）。即ち、本発明のＢＰ系混晶からは、発光層に格子整合するクラッド層を構成できるため、格子整合系の発光部を構成できる。相互に格子整合の関係にある結晶層は格子ミスマッチに起因する結晶欠陥の少ない良質な結晶層となる。このため、格子整合系の発光部からは高強度の発光が出射されることとなり、高輝度のリン化硼素系半導体発光素子をもたらすに貢献できる。なお、相互に格子整合の関係にある結晶層とは、格子ミスマッチ度を±０．４％以下とする関係にある結晶層のことをいう。
【００４３】
また、本発明のリン化硼素（ＢＰ）層或いはＢＰ系混晶層を用いれば、ＬＥＤ或いはＬＤを構成するに好適となる格子整合系の発光部を構成するのに利便となる。例えば、ｎ形またはｐ形のリン化硼素（ＢＰ：格子定数＝４．５３８Å）からなるクラッド層と、リン（Ｐ）組成比を０．０３とする窒化リン化ガリウム（ＧａＮ0.97Ｐ0.03：格子定数＝４．５３８Å）混晶からなる発光層とから格子整合系の例えば、ｐｎ接合型発光部を構成できる。また、リン組成比を０．１０とする立方晶のＧａＮ0.90Ｐ0.10からなる発光層とガリウム（Ｇａ）組成比を０．０７とする立方晶のリン化硼素・ガリウム（Ｂ0.93Ｇａ0.07Ｐ）からなるクラッド層とから格子整合系の発光部が簡便に構成できる。同様に砒化窒化ガリウム（ＧａＮ1-XＡｓX：０≦Ｘ≦１）を発光層として利用しても格子整合系の発光部を構成できる。しかし、窒化ガリウム（ＧａＮ）の生成エネルギーが標準状態で（−）２６．２ｋｃａｌ／ｍｏｌ．であるの対し、ＧａＡｓの生成エネルギーは（−）１９．２ｋｃａｌ／ｍｏｌ．とより大きい（特開平１０−５３４８７号公報明細書参照）。一方、ＧａＰの生成エネルギーは（−）２９．２ｋｃａｌ／ｍｏｌ．とＧａＮの生成エネルギーよりも小さい（上記の特開平１０−５３４８７号参照）。このため、ＧａＮ1-XＡｓX混晶に比較してＧａＮ1-XＰX混晶はより容易に形成され得て好都合である。クラッド層は、ＧａＮ1-XＰX発光層に対して、室温でより大きな禁止帯幅を有するのＢＰ層或いはＢＰ系混晶層から構成する。約０．１ｅＶ以上、最も好ましくは０．３ｅＶ以上の禁止帯幅が高いＢＰ層或いはＢＰ系混晶層からは発光層に障壁作用を充分に及ぼせるクラッド層が構成できる。
【００４４】
また、本発明に係わるリン化硼素（ＢＰ）或いはＢＰ系混晶では、上記の如く短波長の可視光を透過できる大きな禁止帯幅を備えている。このため、例えば、２．７ｅＶ以上の禁止帯幅を与える様に硼素組成比（＝Ｘ）を調整したＢXＧａ1-XＰ（室温禁止帯幅を３．０ｅＶとするＢＰ結晶を利用した場合、０．４≦Ｘ＜１となる。）からは、発光波長を約４５９０Åより長波長とするＬＥＤの発光透過層（ｗｉｎｄｏｗ）層が好適に構成できる。また、禁止帯幅を２．８ｅＶを越え、３．４ｅＶ未満の範囲とするリン化硼素・インジウム混晶（ＢXＩｎ1-XＰ）に混晶からは、約４４３０Åよりも長波長の発光を透過できるＬＥＤ或いは面発光型ＬＤ（伊賀、小山共著、「面発光レーザ」（（株）オーム社、１９９０年９月２５日発行、第１版第１刷）、４〜５頁参照）の窓層として利用できる。また、ＬＥＤまたは面発光レーザ（ｓｕｒｆａｃｅ ｅｍｉｔｔｉｎｇ ｌａｓｅｒ）用途の反射鏡を構成するに利用できる（上記の「面発光レーザ」、１１８〜１１９頁参照）。
【００４５】
より容易に生成できるＧａＮ1-XＰX混晶と本発明のＢＰ層またはＢＰ系混晶とから構成される積層構造体からは、受光素子用途の受光部を構成できる。例えば、リン化硼素（ＢＰ）或いはＢＰ系混晶層と、それらとは格子ミスマッチ度を±０．４％以下とする半導体層との接合構造体は、信号／雑音強度比、いわゆる、Ｓ／Ｎ比が大きく受光感度に優れる受光素子用途の受光部を構成できる。特に、例えば、リン化硼素（ＢＰ）層とそれに格子整合する半導体層、例えば、上記のＧａＮ1-XＰX層とのヘテロ接合構造体からなる受光部を利用すれば、暗電流が低く受光感度に優れる高感度受光素子用途の受光部を構成できる。また、本発明のＢＰ層或いはＢＰ系混晶からは、測光対象を受光層に効率的に導入できる光透過層として有用である。特に、従来に無い２．８ｅＶを越える比較的高い範囲の禁止帯幅を備えたＢＰ層或いはＢＰ系混晶層は青色等の短波長可視光をも効率的に透過できるため、例えば、短波長可視光を測光対象とする受光素子の窓層として有効に利用できる。
【００４６】
リン化硼素（ＢＰ）層或いはＢＰ系混晶層とそれと格子整合する半導体層とからなるヘテロ接合構造では、キャリア、例えば電子を高速に移動（ｔｒａｎｓｐｏｒｔ）できる優位性がある。例えば、ＢＰ層或いはＢＰ系混晶層とＧａＮ1-XＰX混晶とのヘテロ接合構造体は、電子の高速な移動性を必要とするＴＥＧＦＥＴの機能層を構成するに好適となる。この場合、直接遷移型のＧａＮ1-XＰX混晶層では高い電子移動度が発現できるため、特に、ＴＥＧＦＥＴの電子走行層を構成するに適する。また、ＢＰ層或いはＢＰ系混晶層からは、電子走行層とヘテロ接合をなし、電子走行層内へ電子を供給する役目を果たす電子供給層が構成できる。また、本発明のＢＰ層或いはＢＰ系混晶層からは、電子供給層と電子走行層との中間に配置する場合があるスペーサ（ｓｐａｃｅｒ）層も構成できる。電子走行層またはスペーサ層は電子走行層の構成材料よりも、０．２ｅＶ以上で望ましくは約０．３ｅＶ以上に禁止帯幅を大とする一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記される半導体層から構成するのが好適である。特に、ＧａＮ1-XＰX混晶層は上記の理由により砒素化合物に比較して形成が容易である。
【００４７】
また、ＧａＮ1-XＰX混晶のリン（Ｐ）組成比に依る禁止帯幅の曲折（ｂｏｗｉｎｇ）を利用すれば（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，６０（２０）（１９９２）、２５４０〜２５４２頁参照）、直接遷移の領域でリン（Ｐ）組成を数％程度変化させることにより、禁止帯幅を変化させられる。例えば、リン（Ｐ）組成比を５％とすれば禁止帯幅を３．２ｅＶから約２．８ｅＶに低下させられる。また、リン（Ｐ）組成比を１０％とすれば約２．０ｅＶに低下させられる。即ち、ＧａＮ1-XＰX混晶からはリン（Ｐ）組成比に対応して、ＢＰ層或いはＢＰ系混晶層からなるスペーサ層または電子供給層との禁止帯幅を上記の好適な禁止帯幅の差異を顕現できる電子走行層を簡便に構成できる利点がある。
【００４８】
例えば、図４に模式的に例示する如く、面方位を（０００１）（ｃ面）とするサファイアからなる基板４０１上に、例えば、
（１）２．８ｅＶ以上、３．４ｅＶ以下の範囲内で禁止帯を望ましくは３ｅＶ以上とした、層厚（＝ｄ）を約１００Åとするアンドープの高抵抗リン化硼素・アルミニウム（ＢXＡｌ1-XＰ：０＜Ｘ＜１）からなる非晶質を主体とする低温緩衝層４０２
（２）低温緩衝層４０２より高温で形成した、望ましくは禁止帯幅を３ｅＶ以上とする、例えば、キャリア濃度（＝ｎ）を約５×１０15ｃｍ-3未満とし、ｄ＝３０００Åのアンドープｎ形ＢＰからなる高温緩衝層４０３
（３）高温緩衝層４０３をなすＢＰに格子整合し、且つ、より小さな禁止帯の例えば、立方晶のアンドープｎ形ＧａＮ0.97Ｐ0.03（例えば、ｎ＝５×１０16ｃｍ-3、ｄ＝２５０Å）から構成した電子走行層４０４
（４）望ましくは禁止帯幅を３ｅＶ以上とした、電子走行層１０４よりも高い禁止帯幅を有する例えば、キャリア濃度（＝ｎ）を約５×１０15ｃｍ-3未満とし、ｄ＝５０Åのアンドープｎ形ＢＰからなるスペーサ層４０５
（５）望ましくは禁止帯幅を３ｅＶ以上とした、例えば、キャリア濃度（＝ｎ）を約２×１０18ｃｍ-3未満とし、ｄ＝２５０Åの珪素（Ｓｉ）ドープｎ形ＢＰからなる電子供給層４０６
（６）望ましくは禁止帯幅を電子供給層４０６以下とした、例えば、キャリア濃度（＝ｎ）を約５×１０18ｃｍ-3とし、ｄ＝１５０Åの珪素（Ｓｉ）ドープｎ形ＢＰからなるオーミック電極コンタクト層４０７
の各層を順次、積層してＴＥＧＦＥＴ４０用途の積層構造体４１を形成する。次に、コンタクト層４０７の一部にリセス（ｒｅｃｅｓｓ）加工を及ぼし、其処にショットキー（Ｓｃｈｏｔｔｋｙ）接合型ゲート（ｇａｔｅ）電極４０８を設ける。また、リセス部４１１の両側に残存させたコンタクト層４０７の表面上にオーミック（ｏｈｍｉｃ）性ソース（ｓｏｕｒｃｅ）電極４０９及びドレイン（ｄｒａｉｎ）電極４１０を形成してＴＥＧＦＥＴ４０を構成する。
【００４９】
また、リン化硼素（ＢＰ）或いはＢＰ系混晶上に積層させた、例えば、ＧａＮ1-XＰX混晶層はホール素子の感磁部として利用できる。特に、間接遷移型ではなく直接遷移型の例えば、ＧａＮ1-XＰX混晶層はホール素子の感磁層（磁気感応層）として利用できる。また、ＧａＮ1-XＰX混晶層は、従来のホール素子の感磁層を構成するアンチモン化インジウム（ＩｎＳｂ、禁止帯幅＝０．１８ｅＶ）または砒化インジウム（ＩｎＡｓ、禁止帯幅＝０．３６ｅＶ）或いは砒素ガリウム（ＧａＡｓ、禁止帯幅＝１．４３ｅＶ）の何れよりも（室温禁止帯幅の値については、上記の「ＩＩＩ−Ｖ族化合物半導体」、１５０頁参照）、リン組成比の如何により大きな禁止帯幅を採り得る（上記のＡｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，６０（１９９２）参照）。禁止帯幅が大きな半導体材料は、伝導度に於ける真性領域に到達する温度がより高温となるため（上記の「セミコンダクターの物理学（上）、５〜１０頁参照）、高温で動作可能なホール素子を構成するに優位となる。例えば、ＧａＮ1-XＡｓX混晶よりも高い禁止帯幅を採り得る例えば、ＧａＮ1-XＰX混晶からはより高温での素子動作を可能とする感磁層を構成できる。従って、ＧａＮ1-XＰX混晶層とＢＰ層或いはＢＰ系混晶層とからなるヘテロ接合構造体からは高温でも動作する耐環境型のホール素子を構成できる利点がある。特に、ＢＰ層或いはＢＰ系混晶層と格子整合する直接遷移型のｎ形ＧａＮ1-XＰX混晶層では、より向上した電子移動度が帰結されるため、高感度であり、且つ高温で動作可能な耐環境性型ホール素子を得るに貢献できる。
【００５０】
本発明に係わるホール素子は、基板と、例えば緩衝層と、感磁層を含む積層構造体から構成する。本発明に係わる耐環境型のホール素子用途の積層構造体の例を図５の断面図に示す。基板５０１には、例えば、シリコン、サファイア、または炭化珪素（ＳｉＣ）等の単結晶を用いる。単結晶基板５０１上に設ける第１の緩衝層５０２は、低温で成長させた例えば、非晶質のｎ形リン化硼素（ＢＰ）層から構成する。第２の緩衝層５０３は、第１の緩衝層５０２より高温で成長させた例えば、珪素（Ｓｉ）ドープｎ形ＢＰ単結晶層から構成する。感磁層５０４は例えば、リン化硼素（ＢＰ：融点＝３０００℃（上記の「半導体デバイス概論」、２８頁参照）と同様に高融点の窒化ガリウム（ＧａＮ：六方晶ｈ−ＧａＮの融点＞１７００℃（上記の「半導体デバイス概論」、２８頁参照））または窒化リン化ガリウム（ＧａＮ1-XＰX：０＜Ｘ＜１）等から構成する。感磁層５０４は、下地層（図５の積層構造系では第２の緩衝層５０３である）と格子ミスマッチの少ない、更には格子整合する材料から構成するのが好適である。格子ミスマッチ度の絶対値（Δ：単位％）は、下地層の格子定数（＝ａ0）と堆積層の格子定数（＝ａ）から次式で算出される。
Δ（％）＝｜（ａ−ａ0）／ａ0｜×１００
立方晶のＧａＮ（ａ＝４．５１０Å）とのＢＰ単結晶（ａ0＝４．５３８Å）との格子ミスマッチは僅か０．６％であり、感磁層を構成するに適する一材料となる。また、本構成例に記載のａｓ−ｇｒｏｗｎ状態で非晶質を主体としてなる緩衝層（図５の第１の５０２）は、格子ミスマッチを緩和する作用を有し、上層の結晶性をより向上させるに寄与する。
【００５１】
更に、窒素組成比を０．０３とする窒化リン化ガリウム（ＧａＮ0.97Ｐ0.03）の格子定数はＢＰ単結晶と一致する４．５３８Åである。この様な格子整合する材料からなる感磁層は、格子ミスマッチに起因するミスフィット転移等の結晶欠陥の密度が低く、良質な結晶層となる。従って、より高い移動度が発現できるため、耐熱性に優れる高感度ホール素子が提供される。例えば、トリエチル硼素（（Ｃ2Ｈ5）3Ｂ）／ホスフィン（ＰＨ3）／アンモニア（ＮＨ3）／水素（Ｈ2）系常圧ＭＯＣＶＤ法により、面方位を（１００）とするリン（Ｐ）ドープｎ形Ｓｉ単結晶基板５０１表面上に順次、次記の成長層を積層する。
（１）層厚（＝ｄ）を約７０Åとし、室温での禁止帯幅を約３．１ｅＶとするアンドープ（アンドープ）ｎ形ＢＰ層からなる第１の緩衝層５０２
（２）キャリア濃度（＝ｎ）を約６×１０15ｃｍ-3とし、室温禁止帯幅を約３．０ｅＶとするｎ形ＢＰ層からなる第２の緩衝層５０３（ｄ＝０．７μｍ）
（３）ｄ＝０．１μｍ、ｎ＝２×１０16ｃｍ-3であり、室温での電子移動度を約８５０ｃｍ2／Ｖ・ｓとする立方晶のｎ形ＧａＮ0.97Ｐ0.03からなる感磁層５０次に、例えば、メタン（ＣＨ4）／アルゴン（Ａｒ）／水素（Ｈ2）系プラズマエッチング手段により、感磁層５０４にメサ（ｍｅｓａ）加工を施す。さらに感磁部（Ｈａｌｌ ｃｒｏｓｓ部）として十字形に残存させた感磁層５０４の４端部に、例えば金（Ａｕ）またはＡｕ合金等からなるオーミック電極を敷設する。この様な構成からは、積感度（ｐｒｏｄｕｃｔ ｓｅｎｎｓｉｔｉｖｉｔｙ）は室温で約１５ｍＶ／ｍＡ・ｋＧの耐環境用の高感度ホール素子が提供される。
【００５２】
本発明に係わるリン化硼素（ＢＰ）は、従来の禁止帯幅（約２ｅＶ）を越える大きな禁止帯幅を有しているために、本発明のＢＰからは従来に無く大きな禁止帯幅のＢＰ系混晶が構成できる。このため、禁止帯幅を異にする他の半導体層とのヘテロ接合構造を構成するに際し、その自由度を拡張でき、種々のヘテロ接合構造を顕現できる。例えば、従来の小さな禁止帯幅のＢＰ（禁止帯幅２ｅＶ）では、ＢＰと格子整合するＧａＮ0.97Ｐ0.03（禁止帯幅３ｅＶ）に対し障壁作用を及ぼすためのヘテロ接合構造を構成できない。一方、本発明に係わるＢＰにあって、特に、３ｅＶを越える禁止帯幅のＢＰからは、ＧａＮ0.97Ｐ0.03に対する障壁層を構成できるため、キャリア（ｃａｒｒｉｅｒ）の「閉じ込め」効果を発現する格子整合系ヘテロ接合構造体が構成できる。この様なヘテロ接合体からは、耐環境型のＴＥＧＦＥＴやホール素子等のヘテロ接合デバイスをもたらすに有用となるのは上記の如くである。ＴＥＧＦＥＴにあって、本発明に係わる禁止帯幅の大きなＢＰ或いはＢＰ系混晶を緩衝層として利用すれば、特にゲート電流の漏洩を抑制できるため、相互コンダクタンス（ｇｍ）に優れるＴＥＧＦＥＴがもたらされる。また、ホール素子にあって、本発明に記す禁止帯幅の大きなＢＰ或いはＢＰ系混晶から緩衝層を構成すれば、動作電流の漏洩を抑制でき、積感度の高いホール素子をもたらさすに効果を奏する。
【００５３】
本発明に記載のＢＰ或いはＢＰ系混晶からなる半導体層は、従来に比較してより大きな禁止帯幅を発現できるために、多岐に亘り様々な半導体層とバンドオフセット（ｂａｎｄ−ｏｆｆｓｅｔ）を従来に無く大とするヘテロ接合構造を創出できる。本発明に記載のＢＰ或いはＢＰ系混晶からなる半導体層を用いたヘテロ接合構造は、上記のようにバンド不連続性の大きなヘテロ接合構造であるため、障壁層として特に優位に用いることができる。。
【００５４】
【実施例】
（実施例１）
本実施例１では、本発明のＢＰ半導体層を用いたＩＩＩ族窒化物半導体ＬＥＤを例にして本発明を具体的に説明する。本実施例１に係るｐｎ接合型ＬＥＤ６０の断面構造を図６に模式的に示す。
【００５５】
ＬＥＤ６０用途の積層構造体６１は、硼素（Ｂ）ドープのｐ形で（１１１）面を有するＳｉ単結晶を基板６０１として構成した。基板６０１上の低温緩衝層６０２は、ａｓ−ｇｒｏｗｎ状態で非晶質を主体とするリン化硼素（ＢＰ）から構成した。低温緩衝層６０２は、トリエチル硼素（（Ｃ2Ｈ5）3Ｂ）／ホスフィン（ＰＨ3）／水素（Ｈ2）系常圧ＭＯＣＶＤ法により、３５０℃で成長させた。低温緩衝層６０２の層厚は約１２ｎｍとした。
【００５６】
低温緩衝層６０２の表面上には、上記のＭＯＣＶＤ気相成長手段を利用して、９５０℃でマグネシウム（Ｍｇ）をドーピングしたｐ形ＢＰ層を下部クラッド層６０３として積層した。マグネシウムのドーピング源にはビス−シクロペンタジエニルマグネシウム（ｂｉｓ−（Ｃ5Ｈ5）2Ｍｇ）を用いた。下部クラッド層６０３のキャリア濃度は約７×１０18ｃｍ-3とした。層厚は約０．８μｍとした。
【００５７】
下部クラッド層６０３をなすＢＰ層の室温に於ける屈折率（ｉｎｄｅｘ ｏｆ ｒｅｆｒａｃｔｉｏｎ）と消衰係数（ｅｘｔｉｎｃｔｉｏｎ ｃｏｅｆｆｉｃｉｅｎｔ）の波長依存性を図７に示す。約４５０ｎｍより短波長側で消衰係数（＝ｋ）は急激に増加する傾向が得られている。また、屈折率（＝ｎ）も短波長側でより増加する傾向となっている。例えば、波長４５０ｎｍでの屈折率は約３．１２であり、消衰係数は約０．００２９であるのに対し、波長３８０ｎｍではα＝３．２８でｋ＝０．１１２０と計測される。ｎ及びｋの値を基に求めた複素誘電率の虚数部（ε2＝２・ｎ・ｋ）（上記の「ＩＩＩ−Ｖ族化合物半導体」、１６８〜１７１頁参照）の光子（ｐｈｏｔｏｎ）エネルギーとの関係を図８に示す。光子エネルギーの増加にともないε2値は減少する挙動を呈する。また、ε2値の切片より求めた光子エネルギーは約３．１ｅＶとなった。これより、下部クラッド層６０３をなすリン化硼素（ＢＰ）結晶の室温禁止帯幅は約３．１ｅＶであるのが示された。
【００５８】
室温禁止帯幅を約３．１ｅＶとするＢＰ下部クラッド層６０３上には、リン化硼素（ＢＰ）と格子整合するリン（Ｐ）組成比を０．０３（＝３％）とするマグネシウムドープのｐ形窒化リン化ガリウム（ＧａＮ0.97Ｐ0.03）層を発光層６０４として積層した。下部クラッド層６０３をなすＢＰと、ＧａＮ0.97Ｐ0.03からなる発光層（室温の禁止帯幅２．９ｅＶ）との禁止帯幅の差異は約０．２ｅＶとなった。立方晶のＧａＮ0.97Ｐ0.03からなる発光層６０４は、トリメチルガリウム（（ＣＨ3）3Ｇａ）／ＰＨ3／Ｈ2系常圧ＭＯＣＶＤ法により９５０℃で成長させた。発光層６０４のキャリア濃度は約３×１０17ｃｍ-3とし、層厚は約０．３μｍとした。
【００５９】
発光層６０４上には、層厚を約０．３μｍとするｎ形リン化硼素（ＢＰ）を上部クラッド層６０５として積層した。上部クラッド層６０５は、（Ｃ2Ｈ5）3Ｂ／ＰＨ3／Ｈ2系常圧ＭＯＣＶＤ法により９５０℃で成長させた。発光層６０５の格子定数は４．５３８Åであり、上部クラッド層６０５と発光層６０４との格子定数は一致させた。上部クラッド層６０５もまた下部クラッド層６０３と同じく室温での禁止帯幅を約３．１ｅＶとしたＢＰ結晶から構成した。上部クラッド層６０５のキャリア濃度は約２×１０18ｃｍ-3とした。上記の禁止帯幅を約３．１ｅＶとするＢＰ半導体層からなる下部クラッド層６０３および上部クラッド層６０５と、ＧａＮ0.97Ｐ0.03発光層６０４とからｐｎ接合型ダブルヘテロ（ＤＨ）接合構造型の発光部６０６を構成した。
【００６０】
上部クラッド層６０５上には、禁止帯幅を約３．１ｅＶとするｎ形リン化硼素（ＢＰ）からなる電流拡散層６０７を積層させた。電流拡散層６０７をなすＳｉドープＢＰ層は、（Ｃ2Ｈ5）3Ｂ／ＰＨ3／Ｈ2系常圧ＭＯＣＶＤ法により、９５０℃で成長させた。電流拡散層６０７の層厚は約５０ｎｍとし、また、キャリア濃度は約８×１０18ｃｍ-3に設定した。
【００６１】
ｐ形Ｓｉ単結晶基板６０１の裏面には、アルミニウム（Ａｌ）からなるｐ形オーミック（ｏｈｍｉｃ）電極６０９を形成した。また、電流拡散層６０７の表面の中央には、金・ゲルマニウム（Ａｕ・Ｇｅ）合金からなるｎ形オーミック電極６０８を配置した。ｎ形オーミック電極６０８の直径は約１３０μｍとした。然る後、基板６０１としたＳｉ単結晶を［２１１］方向に平行及び垂直な方向に裁断して、一辺を約３００μｍとするＬＥＤチップ（ｃｈｉｐ）６０となした。
【００６２】
両オーミック電極６０８〜６０９間に順方向に駆動用電流を通流して発光させた。電流−電圧（Ｉ−Ｖ特性）は発光部６０６の良好なｐｎ接合特性に基づく正常な整流特性を示した。Ｉ−Ｖ特性から求めた順方向電圧（いわゆる、Ｖf）は約３．１Ｖ（順方向電流＝２０ｍＡ）となった。また、逆方向電圧は約１０Ｖ（逆方向電流＝５μＡ）となった。順方向に２０ミリアンペア（ｍＡ）の動作電流を通流した際には、発光中心波長を約４３０ｎｍとする青色光が出射された。発光スペクトルの半値幅は約２３ｎｍであった。一般的な積分球を利用して測定されるチップ状態での発光強度は約１４マイクロワット（μＷ）となり、高発光強度のＢＰ系化合物半導体ＬＥＤが提供された。
【００６３】
（実施例２）
本実施例２では、本発明に記載のリン化硼素（ＢＰ）層を具備したｐｎ接合型ダイオードを例にして、本発明の内容を具体的に説明する。図９に本実施例２のｐｎ接合型ダイオード９０の断面構造を模式的に示す。
【００６４】
リン（Ｐ）ドープでｎ形の（１１１）面を有するＳｉ単結晶基板９０１上に、ジボラン（Ｂ2Ｈ6）／（ＣＨ3）3Ｇａ／Ｈ2系減圧ＭＯＣＶＤ法で４００℃でリン化硼素・ガリウム（ＢXＧａ1-XＰ）から構成した低温結晶層９０２−１を積層させた。硼素（Ｂ）組成比（＝Ｘ）はＳｉ単結晶（格子定数＝５．４３１Å）に格子整合する０．０２とした。低温結晶層９０２−１は約１．３×１０4パスカル（Ｐａ）の減圧下で成長させた。低温結晶層９０２−１の層厚は約４ｎｍとした。
【００６５】
断面ＴＥＭ法での観察に依れば、成膜時のアズーグローン（ａｓ−ｇｒｏｗｎ）状態のＢ0.02Ｇａ0.98Ｐ低温結晶層９０２−１では、Ｓｉ単結晶基板９０１との接合面から大凡、１ｎｍに至る上方の領域は単結晶となっていた。また、Ｂ0.02Ｇａ0.98Ｐ低温結晶層９０２−１とｎ形Ｓｉ単結晶基板９０１とには、剥離は認められず良好な密着性が保持された。低温結晶層９０２−１の上部は非晶質体を主体として構成されていた。
【００６６】
Ｂ0.02Ｇａ0.98Ｐ低温結晶層９０２−１上には、上記の減圧ＭＯＣＶＤ反応系を利用して、９５０℃で硼素組成（＝Ｘ）に組成勾配を付与したＳｉドープｎ形ＢXＧａ1-XＰ高温結晶層９０２−２を積層した。硼素（Ｂ）の組成比は、高温結晶層９０２−２の層厚の増加方向に０．０２より１．０に直線的に増加させた。即ち、硼素（Ｂ）の組成に勾配を付してｎ形高温結晶層９０２−２の表面はリン化硼素（ＢＰ）層とした。この組成勾配を付したｎ形ＢXＧａ1-XＰ（Ｘ＝０．０２→１．０）層は、室温での禁止帯幅を約３．０ｅＶとするＢＰ結晶を基に構成したので大凡、約３．０ｅＶの結晶層となった。硼素（Ｂ）の組成勾配は、ＭＯＣＶＤ反応系へのジボランの供給量を経時的に一律に増加させ、逆にトリメチルガリウムの供給量を一律に減少させて付した。層厚は約０．４μｍとした。ｎ形高温結晶層９０２−２の成長時の反応系の圧力は約１．３×１０4Ｐａに設定した。ＢXＧａ1-XＰ組成勾配（Ｘ＝０．０２→１．０）高温結晶層９０２−２の成長時には、ジシラン（Ｓｉ2Ｈ6）−Ｈ2混合ガスを使用してＳｉをドーピングした。キャリア濃度は約１×１０18ｃｍ-3に設定した。Ｘ線回折分析法での解析に依れば、ｎ形高温結晶層９０２−２は（１１１）配向性の立方晶のＢXＧａ1-XＰ（Ｘ＝０．０２→１．０）結晶層であると認められた。
【００６７】
ｎ形高温結晶層９０２−２としたＢXＧａ1-XＰ組成勾配層の成膜を終了した後では、Ｂ0.02Ｇａ0.98Ｐ低温結晶層９０２−１内部の非晶質体の大部分は、ａｓ−ｇｒｏｗｎ状態でＳｉ単結晶基板９０１との境界領域に存在していた単結晶層を基として単結晶化した。また、ｎ形ＢXＧａ1-XＰ（Ｘ＝０．０２→１．０）高温結晶層９０２−２は、Ｓｉ単結晶基板９０１と格子整合する組成のＢ0.02Ｇａ0.98Ｐ（格子定数＝５．４３１Å）からなる低温結晶層９０２−１上に設けたため、剥離することのない連続膜となった。緩衝層９０２は上記の低温及び高温結晶層９０２−１、９０２−２の重層構造から構成した。
【００６８】
ｎ形高温結晶層９０２−２上には、Ｂ2Ｈ6／ＰＨ3／Ｈ2系減圧ＭＯＣＶＤ法により９５０℃でｎ形リン化硼素（ＢＰ）層９０３を接合させた。ｎ形ＢＰ層９０３の成長時には、Ｓｉ2Ｈ6−Ｈ2混合ガスを使用してＳｉをドーピングした。ｎ形ＢＰ層９０３のキャリア濃度は約５×１０17ｃｍ-3とし、また、層厚は約０．３μｍとした。ｎ形層９０３は室温での禁止帯幅を約３．０ｅＶとするＢＰ結晶から構成した。
【００６９】
ｎ形ＢＰ層９０３の上には、Ｂ2Ｈ6／ＰＨ3／Ｈ2系減圧ＭＯＣＶＤ法により９５０℃でｐ形のＢＰ層９０４を積層した。ｐ形ＢＰ層９０４は禁止帯幅を約３．０ｅＶとするマグネシウム（Ｍｇ）ドープＢＰ層から構成した。Ｍｇのドーピング源にはビスシクロペンタジエニルＭｇ（ｂｉｓ−（Ｃ5Ｈ5）2Ｍｇ）を利用した。ｐ形層９０４はワイドバンドギャップ半導体ではあるものの、閃亜鉛鉱結晶型であり、しかもイオン結合性の低いＢＰから構成したため、キャリア濃度は約３×１０18ｃｍ-3とすることができた。ｐ形層９０４の層厚は約０．２μｍとした。上記のｎ形ＢＰ層９０３とｐ形ＢＰ層９０４とからｐｎ接合構造を構成した。
【００７０】
ｎ形Ｓｉ単結晶基板９０１の裏面には、アルミニウム（Ａｌ）からなるｎ形オーミック（ｏｈｍｉｃ）電極９０６を形成した。また、ｐ形ＢＰ層９０４の表面の中央には、金（Ａｕ）からなるｐ形オーミック電極９０５を配置した。ｐ形オーミック電極９０５の直径は約１１０μｍとした。然る後、基板９０１としたＳｉ単結晶を［２１１］方向に平行及び垂直な方向に裁断して、一辺を約３５０μｍとするダイオード９０のチップ（ｃｈｉｐ）となした。
【００７１】
両オーミック電極９０５〜９０６間に順方向に電流を通流して測定した、電流−電圧（Ｉ−Ｖ特性）を図１０に例示する。本実施例２のｐｎ接合型ＢＰダイオードは、良好なｐｎ接合特性に基づく正常な整流特性を呈した。また、逆方向電圧は約１５Ｖ（逆方向電流＝１０μＡ）となり、高耐圧の化合物半導体ｐｎ接合型ダイオードが提供された。
【００７２】
（実施例３）
本実施例３では、本発明のリン化硼素（ＢＰ）を含むＢＰ系混晶を具備したｎｐｎ接合型ヘテロバイポーラトランジスタ（ＨＢＴ）を例にして、本発明の内容を具体的に説明する。図１１は本実施例３のｎｐｎ接合型ＨＢＴ１０の断面模式図を示す。
【００７３】
リン（Ｐ）ドープのｎ形で（１００）面を有するＳｉ単結晶基板１０１上に、ジボラン（Ｂ2Ｈ6）／（ＣＨ3）3Ｇａ／Ｈ2系減圧ＭＯＣＶＤ法で、３５０℃でリン化硼素・ガリウム（ＢXＧａ1-XＰ）から構成した低温緩衝層１０２を積層させた。硼素（Ｂ）組成比（＝Ｘ）はＳｉ単結晶（格子定数＝５．４３１Å）に格子整合する０．０２とした。低温緩衝層１０２は約１．３×１０4パスカル（Ｐａ）の減圧下で成長させた。低温緩衝層１０２の層厚は約１４ｎｍとした。
【００７４】
Ｂ0.02Ｇａ0.98Ｐ低温緩衝層１０２上には、上記の減圧ＭＯＣＶＤ反応系を利用して、成長温度を８５０℃に固定して次記の各機能層を順次、積層させた。各機能層１０３〜１０８のキャリア濃度（ｎ（ｎ形）またはｐ（ｐ形））及び層厚（ｔ）は下記のようにしてＨＢＴ１０用途の積層構造体１１を構成した。
（１）ＢＰ低温緩衝層１０２との接合界面より層表面に向けて硼素組成比（＝Ｘ）を０．０２から直線的に１．０に増加させた、即ち、表面をリン化硼素（ＢＰ）としたＳｉドープｎ形ＢXＧａ1-XＰ組成勾配層からなるコレクタ層１０３（ｎ＝９×１０17ｃｍ-3、ｔ＝０．５０μｍ）。
（２）ｎ＝２×１０18ｃｍ-3、ｔ＝０．１０μｍとしたＳｉドープｎ形ＢＰからなるサブ（ｓｕｂ）コレクタ層１０４。
（３）ｎ＝３×１０18ｃｍ-3、ｔ＝０．０５μｍとした立方晶のＳｉドープｎ形窒化ガリウム（ＧａＮ）からなる中間層１０５。
（４）ｐ＝３×１０19ｃｍ-3、ｔ＝０．０１μｍとした室温での禁止帯幅を約３ｅＶとするマグネシウム（Ｍｇ）ドープｐ形窒化リン化硼素（ＢＰ0.97Ｎ0.03）からなるベース層１０６。
（５）ｎ＝４×１０18ｃｍ-3、ｔ＝０．２０μｍとした室温での禁止帯幅を約３．２ｅＶとするＳｉドープｎ形窒ガリウム（ＧａＮ）からなるエミッタ層１０７。
（６）ｎ＝７×１０18ｃｍ-3、ｔ＝０．１０μｍとした室温での禁止帯幅を約３．２ｅＶとするＳｉドープｎ形窒ガリウム（ＧａＮ）からなるコンタクト層１０８。
【００７５】
その後アルゴン（Ａｒ）／メタン（ＣＨ4）／水素（Ｈ2）混合ガスを利用した一般的なプラズマエッチング手段によりＨＢＴ用積層構造体１１に階段状にエッチングを及ぼし、コンタクト層１０８、ベース層１０６及びサブクレクタ層１０４の各機能層の表面を露出させた。上記の中間層１０５はサブコレクタ層１０４に対するエッチングを阻止する作用を及ぼせるため、サブコレクタ層１０４の表面を明瞭に露呈するに効果が奏された。
【００７６】
コンタクト層１０８の表面上に金・ゲルマニウム（Ａｕ９７重量％・Ｇｅ３重量％）合金からなるエミッタ電極１０９を設置した。エミッタ電極１０９の平面形状は一辺の長さを約１１０μｍとする正方形とした。上記のエッチング加工により露呈させたサブコレクタ層１０４上に上記と同じくＡｕ・Ｇｅ合金からなるコレクタ電極１１０を設置した。ｎ形層用の各電極１０９、１１０を一般的な真空蒸着手段により被着した後、４２０℃で５分間の合金化熱処理（ａｌｌｏｙ）した。その後、周知のフォトリソグラフィー技術を利用した選択パターニング手法によりｐ形ベース層１０６上に金・亜鉛（Ａｕ９５重量％・Ｚｎ５重量％）合金からなる帯状のベース電極１１１を設置した。その後４００℃で２分間、ベース電極１１１の合金化熱処理を施した。その後、個々の半導体素子に裁断した。
【００７７】
得られたＨＢＴのエミッタ電極１０９及びコレクタ電極１１０間に２．５Ｖの電圧（いわゆるコレクタ電圧）を印可した状態で、シート（ｓｈｅｅｔ）抵抗を約３６０Ω／□としたベース層１０６のベース電流を０Ｖから５０マイクロアンペア（μＡ）の範囲で変化させた。直流電流増幅率（β＝ＩCE／ＶB）はベース電流の変化幅に対して略一定となり、約９５であった。これより、本発明に依れば、直流増幅率が高く、且つ安定であるＨＢＴが提供される。
【００７８】
（実施例４）
本実施例４では、本発明に記載のリン化硼素（ＢＰ）半導体層を具備した紫外帯域用途の受光素子（ｐｈｏｔｏｄｅｔｅｃｔｏｒ））を例にして、本発明の内容を具体的に説明する。図１２は本実施例４の受光素子２０の構成を示す断面模式図である。
【００７９】
（０００１）（ｃ面）を有するサファイア基板２０１上に、トリエチル硼素（Ｃ2Ｈ5）3Ｂ／ＰＨ3／Ｈ2系常圧（略大気圧）ＭＯＣＶＤ法で３８０℃でリン化硼素（ＢＰ）からなる低温緩衝層２０２を堆積した。低温緩衝層２０２の層厚は約５ｎｍとした。ＢＰ低温緩衝層２０２上には、上記の常圧ＭＯＣＶＤ手段を利用して、８２５℃で珪素（Ｓｉ）ドープｎ形リン化硼素（ＢＰ）能動層２０３を積層させて、受光素子２０用途の積層構造体２１を構成した。能動層２０３は室温での禁止帯幅を約３．１ｅＶとするＢＰ半導体層から構成した。能動層２０３のキャリア濃度は約２×１０17ｃｍ-3とし、層厚は約１．８μｍとした。
【００８０】
作製した受光素子用積層構造体２１にプラズマエッチング加工を施して、能動層２０３表面の中央部を円形状にエッチングした。エッチングは直径約１２０μｍの円形の領域に施し、エッチング深さは約０．１μｍとした。この領域には、直径を約１００μｍとしたチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）からなる３層構造のショットキー電極２０４を形成した。また、ショットキー電極２０４の外周囲には、金・ゲルマニウム（Ａｕ・Ｇｅ））／ニッケル（Ｎｉ）／金（Ａｕ）３層構造からなる円環状のオーミック電極２０５を配置して受光素子２０を構成した。円環状の電極２０５は、上記のショットキー電極２０４の中央を中心とする直径約２２０μｍの円周上に形成した。
【００８１】
本実施例５では、低温緩衝層２０２を下地層としてＢＰ能動層２０３を積層したため、能動層２０３は良質の結晶層となり、よって、オーミック電極２０５とショットキー電極２０４の間に−２Ｖの逆方向電圧を印可した際の暗電流は１×１０-8Ａ／ｃｍ2程度に減少した。また、カットオフ（ｃｕｔ−ｏｆｆ）波長は約４００ｎｍとなり、本発明に依れば、暗電流特性に優れる近紫外帯域の受光素子が提供されることとなった。
【００８２】
【発明の効果】
本発明に依れば、室温で２．８ｅＶ以上で３．４ｅＶ以下とする従来に無い範囲内の高い禁止帯幅のリン化硼素（ＢＰ）或いはそのＢＰ結晶との混晶化により得たＢＰ系混晶を利用して化合物半導体素子を構成することとしたので、そのワイドバンドギャップ性に依り、高温で動作できる、しかも高耐圧の半導体素子を構成できる効果がある。特に、ワイドバンドギャップでありながら、イオン結合性の小さな閃亜鉛鉱結晶型のＢＰ或いはＢＰ系混晶を利用することとしたので、高い正孔濃度のｐ形伝導層を簡便に形成することができるため、低抵抗のｐ形半導体層を機能層として利用する半導体素子を簡便に提供できる効果がある。
【００８３】
本発明のＢＰからなる半導体層あるいはＢＰ系混晶からなる半導体層を用いたｐｎ接合型ダイオードからは、正常な整流特性を示し、高耐圧のダイオードが得られた。また、本発明のＢＰからなる半導体層あるいはＢＰ系混晶からなる半導体層を用いたＬＥＤからは、高発光強度の青色発光素子が得られた。また、本発明のＢＰからなる半導体層あるいはＢＰ系混晶からなる半導体層を用いた受光素子からは、暗電流特性に優れる近紫外帯域の用途に用いられる受光素子が得られた。
【００８４】
また、本発明のＢＰからなる半導体層あるいはＢＰ系混晶からなる半導体層を用いたＴＥＧＦＥＴからは、高い電子移動度が発現できる電界効果形トランジスタを得ることができた。また、本発明のＢＰからなる半導体層あるいはＢＰ系混晶からなる半導体層を用いたＨＢＴからは、直流増幅率が高く、且つ安定であるＨＢＴが得られた。また、本発明のＢＰからなる半導体層あるいはＢＰ系混晶からなる半導体層を用いたホール素子からは、耐熱性に優れた高感度のホール素子が得られた。
【００８５】
本発明のワイドバンドギャップのＢＰ或いはＢＰ系混晶層の形成方法に依れば、室温で２．８ｅＶ以上で３．４ｅＶ以下とする従来に無い範囲内の高い禁止帯幅のリン化硼素（ＢＰ）或いはＢＰ系混晶を安定して形成できる効果がある。このため、他の半導体との種々のヘテロ接合構造体を形成するに効果が奏される。例えば、本発明に記載の範囲の禁止帯幅を有するＢＰからは、禁止帯幅を約２ｅＶとする従来のＢＰからは構成し得なかった、窒化リン化ガリウム（ＧａＮＰ混晶）に障壁作用を及ぼすヘテロ接合構造を構成できる効果が得られる。
【００８６】
また、本発明のＢＰ或いはＢＰ系混晶層の形成方法に依れば、格子不整合の関係にある単結晶を基板材料として化合物半導体素子を得るための積層構造体を構成する場合にあっても、基板材料と積層構造体の構成層との不整合性を緩和できるＢＰ或いはＢＰ系混晶からなる緩衝層を構成できる。更に、格子ミスマッチを緩和できる緩衝層上には結晶性に優れるＢＰ層或いはＢＰ系混晶層を形成することが可能である。従って、本発明の形成方法に則れば、結晶性に優れたＢＰ層或いはＢＰ系混晶層を備えた積層構造体を形成でき、特性に優れる化合物半導体素子を提供できる効果がある。
【図面の簡単な説明】
【図１】ＩＩＩ−Ｖ族化合物半導体の室温の禁止帯幅と構成元素の平均原子番号との相関図である。
【図２】本発明に係わるＢＰ半導体層の吸収係数の光子エネルギー依存性を示す図である。
【図３】本発明に係わるＢＰ半導体層のカソードルミネッセンス（ＣＬ）スペクトルである。
【図４】本発明に係わるＢＰ半導体層を利用して構成したＴＥＧＦＥＴの断面模式図である。
【図５】本発明に係わるＢＰ半導体層を利用して構成したホール素子用途の積層構造体の断面模式図である。
【図６】本発明の実施例１に係わるｐｎ接合型ＬＥＤの断面模式図である。
【図７】本発明の実施例１に係わるＢＰ層の屈折率と消衰係数の波長依存性を示す図である。
【図８】本発明の実施例１に係わるＢＰ層の誘電率の虚数部と光子エネルギーとの関係図である。
【図９】本発明の実施例２に係わるｐｎ接合型ダイオードの断面模式図である。
【図１０】本発明の実施例２に係わるｐｎ接合型ダイオードの電流−電圧特性を示す図である。
【図１１】本発明の実施例３に係わるｎｐｎ接合型ＨＢＴの断面構造を示す模式図である。
【図１２】本発明の実施例４に係わる受光素子の断面模式図である。
【符号の説明】
１０ ＨＢＴ
１１ ＨＢＴ用積層構造体
１０１ ｎ形Ｓｉ単結晶基板
１０２ 低温緩衝層
１０３ コレクタ層
１０４ サブコレクタ層
１０５ 中間層
１０６ ベース層
１０７ エミッタ層
１０８ コンタクト層
１０９ エミッタ電極
１１０ コレクタ電極
１１１ ベース電極
２０ 受光素子
２１ 受光素子用積層構造体
２０１ サファイア基板
２０２ ＢＰ低温緩衝層
２０３ ＢＰ能動層
２０４ ショットキー電極
２０５ オーミック電極
４０ ＴＥＧＦＥＴ
４０１ 基板
４０２ 低温結晶層
４０３ 高温結晶層
４０４ 電子走行層
４０５ スペーサ層
４０６ 電子供給層
４０７ コンタクト層
４０８ ゲート電極
４０９ ソース電極
４１０ ドレイン電極
４１１ リセス部
５０１ 基板
５０２ 第１緩衝層
５０３ 第２緩衝層
５０４ 感磁層
５０５ スペーサ層
６０ ＬＥＤ
６１ ＬＥＤ用途積層構造体
６０１ 基板
６０２ 低温緩衝層
６０３ 下部クラッド層
６０４ 発光層
６０５ 上部クラッド層
６０６ 発光部
６０７ 電流拡散層
６０８ ｎ形オーミック電極
６０９ ｐ形オーミック電極
９０ ダイオード
９０１ 基板
９０２ 緩衝層
９０２−１ 低温結晶層
９０２−２ 高温結晶層
９０３ ｎ形ＢＰ層
９０４ ｐ形ＢＰ層
９０５ ｐ形オーミック電極
９０６ ｎ形オーミック電極
【発明の属する技術分野】
本発明は、室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）層またはそのリン化硼素を含む一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記されるリン化硼素（ＢＰ）系混晶層、それらＢＰ層またはＢＰ系混晶層を具備する半導体素子、およびそれらＢＰ層またはＢＰ系混晶層の製造方法に関する。
【０００２】
【従来の技術】
元素周期律表のＩＩＩ族に属する硼素（Ｂ）とＶ族元素とからなるＩＩＩ−Ｖ族化合物半導体として、窒化硼素（ＢＮ）、リン化硼素（ＢＰ）や砒化硼素（ＢＡｓ）がある。例えば、六方晶の窒化硼素（ＢＮ）は室温での禁止帯幅（ｂａｎｄｇａｐ）を７．５エレクトロンボルト（ｅＶ）とする間接遷移型の半導体である（寺本 巌著、「半導体デバイス概論」（（株）培風館、１９９５年３月３０日発行初版、２８頁参照）。砒化硼素（ＢＡｓ）は、室温での禁止帯幅を約０．８５ｅＶとする間接遷移型のＩＩＩ−Ｖ族化合物であるのが知られている（上記の「半導体デバイス概論」参照）。
【０００３】
他方、リン化硼素（ＢＰ）は一種のＩＩＩ−Ｖ族化合物半導体とされており（Ｎａｔｕｒｅ、１７９（Ｎｏ．４５６９）（１９５７）、１０７５頁参照）、間接遷移型半導体の禁止帯幅として数種の値が報告されている。例えば、Ｂ．Ｓｔｏｎｅらは、石英板上に堆積した多結晶のＢＰ膜について光学的吸収法により、約６ｅＶの室温禁止帯幅を得ている（Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．，Ｖｏｌ．４、Ｎｏ．６（１９６０）、２８２〜２８４頁照）。また、Ｊ．Ｌ．Ｐｅｒｅｔに依れば、ＢＰの禁止帯幅は６．０ｅＶとして纏められている（Ｊ．Ａｍ．Ｃｅｒａｍｉｃ Ｓｏｃ．，４７（１）（１９６４）、４４〜４６頁参照）。また、Ｎ．Ｓｃｌａｒは、イオン半径値及び共有半径値を基にして絶対零度（＝０Ｋ）に於ける禁止帯幅として６．２０ｅＶを与えている（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３３（１０）（１９６２）、２９９９〜３００２頁参照）。また、Ｍａｎｃａに依れば、４．２ｅＶの禁止帯幅が提示されている（Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｓｏｌｉｄｓ，２０（１９６１）、２６８〜２７３頁参照）。
【０００４】
一方、Ｒ．Ｊ．Ａｒｃｈｅｒらは、リン化ニッケル（ｎｉｃｋｅｌ ｐｈｏｓｐｈｉｄｅ）融液から成長させた単結晶ＢＰから、立方晶ＢＰの室温禁止帯幅として２ｅＶを得ている（Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．，１２（１９）（１９６４）、５３８〜５４０頁参照）。また、結合エネルギー値を基にした理論計算より、２．１ｅＶの禁止帯幅を与えている（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３６（１９６５）、３３０〜３３１頁参照）。リン化硼素（ＢＰ）の禁止帯幅には上記の如くの大きな差異があるものの（Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｓｏｌｉｄｓ、２９（１９６８）、１０２５〜１０３２頁参照）、ＢＰの禁止帯幅を約２ｅＶとするのが従来からの通例となっている（▲１▼ＲＣＡ Ｒｅｖｉｅｗ，２５（１９６４）、１５９〜１６７頁、▲２▼Ｚ．ａｎｏｒｇ．ａｌｌｇ．ｃｈｅｍ．，３４９（１９６７）、１５１〜１５７頁、▲３▼上記のＪ．Ａｐｐｌ．Ｐｈｙｓ．，３６（１９６５）、▲５▼上記の「半導体デバイス概論」、及び▲６▼赤崎 勇編著、「ＩＩＩ−Ｖ族化合物半導体」（（株）培風館、１９９４年５月２０日発行初版、１５０頁参照）。
【０００５】
リン化硼素（ＢＰ）及び組成式ＢXＡｌYＧａ1-X-YＮ1-ZＰZ（０＜Ｘ≦１、０≦Ｙ＜１、０≦Ｘ＋Ｙ≦１、０＜Ｚ≦１）で表記されるＢＰ系混晶は半導体発光素子を構成する機能層として利用されている。例えば、ＢＰからなる単一の層（単層）は短波長可視発光ダイオード（ＬＥＤ）またはレーザダイオード（ＬＤ）にあって緩衝層を構成するに用いる従来例がある（特開平２−２７５６８２号公報）。また、ＢＰ単層とＢXＡｌYＧａ1-X-YＮ1-ZＰZ混晶単層との超格子構造からｐｎ接合型ヘテロ接合構造の発光部を構成する例が知れている（特開平１０−２４２５１４号公報明細書参照）。また、ＢXＡｌYＧａ1-X-YＮ1-ZＰZ混晶単層との超格子構造からクラッド（障壁）層を構成する技術がある（特開平２−２８８３７１号公報明細書参照）。室温での禁止帯幅を２ｅＶとするリン化硼素（ＢＰ）では、発光層に対して障壁作用を及ぼせないために、上記の従来例では、ＢＰと窒化アルミニウム（ＡｌＮ）等とを敢えて混晶化させて室温禁止帯幅を例えば、２．７ｅＶと高めた含窒素混晶層を利用している（上記の特開平２−２８８３７１号参照）。
【０００６】
また、ＢＰ単層を利用してヘテロバイポーラトランジスタ（ＨＢＴ）を構成する例が知れている（Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，１２５（４）（１９７８）、６３３〜６３７頁参照）。この従来のＨＢＴには、ジボラン（Ｂ2Ｈ6）／ホスフィン（ＰＨ3）系気相成長法手段により（１００）面を有するシリコン（Ｓｉ）結晶基板上に成長させた禁止帯幅を２．０ｅＶとするＢＰ単層が用いられている（上記のＪ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，１２５（１９７８）参照）。また、禁止帯幅を２．０ｅＶとするＢＰ単層をウィンドウ（ｗｉｎｄｏｗ）層として太陽電池（ｓｏｌａｒ ｃｅｌｌ）を構成する技術が開示されている（上記のＪ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，１２５（１９７８）参照）。
【０００７】
上記の如く、従来では、禁止帯幅を約２ｅＶとするリン化硼素（ＢＰ）或いはその禁止帯幅のＢＰを含む混晶から半導体素子が構成されていた。室温禁止帯幅を１．１ｅＶとするＳｉを母体材料として構成される上記の太陽電池にあって、禁止帯幅を２．０ｅＶとするＢＰ層であっても、母体のＳｉより禁止帯幅が大であるため、窓層として有効に利用できることが開示されている（上記のＪ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，１２５（１９７８）参照）。しかしながら一方では、Ｓｉを基板としてＢＰ層を形成する従来技術において、基板とするＳｉ単結晶の面方位に依存して禁止帯幅が狭められることが報告されている（西永 頌、「応用物理」、第４５巻第９号（１９７６）、８９１〜８９７頁参照）。（１００）面を有するＳｉ基板上に形成したＢＰ層に比較して、（１１１）面を有するＳｉ基板上のそれは面欠陥密度が大きいため、（１１１）面を有するＳｉ基板上に形成されたＢＰ層は不透明となると報告されている（上記の「応用物理」、８９５〜８９６頁参照）。
【０００８】
また、面欠陥の量が多いため格子定数が大となり、バンドギャップはより狭まったものとなると報告されている（上記の「応用物理」、８９６頁参照）。格子定数と禁止帯幅とには、旧来より相関があるのが知られており、格子定数が小となるにつれ、禁止帯幅が増大するのは周知となっている（上記の「ＩＩＩ−Ｖ族化合物半導体」、３１頁参照）。即ち、従来の研究例に依れば、ＢＰ層の形成条件如何に依って、ＢＰの禁止帯幅として通用している約２ｅＶよりも更に小さなバンドギャップのＢＰ層が帰結されることが教示されている。この禁止帯幅の低さから、リン化硼素（ＢＰ）結晶層からは高耐圧の耐環境型半導体素子を簡便に構成できない欠点があった。
【０００９】
【発明が解決しようとする課題】
例えば、室温での発光波長を４５０ナノメータ（ｎｍ）とするヘテロ接合型の青色ＬＥＤまたはＬＤには、室温禁止帯幅を２．８ｅＶとする発光層が利用される。また、この発光層に対してクラッド（ｃｌａｄ）作用を及ぼすには、室温禁止帯を少なくとも約２．８ｅＶ以上とする半導体材料から障壁層を構成する必要がある。このため、従来のリン化硼素（ＢＰ）系発光素子のヘテロ接合発光部を構成するに際し、室温禁止帯幅を約２ｅＶとするリン化硼素（ＢＰ）からはクラッド層を構成出来ない欠点があった。そこで、上記の如くＢＰを含む混晶を形成して、例えば、ＢXＡｌYＧａ1-X-YＮ1-ZＰZ多元混晶として禁止帯幅の高い障壁層とするのが従来技術であった（上記の特開平２−２８８３７１号参照）。しかし、構成元素数の多とする混晶程、構成元素の組成比の制御等により高度の技術が要求され、しかも良質の結晶層を得るのがより困難となるのは周知である（上記の「半導体デバイス概論」、２４頁参照）。従って、従来では、障壁層たるＢＰ系混晶層は簡便には形成できないと云う成膜技術上の問題点があった。
【００１０】
また、例えば、従来のｎｐｎ型ＨＢＴにおいて、禁止帯幅を２．０ｅＶとするＢＰ層はｎ形エミッタ（ｅｍｉｔｔｅｒ）として利用されている（上記のＪ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，１２５（１９７８））。一方、ｐ形ベース（ｂａｓｅ）層にはｐ形Ｓｉ層が用いられている（上記のＪ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，１２５（１９７８）参照）。Ｓｉの禁止帯幅は約１．１ｅＶであり、従って、ＢＰエミッタ層とＳｉベース層とのヘテロ接合構造間の禁止帯幅の差異は僅か０．９ｅＶである。エミッタ層をベース層との禁止帯幅の差異を従来より大とするＢＰ層から構成すれば、ベース層からエミッタ層へのベース電流の漏洩が更に抑制されて、電流伝送率（＝エミッタ電流／コレクタ（ｃｏｌｌｅｃｔｏｒ）電流）特性が向上され（上記の赤崎 勇編著、「ＩＩＩ−Ｖ族化合物半導体」、２３９〜２４２頁参照）、優れた特性のＨＢＴがもたらされるものと想到される。
【００１１】
閃亜鉛鉱（ｚｉｎｃ ｂｌｅｎｄ）結晶型、正確には立方硫化亜鉛鉱型（ｓｐｈａｒｅｌｉｔｅ）（フィッリプス著、「半導体結合論」（（株）吉岡書店、１９８５年７月２５日発行、第３刷）、１４〜１５頁参照）であるリン化硼素（ＢＰ）単結晶の格子定数は４．５３８Åである（上記の「半導体デバイス概論」、２８頁参照）。一方、窒素（Ｎ）組成比を０．９７とする立方晶の窒化リン化ガリウム混晶（組成式）ＧａＮ0.97Ｐ0.03またはインジウム（Ｉｎ）組成比を０．１０とする窒化ガリウム・インジウムＧａ0.90Ｉｎ0.10Ｎ等の格子定数を４．５３８ÅとするＩＩＩ族窒化物半導体がある。従って、ＢＰ層と上記の様なＩＩＩ族窒素化物半導体とを利用すれば、例えば、高い電子移動度を顕現するに優位となる格子整合積層系の２次元電子電界効果型トランジスタ（ＴＥＧＦＥＴ）（Ｋ．シーガー著、「セミコンダクターの物理学（下）」（（株）吉岡書店、１９９１年６月２５日発行第１刷、３５２〜３５３頁参照）を構成できる。例えば、上記の直接遷移型のＩＩＩ族窒化物半導体を２次元電子（ＴＥＧ）電子走行層とし、また、間接遷移型のＢＰ層をスペーサ（ｓｐａｃｅｒ）層または電子供給層としてＴＥＧＦＥＴを構成できる。ＢＰ層を利用するＩＩＩ族窒化物半導体ＴＥＧＦＥＴにあって、電子走行層にヘテロ（異種）接合するスペーサ層または電子供給層を禁止帯幅を従来より大とするリン化硼素（ＢＰ）から構成すれば、電子走行層とのヘテロ接合界面に於ける障壁差をより大とできる。このため、ヘテロ接合界面近傍の電子走行層内の領域に２次元電子を蓄積するに優位となり、高電子移動度を発現するＩＩＩ族窒化物半導体ＴＥＧＦＥＴをもたらせる。
【００１２】
室温禁止帯幅を大とするＢＰ層を利用できれば、他の半導体層との伝導帯の不連続性（ｄｉｓｃｏｎｔｉｎｕｉｔｙ）をより大とすることも可能となる。バンド（ｂａｎｄ）不連続性が大きく障壁差を大とするヘテロ接合構成は、２次元電子を効率的に蓄積でき、高い電子移動度を発現するに有効となる。磁電変換素子であるホール（Ｈａｌｌ）素子にあって、電子移動度が大である構造体を利用すれば、磁気に対する感度のより高い素子を得るに優位である（片岡 昭栄著、「磁電変換素子」（日刊工業新聞社（株）、昭和４６年２月１日発行４刷、５６〜５８頁参照）。従って、禁止帯幅を従来より大とするＢＰ層を備えたヘテロ接合構成の実現は高い積感度（ｐｒｏｄｕｃｔ ｓｅｎｓｉｔｉｖｉｔｙ））（上記の「磁電変換素子」、５６頁参照）を発揮する高感度のホール素子を構成するにも貢献すると想到される。
【００１３】
また、Ｓｉ単結晶を基板とする例えば、ショットキー（Ｓｃｈｏｔｔｋｙ）障壁（ｂａｒｒｉｅｒ）ダイオードにあって、約２ｅＶを越える室温禁止帯を有するＢＰ層が形成できれば、高い耐電圧性を有するショットキーバリアダイオードの構成に貢献できる。禁止帯幅を大とするほど、半導体の材料特性に於ける真性キャリア密度を低く抑制できるため（上記の「ＩＩＩ−Ｖ族化合物半導体」、１７２〜１７４頁参照）、高温での動作が可能な耐環境素子を構成するに優位となると想到される。
【００１４】
上記の従来例の如く、禁止帯幅を約２ｅＶとするＢＰ層を利用して半導体素子を構成するのが従来からの通例である。禁止帯幅をより大とするＢＰ層が形成出来れば、半導体素子特性の改善、向上が達成されると想到される。過去の研究例において、上記の様に約６ｅＶと高い禁止帯幅を有するＢＰ層を形成した例も知れている（上記のＰｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．，４（６）（１９６０）参照）。しかし、これは多結晶層であり、半導体素子の活性層や機能層を構成するに必ずしも好適とはならない。しかし、禁止帯幅がこれ程、大であるワイドギャップ（ｗｉｄｅ ｇａｐ）半導体となると、不純物ドーピングに依る伝導形の制御並びにキャリア密度の制御が困難である。ＴＥＧＦＥＴに於けるスペーサ層や電子供給層またはＨＢＴに於けるエミッタ層等の半導体素子の機能層を構成するに好適となるのは、室温禁止帯幅を約３ｅＶとするＢＰ結晶層である。
【００１５】
化合物半導体の禁止帯幅に関する過去の研究に依れば、禁止帯幅は構成元素の平均原子番号が小となれば、より大となる傾向が知れている（笛木 和男他著、「応用化学シリーズ３ 電子材料の化学」（丸善（株）、昭和５６年７月２０日発行）、２６〜２９頁参照）。平均原子番号とは、化合物半導体を構成する元素の原子番号の算術平均値である。図１に種々のＩＩＩ−Ｖ族化合物半導体の室温での禁止帯幅と平均原子番号との関係を示す。例えば、ガリウム（Ｇａ）（原子番号＝３１）と砒素（原子番号＝３３）とから成る砒化ガリウム（ＧａＡｓ）（平均原子番号＝３２）の室温禁止帯幅の禁止帯幅は１．４３ｅＶである（上記の「半導体デバイス概論」、２８頁参照）。一方、平均原子番号をＧａＡｓよりも小とするリン化ガリウム（ＧａＰ）（平均原子番号＝２３）の室温禁止帯幅は２．２６ｅＶと大となる（上記の「半導体デバイス概論」、２８頁参照）。この関係はＩＩ−ＶＩ族化合物半導体にも通用し、構成原子の平均原子番号が小となる程、禁止帯幅が大となる傾向が教示されている（Ｋ．ジーガー著、「セミコンダクタ−の物理学（上）」（（株）吉岡書店、１９９１年６月１０日発行第１刷）、３６頁参照）。
【００１６】
平均原子番号に係わる室温禁止帯幅の傾向からは、イオン（ｉｏｎ）結合性を比較的に大とするＩＩＩ−Ｖ族化合物半導体の禁止帯幅を推察できるとされている。この傾向が構成元素間の電気陰性度（ｅｌｅｃｔｒｏｎｅｇａｔｉｖｉｔｙ）の差異が少なく、共有（ｃｏｖａｌｅｎｔ）結合性の強いＢＰ結晶にも通用すると仮定すると、ＢＰ単結晶層の禁止帯幅は約３ｅＶと推定される。また、ＶａｎＶｅｃｈｔｅｎの提案した「誘電体法」に依れば（▲１▼Ｊ．Ａ．Ｖａｎ Ｖｅｃｈｔｅｎ、Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．，１８２（１９６９、８９１．参照）及び▲２▼赤崎 勇編著、「ＩＩＩ族窒化物半導体」（（株）培風館、１９９９年１２月８日発行初版、１９〜２１頁参照）、ＢＰ単結晶の禁止帯幅は２．９８ｅＶと算出される。この禁止帯幅の理論計算では、炭素（ダイヤモンド）（Ｃ）及び珪素（Ｓｉ）単結晶の格子定数を各々、３．５６７Å及び４．５３１Åとしてある。また、Ｃ（ダイヤモンド）及びＳｉの最近接原子間距離を各々、１．５４Å及び２．３４Åとした（「化学便覧基礎編」（丸善（株）、昭和４５年８月２０日発行、第３刷）、１２５９頁参照）。また、計算に必要なその他の値は提示値を利用した（上記の「ＩＩＩ族窒化半導体」、２０〜２１頁参照）。
【００１７】
現状において、この様な半導体素子の構成に好都合となる単層において室温禁止帯幅を約３ｅＶ前後とするリン化硼素（ＢＰ）及びそのＢＰ結晶を含むリン化硼素（ＢＰ）系混晶については開示されるに至っていない。これは一重に結晶性に優れるＢＰ結晶層の形成方法が明確となっていないことに因る。即ち、半導体素子を構成するに際し、好適となる禁止帯幅を有するＢＰ系混晶をもたらす形成方法が明確となってはいない。ＢＰ結晶層を利用した半導体素子の特性を改善するためには、禁止帯幅を約３ｅＶ前後とするＢＰ結晶層の形成方法を創意する必要がある。しかし、従来から気相成長法等を利用してＢＰ結晶層の成膜が実施されているに拘わらず、３ｅＶ前後の禁止帯幅をもたらすＢＰ結晶層の形成方法は未だ開示されていない。本発明は上述の従来技術を背景としてなされたものであり、室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）層またはそのリン化硼素を含む一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記されるリン化硼素（ＢＰ）系混晶層、それらＢＰ層またはＢＰ系混晶層を具備する半導体素子、およびそれらＢＰ層またはＢＰ系混晶層の製造方法の構成を明らかにし、半導体素子特性の改善および向上が達成される半導体素子とそのための半導体層およびその製造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
すなわち本発明は、
（１）室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）からなる半導体層を具備する半導体素子。
（２）リン化硼素（ＢＰ）からなる半導体層と、該半導体層と禁止帯幅の異なる他の半導体層とのヘテロ接合を具備することを特徴とする（１）に記載の半導体素子。
（３）リン化硼素（ＢＰ）からなる半導体層と、該半導体層とヘテロ接合を形成する半導体層とが格子整合することを特徴とする（２）に記載の半導体素子。
（４）リン化硼素（ＢＰ）からなる半導体層とヘテロ接合を形成する半導体層がＧａＮ0.97Ｐ0.03であることを特徴とする（３）に記載の半導体素子。
（５）結晶基板上にリン化硼素（ＢＰ）からなる半導体層が積層されていることを特徴とする（１）乃至（４）のいずれか１に記載の半導体素子。
である。
【００１９】
また本発明は、
（６）室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）を含む、一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記されるリン化硼素（ＢＰ）系混晶からなる半導体層を具備する半導体素子。
（７）リン化硼素（ＢＰ）系混晶がリン化アルミニウム・硼素混晶（ＢXＡｌ1-XＰ：０＜Ｘ＜１）、リン化ガリウム・硼素混晶（ＢXＧａ1-XＰ：０＜Ｘ＜１）またはリン化インジウム・硼素混晶（ＢXＩｎ1-XＰ：０＜Ｘ＜１）であることを特徴とする（６）に記載の半導体素子。
（８）リン化硼素（ＢＰ）系混晶からなる半導体層と、該半導体層と禁止帯幅の異なる他の半導体層とのヘテロ接合を具備することを特徴とする（６）または（７）に記載の半導体素子。
（９）リン化硼素（ＢＰ）系混晶からなる半導体層と、該半導体層とヘテロ接合を形成する半導体層とが格子整合することを特徴とする（８）に記載の半導体素子。
（１０）結晶基板上にリン化硼素（ＢＰ）系混晶からなる半導体層が積層されていることを特徴とする（６）乃至（９）のいずれか１に記載の半導体素子。
である。
【００２０】
また本発明は、
（１１）ｐｎ接合構造を具備することを特徴とする（１）乃至（１０）の何れか１に記載の半導体素子。
（１２）発光素子であることを特徴とする（１１）に記載の半導体素子。
（１３）受光素子であることを特徴とする（１）乃至（１０）の何れか１に記載の半導体素子。
（１４）トランジスタであることを特徴とする（１）乃至（１０）の何れか１に記載の半導体素子。
（１５）電界効果形トランジスタ（ＦＥＴ）であることを特徴とする（１４）に記載の半導体素子。
（１６）ヘテロバイポ−ラトランジスタ（ＨＢＴ）であることを特徴とする（１４）に記載の半導体素子。
（１７）ホール素子であることを特徴とする（１）乃至（１０）の何れか１に記載の半導体素子。
である。
【００２１】
また本発明は、
（１８）室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）からなる半導体層。
（１９）結晶基板上にリン化硼素（ＢＰ）からなる半導体層が積層されていることを特徴とする（１８）に記載の半導体層。
（２０）室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）を含む、一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記されるリン化硼素（ＢＰ）系混晶からなる半導体層。
（２１）リン化硼素（ＢＰ）系混晶がリン化アルミニウム・硼素混晶（ＢXＡｌ1-XＰ：０＜Ｘ＜１）、リン化ガリウム・硼素混晶（ＢXＧａ1-XＰ：０＜Ｘ＜１）またはリン化インジウム・硼素混晶（ＢXＩｎ1-XＰ：０＜Ｘ＜１）であることを特徴とする（２０）に記載の半導体層。
（２２）結晶基板上にリン化硼素（ＢＰ）系混晶からなる半導体層が積層されていることを特徴とする（２０）または（２１）に記載の半導体層。
である。
【００２２】
また本発明は、
（２３）半導体層を気相成長方法により成長することを特徴とする（１８）乃至（２２）のいずれか１に記載の半導体層の成長方法。
（２４）半導体層を７５０℃より高く１２００℃以下の温度で成長することを特徴とする（２３）に記載の半導体層の成長方法。
（２５）気相成長方法が有機金属化学的気相堆積法（ＭＯＣＶＤ法）であることを特徴とする（２３）または（２４）に記載の半導体層の成長方法。
（２６）半導体層の成長の際の、硼素（Ｂ）を含むＩＩＩ族元素源の合計の供給量に対するリン（Ｐ）を含むＶ族元素源の合計の供給量の比率を１５以上６０以下とし、かつ半導体層の成長速度を毎分２０Å以上３００Å以下とすることを特徴とする（２５）に記載の半導体層の成長方法。
である。
【００２３】
また本発明は、
（２７）結晶基板上に、ＭＯＣＶＤ法により２５０℃以上７５０℃以下の温度で非晶質を主体とするリン化硼素（ＢＰ）またはリン化硼素（ＢＰ）系混晶からなる緩衝層を形成し、該緩衝層上に室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）からなる半導体層を成長する半導体層の成長方法。
（２８）結晶基板上に、ＭＯＣＶＤ法により２５０℃以上７５０℃以下の温度で非晶質を主体とするリン化硼素（ＢＰ）またはリン化硼素（ＢＰ）系混晶からなる緩衝層を形成し、該緩衝層上に室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）を含む、一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記されるリン化硼素（ＢＰ）系混晶からなる半導体層を成長する半導体層の成長方法。
（２９）リン化硼素（ＢＰ）系混晶がリン化アルミニウム・硼素混晶（ＢXＡｌ1-XＰ：０＜Ｘ＜１）、リン化ガリウム・硼素混晶（ＢXＧａ1-XＰ：０＜Ｘ＜１）またはリン化インジウム・硼素混晶（ＢXＩｎ1-XＰ：０＜Ｘ＜１）であることを特徴とする（２８）に記載の半導体層の成長方法。
（３０）半導体層を気相成長方法により７５０℃より高く１２００℃以下の温度で成長することを特徴とする（２７）乃至（２９）のいずれか１に記載の半導体層の成長方法。
（３１）半導体層をＭＯＣＶＤ法により成長することを特徴とする（２７）乃至（３０）のいずれか１に記載の半導体層の成長方法。
である。
【００２４】
【発明の実施の形態】
本発明のリン化硼素（ＢＰ）またはリン化硼素（ＢＰ）系混晶からなる半導体層を具備する半導体素子は、例えば、珪素（シリコン）、リン化ガリウム（ＧａＰ）、砒化ガリウム（ＧａＡｓ）等の半導体単結晶を基板として構成できる。例えば、ＬＥＤまたはＬＤ或いは受光素子にあって、導電性を有するこれらの半導体単結晶を基板として利用すれば、電極を簡単に配置できるため、簡便に素子を発・受光素子を構成できる利点がある。ＩＩＩ−Ｖ族化合物半導体に比較して融点が高いシリコン（Ｓｉ単結晶）は、１０００℃前後の高温でのエピタキシャル成長温度でも耐熱性を有するため基板結晶として好適に利用できる。また、各種の素子を集積する際にしても基板として好適に利用できる。サファイア（α−Ａｌ2Ｏ3単結晶）等の酸化物単結晶は、その電気的絶縁性から、例えば、素子動作電流の漏洩を防止する作用が発揮される。このため、例えば、ドレイン（ｄｒａｉｎ）電流の漏洩量を抑制した電界効果型トランジスタ（ＦＥＴ）用途に好ましく用いることができる。また、ダイヤモンド（ｄｉａｍｏｎｄ）或いは炭化珪素（ＳｉＣ）は熱伝導率が比較的高いため、特に、素子の冷却を必要とする電力（ｐｏｗｅｒ）用ＦＥＴ等の基板として好適である。
【００２５】
基板として好適な表面の面方位は｛１００｝、｛１１０｝または｛１１１｝等の低次のミラー（ｍｉｌｌｅｒ）指数面である。これら低ミラー指数面より角度に数度から数十度の範囲で傾斜た面を表面とするＳｉ単結晶も基板として利用できる。Ｓｉ、ＧａＰ、またはＧａＡｓ等の閃亜鉛鉱（ｚｉｎｃ−ｂｌｅｎｄ）型結晶の｛１１１｝結晶面には、｛１００｝結晶面に比較して結晶を構成する原子が稠密に存在している。このため、エピタキシャル成長層を構成する原子の基板内への拡散、侵入を抑制するに有効となる。｛３１１｝や｛５１１｝等の高次のミラー指数面を有する単結晶もチャネリング（ｃｈａｎｎｅｌｉｎｇ）（Ｒ．Ｇ．ＷＩＬＳＯＮ ａｎｄ Ｇ．Ｒ．ＢＲＥＷＥＲ、”ＩＯＮ ＢＥＡＭＳ Ｗｉｔｈ Ａｐｐｌｉｃａｔｉｏｎ ｔｏ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ”（Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ，Ｉｎｃ．、１９７３）、２６３〜２６５頁参照）如きの単結晶基板の内部への成長層構成元素の侵入を抑制するに効果がある。しかし、基板表面の面方位を反映して上層のエピタキシャル成長層の成長方位も高次なものとなり、個別の素子への裁断が複雑となるなどの不都合を生ずる場合がある。
【００２６】
本発明のリン化硼素（ＢＰ）からなる半導体層を具備する半導体素子は、特定の範囲の禁止帯幅のリン化硼素（ＢＰ）半導体層を備えていることを特徴としている。また、本発明のリン化硼素（ＢＰ）系混晶からなる半導体層を具備する半導体素子は、特定の禁止帯幅のＢＰを含んで構成されているＢＰ系混晶を備えていることを特徴としている。ＢＰ系混晶層とは、硼素（Ｂ）とリン（Ｐ）を構成元素として含むＩＩＩ−Ｖ族化合物半導体混晶である。例えば、一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記される混晶である。より具体的には、リン化アルミニウム・硼素（ＢXＡｌ1-XＰ：０≦Ｘ≦１）、リン化ガリウム・硼素（ＢXＧａ1-XＰ：０≦Ｘ≦１）、及びリン化インジウム・硼素（ＢXＩｎ1-XＰ：０≦Ｘ≦１）混晶である。また、窒化リン化硼素（ＢＰYＮ1-Y：０＜Ｙ≦１）及び砒化リン化硼素（ＢＰYＡｓ1-Y：０＜Ｙ≦１）或いは砒化リン化硼素・ガリウム（ＢXＧａ1-XＰYＡｓ1-Y：０＜Ｘ≦１、０＜Ｙ≦１）等が例示できる。
【００２７】
リン化硼素（ＢＰ）或いはＢＰ系混晶層の機械的或いは電気的な仕様は素子に依って適宣、選択する。ｎ形の電子走行層を備えたｎチャンネル形ＴＥＧＦＥＴの電子供給層にあっては、例えば、層厚を約１０ｎｍから約５０ｎｍとし、キャリア濃度を約１×１０18ｃｍ-3〜約５×１０18ｃｍ-3とするｎ形のＢＰ層等を利用する。発光ダイオード（ＬＥＤ）にあって、発光を外部へ効率的に取り出すための窓（ウィンドウ）層は、クラッド層等との下地層の伝導形に対応させてｎ形、またはｐ形であり、例えば、約１×１０18ｃｍ-3を越える良導性のＢＰ層或いはＢＰ系混晶層から構成する。また、レーザーダイオード（ＬＤ）にあって、電流狭窄層は上部クラッド層等の下地層とは伝導形を反対とする導電層、または高抵抗のＢＰまたはＢＰ系混晶層から構成する。リン化硼素（ＢＰ）２元半導体は間接（ｉｎ−ｄｉｒｅｃｔ）遷移型半導体である（上記の「半導体デバイス概論」、２８頁参照）。反面、ＢＰはフィリップス（Ｐｈｉｌｉｐｓ）のイオン結合性が０．００６と小さい（上記の「半導体結合論」、４９〜５１頁参照）。従って、ドーパント（ｄｏｐａｎｔ）の電気的活性化率が高く、高キャリア濃度で低抵抗のＢＰ結晶層が得られ易い。本発明では、この様な低抵抗のＢＰ層を例えば、ＬＥＤの電流拡散層並びにＬＤまたはＦＥＴのオーミックコンタクト（Ｏｈｍｉｃ ｃｏｎｔａｃｔ）層として好ましく利用してＢＰ系半導体素子を構成する。また、導電性の緩衝層を必要とするＢＰ系半導体素子にあって、導電性の緩衝層を構成するに好適に利用する。
【００２８】
本発明に係わるＢＰ結晶層及びＢＰ系混晶層は、例えば、周知の有機金属化学的気相堆積法（ＭＯＣＶＤ）法（Ｉｎｓｔ．Ｐｈｙｓ．Ｃｏｎｆ．Ｓｅｒ．，Ｎｏ．１２９（ＩＯＰ Ｐｕｂｌｉｓｈｉｎｇ Ｌｔｄ．，１９９３）、１５７〜１６２頁参照）、分子線エピタキシャル（ＭＢＥ）法（Ｊ．Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．，１３３（１９９７）、２６９〜２７２頁参照）、ハライド（ｈａｌｉｄｅ）法、またはハイドライド（ｈｙｄｒｉｄｅ）法等の気相成長法に依り成長させられる。有機金属化学的気相堆積法は、硼素（Ｂ）の有機化合物を硼素（Ｂ）源とする一気相成長法である。ＭＯＣＶＤ法では、例えば、リン化硼素・ガリウム（ＢXＧａ1-XＰ：０≦Ｘ≦１）混晶は、トリエチル硼素（（Ｃ2Ｈ5）3Ｂ）、トリメチルガリウム（（ＣＨ3）3Ｇａ）またはトリエチルガリウム（（Ｃ2Ｈ5）3Ｇａ）、ホスフィン（ＰＨ3）またはトリアルキル（ｔｒｉａｌｋｙｌ）リン等の有機リン化合物から構成される原料系を利用して成長する。ハライド法（ハロゲン化物法）でのリン化硼素（ＢＰ）結晶層の気相成長では、例えば、三塩化硼素（ＢＣｌ3）等の硼素（Ｂ）のハロゲン化物を硼素（Ｂ）源として、また、三塩化リン（ＰＣｌ3）等のリンのハロゲン化物をリン（Ｐ）源として利用できる（「日本結晶成長学会誌」、Ｖｏｌ．２４、Ｎｏ．２（１９９７）、１５０頁参照）。また、三臭化硼素（ＢＣｌ3）を硼素（Ｂ）源とするハロゲン化物法もある（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４２（１）（１９７１）、４２０〜４２４頁参照）。ハイドライド（水素化物）法では、例えば、ボラン（ＢＨ3）またはジボラン（Ｂ2Ｈ6）等の硼素水素化物を硼素（Ｂ）源とし、ホスフィン（ＰＨ3）等のリン水素化物をリン（Ｐ）源としてＢＰ結晶層を成長できる（▲１▼Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ、２４／２５（１９７４）、１９３〜１９６頁、及び▲２▼Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ、１３２（１９９３）、６１１〜６１３頁参照）。
【００２９】
気相成長法に依れば、例えば、旧来のニッケル（Ｎｉ）−リン（Ｐ）融液或いは銅（Ｃｕ）−リン（Ｐ）融液からリン化硼素（ＢＰ）結晶を育成する、いわゆる液相成長手段に比較して（Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，１２０（６）（１９７３）、８０２〜８０６頁参照）、ＢＰ系混晶層の層厚や混晶組成比の制御がより簡便に容易に実施できる利点がある。また、気相成長手段に依れば、ＢＰ層或いはＢＰ系混晶層と他の半導体結晶層とのヘテロ接合構造体も簡便に形成できる利点がある。特に、成長反応炉へ供給する気体原料種を瞬時に変更できる配管系を備えたＭＯＣＶＤ手段に依れば、結晶層の組成を急峻に変化させられる。ヘテロ（異種）接合界面で組成を急峻に変化させた、いわゆる、急峻なヘテロ接合界面構造は、低次元電子を蓄積するに効率的となる。従って、ＭＯＣＶＤ法により形成されたＢＰ層またはＢＰ系混晶層との急峻なヘテロ接合界面構造体からは、例えば、電子移動度に優れたＴＥＧＦＥＴ等のＢＰ系半導体素子がもたらされる効果がある。
【００３０】
ＢＰ層或いはＢＰ系混晶層を成長させるための温度は、気相成長方式及び基板とする結晶材料並びに目的とするＢＰ層或いはＢＰ系混晶層の結晶形態に鑑みて決定する。単結晶のＢＰ層を得るためには、上記の気相成長手段に殆ど依存せず、概して７５０℃を越える高温が必要である。トリエチル硼素（（Ｃ2Ｈ5）3Ｂ）／ホスフィン（ＰＨ3）／水素（Ｈ2）反応系を利用した常圧（略大気圧）或いは減圧ＭＯＣＶＤ手段で単結晶のＢＰ層を得るには、７５０℃より高く１２００℃以下の温度が適する（米国特許ＵＳ−６，０６９，０２１号参照）。換言すれば、基板材料はこの様な高温で変質を来さない耐熱性の有る結晶から選択する必要がある。この高温の領域で耐熱性を有する基板材料として、リン化硼素（ＢＰ）単結晶（▲１▼上記のＺ．ａｎｏｒｇ．ａｌｌｇ．ｃｈｅｍ．，３４９（１９６７）、、▲２▼Ｋｒｉｓｔａｌｌ ｕｎｄ Ｔｅｃｈｎｉｋ、２（４）（１９６７）、５２３〜５３４頁、▲３▼Ｋｒｉｓｔａｌｌ ｕｎｄ Ｔｅｃｈｎｉｋ、４（４）（１９６９）、４８７〜４９３頁、及び▲４▼上記のＪ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，１２０（１９７３）参照）、サファイア（α−Ａｌ2Ｏ3）、炭化珪素（ＳｉＣ）（上記のＪ．Ａｐｐｌ．Ｐｈｙｓ．，４２（１）（１９７１）参照）、並びにシリコン（珪素単結晶）が例示できる。１２００℃を越える高温では、分子式Ｂ6ＰやＢ13Ｐ2で表記されるリン化硼素の多量体が形成され易くなり（Ｊ．Ａｍ．Ｃｅｒａｍ．Ｓｏｃ．，４７（１）（１９６４）、４４〜４６頁参照）、単量体のリン化硼素（ｂｏｒｏｎ ｍｏｎｏｐｈｏｓｐｈｉｄｅ）からなる単結晶層を得るには不都合となる。単結晶のＢＰ層或いはＢＰ系混晶層からは、例えば、ＴＥＧＦＥＴの電子供給層を構成できる。また、ＬＥＤ或いはＬＤのクラッド（ｃｌａｄ）層を構成できる。成長させたＢＰ層或いはその混晶層の結晶形態（構造）は一般的なＸ線回折法（ＸＲＤ）や電子線回折法に依る回折パターンから知れる。単結晶からは斑点（ｓｐｏｔ）状の回折点が帰結される（Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ、７０（１９８４）、５０７〜５１４頁参照）。
【００３１】
また、同反応系のＭＯＣＶＤ手段に依り、非晶質或いは多結晶のＢＰ結晶層を得るには、２５０℃〜７５０℃の比較的低温が適する（上記のＵＳ−６，０６９，０２１号参照）。非晶質（ａｍｏｒｐｈｏｕｓ）を主体としてなるＢＰ層またはＢＰ系混晶層は、基板上に基板をなす結晶とは格子ミスマッチを大とする成長層を含むリン系半導体素子用途の積層構造体を形成するに際し、その格子不整合性を緩和する作用を発揮して結晶性に優れる成長層をもたらす効果を有する。また、基板材料と成長層との熱膨張率の差異に主に起因して発生する、成長層の基板表面からの剥離を防止するに有効に作用をする。従って、例えば、非晶質を主体としてなるＢＰ層は、リン系半導体素子を構成する緩衝層として用いることができる。また、緩衝層は、例えば、低温で成長させた非晶質のリン化硼素層上に、より高温で成長させたリン化硼素（ＢＰ）の単結晶層を積層させた重層構造体からも構成できる（上記のＵＳ−６，０２９，０２１号参照）。ＢＰとは格子不整合の関係にある基板を用いる際にも、非晶質のＢＰ層を介在させれば、結晶性に優れるＢＰ単結晶層を簡便に得ることができる。例えば、リン化硼素系半導体発光素子にあって、重層構造からなる緩衝層には、高い強度の発光をもたらす発光部が構成できる利点がある。また、例えば、リン化硼素系ＨＢＴにあって、重層構造の緩衝層上には、格子ミスマッチ（ｌａｔｔｉｃｅ ｍｉｓｍａｔｃｈ）に起因するミスフィット（ｍｉｓｆｉｔ）転位等の結晶欠陥が小さい良質のコレクタ層或いはサブコレクタ（ｓｕｂ−ｃｏｌｌｅｃｔｏｒ）層等を得るに貢献できる。
【００３２】
ＢＰ系混晶層からは、また、単結晶基板と格子整合する成長層を構成できる。例えば、硼素組成比を０．０２（リン化硼素混晶比＝２％）とするリン化硼素・ガリウム混晶（Ｂ0.02Ｇａ0.98Ｐ）（特開平１１−２６６００６号公報明細書参照）は格子定数を５．４３０９ÅのＢＰ系混晶層である。従って、Ｂ0.02Ｇａ0.98Ｐ（上記の特開平１１−２６６００６号公報参照）からは、Ｓｉ単結晶（格子定数＝５．４３０９Å）に格子整合する成長層を構成できる。基板とするＳｉ単結晶に格子整合する成長層は、ＢＰ混晶比を３３％とするリン化硼素インジウム混晶（Ｂ0.33Ｉｎ0.67Ｐ）からも構成できる。基板と格子整合をなすＢＰ系混晶成長層からは、例えば、良質な緩衝層を構成できる。また、高積感度のホール素子を得るに適する高い電子移動度の発現する感磁層を構成できる。また、受光素子の光透過層（ｗｉｎｄｏｗ層）等に好適に利用できる。
【００３３】
本発明のリン化硼素（ＢＰ）からなる半導体層を具備する半導体素子は、室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）半導体層を利用して構成する。また、本発明のリン化硼素（ＢＰ）系混晶からなる半導体層を具備する半導体素子は、室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするＢＰを含んで構成されているＢＰ系混晶半導体層を利用して構成する。室温とはおよそ２０℃である。即ち、従来のＢＰの禁止帯幅とされている２ｅＶを越え、且つ従来、報告されている４．２ｅＶ〜６．０ｅＶ程高くはなく、従来では知られていない中間的な禁止帯幅を有するＢＰ層或いはＢＰ混晶層を利用してＢＰ系半導体素子を構成する。室温での禁止帯幅を２．８ｅＶ以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）層は、その成長条件を規定することにより形成できる。特に、成長速度と原料の供給比率の双方を規程された範囲内に設定することにより形成できる。リン化硼素（ＢＰ）層或いはＢＰ系混晶層の成長速度は、好ましくは、毎分２０Å以上で３００Å以下とする。成長速度を２０Å／ｍｉｎ未満の遅い速度とすると、成長層表面からのリン（Ｐ）構成元素或いはその化合物が脱離、揮発が充分に抑止されず、成膜が果たせない場合がある。３００Å／ｍｉｎを越える速い成長速度に設定すると、得られる禁止帯幅の値が不安定となり好ましくはない。また、成長速度を徒に速くすると多結晶の結晶層となり易い傾向にあり、単結晶層を得る不都合となる。
【００３４】
また、成長速度と併せて、原料の供給比率を好ましくは１５以上で６０以下の範囲に規定する。ＢＰ層を形成する場合にあって、原料の供給比率とは、成長反応系への硼素（Ｂ）源の供給量に対するリン（Ｐ）源の供給量の比率である。また、ＢＰ系混晶を形成する場合にあっては、硼素（Ｂ）を含むＩＩＩ族元素源の合計の供給量に対する、リン（Ｐ）を含むＶ族元素源の合計の供給量の比率である。リン化硼素・インジウム（ＢXＩｎ1-XＰ：０≦Ｘ≦１）混晶を形成する場合を例にすれば、成長反応系に供給するガリウム（Ｇａ）源とインジウム（Ｉｎ）源の総量に対する、リン（Ｐ）源の供給量の比率である。即ち、いわゆる、Ｖ／ＩＩＩ比率である。Ｖ／ＩＩＩ比率を１５未満と小とすると、成長層表面が乱雑となり望ましくはない。また、ＩＩＩ／Ｖ比率を６０を越えて極端に大とすると、化学量論的に観てリン（Ｐ）が富裕な状態である成長層が形成され易くなる。過剰なリン（Ｐ）は、結晶格子で硼素（Ｂ）が占有すべき位置に入り込み、ドナー（ｄｏｎｏｒ）として働くとされる（庄野 克房著、「超ＬＳＩ時代の半導体技術１００集〔５〕」（（株）オーム社、昭和５９年５月１日発行、電子雑誌エレクトロニクス第２９巻第５号（昭和５９年５月号）付録、１２１頁参照）。ＢＰ或いはＢＰ系混晶が属する閃亜鉛鉱型結晶には、元来、ｐ形半導体層が得られ易い、縮帯した価電子帯構造が備わっている（生駒 俊明、生駒 英明共著、「化合物半導体の基礎物性入門」（（株）培風館、１９９１年９月１０日発行初版、１４〜１７頁参照）。にも拘わらず、化学量論的組成がリン（Ｐ）の富裕側に移行してしまえば、低抵抗のｐ形結晶層の形成に支障を来すので不都合である。
【００３５】
従来の気相成長手段に於けるＢＰ層の形成条件を省みるに、ジボラン（Ｂ2Ｈ6）／ホスフィン（ＰＨ3）／水素（Ｈ2）系ハイドライド法にあっては、約１２０Å／ｍｉｎ〜約７００Å／ｍｉｎの成長速度が記されている（上記のＪｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，１３（３）（１９７４）参照）。一方、このハイドライド系成長手段では、ＢＰ層の成長には、Ｖ／ＩＩＩ比率（＝ＰＨ3／Ｂ2Ｈ6）を約５０以上とする必要があるとされている（上記のＪｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，１３（１９７４）参照）。特に、単結晶のＢＰ層を得るにはＶ／ＩＩＩ比率を２５０に増加させる必要があると述べられている（上記のＪｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，１３（１９７４）参照）。また、ジボランとホスフィンを原料としてＢＰ層を形成する他の例では、成長速度は最低でも４００Å／ｍｉｎに設定されている（庄野 克房著、「半導体技術（上）」（（財）東京大学出版会、１９９２年６月２５日発行９刷）、７４〜７７頁参照）。また、半導体の性質を呈するＢＰ層を得るには、Ｖ／ＩＩＩを１００倍以上とする必要があるとされる（上記の「半導体技術（上）」、７６〜７７頁参照）。従って、従来のＢ2Ｈ6／ＰＨ3／Ｈ2系ハイドライド法では、本発明の云う低い成長速度は採用できるものの、併せて同時にＶ／ＩＩＩ比率を本発明の規定の範囲に満たすには至らない。
【００３６】
また、塩化物を原料とするハロゲン法においてＶ／ＩＩＩ比率を本発明の範囲を満足する様に設定したところで、原料としたハロゲン化物の気相成長時に於ける分解に因り生成したハロゲン化物により成長中のＢＰ層またはＳｉ基板自体がエッチングされ、平坦な表面のＢＰ層が得られ難い問題点を有する。本発明に規定する成長速度とＶ／ＩＩＩ比率との双方を併せて満足する条件下でＢＰ層或いはＢＰ系混晶層を成長させるに好適なのはＭＯＣＶＤ法である。特に、トリアルキル硼素化合物を硼素（Ｂ）源とするＭＯＣＶＤ法が好適に利用できる（上記のＩｎｓｔ．Ｐｈｙｓ．Ｃｏｎｆ．Ｓｅｒ．，Ｎｏ．１２９．参照）。トリアルキル硼素化合物中でも特に、トリエチル硼素（（Ｃ2Ｈ5）3Ｂ）を用いるＭＯＣＶＤ手段に依れば、低温で非晶質のＢＰ層或いはＢＰ系混晶層の形成も、また、高温での単結晶層の形成も簡便に実施できる。トリメチル硼素（（ＣＨ3）3Ｂ）はボランやジボランと同じく常温で気体であり、低温でのＢＰ層或いはＢＰ系混晶層の形成には、トリエチル硼素ほど好適とはならない。低温でのＢＰ層或いはＢＰ結晶層の形成には、沸点が低い常温で液体の有機硼素化合物を硼素（Ｂ）源とするのが適する。
【００３７】
例えば、トリエチル硼素／ホスフィン／水素ＭＯＣＶＤ反応系を利用してリン化硼素（ＢＰ）単結晶層を形成する際の成長温度は８５０℃以上で１１５０℃以下が望ましい。より望ましくは、９００℃以上で１１００℃以下の成長温度とする。特に、好ましいのは９５０℃〜１０５０℃の温度である。例えば、９５０℃で、Ｖ／ＩＩＩ比率を３０に設定すれば、禁止帯幅を約２．９ｅＶとするリン化硼素（ＢＰ）単結晶層が安定して獲得できる。禁止帯幅（＝Ｅｇ）は例えば、一般的なフォトルミネッセンス（ＰＬ）法、カソードルミネッセンス（ＣＬ）、または吸収係数と光子（ｐｈｏｔｏｎ）エネルギーとの関係（上記のジーガー著、「セミコンダクターの物理学（下）」、３９０〜４００頁参照）から求められる。図２に上記の条件で硼素（Ｂ）を添加したｐ形で（１１１）面を有するＳｉ単結晶基板表面上に形成したアンドープＢＰ層についての吸収係数（ａｂｓｏｒｐｔｉｏｎｃｏｅｆｆｉｃｉｅｎｔ）の光子エネルギー依存性を例示する。吸収係数（α：ｃｍ-1）と光子ネネルギー（ｈν：ｅＶ）との関係から求められる室温での禁止帯幅は約３．１ｅＶとなる。ちなみに、ＢＰ結晶について、禁止帯幅の温度に依る変化率（温度係数）は、単位絶対温度当たりマイナス（−）４．５×１０-4ｅＶであるのが知られている（上記のＺ．ａｎｏｒｇ．ａｌｌｇ．ｃｈｅｍ．，３４９（１９６７）参照）。この温度係数に於ける負号は低温となる程、禁止帯幅は高まることを意味している。従って、例えば、液体窒素温度（＝７７Ｋ）でのＢＰ層の禁止帯幅は約３．２ｅＶとなる。この様に、成長速度とＶ／ＩＩＩ比率とを本発明の規定する範囲内とすることに依って、本発明のＢＰ層を得ることができる。
【００３８】
また、図３に、上記と同一のＭＯＣＶＤ反応系を利用して、温度９５０℃で、成長速度を１００Å／分に、Ｖ／ＩＩＩ比率を６０に各々、設定して成長させたマグネシウム（Ｍｇ）ドープｐ形リン化硼素（ＢＰ）層のＣＬスペクトルを例示する。同スペクトルは温度３０Ｋで測光されたものである。リン化硼素（ＢＰ）は間接遷移型半導体であるため、ＣＬスペクトルは、７７Ｋ或いはそれよりも低温での取得が適する。試料としたｐ形ＢＰ層のキャリア濃度は約８×１０18ｃｍ-3である。また、層厚は約２．２μｍである。図３に例示するＣＬスペクトルの成分は、一般的なピーク（ｐｅａｋ）分離法を利用した解析に依れば、ピーク波長を約３７８５Åとするスペクトル（図３中に記号「ＳＰ１」で示す。）と、ピーク波長を約５６９６Åとするスペクトル（記号「ＳＰ２」で示す）。「ＳＰ２」は、「深い」不純物準位に起因するスペクトルと思量される。また、「ＳＰ２」で示されるスペクトルの特徴は、経時的な発光強度の減少が認められるのが特徴である。一方、「ＳＰ１」は、バンド端吸収と推定されるスぺクトルであり、そのピーク波長（３７８５Å）からは約３．２ｅＶの禁止帯幅が算出される。
【００３９】
トリエチル硼素（（Ｃ2Ｈ5）3Ｂ）／ホスフィン（ＰＨ3）／水素（Ｈ2）系ＭＯＣＶＤ手段に依り成長させたアンドープのリン化硼素（ＢＰ）層を例にして説明すれば、禁止帯幅は非晶質層の場合が高いのが一般的である。特に、例えば、下地層との格子不整合に起因する歪を内在するＢＰ非晶質層の室温禁止帯幅は大凡、３．０ｅＶから３．４ｅＶと大となる場合がある。成長速度を大きくして成長させたＢＰ多結晶層では、一般に禁止帯幅は小となる傾向にある。特に、約２〜３μｍを越える層厚の厚膜では、禁止帯幅は例えば、室温で約２．８ｅＶから約３．０ｅＶに低下する場合がある。また、上記の好適な範囲の成長速度及びＶ／ＩＩＩ比率の条件下で成長させた単結晶のＢＰ層では、非晶質層と多結晶層との中間的な禁止帯幅を取り得る。
【００４０】
本発明に記載の禁止帯幅を有するリン化硼素（ＢＰ）を利用すれば、従来に無い禁止帯幅を備えた、一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０≦δ＋ε≦１）で表記されるＢＰ系混晶を形成できる。例えば、禁止帯幅を２．８ｅＶ以上で３．４ｅＶ以下とする本発明に係わるリン化硼素（ＢＰ）を利用すれば、室温での禁止帯幅を約１．５Ｖを越え３．４ｅＶ未満とする、砒化リン化硼素混晶（ＢＰδＡｓε：０＜δ＜１、０＜ε＜１、δ＋ε＝１）を形成できる。禁止帯幅を約２．０ｅＶとされる従来のＢＰ結晶を利用するのでは、砒化硼素（ＢＡｓ）の禁止帯幅とされる約１．５ｅＶを越え（上記の「ＩＩＩ−Ｖ族化合物半導体」、１５０頁参照）、リン化硼素（ＢＰ）の禁止帯幅である約２．０ｅＶの狭い範囲の禁止帯幅を有するＢＰδＡｓε混晶（０＜δ＜１、０＜ε＜１、δ＋ε＝１）が形成されるのみである。
【００４１】
また、例えば、禁止帯幅を２．８ｅＶ以上で３．４ｅＶ以下とする本発明に係わるリン化硼素（ＢＰ）を利用すれば、室温での禁止帯幅を２．３ｅＶを越え３．４ｅＶ未満とする、リン化硼素・ガリウム混晶（ＢXＧａ1-XＰ：０＜Ｘ＜１）を形成できる。リン化ガリウム（ＧａＰ）の室温での禁止帯幅は２．３ｅＶであるため（上記の「半導体デバイス概論」、２８頁参照）、リン化硼素（ＢＰ）との混晶化によりＢＰの混晶比を増大させれば、即ち、硼素（Ｂ）組成比（＝Ｘ）を増加させることに依り、２．３ｅＶ以上のＢXＧａ1-XＰ（０＜Ｘ＜１）混晶を形成できる。因みに、禁止帯幅が約２．０ｅＶとされる従来のＢＰを利用して形成したＢXＧａ1-XＰ（０＜Ｘ＜１）混晶では、約２．０ｅＶ以上で２．３ｅＶ以下の狭い範囲の禁止帯幅を有するＢXＧａ1-XＰ（０＜Ｘ＜１）混晶しか形成することができない。ＢXＧａ1-XＰ（０＜Ｘ＜１）混晶の如く、砒素（Ａｓ）を構成元素として含まないＢＰ系混晶からは、環境への汚染を防止する配慮を施したリン化硼素系半導体素子を構成できる利点が生まれる。
【００４２】
禁止帯幅を２．８ｅＶ以上で３．４ｅＶ以下とする本発明のＢＰ結晶から構成されるＢＰ系混晶は、上記の例の様に従来のＢＰ系混晶にはない広い範囲で、高い禁止帯幅を備えている。このため、例えば、短波長光を放射するために設けられた発光層に対する障壁層を構成するに特に、有用となる。例えば、硼素組成比（＝Ｘ）を０．９０とするＢ0.90Ａｌ0.10Ｐ混晶からは、立方晶の窒化ガリウム・インジウム混晶（Ｇａ0.75Ｉｎ0.25Ｎ）からなる発光層に対するクラッド層が構成され得る。また、リン化硼素（ＢＰ）或いはＢＰ系混晶は閃亜鉛光型の結晶であり、その価電子帯のバンド構造（上記の「化合物半導体の基礎物性入門」参照）からｐ形層が得られ易い状況にある。従って、例えば、六方晶の窒化ガリウム（ｈ−ＧａＮ）とは状況が異なり、ｐ形で低抵抗のクラッド層を簡便に形成できる。立方晶のＧａ0.75Ｉｎ0.25Ｎ発光層からは、発光波長を４４３０Åとする青紫色の近紫外光が放射されるため、Ｂ0.90Ａｌ0.10Ｐ混晶とＧａ0.75Ｉｎ0.25Ｎからなるヘテロ接合構造体からは単一（ｓｉｎｇｌｅ）或いは多重（ｄｏｕｂｌｅ）ヘテロ接合構造の青色帯発光をもたらすｐｎ接合型発光部が構成できる利点がある。更に、Ｂ0.90Ａｌ0.10Ｐ混晶とＧａ0.75Ｉｎ0.25Ｎとは同一の格子定数（＝４．６２８Å）を有する（立方晶の窒化インジウム（ＩｎＮ）の格子定数は４．９８Åとして計算してある：上記の「ＩＩＩ−Ｖ族化合物半導体」、３３０頁参照）。即ち、本発明のＢＰ系混晶からは、発光層に格子整合するクラッド層を構成できるため、格子整合系の発光部を構成できる。相互に格子整合の関係にある結晶層は格子ミスマッチに起因する結晶欠陥の少ない良質な結晶層となる。このため、格子整合系の発光部からは高強度の発光が出射されることとなり、高輝度のリン化硼素系半導体発光素子をもたらすに貢献できる。なお、相互に格子整合の関係にある結晶層とは、格子ミスマッチ度を±０．４％以下とする関係にある結晶層のことをいう。
【００４３】
また、本発明のリン化硼素（ＢＰ）層或いはＢＰ系混晶層を用いれば、ＬＥＤ或いはＬＤを構成するに好適となる格子整合系の発光部を構成するのに利便となる。例えば、ｎ形またはｐ形のリン化硼素（ＢＰ：格子定数＝４．５３８Å）からなるクラッド層と、リン（Ｐ）組成比を０．０３とする窒化リン化ガリウム（ＧａＮ0.97Ｐ0.03：格子定数＝４．５３８Å）混晶からなる発光層とから格子整合系の例えば、ｐｎ接合型発光部を構成できる。また、リン組成比を０．１０とする立方晶のＧａＮ0.90Ｐ0.10からなる発光層とガリウム（Ｇａ）組成比を０．０７とする立方晶のリン化硼素・ガリウム（Ｂ0.93Ｇａ0.07Ｐ）からなるクラッド層とから格子整合系の発光部が簡便に構成できる。同様に砒化窒化ガリウム（ＧａＮ1-XＡｓX：０≦Ｘ≦１）を発光層として利用しても格子整合系の発光部を構成できる。しかし、窒化ガリウム（ＧａＮ）の生成エネルギーが標準状態で（−）２６．２ｋｃａｌ／ｍｏｌ．であるの対し、ＧａＡｓの生成エネルギーは（−）１９．２ｋｃａｌ／ｍｏｌ．とより大きい（特開平１０−５３４８７号公報明細書参照）。一方、ＧａＰの生成エネルギーは（−）２９．２ｋｃａｌ／ｍｏｌ．とＧａＮの生成エネルギーよりも小さい（上記の特開平１０−５３４８７号参照）。このため、ＧａＮ1-XＡｓX混晶に比較してＧａＮ1-XＰX混晶はより容易に形成され得て好都合である。クラッド層は、ＧａＮ1-XＰX発光層に対して、室温でより大きな禁止帯幅を有するのＢＰ層或いはＢＰ系混晶層から構成する。約０．１ｅＶ以上、最も好ましくは０．３ｅＶ以上の禁止帯幅が高いＢＰ層或いはＢＰ系混晶層からは発光層に障壁作用を充分に及ぼせるクラッド層が構成できる。
【００４４】
また、本発明に係わるリン化硼素（ＢＰ）或いはＢＰ系混晶では、上記の如く短波長の可視光を透過できる大きな禁止帯幅を備えている。このため、例えば、２．７ｅＶ以上の禁止帯幅を与える様に硼素組成比（＝Ｘ）を調整したＢXＧａ1-XＰ（室温禁止帯幅を３．０ｅＶとするＢＰ結晶を利用した場合、０．４≦Ｘ＜１となる。）からは、発光波長を約４５９０Åより長波長とするＬＥＤの発光透過層（ｗｉｎｄｏｗ）層が好適に構成できる。また、禁止帯幅を２．８ｅＶを越え、３．４ｅＶ未満の範囲とするリン化硼素・インジウム混晶（ＢXＩｎ1-XＰ）に混晶からは、約４４３０Åよりも長波長の発光を透過できるＬＥＤ或いは面発光型ＬＤ（伊賀、小山共著、「面発光レーザ」（（株）オーム社、１９９０年９月２５日発行、第１版第１刷）、４〜５頁参照）の窓層として利用できる。また、ＬＥＤまたは面発光レーザ（ｓｕｒｆａｃｅ ｅｍｉｔｔｉｎｇ ｌａｓｅｒ）用途の反射鏡を構成するに利用できる（上記の「面発光レーザ」、１１８〜１１９頁参照）。
【００４５】
より容易に生成できるＧａＮ1-XＰX混晶と本発明のＢＰ層またはＢＰ系混晶とから構成される積層構造体からは、受光素子用途の受光部を構成できる。例えば、リン化硼素（ＢＰ）或いはＢＰ系混晶層と、それらとは格子ミスマッチ度を±０．４％以下とする半導体層との接合構造体は、信号／雑音強度比、いわゆる、Ｓ／Ｎ比が大きく受光感度に優れる受光素子用途の受光部を構成できる。特に、例えば、リン化硼素（ＢＰ）層とそれに格子整合する半導体層、例えば、上記のＧａＮ1-XＰX層とのヘテロ接合構造体からなる受光部を利用すれば、暗電流が低く受光感度に優れる高感度受光素子用途の受光部を構成できる。また、本発明のＢＰ層或いはＢＰ系混晶からは、測光対象を受光層に効率的に導入できる光透過層として有用である。特に、従来に無い２．８ｅＶを越える比較的高い範囲の禁止帯幅を備えたＢＰ層或いはＢＰ系混晶層は青色等の短波長可視光をも効率的に透過できるため、例えば、短波長可視光を測光対象とする受光素子の窓層として有効に利用できる。
【００４６】
リン化硼素（ＢＰ）層或いはＢＰ系混晶層とそれと格子整合する半導体層とからなるヘテロ接合構造では、キャリア、例えば電子を高速に移動（ｔｒａｎｓｐｏｒｔ）できる優位性がある。例えば、ＢＰ層或いはＢＰ系混晶層とＧａＮ1-XＰX混晶とのヘテロ接合構造体は、電子の高速な移動性を必要とするＴＥＧＦＥＴの機能層を構成するに好適となる。この場合、直接遷移型のＧａＮ1-XＰX混晶層では高い電子移動度が発現できるため、特に、ＴＥＧＦＥＴの電子走行層を構成するに適する。また、ＢＰ層或いはＢＰ系混晶層からは、電子走行層とヘテロ接合をなし、電子走行層内へ電子を供給する役目を果たす電子供給層が構成できる。また、本発明のＢＰ層或いはＢＰ系混晶層からは、電子供給層と電子走行層との中間に配置する場合があるスペーサ（ｓｐａｃｅｒ）層も構成できる。電子走行層またはスペーサ層は電子走行層の構成材料よりも、０．２ｅＶ以上で望ましくは約０．３ｅＶ以上に禁止帯幅を大とする一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記される半導体層から構成するのが好適である。特に、ＧａＮ1-XＰX混晶層は上記の理由により砒素化合物に比較して形成が容易である。
【００４７】
また、ＧａＮ1-XＰX混晶のリン（Ｐ）組成比に依る禁止帯幅の曲折（ｂｏｗｉｎｇ）を利用すれば（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，６０（２０）（１９９２）、２５４０〜２５４２頁参照）、直接遷移の領域でリン（Ｐ）組成を数％程度変化させることにより、禁止帯幅を変化させられる。例えば、リン（Ｐ）組成比を５％とすれば禁止帯幅を３．２ｅＶから約２．８ｅＶに低下させられる。また、リン（Ｐ）組成比を１０％とすれば約２．０ｅＶに低下させられる。即ち、ＧａＮ1-XＰX混晶からはリン（Ｐ）組成比に対応して、ＢＰ層或いはＢＰ系混晶層からなるスペーサ層または電子供給層との禁止帯幅を上記の好適な禁止帯幅の差異を顕現できる電子走行層を簡便に構成できる利点がある。
【００４８】
例えば、図４に模式的に例示する如く、面方位を（０００１）（ｃ面）とするサファイアからなる基板４０１上に、例えば、
（１）２．８ｅＶ以上、３．４ｅＶ以下の範囲内で禁止帯を望ましくは３ｅＶ以上とした、層厚（＝ｄ）を約１００Åとするアンドープの高抵抗リン化硼素・アルミニウム（ＢXＡｌ1-XＰ：０＜Ｘ＜１）からなる非晶質を主体とする低温緩衝層４０２
（２）低温緩衝層４０２より高温で形成した、望ましくは禁止帯幅を３ｅＶ以上とする、例えば、キャリア濃度（＝ｎ）を約５×１０15ｃｍ-3未満とし、ｄ＝３０００Åのアンドープｎ形ＢＰからなる高温緩衝層４０３
（３）高温緩衝層４０３をなすＢＰに格子整合し、且つ、より小さな禁止帯の例えば、立方晶のアンドープｎ形ＧａＮ0.97Ｐ0.03（例えば、ｎ＝５×１０16ｃｍ-3、ｄ＝２５０Å）から構成した電子走行層４０４
（４）望ましくは禁止帯幅を３ｅＶ以上とした、電子走行層１０４よりも高い禁止帯幅を有する例えば、キャリア濃度（＝ｎ）を約５×１０15ｃｍ-3未満とし、ｄ＝５０Åのアンドープｎ形ＢＰからなるスペーサ層４０５
（５）望ましくは禁止帯幅を３ｅＶ以上とした、例えば、キャリア濃度（＝ｎ）を約２×１０18ｃｍ-3未満とし、ｄ＝２５０Åの珪素（Ｓｉ）ドープｎ形ＢＰからなる電子供給層４０６
（６）望ましくは禁止帯幅を電子供給層４０６以下とした、例えば、キャリア濃度（＝ｎ）を約５×１０18ｃｍ-3とし、ｄ＝１５０Åの珪素（Ｓｉ）ドープｎ形ＢＰからなるオーミック電極コンタクト層４０７
の各層を順次、積層してＴＥＧＦＥＴ４０用途の積層構造体４１を形成する。次に、コンタクト層４０７の一部にリセス（ｒｅｃｅｓｓ）加工を及ぼし、其処にショットキー（Ｓｃｈｏｔｔｋｙ）接合型ゲート（ｇａｔｅ）電極４０８を設ける。また、リセス部４１１の両側に残存させたコンタクト層４０７の表面上にオーミック（ｏｈｍｉｃ）性ソース（ｓｏｕｒｃｅ）電極４０９及びドレイン（ｄｒａｉｎ）電極４１０を形成してＴＥＧＦＥＴ４０を構成する。
【００４９】
また、リン化硼素（ＢＰ）或いはＢＰ系混晶上に積層させた、例えば、ＧａＮ1-XＰX混晶層はホール素子の感磁部として利用できる。特に、間接遷移型ではなく直接遷移型の例えば、ＧａＮ1-XＰX混晶層はホール素子の感磁層（磁気感応層）として利用できる。また、ＧａＮ1-XＰX混晶層は、従来のホール素子の感磁層を構成するアンチモン化インジウム（ＩｎＳｂ、禁止帯幅＝０．１８ｅＶ）または砒化インジウム（ＩｎＡｓ、禁止帯幅＝０．３６ｅＶ）或いは砒素ガリウム（ＧａＡｓ、禁止帯幅＝１．４３ｅＶ）の何れよりも（室温禁止帯幅の値については、上記の「ＩＩＩ−Ｖ族化合物半導体」、１５０頁参照）、リン組成比の如何により大きな禁止帯幅を採り得る（上記のＡｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，６０（１９９２）参照）。禁止帯幅が大きな半導体材料は、伝導度に於ける真性領域に到達する温度がより高温となるため（上記の「セミコンダクターの物理学（上）、５〜１０頁参照）、高温で動作可能なホール素子を構成するに優位となる。例えば、ＧａＮ1-XＡｓX混晶よりも高い禁止帯幅を採り得る例えば、ＧａＮ1-XＰX混晶からはより高温での素子動作を可能とする感磁層を構成できる。従って、ＧａＮ1-XＰX混晶層とＢＰ層或いはＢＰ系混晶層とからなるヘテロ接合構造体からは高温でも動作する耐環境型のホール素子を構成できる利点がある。特に、ＢＰ層或いはＢＰ系混晶層と格子整合する直接遷移型のｎ形ＧａＮ1-XＰX混晶層では、より向上した電子移動度が帰結されるため、高感度であり、且つ高温で動作可能な耐環境性型ホール素子を得るに貢献できる。
【００５０】
本発明に係わるホール素子は、基板と、例えば緩衝層と、感磁層を含む積層構造体から構成する。本発明に係わる耐環境型のホール素子用途の積層構造体の例を図５の断面図に示す。基板５０１には、例えば、シリコン、サファイア、または炭化珪素（ＳｉＣ）等の単結晶を用いる。単結晶基板５０１上に設ける第１の緩衝層５０２は、低温で成長させた例えば、非晶質のｎ形リン化硼素（ＢＰ）層から構成する。第２の緩衝層５０３は、第１の緩衝層５０２より高温で成長させた例えば、珪素（Ｓｉ）ドープｎ形ＢＰ単結晶層から構成する。感磁層５０４は例えば、リン化硼素（ＢＰ：融点＝３０００℃（上記の「半導体デバイス概論」、２８頁参照）と同様に高融点の窒化ガリウム（ＧａＮ：六方晶ｈ−ＧａＮの融点＞１７００℃（上記の「半導体デバイス概論」、２８頁参照））または窒化リン化ガリウム（ＧａＮ1-XＰX：０＜Ｘ＜１）等から構成する。感磁層５０４は、下地層（図５の積層構造系では第２の緩衝層５０３である）と格子ミスマッチの少ない、更には格子整合する材料から構成するのが好適である。格子ミスマッチ度の絶対値（Δ：単位％）は、下地層の格子定数（＝ａ0）と堆積層の格子定数（＝ａ）から次式で算出される。
Δ（％）＝｜（ａ−ａ0）／ａ0｜×１００
立方晶のＧａＮ（ａ＝４．５１０Å）とのＢＰ単結晶（ａ0＝４．５３８Å）との格子ミスマッチは僅か０．６％であり、感磁層を構成するに適する一材料となる。また、本構成例に記載のａｓ−ｇｒｏｗｎ状態で非晶質を主体としてなる緩衝層（図５の第１の５０２）は、格子ミスマッチを緩和する作用を有し、上層の結晶性をより向上させるに寄与する。
【００５１】
更に、窒素組成比を０．０３とする窒化リン化ガリウム（ＧａＮ0.97Ｐ0.03）の格子定数はＢＰ単結晶と一致する４．５３８Åである。この様な格子整合する材料からなる感磁層は、格子ミスマッチに起因するミスフィット転移等の結晶欠陥の密度が低く、良質な結晶層となる。従って、より高い移動度が発現できるため、耐熱性に優れる高感度ホール素子が提供される。例えば、トリエチル硼素（（Ｃ2Ｈ5）3Ｂ）／ホスフィン（ＰＨ3）／アンモニア（ＮＨ3）／水素（Ｈ2）系常圧ＭＯＣＶＤ法により、面方位を（１００）とするリン（Ｐ）ドープｎ形Ｓｉ単結晶基板５０１表面上に順次、次記の成長層を積層する。
（１）層厚（＝ｄ）を約７０Åとし、室温での禁止帯幅を約３．１ｅＶとするアンドープ（アンドープ）ｎ形ＢＰ層からなる第１の緩衝層５０２
（２）キャリア濃度（＝ｎ）を約６×１０15ｃｍ-3とし、室温禁止帯幅を約３．０ｅＶとするｎ形ＢＰ層からなる第２の緩衝層５０３（ｄ＝０．７μｍ）
（３）ｄ＝０．１μｍ、ｎ＝２×１０16ｃｍ-3であり、室温での電子移動度を約８５０ｃｍ2／Ｖ・ｓとする立方晶のｎ形ＧａＮ0.97Ｐ0.03からなる感磁層５０次に、例えば、メタン（ＣＨ4）／アルゴン（Ａｒ）／水素（Ｈ2）系プラズマエッチング手段により、感磁層５０４にメサ（ｍｅｓａ）加工を施す。さらに感磁部（Ｈａｌｌ ｃｒｏｓｓ部）として十字形に残存させた感磁層５０４の４端部に、例えば金（Ａｕ）またはＡｕ合金等からなるオーミック電極を敷設する。この様な構成からは、積感度（ｐｒｏｄｕｃｔ ｓｅｎｎｓｉｔｉｖｉｔｙ）は室温で約１５ｍＶ／ｍＡ・ｋＧの耐環境用の高感度ホール素子が提供される。
【００５２】
本発明に係わるリン化硼素（ＢＰ）は、従来の禁止帯幅（約２ｅＶ）を越える大きな禁止帯幅を有しているために、本発明のＢＰからは従来に無く大きな禁止帯幅のＢＰ系混晶が構成できる。このため、禁止帯幅を異にする他の半導体層とのヘテロ接合構造を構成するに際し、その自由度を拡張でき、種々のヘテロ接合構造を顕現できる。例えば、従来の小さな禁止帯幅のＢＰ（禁止帯幅２ｅＶ）では、ＢＰと格子整合するＧａＮ0.97Ｐ0.03（禁止帯幅３ｅＶ）に対し障壁作用を及ぼすためのヘテロ接合構造を構成できない。一方、本発明に係わるＢＰにあって、特に、３ｅＶを越える禁止帯幅のＢＰからは、ＧａＮ0.97Ｐ0.03に対する障壁層を構成できるため、キャリア（ｃａｒｒｉｅｒ）の「閉じ込め」効果を発現する格子整合系ヘテロ接合構造体が構成できる。この様なヘテロ接合体からは、耐環境型のＴＥＧＦＥＴやホール素子等のヘテロ接合デバイスをもたらすに有用となるのは上記の如くである。ＴＥＧＦＥＴにあって、本発明に係わる禁止帯幅の大きなＢＰ或いはＢＰ系混晶を緩衝層として利用すれば、特にゲート電流の漏洩を抑制できるため、相互コンダクタンス（ｇｍ）に優れるＴＥＧＦＥＴがもたらされる。また、ホール素子にあって、本発明に記す禁止帯幅の大きなＢＰ或いはＢＰ系混晶から緩衝層を構成すれば、動作電流の漏洩を抑制でき、積感度の高いホール素子をもたらさすに効果を奏する。
【００５３】
本発明に記載のＢＰ或いはＢＰ系混晶からなる半導体層は、従来に比較してより大きな禁止帯幅を発現できるために、多岐に亘り様々な半導体層とバンドオフセット（ｂａｎｄ−ｏｆｆｓｅｔ）を従来に無く大とするヘテロ接合構造を創出できる。本発明に記載のＢＰ或いはＢＰ系混晶からなる半導体層を用いたヘテロ接合構造は、上記のようにバンド不連続性の大きなヘテロ接合構造であるため、障壁層として特に優位に用いることができる。。
【００５４】
【実施例】
（実施例１）
本実施例１では、本発明のＢＰ半導体層を用いたＩＩＩ族窒化物半導体ＬＥＤを例にして本発明を具体的に説明する。本実施例１に係るｐｎ接合型ＬＥＤ６０の断面構造を図６に模式的に示す。
【００５５】
ＬＥＤ６０用途の積層構造体６１は、硼素（Ｂ）ドープのｐ形で（１１１）面を有するＳｉ単結晶を基板６０１として構成した。基板６０１上の低温緩衝層６０２は、ａｓ−ｇｒｏｗｎ状態で非晶質を主体とするリン化硼素（ＢＰ）から構成した。低温緩衝層６０２は、トリエチル硼素（（Ｃ2Ｈ5）3Ｂ）／ホスフィン（ＰＨ3）／水素（Ｈ2）系常圧ＭＯＣＶＤ法により、３５０℃で成長させた。低温緩衝層６０２の層厚は約１２ｎｍとした。
【００５６】
低温緩衝層６０２の表面上には、上記のＭＯＣＶＤ気相成長手段を利用して、９５０℃でマグネシウム（Ｍｇ）をドーピングしたｐ形ＢＰ層を下部クラッド層６０３として積層した。マグネシウムのドーピング源にはビス−シクロペンタジエニルマグネシウム（ｂｉｓ−（Ｃ5Ｈ5）2Ｍｇ）を用いた。下部クラッド層６０３のキャリア濃度は約７×１０18ｃｍ-3とした。層厚は約０．８μｍとした。
【００５７】
下部クラッド層６０３をなすＢＰ層の室温に於ける屈折率（ｉｎｄｅｘ ｏｆ ｒｅｆｒａｃｔｉｏｎ）と消衰係数（ｅｘｔｉｎｃｔｉｏｎ ｃｏｅｆｆｉｃｉｅｎｔ）の波長依存性を図７に示す。約４５０ｎｍより短波長側で消衰係数（＝ｋ）は急激に増加する傾向が得られている。また、屈折率（＝ｎ）も短波長側でより増加する傾向となっている。例えば、波長４５０ｎｍでの屈折率は約３．１２であり、消衰係数は約０．００２９であるのに対し、波長３８０ｎｍではα＝３．２８でｋ＝０．１１２０と計測される。ｎ及びｋの値を基に求めた複素誘電率の虚数部（ε2＝２・ｎ・ｋ）（上記の「ＩＩＩ−Ｖ族化合物半導体」、１６８〜１７１頁参照）の光子（ｐｈｏｔｏｎ）エネルギーとの関係を図８に示す。光子エネルギーの増加にともないε2値は減少する挙動を呈する。また、ε2値の切片より求めた光子エネルギーは約３．１ｅＶとなった。これより、下部クラッド層６０３をなすリン化硼素（ＢＰ）結晶の室温禁止帯幅は約３．１ｅＶであるのが示された。
【００５８】
室温禁止帯幅を約３．１ｅＶとするＢＰ下部クラッド層６０３上には、リン化硼素（ＢＰ）と格子整合するリン（Ｐ）組成比を０．０３（＝３％）とするマグネシウムドープのｐ形窒化リン化ガリウム（ＧａＮ0.97Ｐ0.03）層を発光層６０４として積層した。下部クラッド層６０３をなすＢＰと、ＧａＮ0.97Ｐ0.03からなる発光層（室温の禁止帯幅２．９ｅＶ）との禁止帯幅の差異は約０．２ｅＶとなった。立方晶のＧａＮ0.97Ｐ0.03からなる発光層６０４は、トリメチルガリウム（（ＣＨ3）3Ｇａ）／ＰＨ3／Ｈ2系常圧ＭＯＣＶＤ法により９５０℃で成長させた。発光層６０４のキャリア濃度は約３×１０17ｃｍ-3とし、層厚は約０．３μｍとした。
【００５９】
発光層６０４上には、層厚を約０．３μｍとするｎ形リン化硼素（ＢＰ）を上部クラッド層６０５として積層した。上部クラッド層６０５は、（Ｃ2Ｈ5）3Ｂ／ＰＨ3／Ｈ2系常圧ＭＯＣＶＤ法により９５０℃で成長させた。発光層６０５の格子定数は４．５３８Åであり、上部クラッド層６０５と発光層６０４との格子定数は一致させた。上部クラッド層６０５もまた下部クラッド層６０３と同じく室温での禁止帯幅を約３．１ｅＶとしたＢＰ結晶から構成した。上部クラッド層６０５のキャリア濃度は約２×１０18ｃｍ-3とした。上記の禁止帯幅を約３．１ｅＶとするＢＰ半導体層からなる下部クラッド層６０３および上部クラッド層６０５と、ＧａＮ0.97Ｐ0.03発光層６０４とからｐｎ接合型ダブルヘテロ（ＤＨ）接合構造型の発光部６０６を構成した。
【００６０】
上部クラッド層６０５上には、禁止帯幅を約３．１ｅＶとするｎ形リン化硼素（ＢＰ）からなる電流拡散層６０７を積層させた。電流拡散層６０７をなすＳｉドープＢＰ層は、（Ｃ2Ｈ5）3Ｂ／ＰＨ3／Ｈ2系常圧ＭＯＣＶＤ法により、９５０℃で成長させた。電流拡散層６０７の層厚は約５０ｎｍとし、また、キャリア濃度は約８×１０18ｃｍ-3に設定した。
【００６１】
ｐ形Ｓｉ単結晶基板６０１の裏面には、アルミニウム（Ａｌ）からなるｐ形オーミック（ｏｈｍｉｃ）電極６０９を形成した。また、電流拡散層６０７の表面の中央には、金・ゲルマニウム（Ａｕ・Ｇｅ）合金からなるｎ形オーミック電極６０８を配置した。ｎ形オーミック電極６０８の直径は約１３０μｍとした。然る後、基板６０１としたＳｉ単結晶を［２１１］方向に平行及び垂直な方向に裁断して、一辺を約３００μｍとするＬＥＤチップ（ｃｈｉｐ）６０となした。
【００６２】
両オーミック電極６０８〜６０９間に順方向に駆動用電流を通流して発光させた。電流−電圧（Ｉ−Ｖ特性）は発光部６０６の良好なｐｎ接合特性に基づく正常な整流特性を示した。Ｉ−Ｖ特性から求めた順方向電圧（いわゆる、Ｖf）は約３．１Ｖ（順方向電流＝２０ｍＡ）となった。また、逆方向電圧は約１０Ｖ（逆方向電流＝５μＡ）となった。順方向に２０ミリアンペア（ｍＡ）の動作電流を通流した際には、発光中心波長を約４３０ｎｍとする青色光が出射された。発光スペクトルの半値幅は約２３ｎｍであった。一般的な積分球を利用して測定されるチップ状態での発光強度は約１４マイクロワット（μＷ）となり、高発光強度のＢＰ系化合物半導体ＬＥＤが提供された。
【００６３】
（実施例２）
本実施例２では、本発明に記載のリン化硼素（ＢＰ）層を具備したｐｎ接合型ダイオードを例にして、本発明の内容を具体的に説明する。図９に本実施例２のｐｎ接合型ダイオード９０の断面構造を模式的に示す。
【００６４】
リン（Ｐ）ドープでｎ形の（１１１）面を有するＳｉ単結晶基板９０１上に、ジボラン（Ｂ2Ｈ6）／（ＣＨ3）3Ｇａ／Ｈ2系減圧ＭＯＣＶＤ法で４００℃でリン化硼素・ガリウム（ＢXＧａ1-XＰ）から構成した低温結晶層９０２−１を積層させた。硼素（Ｂ）組成比（＝Ｘ）はＳｉ単結晶（格子定数＝５．４３１Å）に格子整合する０．０２とした。低温結晶層９０２−１は約１．３×１０4パスカル（Ｐａ）の減圧下で成長させた。低温結晶層９０２−１の層厚は約４ｎｍとした。
【００６５】
断面ＴＥＭ法での観察に依れば、成膜時のアズーグローン（ａｓ−ｇｒｏｗｎ）状態のＢ0.02Ｇａ0.98Ｐ低温結晶層９０２−１では、Ｓｉ単結晶基板９０１との接合面から大凡、１ｎｍに至る上方の領域は単結晶となっていた。また、Ｂ0.02Ｇａ0.98Ｐ低温結晶層９０２−１とｎ形Ｓｉ単結晶基板９０１とには、剥離は認められず良好な密着性が保持された。低温結晶層９０２−１の上部は非晶質体を主体として構成されていた。
【００６６】
Ｂ0.02Ｇａ0.98Ｐ低温結晶層９０２−１上には、上記の減圧ＭＯＣＶＤ反応系を利用して、９５０℃で硼素組成（＝Ｘ）に組成勾配を付与したＳｉドープｎ形ＢXＧａ1-XＰ高温結晶層９０２−２を積層した。硼素（Ｂ）の組成比は、高温結晶層９０２−２の層厚の増加方向に０．０２より１．０に直線的に増加させた。即ち、硼素（Ｂ）の組成に勾配を付してｎ形高温結晶層９０２−２の表面はリン化硼素（ＢＰ）層とした。この組成勾配を付したｎ形ＢXＧａ1-XＰ（Ｘ＝０．０２→１．０）層は、室温での禁止帯幅を約３．０ｅＶとするＢＰ結晶を基に構成したので大凡、約３．０ｅＶの結晶層となった。硼素（Ｂ）の組成勾配は、ＭＯＣＶＤ反応系へのジボランの供給量を経時的に一律に増加させ、逆にトリメチルガリウムの供給量を一律に減少させて付した。層厚は約０．４μｍとした。ｎ形高温結晶層９０２−２の成長時の反応系の圧力は約１．３×１０4Ｐａに設定した。ＢXＧａ1-XＰ組成勾配（Ｘ＝０．０２→１．０）高温結晶層９０２−２の成長時には、ジシラン（Ｓｉ2Ｈ6）−Ｈ2混合ガスを使用してＳｉをドーピングした。キャリア濃度は約１×１０18ｃｍ-3に設定した。Ｘ線回折分析法での解析に依れば、ｎ形高温結晶層９０２−２は（１１１）配向性の立方晶のＢXＧａ1-XＰ（Ｘ＝０．０２→１．０）結晶層であると認められた。
【００６７】
ｎ形高温結晶層９０２−２としたＢXＧａ1-XＰ組成勾配層の成膜を終了した後では、Ｂ0.02Ｇａ0.98Ｐ低温結晶層９０２−１内部の非晶質体の大部分は、ａｓ−ｇｒｏｗｎ状態でＳｉ単結晶基板９０１との境界領域に存在していた単結晶層を基として単結晶化した。また、ｎ形ＢXＧａ1-XＰ（Ｘ＝０．０２→１．０）高温結晶層９０２−２は、Ｓｉ単結晶基板９０１と格子整合する組成のＢ0.02Ｇａ0.98Ｐ（格子定数＝５．４３１Å）からなる低温結晶層９０２−１上に設けたため、剥離することのない連続膜となった。緩衝層９０２は上記の低温及び高温結晶層９０２−１、９０２−２の重層構造から構成した。
【００６８】
ｎ形高温結晶層９０２−２上には、Ｂ2Ｈ6／ＰＨ3／Ｈ2系減圧ＭＯＣＶＤ法により９５０℃でｎ形リン化硼素（ＢＰ）層９０３を接合させた。ｎ形ＢＰ層９０３の成長時には、Ｓｉ2Ｈ6−Ｈ2混合ガスを使用してＳｉをドーピングした。ｎ形ＢＰ層９０３のキャリア濃度は約５×１０17ｃｍ-3とし、また、層厚は約０．３μｍとした。ｎ形層９０３は室温での禁止帯幅を約３．０ｅＶとするＢＰ結晶から構成した。
【００６９】
ｎ形ＢＰ層９０３の上には、Ｂ2Ｈ6／ＰＨ3／Ｈ2系減圧ＭＯＣＶＤ法により９５０℃でｐ形のＢＰ層９０４を積層した。ｐ形ＢＰ層９０４は禁止帯幅を約３．０ｅＶとするマグネシウム（Ｍｇ）ドープＢＰ層から構成した。Ｍｇのドーピング源にはビスシクロペンタジエニルＭｇ（ｂｉｓ−（Ｃ5Ｈ5）2Ｍｇ）を利用した。ｐ形層９０４はワイドバンドギャップ半導体ではあるものの、閃亜鉛鉱結晶型であり、しかもイオン結合性の低いＢＰから構成したため、キャリア濃度は約３×１０18ｃｍ-3とすることができた。ｐ形層９０４の層厚は約０．２μｍとした。上記のｎ形ＢＰ層９０３とｐ形ＢＰ層９０４とからｐｎ接合構造を構成した。
【００７０】
ｎ形Ｓｉ単結晶基板９０１の裏面には、アルミニウム（Ａｌ）からなるｎ形オーミック（ｏｈｍｉｃ）電極９０６を形成した。また、ｐ形ＢＰ層９０４の表面の中央には、金（Ａｕ）からなるｐ形オーミック電極９０５を配置した。ｐ形オーミック電極９０５の直径は約１１０μｍとした。然る後、基板９０１としたＳｉ単結晶を［２１１］方向に平行及び垂直な方向に裁断して、一辺を約３５０μｍとするダイオード９０のチップ（ｃｈｉｐ）となした。
【００７１】
両オーミック電極９０５〜９０６間に順方向に電流を通流して測定した、電流−電圧（Ｉ−Ｖ特性）を図１０に例示する。本実施例２のｐｎ接合型ＢＰダイオードは、良好なｐｎ接合特性に基づく正常な整流特性を呈した。また、逆方向電圧は約１５Ｖ（逆方向電流＝１０μＡ）となり、高耐圧の化合物半導体ｐｎ接合型ダイオードが提供された。
【００７２】
（実施例３）
本実施例３では、本発明のリン化硼素（ＢＰ）を含むＢＰ系混晶を具備したｎｐｎ接合型ヘテロバイポーラトランジスタ（ＨＢＴ）を例にして、本発明の内容を具体的に説明する。図１１は本実施例３のｎｐｎ接合型ＨＢＴ１０の断面模式図を示す。
【００７３】
リン（Ｐ）ドープのｎ形で（１００）面を有するＳｉ単結晶基板１０１上に、ジボラン（Ｂ2Ｈ6）／（ＣＨ3）3Ｇａ／Ｈ2系減圧ＭＯＣＶＤ法で、３５０℃でリン化硼素・ガリウム（ＢXＧａ1-XＰ）から構成した低温緩衝層１０２を積層させた。硼素（Ｂ）組成比（＝Ｘ）はＳｉ単結晶（格子定数＝５．４３１Å）に格子整合する０．０２とした。低温緩衝層１０２は約１．３×１０4パスカル（Ｐａ）の減圧下で成長させた。低温緩衝層１０２の層厚は約１４ｎｍとした。
【００７４】
Ｂ0.02Ｇａ0.98Ｐ低温緩衝層１０２上には、上記の減圧ＭＯＣＶＤ反応系を利用して、成長温度を８５０℃に固定して次記の各機能層を順次、積層させた。各機能層１０３〜１０８のキャリア濃度（ｎ（ｎ形）またはｐ（ｐ形））及び層厚（ｔ）は下記のようにしてＨＢＴ１０用途の積層構造体１１を構成した。
（１）ＢＰ低温緩衝層１０２との接合界面より層表面に向けて硼素組成比（＝Ｘ）を０．０２から直線的に１．０に増加させた、即ち、表面をリン化硼素（ＢＰ）としたＳｉドープｎ形ＢXＧａ1-XＰ組成勾配層からなるコレクタ層１０３（ｎ＝９×１０17ｃｍ-3、ｔ＝０．５０μｍ）。
（２）ｎ＝２×１０18ｃｍ-3、ｔ＝０．１０μｍとしたＳｉドープｎ形ＢＰからなるサブ（ｓｕｂ）コレクタ層１０４。
（３）ｎ＝３×１０18ｃｍ-3、ｔ＝０．０５μｍとした立方晶のＳｉドープｎ形窒化ガリウム（ＧａＮ）からなる中間層１０５。
（４）ｐ＝３×１０19ｃｍ-3、ｔ＝０．０１μｍとした室温での禁止帯幅を約３ｅＶとするマグネシウム（Ｍｇ）ドープｐ形窒化リン化硼素（ＢＰ0.97Ｎ0.03）からなるベース層１０６。
（５）ｎ＝４×１０18ｃｍ-3、ｔ＝０．２０μｍとした室温での禁止帯幅を約３．２ｅＶとするＳｉドープｎ形窒ガリウム（ＧａＮ）からなるエミッタ層１０７。
（６）ｎ＝７×１０18ｃｍ-3、ｔ＝０．１０μｍとした室温での禁止帯幅を約３．２ｅＶとするＳｉドープｎ形窒ガリウム（ＧａＮ）からなるコンタクト層１０８。
【００７５】
その後アルゴン（Ａｒ）／メタン（ＣＨ4）／水素（Ｈ2）混合ガスを利用した一般的なプラズマエッチング手段によりＨＢＴ用積層構造体１１に階段状にエッチングを及ぼし、コンタクト層１０８、ベース層１０６及びサブクレクタ層１０４の各機能層の表面を露出させた。上記の中間層１０５はサブコレクタ層１０４に対するエッチングを阻止する作用を及ぼせるため、サブコレクタ層１０４の表面を明瞭に露呈するに効果が奏された。
【００７６】
コンタクト層１０８の表面上に金・ゲルマニウム（Ａｕ９７重量％・Ｇｅ３重量％）合金からなるエミッタ電極１０９を設置した。エミッタ電極１０９の平面形状は一辺の長さを約１１０μｍとする正方形とした。上記のエッチング加工により露呈させたサブコレクタ層１０４上に上記と同じくＡｕ・Ｇｅ合金からなるコレクタ電極１１０を設置した。ｎ形層用の各電極１０９、１１０を一般的な真空蒸着手段により被着した後、４２０℃で５分間の合金化熱処理（ａｌｌｏｙ）した。その後、周知のフォトリソグラフィー技術を利用した選択パターニング手法によりｐ形ベース層１０６上に金・亜鉛（Ａｕ９５重量％・Ｚｎ５重量％）合金からなる帯状のベース電極１１１を設置した。その後４００℃で２分間、ベース電極１１１の合金化熱処理を施した。その後、個々の半導体素子に裁断した。
【００７７】
得られたＨＢＴのエミッタ電極１０９及びコレクタ電極１１０間に２．５Ｖの電圧（いわゆるコレクタ電圧）を印可した状態で、シート（ｓｈｅｅｔ）抵抗を約３６０Ω／□としたベース層１０６のベース電流を０Ｖから５０マイクロアンペア（μＡ）の範囲で変化させた。直流電流増幅率（β＝ＩCE／ＶB）はベース電流の変化幅に対して略一定となり、約９５であった。これより、本発明に依れば、直流増幅率が高く、且つ安定であるＨＢＴが提供される。
【００７８】
（実施例４）
本実施例４では、本発明に記載のリン化硼素（ＢＰ）半導体層を具備した紫外帯域用途の受光素子（ｐｈｏｔｏｄｅｔｅｃｔｏｒ））を例にして、本発明の内容を具体的に説明する。図１２は本実施例４の受光素子２０の構成を示す断面模式図である。
【００７９】
（０００１）（ｃ面）を有するサファイア基板２０１上に、トリエチル硼素（Ｃ2Ｈ5）3Ｂ／ＰＨ3／Ｈ2系常圧（略大気圧）ＭＯＣＶＤ法で３８０℃でリン化硼素（ＢＰ）からなる低温緩衝層２０２を堆積した。低温緩衝層２０２の層厚は約５ｎｍとした。ＢＰ低温緩衝層２０２上には、上記の常圧ＭＯＣＶＤ手段を利用して、８２５℃で珪素（Ｓｉ）ドープｎ形リン化硼素（ＢＰ）能動層２０３を積層させて、受光素子２０用途の積層構造体２１を構成した。能動層２０３は室温での禁止帯幅を約３．１ｅＶとするＢＰ半導体層から構成した。能動層２０３のキャリア濃度は約２×１０17ｃｍ-3とし、層厚は約１．８μｍとした。
【００８０】
作製した受光素子用積層構造体２１にプラズマエッチング加工を施して、能動層２０３表面の中央部を円形状にエッチングした。エッチングは直径約１２０μｍの円形の領域に施し、エッチング深さは約０．１μｍとした。この領域には、直径を約１００μｍとしたチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）からなる３層構造のショットキー電極２０４を形成した。また、ショットキー電極２０４の外周囲には、金・ゲルマニウム（Ａｕ・Ｇｅ））／ニッケル（Ｎｉ）／金（Ａｕ）３層構造からなる円環状のオーミック電極２０５を配置して受光素子２０を構成した。円環状の電極２０５は、上記のショットキー電極２０４の中央を中心とする直径約２２０μｍの円周上に形成した。
【００８１】
本実施例５では、低温緩衝層２０２を下地層としてＢＰ能動層２０３を積層したため、能動層２０３は良質の結晶層となり、よって、オーミック電極２０５とショットキー電極２０４の間に−２Ｖの逆方向電圧を印可した際の暗電流は１×１０-8Ａ／ｃｍ2程度に減少した。また、カットオフ（ｃｕｔ−ｏｆｆ）波長は約４００ｎｍとなり、本発明に依れば、暗電流特性に優れる近紫外帯域の受光素子が提供されることとなった。
【００８２】
【発明の効果】
本発明に依れば、室温で２．８ｅＶ以上で３．４ｅＶ以下とする従来に無い範囲内の高い禁止帯幅のリン化硼素（ＢＰ）或いはそのＢＰ結晶との混晶化により得たＢＰ系混晶を利用して化合物半導体素子を構成することとしたので、そのワイドバンドギャップ性に依り、高温で動作できる、しかも高耐圧の半導体素子を構成できる効果がある。特に、ワイドバンドギャップでありながら、イオン結合性の小さな閃亜鉛鉱結晶型のＢＰ或いはＢＰ系混晶を利用することとしたので、高い正孔濃度のｐ形伝導層を簡便に形成することができるため、低抵抗のｐ形半導体層を機能層として利用する半導体素子を簡便に提供できる効果がある。
【００８３】
本発明のＢＰからなる半導体層あるいはＢＰ系混晶からなる半導体層を用いたｐｎ接合型ダイオードからは、正常な整流特性を示し、高耐圧のダイオードが得られた。また、本発明のＢＰからなる半導体層あるいはＢＰ系混晶からなる半導体層を用いたＬＥＤからは、高発光強度の青色発光素子が得られた。また、本発明のＢＰからなる半導体層あるいはＢＰ系混晶からなる半導体層を用いた受光素子からは、暗電流特性に優れる近紫外帯域の用途に用いられる受光素子が得られた。
【００８４】
また、本発明のＢＰからなる半導体層あるいはＢＰ系混晶からなる半導体層を用いたＴＥＧＦＥＴからは、高い電子移動度が発現できる電界効果形トランジスタを得ることができた。また、本発明のＢＰからなる半導体層あるいはＢＰ系混晶からなる半導体層を用いたＨＢＴからは、直流増幅率が高く、且つ安定であるＨＢＴが得られた。また、本発明のＢＰからなる半導体層あるいはＢＰ系混晶からなる半導体層を用いたホール素子からは、耐熱性に優れた高感度のホール素子が得られた。
【００８５】
本発明のワイドバンドギャップのＢＰ或いはＢＰ系混晶層の形成方法に依れば、室温で２．８ｅＶ以上で３．４ｅＶ以下とする従来に無い範囲内の高い禁止帯幅のリン化硼素（ＢＰ）或いはＢＰ系混晶を安定して形成できる効果がある。このため、他の半導体との種々のヘテロ接合構造体を形成するに効果が奏される。例えば、本発明に記載の範囲の禁止帯幅を有するＢＰからは、禁止帯幅を約２ｅＶとする従来のＢＰからは構成し得なかった、窒化リン化ガリウム（ＧａＮＰ混晶）に障壁作用を及ぼすヘテロ接合構造を構成できる効果が得られる。
【００８６】
また、本発明のＢＰ或いはＢＰ系混晶層の形成方法に依れば、格子不整合の関係にある単結晶を基板材料として化合物半導体素子を得るための積層構造体を構成する場合にあっても、基板材料と積層構造体の構成層との不整合性を緩和できるＢＰ或いはＢＰ系混晶からなる緩衝層を構成できる。更に、格子ミスマッチを緩和できる緩衝層上には結晶性に優れるＢＰ層或いはＢＰ系混晶層を形成することが可能である。従って、本発明の形成方法に則れば、結晶性に優れたＢＰ層或いはＢＰ系混晶層を備えた積層構造体を形成でき、特性に優れる化合物半導体素子を提供できる効果がある。
【図面の簡単な説明】
【図１】ＩＩＩ−Ｖ族化合物半導体の室温の禁止帯幅と構成元素の平均原子番号との相関図である。
【図２】本発明に係わるＢＰ半導体層の吸収係数の光子エネルギー依存性を示す図である。
【図３】本発明に係わるＢＰ半導体層のカソードルミネッセンス（ＣＬ）スペクトルである。
【図４】本発明に係わるＢＰ半導体層を利用して構成したＴＥＧＦＥＴの断面模式図である。
【図５】本発明に係わるＢＰ半導体層を利用して構成したホール素子用途の積層構造体の断面模式図である。
【図６】本発明の実施例１に係わるｐｎ接合型ＬＥＤの断面模式図である。
【図７】本発明の実施例１に係わるＢＰ層の屈折率と消衰係数の波長依存性を示す図である。
【図８】本発明の実施例１に係わるＢＰ層の誘電率の虚数部と光子エネルギーとの関係図である。
【図９】本発明の実施例２に係わるｐｎ接合型ダイオードの断面模式図である。
【図１０】本発明の実施例２に係わるｐｎ接合型ダイオードの電流−電圧特性を示す図である。
【図１１】本発明の実施例３に係わるｎｐｎ接合型ＨＢＴの断面構造を示す模式図である。
【図１２】本発明の実施例４に係わる受光素子の断面模式図である。
【符号の説明】
１０ ＨＢＴ
１１ ＨＢＴ用積層構造体
１０１ ｎ形Ｓｉ単結晶基板
１０２ 低温緩衝層
１０３ コレクタ層
１０４ サブコレクタ層
１０５ 中間層
１０６ ベース層
１０７ エミッタ層
１０８ コンタクト層
１０９ エミッタ電極
１１０ コレクタ電極
１１１ ベース電極
２０ 受光素子
２１ 受光素子用積層構造体
２０１ サファイア基板
２０２ ＢＰ低温緩衝層
２０３ ＢＰ能動層
２０４ ショットキー電極
２０５ オーミック電極
４０ ＴＥＧＦＥＴ
４０１ 基板
４０２ 低温結晶層
４０３ 高温結晶層
４０４ 電子走行層
４０５ スペーサ層
４０６ 電子供給層
４０７ コンタクト層
４０８ ゲート電極
４０９ ソース電極
４１０ ドレイン電極
４１１ リセス部
５０１ 基板
５０２ 第１緩衝層
５０３ 第２緩衝層
５０４ 感磁層
５０５ スペーサ層
６０ ＬＥＤ
６１ ＬＥＤ用途積層構造体
６０１ 基板
６０２ 低温緩衝層
６０３ 下部クラッド層
６０４ 発光層
６０５ 上部クラッド層
６０６ 発光部
６０７ 電流拡散層
６０８ ｎ形オーミック電極
６０９ ｐ形オーミック電極
９０ ダイオード
９０１ 基板
９０２ 緩衝層
９０２−１ 低温結晶層
９０２−２ 高温結晶層
９０３ ｎ形ＢＰ層
９０４ ｐ形ＢＰ層
９０５ ｐ形オーミック電極
９０６ ｎ形オーミック電極
Claims (22)
- 室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）からなる半導体層を具備する半導体素子であって、前記半導体層は、気相成長方法により成長し、前記半導体層の気相成長の際に、硼素（Ｂ）の合計の供給量に対するリン（Ｐ）の合計の供給量の比率を１５以上６０以下とし、かつ前記半導体層の成長速度を毎分２０Å以上３００Å以下として成長したものである半導体素子。
- 室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）からなる半導体層と、該半導体層と禁止帯幅の異なる他の半導体層とのヘテロ接合を具備することを特徴とする請求項１に記載の半導体素子。
- 室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）からなる半導体層と、該半導体層とヘテロ接合を形成する請求項２に記載の半導体層とが格子整合することを特徴とする請求項２に記載の半導体素子。
- 室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）からなる半導体層とヘテロ接合を形成する半導体層がＧａＮ0.97Ｐ0.03であることを特徴とする請求項３に記載の半導体素子。
- 結晶基板上に室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）からなる半導体層が積層されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体素子。
- 室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）を含む、一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記されるリン化硼素（ＢＰ）系混晶からなる半導体層を具備する半導体素子であって、前記半導体層は、気相成長方法により成長し、前記半導体層の気相成長の際に、硼素（Ｂ）を含むＩＩＩ族元素源の合計の供給量に対するリン（Ｐ）を含むＶ族元素源の合計の供給量の比率を１５以上６０以下とし、かつ前記半導体層の成長速度を毎分２０Å以上３００Å以下として成長したものである半導体素子。
- 室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）を含む、一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記されるリン化硼素（ＢＰ）系混晶がリン化アルミニウム・硼素混晶（ＢXＡｌ1-XＰ：０＜Ｘ＜１）、リン化ガリウム・硼素混晶（ＢXＧａ1-XＰ：０＜Ｘ＜１）またはリン化インジウム・硼素混晶（ＢXＩｎ1-XＰ：０＜Ｘ＜１）であることを特徴とする請求項６に記載の半導体素子。
- 室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）を含む、一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記されるリン化硼素（ＢＰ）系混晶からなる半導体層と、該半導体層と禁止帯幅の異なる他の半導体層とのヘテロ接合を具備することを特徴とする請求項６または７に記載の半導体素子。
- 室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）を含む、一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記されるリン化硼素（ＢＰ）系混晶からなる半導体層と、該半導体層とヘテロ接合を形成する半導体層とが格子整合することを特徴とする請求項８に記載の半導体素子。
- 結晶基板上に室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）を含む、一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記されるリン化硼素（ＢＰ）系混晶からなる半導体層が積層されていることを特徴とする請求項６乃至９のいずれか１項に記載の半導体素子。
- ｐｎ接合構造を具備することを特徴とする請求項１乃至１０の何れか１項に記載の半導体素子。
- 発光素子であることを特徴とする請求項１１に記載の半導体素子。
- 受光素子であることを特徴とする請求項１乃至１０の何れか１項に記載の半導体素子。
- トランジスタであることを特徴とする請求項１乃至１０の何れか１項に記載の半導体素子。
- 電界効果形トランジスタ（ＦＥＴ）であることを特徴とする請求項１４に記載の半導体素子。
- ヘテロバイポ−ラトランジスタ（ＨＢＴ）であることを特徴とする請求項１４に記載の半導体素子。
- ホール素子であることを特徴とする請求項１乃至１０の何れか１項に記載の半導体素子。
- 室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）からなる半導体層であって、前記半導体層は、気相成長方法により成長し、前記半導体層の気相成長の際に、硼素（Ｂ）の合計の供給量に対するリン（Ｐ）の合計の供給量の比率を１５以上６０以下とし、かつ前記半導体層の成長速度を毎分２０Å以上３００Å以下として成長したものである半導体層。
- 結晶基板上に室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）からなる半導体層が積層されていることを特徴とする請求項１８に記載の半導体層。
- 室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）を含む、一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記されるリン化硼素（ＢＰ）系混晶からなる半導体層であって、前記半導体層は、気相成長方法により成長し、前記半導体層の気相成長の際に、硼素（Ｂ）を含むＩＩＩ族元素源の合計の供給量に対するリン（Ｐ）を含むＶ族元素源の合計の供給量の比率を１５以上６０以下とし、かつ前記半導体層の成長速度を毎分２０Å以上３００Å以下として成長したものである半導体層。
- 室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）を含む、一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記されるリン化硼素（ＢＰ）系混晶がリン化アルミニウム・硼素混晶（ＢXＡｌ1-XＰ：０＜Ｘ＜１）、リン化ガリウム・硼素混晶（ＢXＧａ1-XＰ：０＜Ｘ＜１）またはリン化インジウム・硼素混晶（ＢXＩｎ1-XＰ：０＜Ｘ＜１）であることを特徴とする請求項２０に記載の半導体層。
- 結晶基板上に室温での禁止帯幅を２．８エレクトロンボルト（ｅＶ）以上で３．４ｅＶ以下とするリン化硼素（ＢＰ）を含む、一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰδＡｓεＮ1- δ - ε（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、０＜δ≦１、０≦ε＜１、０＜δ＋ε≦１）で表記されるリン化硼素（ＢＰ）系混晶からなる半導体層が積層されていることを特徴とする請求項２０または２１に記載の半導体層。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001158282A JP4431290B2 (ja) | 2001-05-28 | 2001-05-28 | 半導体素子および半導体層 |
| TW91110357A TW559899B (en) | 2001-05-28 | 2002-05-17 | Forming method for semiconductor layer and semiconductor element |
| CNB028018613A CN1214467C (zh) | 2001-05-28 | 2002-05-23 | 半导体器件,半导体层及其生产方法 |
| PCT/JP2002/005007 WO2002097861A2 (en) | 2001-05-28 | 2002-05-23 | Semiconductor device, semiconductor layer and production method thereof |
| AU2002302968A AU2002302968A1 (en) | 2001-05-28 | 2002-05-23 | Semiconductor device, semiconductor layer and production method thereof |
| US10/332,200 US7315050B2 (en) | 2001-05-28 | 2002-05-23 | Semiconductor device, semiconductor layer and production method thereof |
| KR1020037001053A KR100583243B1 (ko) | 2001-05-28 | 2002-05-23 | 반도체 소자, 반도체층 및 그 제조방법 |
| EP02730700A EP1393352B1 (en) | 2001-05-28 | 2002-05-23 | Semiconductor device, semiconductor layer and production method thereof |
| US11/819,382 US7622398B2 (en) | 2001-05-28 | 2007-06-27 | Semiconductor device, semiconductor layer and production method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001158282A JP4431290B2 (ja) | 2001-05-28 | 2001-05-28 | 半導体素子および半導体層 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006024582A JP2006024582A (ja) | 2006-01-26 |
| JP4431290B2 true JP4431290B2 (ja) | 2010-03-10 |
Family
ID=29727407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001158282A Expired - Fee Related JP4431290B2 (ja) | 2001-05-28 | 2001-05-28 | 半導体素子および半導体層 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4431290B2 (ja) |
| TW (1) | TW559899B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4799769B2 (ja) * | 2001-07-06 | 2011-10-26 | 昭和電工株式会社 | ＧａＰ系発光ダイオード |
| TWI258183B (en) | 2004-04-28 | 2006-07-11 | Showa Denko Kk | Compound semiconductor light-emitting device |
| TWI398966B (zh) * | 2009-06-08 | 2013-06-11 | Epistar Corp | 發光元件及其製造方法 |
| CN113140620B (zh) * | 2021-04-13 | 2022-12-02 | 西安电子科技大学 | 宽禁带半导体BPN/GaN异质结材料及外延生长方法 |
-
2001
- 2001-05-28 JP JP2001158282A patent/JP4431290B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-17 TW TW91110357A patent/TW559899B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW559899B (en) | 2003-11-01 |
| JP2006024582A (ja) | 2006-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7622398B2 (en) | Semiconductor device, semiconductor layer and production method thereof | |
| US6531716B2 (en) | Group-III nitride semiconductor light-emitting device and manufacturing method for the same | |
| JP4174913B2 (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| JP4431290B2 (ja) | 半導体素子および半導体層 | |
| JP4374720B2 (ja) | Ｉｉｉ族窒化物半導体発光素子及びその製造方法 | |
| JP4439400B2 (ja) | リン化硼素系半導体発光素子、その製造方法及び発光ダイオード | |
| JP3659174B2 (ja) | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 | |
| US7573075B2 (en) | Compound semiconductor device, production method of compound semiconductor device and diode | |
| JP3982070B2 (ja) | Ｉｉｉ族窒化物半導体ｆｅｔ及びその製造方法 | |
| JP3895266B2 (ja) | リン化硼素系化合物半導体素子、及びその製造方法、並びに発光ダイオード | |
| JP4680431B2 (ja) | リン化硼素系半導体素子及びその製造方法 | |
| JP4809669B2 (ja) | 積層構造体、その形成方法および半導体素子 | |
| JP3939257B2 (ja) | 半導体装置の製造方法 | |
| KR20050092365A (ko) | 인화붕소 기재 화합물 반도체 소자, 이의 제조 방법 및발광 다이오드 | |
| TW200539319A (en) | Compound semiconductor device, production method of compound semiconductor device and diode | |
| JP3639275B2 (ja) | ｐ形リン化硼素半導体層の製造方法、化合物半導体素子及び発光ダイオード | |
| JP2002305322A (ja) | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 | |
| JP4987240B2 (ja) | 化合物半導体素子、化合物半導体素子の製造方法、ダイオード素子 | |
| TWI230405B (en) | Composite semiconductor elements, manufacturing method thereof, light emitting elements, and transistors | |
| JP2003229601A (ja) | リン化硼素系半導体素子、その製造方法、および発光ダイオード | |
| JP3659202B2 (ja) | 発光素子用積層構造体、その製造方法、発光素子、ランプ及び光源 | |
| Paleru | Study on determination of an analytical model for the barrier height enhancement of the GaN Schottky barrier diode using low-energy ion implantation | |
| JP2002368259A (ja) | リン化硼素系半導体、その製造方法及び半導体素子 | |
| JP2004014809A (ja) | リン化硼素系半導体発光素子、その製造方法およびｌｅｄランプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060317 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090825 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R155 | Notification before disposition of declining of application |
Free format text: JAPANESE INTERMEDIATE CODE: R155 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151225 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |