JP4871022B2 - スイッチング電源用制御回路 - Google Patents

スイッチング電源用制御回路 Download PDF

Info

Publication number
JP4871022B2
JP4871022B2 JP2006139962A JP2006139962A JP4871022B2 JP 4871022 B2 JP4871022 B2 JP 4871022B2 JP 2006139962 A JP2006139962 A JP 2006139962A JP 2006139962 A JP2006139962 A JP 2006139962A JP 4871022 B2 JP4871022 B2 JP 4871022B2
Authority
JP
Japan
Prior art keywords
power supply
comparator
voltage
output
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006139962A
Other languages
English (en)
Other versions
JP2007312531A (ja
Inventor
達也 万尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cosel Co Ltd
Original Assignee
Cosel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cosel Co Ltd filed Critical Cosel Co Ltd
Priority to JP2006139962A priority Critical patent/JP4871022B2/ja
Publication of JP2007312531A publication Critical patent/JP2007312531A/ja
Application granted granted Critical
Publication of JP4871022B2 publication Critical patent/JP4871022B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

この発明は、直流入力電圧を所望の出力電圧に変換して電子機器に供給するスイッチング電源装置に用いられ、出力を制御するPWM(Pulse Width Modulation)信号のデューティ比を制御するスイッチング電源用制御回路に関する。
従来、スイッチング電源装置として、主に大容量の電源に用いられるシングルフォワードコンバータがある。この種の電源装置では、出力電流の変動や、入力電圧の変動が発生した場合、過渡的にオンデューティが急激に広がる。このような場合、スイッチング電源回路は、トランスの励磁エネルギーを放出するために、定常状態より大きな電圧を発生させ、その過大電圧により、半導体にストレスを与え、電源装置の破壊につながる場合がある。そこで、従来のスイッチング電源用制御回路では、出カの帰還信号により変化する可変電流源に、コンデンサを並列に接続することにより、急激なデューティ比の変化を防いだり、また、電圧耐量の高いスイッチング素子を用いることで防いでいた。
このようなスイッチング電源用制御回路としては、例えば、特許文献1の従来技術として開示された回路や図5に示す回路があった。このスイッチング電源装置は、直流電源10の出力をDC−DC変換するもので、図5に示すように、制御用ICから成る制御部12から出力されるPWM信号のデューティ比に応じた直流電圧を、出力端子Voutに出力する。このシングルフォワードコンバータから成るDC−DC変換部は、1次側にMOS−FET等の主スイッチ素子SWと、主スイッチ素子SWと直流電圧源10のプラス側との間に1次巻き線が直列に接続されたトランスT1を備える。トランスT1の2次巻き線の両端子は、整流ダイオードD1,D2のアノードに各々接続され、整流ダイオードD1,D2のカソードは共に出力チョークコイルL1の一端に接続されている。そして、出力チョークコイルL1の他端は、出力コンデンサC1の一方の端子に接続されると共に、負荷20が接続される出力端子+Voutに繋がっている。出力コンデンサC1の他方の端子は、フライホイール側の整流ダイオードD2のアノードに接続され、出力端子−Voutに接続している。そして、出力コンデンサC1の両端が出力端子+Vout,−Voutを介して負荷20に接続される。
主スイッチ素子SWの制御部12は、コンパレータ14を備え、コンパレータ14の反転入力端子には、スイッチング周波数信号発生回路である三角波発生回路18の出力が接続されている。また、コンパレータ14の非反転入力端子には、この電源装置の出力の帰還信号が入力している。そして、コンパレータ14の出力が、PWM信号として、主スイッチ素子SWの制御端子であるゲートに接続され、主スイッチ素子SWをオン/オフする。
この電源装置の出力の負帰還回路は、出力端子+VoutにフォトカプラPCの発光ダイオードである発光素子PC1が接続され、フォトカプラPCのフォトトランジスタである受光素子PC2のコレクタが、外部の定電圧源Vaと接地側に接続された直列抵抗R1,R2の間に接続され、コンパレータ14の非反転入力端子に接続されている。そして、抵抗R2と並列にコンデンサC2が接続され、急激なデューティ比の変化を防止している。
特開2005−304273号公報
しかしながら、特許文献1に開示された回路の場合、実際には容量の小さいコンデンサしか付けておらず、機能的にはオンティユーティの急変防止と言うよりも、ノイズ除去機能しか発揮していないものであった。
一方、急激なデューティ比の変化を防ぐためには、コンデンサC2は数μF〜数十μFの容量が必要となり、電源装置の通常動作時には、出力制御に際してコンデンサC2による位相の遅れが生じてしまうと言う問題があった。さらに、位相遅れにより、電源制御系が異常発振を起こしやすくなる。そこで、電源全体の制御一巡ゲイン・位相特性を安定にするために、位相特性を元に戻すための部品を追加したり、また、一巡ゲインを低く設定する必要があり、その場合、過渡応答特性が悪くなってしまったりする問題があった。さらには、制御ゲイン・位相特性を調整する際、その調整幅が少なくなると言った問題もあった。
この発明は、上記従来の技術の問題点に鑑みて成されたもので、簡単な回路構成でオンデューティが急激に増加することを防止し、通常動作時には電源回路全体の制御一巡特性には影響を与えないようにしたスイッチング電源用制御回路を提供することを目的とする。
この発明は、直流電圧源が接続される電源入力端子と、負荷が接続される電源出力端子とを備え、アクティブクランプ回路を有する絶縁型DC/DCコンバータに設けられ、電源入力電圧をスイッチングして所定の出力に変換するための主スイッチ素子と、この主スイッチ素子を駆動するPWM信号を出カするコンパレータと、このコンパレータの一方の入力端子に接続されたスイッチング周波数信号発生回路と、所定電圧の定電圧源と、前記定電圧源と直列に接続されたインピーダンス素子と、このインピーダンス素子と直列に接続され前記電源出カ端子の出カの帰還信号により変化する可変電流源とを有し、この可変電流源と前記インピーダンス素子との交点が前記コンパレータの他方の入力端子に接続され、前記主スイッチ素子のオンデューティを前記コンパレータにより、電源出力電圧の帰還信号と前記スイッチング周波数信号発生回路とにより設定されるデューティ比に制御するスイッチング電源用制御回路であって、前記可変電流源と前記インピーダンス素子との交点に第一のダイオードのカソードと第二のダイオードのアノードが接続され、前記第一のダイオードのアノードと前記第二のダイオードの力ソードが接続されてその接続点とコンデンサの一方の端子が接続され、このコンデンサの他方の端子が接地側に接続されたスイッチング電源用制御回路である。
前記可変電流源はフォトカプラであり、前記電源出力電圧が前記フォトカプラの発光素子に接続され、前記フォトカプラの受光素子側の出力が前記コンパレータの前記他方の入力端子に接続されたものである。
前記コンパレータと前記定電圧源の一方、または両方が、制御用ICに設けられていても良い。
さらに、前記スイッチング周波数信号発生回路は三角波を生成して出力し、前記コンパレータの一方の入力端子に前記三角波が入カし、前記コンパレータの他方の入力端子には、前記インピーダンス素子を通して前記コンデンサが充電されることによる電圧が入力し、前記コンデンサの充電電圧による前記コンパレータへの入力電圧の下限電圧から上限電圧への変動時間が、前記三角波の周期の5倍から20倍の間になるように設定されたスイッチング電源用制御回路である。
さらに、前記定電圧源は、電源入力電圧はたは電源出力電圧に応じて変化する可変直流電圧源であっても良い。
この発明のスイッチング電源用制御回路は、簡単な回路構成で少ない部品点数により、主スイッチ素子の過渡時の電圧の跳ね上がりを抑え、アクティブクランプ回路を主スイッチ素子に接続して耐電圧の低い主スイッチ素子を使用することができ、コスト低減が可能となる。さらに、耐電圧が低いので、低オン抵抗のスイッチ素子を選択可能となり、電源効率のアップにもつながる回路を、電源の一巡制御特性に影響を与えることなく、簡単な回路で構成できることができる。
以下、この発明の実施の形態について図面に基づいて説明する。図1は、この発明の第一実施形態のスイッチング電源装置とその制御回路を示すもので、このスイッチング電源装置おいて、図5に示す電源装置と同様の部分は、同一の符号を付して簡単に説明する。直流電圧源10の出力をDC−DC変換するこの実施形態のシングルフォワードコンバータは、1次側にMOS−FET等の主スイッチ素子SW1と、主スイッチ素子SW1と直流電圧源10のプラス側端子+Vinとの間に、1次巻線が直列に接続されたトランスT1を備える。トランスT1の2次巻線の両端子は、整流ダイオードD1,D2のアノードに各々接続され、整流ダイオードD1,D2のカソードは共に出力チョークコイルL1の一端に接続されている。そして、出力チョークコイルL1の他端は、出力コンデンサC1の一方の端子に接続されると共に、負荷20が接続される出力端子+Voutに繋がっている。出力コンデンサC1の他方の端子は、フライホイール側の整流ダイオードD2のアノードに接続され、出力端子−Voutに接続している。そして、出力コンデンサC1の両端が出力端子+Vout、−Voutを介して負荷20に接続される。
主スイッチ素子SW1を駆動制御する制御用IC等からなる制御部12は、コンパレータ14を備え、コンパレータ14の反転入力端子には、制御部12内のスイッチング周波数信号発生回路である三角波発生回路18の出力が接続されている。また、コンパレータ14の非反転入力端子には、この電源装置の出力+Voutの帰還信号が、後述する制御回路を経て入力している。そして、コンパレータ14の出力が、PWM信号として、主スイッチ素子SW1の制御端子であるゲートに接続され、主スイッチ素子SW1をオン/オフする。
この電源装置の出力の制御部12の負帰還回路は、出力端子+Voutに可変電流源であるフォトカプラPCの発光ダイオードである発光素子PC1に直列に接続されている。フォトカプラPCのフォトトランジスタから成る受光素子PC2のコレクタは、抵抗R1を介して外部の定電圧源Vaに接続されている。さらに、フォトカプラPCの受光素子PC2のコレクタと抵抗R1との交点に、ダイオードD3のカソードとダイオードD4のアノードが接続され、ダイオードD3のアノードとダイオードD4の力ソードが接続されて、その接続点とコンデンサC2の一方の端子が接続されている。コンデンサC2の他方の端子は、接地側に接続されている。そして、受光素子PC2のコレクタと抵抗R1との交点は、コンパレータ14の非反転入力端子に接続されている。
また、この実施形態のスイッチング電源制御回路は、トランスT1の1次側巻線にアクティブクランプ回路22が接続されている。アクティブクランプ回路22は、コンパレータ14の出力が、インバータ24を経て、MOS−FET等のクランプスイッチSW2の制御端子であるゲートに接続されている。クランプスイッチSW2は、コンデンサC3の一端と直列に接続され、コンデンサC3の他端は、直流電圧源10のプラス側端子+VinとトランスT1の1次巻線のドットを付した側の端子に接続されている。クランプスイッチSW2の他端は、トランスT1の1次側巻線のドットのない側の端子に接続されている。
次に、この実施形態のスイッチング電源用制御回路の動作について説明する。まず、このスイッチング電源装置は、入力電圧が高い状態から低い状態へ急激に変化した場合や、負荷電流が無負荷から定格負荷への急激な変化があった場合などに、出カ電圧の変化を避けようと、図2の一点鎖線で示すように、可変電流源であるフォトカプラPCが急激に電流を多く流して、主スイッチ素子SW1のオン時間であるオンデューティを長くするように動作しようとする。しかしながら、アクティブクランプ回路22では、クランプコンデンサC3の充放電が、トランスT1の1次側巻線のインダクタンスとコンデンサC3の容量との共振周波数でしか充放電されないため、オンデューティが急激に大きくなっても、クランプコンデンサC3の電圧が急激に変化しない。これにより、トランスT1がリセットされず、図4に示すように、主スイッチ素子SW1に印加される電圧が異常に高くなったり、トランスT1が飽和し主スイッチ素子SW1に過大な電流が流れて、故障に至る恐れがあった。
そこで、可変電流源であるフォトカプラPCに並列にコンデンサC2を挿入することで、制御部12の負帰還回路において、フォトカプラPCが主スイッチ素子SW1のオンデューティを急激に拡大しようとして、発光素子PC1の光量が減少し受光素子PC2に流れる電流を止めても、並列に挿入されたコンデンサC2への抵抗R1を経た定電圧源Vaからのチャージにより、コンパレータ14の入力電圧VFBが決定される。これにより、図2の実線で示すように、コンパレータ14の非反転入力端子への入力電圧VFBの急激な上昇が抑えられ、図3に示すように、主スイッチ素子SW1のオンデューティの急激な変化が抑えられる。
しかしながら、この並列に挿入したコンデンサC2により、定常動作時においてもこの電源回路の一巡制御に遅れが生じるため、この遅れを戻すための回路を追加したり、また、制御一巡ループのゲインを落とす必要がある。
そこで、この発明の実施形態では、並列に接続されたコンデンサC2と直列に、双方向にダィオードD3,D4を2個挿入することにより、電源装置の定常動作時には、このコンデンサC2をダィオードD3,D4の順方向電圧降下により定電圧源Vaから実質的に切り離し、一巡制御の遅れが発生しないようにしている。そして、入力電圧の急変や、負荷電流が無負荷から定格負荷へ急激に変化した場合は、ダイオードD3,D4を経て定電圧源Vaからの電流がコンデンサC2にも流れ、上記動作により、主スイッチ素子SW1のオンディユーティ幅が急激に増加することを防ぐものである。
その結果、アクティブクランプ回路22を有した電源制御回路において、主スイッチ素子SW1の電圧が急激に増加することを抑えることができ、耐電圧の低い主スイッチ素子SW1を使用することが可能になる。また、図3、図4に示すように、この実施形態のデューティ急変防止回路がある場合には、主スイッチ素子SW1のドレイン−ソース電圧VDSが低く抑えられる。
なお、この発明のスイッチング電源用制御回路は上記実施形態に限定されるものではなく、定電圧源や制御部の構成は、適宜設定可能なものであり、ICにより構成しても良い。
この発明の一実施形態のスイッチング電源回路の概略回路図である。 この実施形態のスイッチング電源回路のコンパレータの入力及び出力波形図である。 この実施形態のスイッチング電源用制御回路の主スイッチ素子の電圧を示す波形図である。 従来のスイッチング電源用制御回路の主スイッチ素子の電圧を示す波形図である。 従来のスイッチング電源回路の概略回路図である。
符号の説明
10 直流電圧源
12 制御部
14 コンパレータ
18 三角波発生回路
20 負荷
22 アクティブクランプ回路
C1,C2,C3 コンデンサ
D1,D2,D3,D4 ダイオード
PC フォトカプラ
PC1 発光素子
PC2 受光素子
R1 抵抗
SW1 主スイッチ素子
SW2 クランプスイッチ素子
Va 定電圧源

Claims (4)

  1. 直流電圧源が接続される電源入力端子と、負荷が接続される電源出力端子とを備え、アクティブクランプ回路を有する絶縁型DC/DCコンバータに設けられ、電源入力電圧をスイッチングして所定の出力に変換するための主スイッチ素子と、この主スイッチ素子を駆動するPWM信号を出カするコンパレータと、このコンパレータの一方の入力端子に接続されたスイッチング周波数信号発生回路と、所定電圧の定電圧源と、前記定電圧源と直列に接続されたインピーダンス素子と、このインピーダンス素子と直列に接続され前記電源出カ端子の出カの帰還信号により変化する可変電流源とを有し、この可変電流源と前記インピーダンス素子との交点が前記コンパレータの他方の入力端子に接続され、前記主スイッチ素子のオンデューティを前記コンパレータにより、電源出力電圧の帰還信号と前記スイッチング周波数信号発生回路とにより設定されるデューティ比に制御するスイッチング電源用制御回路において、
    前記可変電流源と前記インピーダンス素子との交点に第一のダイオードのカソードと第二のダイオードのアノードが接続され、前記第一のダイオードのアノードと前記第二のダイオードの力ソードが接続されてその接続点とコンデンサの一方の端子が接続され、このコンデンサの他方の端子が接地側に接続されたことを特徴とするスイッチング電源用制御回路。
  2. 前記可変電流源はフォトカプラであり、前記電源出力電圧が前記フォトカプラの発光素子に接続され、前記フォトカプラの受光素子側の出力が前記コンパレータの前記他方の入力端子に接続された請求項1記載のスイッチング電源用制御回路。
  3. 前記コンパレータと前記定電圧源の一方、または両方が、制御用ICに設けられた請求項1記載のスイッチング電源用制御回路。
  4. 前記スイッチング周波数信号発生回路は三角波を生成して出力し、前記コンパレータの一方の入力端子に前記三角波が入カし、前記コンパレータの他方の入力端子には、前記インピーダンス素子を通して前記コンデンサが充電されることによる電圧が入力し、前記コンデンサの充電電圧による前記コンパレータへの入力電圧の下限電圧から上限電圧への変動時間が、前記三角波の周期の5倍から20倍の間になるように設定された請求項1または2記載のスイッチング電源用制御回路。
JP2006139962A 2006-05-19 2006-05-19 スイッチング電源用制御回路 Expired - Fee Related JP4871022B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006139962A JP4871022B2 (ja) 2006-05-19 2006-05-19 スイッチング電源用制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006139962A JP4871022B2 (ja) 2006-05-19 2006-05-19 スイッチング電源用制御回路

Publications (2)

Publication Number Publication Date
JP2007312531A JP2007312531A (ja) 2007-11-29
JP4871022B2 true JP4871022B2 (ja) 2012-02-08

Family

ID=38844869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006139962A Expired - Fee Related JP4871022B2 (ja) 2006-05-19 2006-05-19 スイッチング電源用制御回路

Country Status (1)

Country Link
JP (1) JP4871022B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000023460A (ja) * 1998-07-03 2000-01-21 Sanken Electric Co Ltd スイッチング電源装置
US7075801B2 (en) * 2003-07-16 2006-07-11 Sanken Electric Co., Ltd. Dc converter

Also Published As

Publication number Publication date
JP2007312531A (ja) 2007-11-29

Similar Documents

Publication Publication Date Title
US8829864B2 (en) Current driver circuit
US9048742B2 (en) Systems and methods for adjusting current consumption of control chips to reduce standby power consumption of power converters
US8581567B2 (en) Controlling switching regulator under light load conditions
US8049481B2 (en) Adaptive multi-mode digital control improving light-load efficiency in switching power converters
JP4222421B2 (ja) 多出力スイッチング電源装置
JP2009189170A (ja) エネルギ変換装置およびそれに用いる半導体装置とスイッチ制御方法
JP4229202B1 (ja) 多出力スイッチング電源装置
US7639516B2 (en) Switching power source device
JP2010233439A (ja) 電源制御装置、及びそれを用いた電源装置
JP3465673B2 (ja) スイッチング電源装置
US20100046261A1 (en) Apparatus and Method for Zero-Voltage Region Detection
JP2008312399A (ja) スイッチング電源装置
JP2008245514A (ja) ダイオード導通デューティ・サイクルを調節する方法及び装置
US7868596B2 (en) Method of controlling a step-up DC-DC converter and related converter
JP2004260977A (ja) Ac−dcコンバータ
JP6171556B2 (ja) スイッチング電源装置
JP2015216763A (ja) スイッチング電源回路
JP2006230167A (ja) 電源装置
JP5417235B2 (ja) 非絶縁コンバータの過電圧保護回路
JP4871022B2 (ja) スイッチング電源用制御回路
CN114552945A (zh) 一种开关电源及电子设备
JP4686285B2 (ja) スイッチング制御回路、dc−dcコンバータ
JP2011061953A (ja) 多出力スイッチング電源装置
JP2008228417A (ja) Dc−dcコンバータ
JP2006074973A (ja) Dc−dcコンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees