JP4864987B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4864987B2 JP4864987B2 JP2009004988A JP2009004988A JP4864987B2 JP 4864987 B2 JP4864987 B2 JP 4864987B2 JP 2009004988 A JP2009004988 A JP 2009004988A JP 2009004988 A JP2009004988 A JP 2009004988A JP 4864987 B2 JP4864987 B2 JP 4864987B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- region
- silicon layer
- semiconductor device
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Pressure Sensors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
図1は、第1の実施の形態にかかる半導体装置の断面図である。本実施の形態の半導体装置は、シリコン基板1、不純物領域2、および、シリコン酸化膜3を備えて構成されている。シリコン基板1は、面方位が(110)面あるいはこれと等価な面であるシリコン基板である。不純物領域2は、不純物元素が添加された領域であり、シリコン基板1内の表面付近に形成される。不純物領域2は、第1の不純物領域2Aと第2の不純物領域2Bとからなる。
図4および図5は、本実施の形態にかかる半導体装置の変形例を示す断面図である。図4の半導体装置では、不純物領域2Aのみ存在し、不純物領域2Bは存在していない。この場合、不純物領域2A上のシリコン酸化膜3の方が不純物領域2A以外のシリコン基板1上のシリコン酸化膜3よりも薄くなっていることがわかる。一方、図5の半導体装置では、不純物領域2Bのみ存在し、不純物領域2Aは存在していない。この場合、不純物領域2B上のシリコン酸化膜3の方が不純物領域2B以外のシリコン基板1上のシリコン酸化膜3よりも厚くなっていることがわかる。
第2の実施の形態にかかる半導体装置は、第1の実施の形態にかかる半導体装置において、シリコン基板上のシリコン酸化膜を除去したものである。第2の実施の形態について、添付図面を参照して説明する。本実施の形態にかかる半導体装置の構成について、第1の実施の形態と異なる部分を説明する。他の部分については第1の実施の形態と同様であるので、同一の符号が付された箇所については、上述した説明を参照し、ここでの説明を省略する。
第3の実施の形態にかかる半導体装置は、第2の実施の形態にかかる半導体装置をMEMS(Micro Electro Mechanical Systems)圧力センサに適用したものである。第3の実施の形態について、添付図面を参照して説明する。本実施の形態にかかる半導体装置の構成について、第2の実施の形態と異なる部分を説明する。他の部分については第2の実施の形態と同様であるので、同一の符号が付された箇所については、上述した説明を参照し、ここでの説明を省略する。
第4の実施の形態にかかる半導体装置は、第1の実施の形態にかかる半導体装置をMOSFETに適用したものである。第4の実施の形態について、添付図面を参照して説明する。本実施の形態にかかる半導体装置の構成について、第1の実施の形態と異なる部分を説明する。他の部分については第1の実施の形態と同様であるので、同一の符号が付された箇所については、上述した説明を参照し、ここでの説明を省略する。
第5の実施の形態にかかる半導体装置は、第2の実施の形態にかかる半導体装置をナノワイヤチャネルMOSFETに適用したものである。第5の実施の形態について、添付図面を参照して説明する。本実施の形態にかかる半導体装置の構成について、第2の実施の形態と異なる部分を説明する。他の部分については第2の実施の形態と同様であるので、同一の符号が付された箇所については、上述した説明を参照し、ここでの説明を省略する。
第6の実施の形態にかかる半導体装置は、第1の実施の形態にかかる半導体装置を不揮発性半導体メモリに適用したものである。第6の実施の形態について、添付図面を参照して説明する。本実施の形態にかかる半導体装置の構成について、第5の実施の形態と異なる部分を説明する。他の部分については第5の実施の形態と同様であるので、同一の符号が付された箇所については、上述した説明を参照し、ここでの説明を省略する。
第7の実施の形態にかかる半導体装置は、第5の実施の形態にかかる半導体装置の埋め込み酸化膜を高濃度不純物シリコン層に置き換えたものである。第7の実施の形態について、添付図面を参照して説明する。本実施の形態にかかる半導体装置の構成について、第5の実施の形態と異なる部分を説明する。他の部分については第5の実施の形態と同様であるので、同一の符号が付された箇所については、上述した説明を参照し、ここでの説明を省略する。
2 不純物領域
2A、5A 第1の不純物領域
2B、5B 第2の不純物領域
3 シリコン酸化膜
4 シリコン薄膜領域
5 不純物領域
6、13 ゲート絶縁膜
7、14、22 ゲート電極
8、15、23 側壁絶縁膜
9 ソース・ドレイン領域9
10 STI
11 埋め込み酸化膜
12 上部シリコン層
16 狭窄部
17 ソース・ドレイン領域
18 ハードマスク層
19 トンネル酸化膜
20 電荷蓄積層
21 制御絶縁膜
24 高濃度不純物シリコン層
Claims (8)
- 面方位が(110)面あるいはこれと等価な面であるシリコン層表面の一部に、リンのイオン注入を行って、端部のリン濃度が連続的に変化した第1の不純物領域を形成する工程と、
熱酸化を行って、前記シリコン層上に、前記第1の不純物領域上の厚さが該シリコン層上における該第1の不純物領域以外の第2の領域上の厚さより薄いシリコン酸化膜を形成する工程と、
をこの順に行うこと、
を特徴とする半導体装置の製造方法。 - 前記第1の不純物領域を形成する工程の後、シリコン酸化膜を形成する工程の前に、前記シリコン層表面における前記第1の不純物領域に隣接した領域に、ボロンのイオン注入を行って、端部のボロン濃度が連続的に変化した、前記第2の領域としての第2の不純物領域を形成する工程をさらに含むこと、を特徴とする請求項1に記載の半導体装置の製造方法。
- 前記シリコン酸化膜を形成する工程の後、前記シリコン酸化膜をウェットエッチングで除去する工程をさらに含むこと、を特徴とする請求項1または2に記載の半導体装置の製造方法。
- 面方位が(110)面あるいはこれと等価な面であるシリコン層表面の一部に、リンのイオン注入を行って、第1の不純物領域を形成する工程と、
前記シリコン層表面における前記第1の不純物領域以外の領域に、ボロンのイオン注入を行って、第2の不純物領域を形成する工程と、
熱酸化を行って、前記第1の不純物領域上に第1のゲート絶縁膜を形成し、前記第2の不純物領域上に前記第1のゲート絶縁膜より膜厚の厚い第2のゲート絶縁膜を形成する工程と、
前記第1のゲート絶縁膜上に第1のゲート電極を形成し、前記第2のゲート絶縁膜上に第2のゲート電極を形成する工程と、
前記シリコン層中の前記第1の不純物領域を挟み込むように、前記シリコン層表面に第1のソース・ドレイン領域を形成する工程と、
前記シリコン層中の前記第2の不純物領域を挟み込むように、前記シリコン層表面に第2のソース・ドレイン領域を形成する工程と、をこの順に行い、
前記第2のゲート電極、前記第2のゲート絶縁膜、前記第2のソース・ドレイン領域、前記第2の不純物領域によって構成されるトランジスタの電源電圧は、前記第1のゲート電極、前記第1のゲート絶縁膜、前記第1のソース・ドレイン領域、前記第1の不純物領域によって構成されるトランジスタの電源電圧より高いこと、
を特徴とする半導体装置の製造方法。 - 前記第1の不純物領域におけるリンの濃度は、1×1014cm−3以上、1×1019cm−3未満であること、を特徴とする請求項1から4のいずれか一項に記載の半導体装置の製造方法。
- 面方位が(110)面あるいはこれと等価な面であるシリコン層表面の一部に、リンのイオン注入を行って、第1の不純物領域を形成する工程と、
熱酸化を行って前記シリコン層上に、前記第1の不純物領域上の厚さが該シリコン層上における該第1の不純物領域以外の第2の領域上の厚さより薄いシリコン酸化膜を形成する工程と、
前記シリコン酸化膜をウェットエッチングで除去し、シリコン薄膜領域を形成する工程と、
をこの順に行うこと、
を特徴とする圧力センサを有する半導体装置の製造方法。 - 前記第1の不純物領域におけるリンの濃度は、1×1014cm−3以上、1×1019cm−3未満であること、を特徴とする請求項6に記載の半導体装置の製造方法。
- 半導体基板、埋め込み酸化膜もしくは高濃度不純物シリコン層、および、前記半導体基板に垂直な面の面方位が(110)面である上部シリコン層の積層体を準備する工程と、
前記上部シリコン層にボロンをイオン注入する工程と、
前記上部シリコン層上に特定の形状のハードマスク層を形成する工程と、
前記ハードマスク層が上部に形成されていない部分の前記上部シリコン層をエッチングして、側面の面方位が(110)面あるいはこれと等価な面である狭窄部を形成する工程と、
前記ハードマスク層を除去する工程と、
不活性ガス雰囲気下でアニール処理を行って、前記上部シリコン層に注入した前記ボロンを活性化する工程と、
熱酸化を行って、前記上部シリコン層表面に、前記狭窄部上の厚さが該上部シリコン層上における該狭窄部以外の領域の厚さより薄いシリコン酸化膜を形成する工程と、
前記シリコン酸化膜をウェットエッチングで除去する工程と、
前記狭窄部の側面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を覆う電極を形成する工程と、
前記上部シリコン層中の前記狭窄部を挟み込むように、前記上部シリコン層中にソース・ドレイン領域を形成する工程と、
をこの順に行うこと、
を特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009004988A JP4864987B2 (ja) | 2009-01-13 | 2009-01-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009004988A JP4864987B2 (ja) | 2009-01-13 | 2009-01-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010165739A JP2010165739A (ja) | 2010-07-29 |
JP4864987B2 true JP4864987B2 (ja) | 2012-02-01 |
Family
ID=42581717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009004988A Expired - Fee Related JP4864987B2 (ja) | 2009-01-13 | 2009-01-13 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4864987B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11955526B2 (en) | 2021-06-15 | 2024-04-09 | International Business Machines Corporation | Thick gate oxide device option for nanosheet device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05167083A (ja) * | 1991-12-12 | 1993-07-02 | Sumitomo Metal Mining Co Ltd | 空洞領域内蔵半導体基板およびその製造方法 |
JPH07297377A (ja) * | 1994-04-21 | 1995-11-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH088401A (ja) * | 1994-06-17 | 1996-01-12 | Toyota Motor Corp | 半導体装置の製造方法 |
JPH0878533A (ja) * | 1994-08-31 | 1996-03-22 | Nec Corp | 半導体装置及びその製造方法 |
JP2004356114A (ja) * | 2003-05-26 | 2004-12-16 | Tadahiro Omi | Pチャネルパワーmis電界効果トランジスタおよびスイッチング回路 |
JP4656854B2 (ja) * | 2004-04-06 | 2011-03-23 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2007287728A (ja) * | 2006-04-12 | 2007-11-01 | Elpida Memory Inc | 半導体装置 |
JP4996197B2 (ja) * | 2006-10-17 | 2012-08-08 | 旭化成エレクトロニクス株式会社 | 半導体装置及びその製造方法 |
-
2009
- 2009-01-13 JP JP2009004988A patent/JP4864987B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11955526B2 (en) | 2021-06-15 | 2024-04-09 | International Business Machines Corporation | Thick gate oxide device option for nanosheet device |
Also Published As
Publication number | Publication date |
---|---|
JP2010165739A (ja) | 2010-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8106456B2 (en) | SOI transistors having an embedded extension region to improve extension resistance and channel strain characteristics | |
KR100674914B1 (ko) | 변형된 채널층을 갖는 모스 트랜지스터 및 그 제조방법 | |
JP5279807B2 (ja) | 半導体装置およびその製造方法 | |
KR101229186B1 (ko) | 다중 핀 높이를 가진 FinFET | |
US7309635B2 (en) | Phosphorous doping methods of manufacturing field effect transistors having multiple stacked channels | |
US6855588B1 (en) | Method of fabricating a double gate MOSFET device | |
US7341912B2 (en) | Split gate flash memory device having self-aligned control gate and method of manufacturing the same | |
KR100896631B1 (ko) | 수직 실린더형 트랜지스터의 제조방법 및 이에 의해 제조된수직 실린더형 트랜지스터 | |
US20060049455A1 (en) | Semiconductor devices with local recess channel transistors and methods of manufacturing the same | |
US20050266645A1 (en) | Phosphorous doping methods of manufacturing field effect transistors having multiple stacked channels | |
US8022439B2 (en) | Semiconductor device comprising gate electrode surrounding entire circumference of channel region and method for manufacturing the same | |
TWI419207B (zh) | 製造半導體裝置之方法 | |
EP2455967B1 (en) | A method for forming a buried dielectric layer underneath a semiconductor fin | |
JP2008010503A (ja) | 半導体記憶装置およびその製造方法 | |
JP2006121074A (ja) | 半導体素子及びその製造方法 | |
US20080128800A1 (en) | Field effect transistors including recessed forked gate structures and methods of fabricating the same | |
JP5925740B2 (ja) | トンネル電界効果トランジスタ | |
JP2005064031A (ja) | 半導体装置 | |
JP2008091905A (ja) | FinFETを備えた半導体素子の製造方法 | |
JP4864987B2 (ja) | 半導体装置の製造方法 | |
KR101140060B1 (ko) | 반도체 소자 및 그 제조 방법 | |
TWI277179B (en) | Non-volatile memory device | |
US10714479B2 (en) | One-transistor dram cell device based on polycrystalline silicon with FinFET structure and fabrication method thereof | |
KR20120050311A (ko) | 반도체 소자 및 그 제조 방법 | |
US20070007578A1 (en) | Sub zero spacer for shallow MDD junction to improve BVDSS in NVM bitcell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |