JPH05167083A - 空洞領域内蔵半導体基板およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ダイアフラムを形成するためのエッチング加
工の時間を短くして、作業能率を高め、ダイアフラム以
外の部分を保護する保護膜のピンホールに起因する収率
の減少をなくす。 【構成】 単結晶シリコン基板１上に形成した酸化膜２
を部分的に除去して空洞領域３とし、この酸化膜２上に
他の単結晶シリコン基板５を接着し、何れか一方の単結
晶シリコン基板１または５を研磨して薄膜とし、空洞領
域３をダイアフラムとして使用する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体基板に関し、具
体的には加速度、振動、圧力等の外力による変形で生ず
る電気抵抗の変化を検出し、電気信号に変換することが
できるシリコン半導体基板、およびこの半導体基板の製
造方法に関する。

【０００２】

【従来の技術】従来から単結晶シリコンの半導体基板
は、その上に電気的な素子を形成することができるばか
りでなく、微細加工によって膜、微細な棒、梁等の機械
要素を形成する材料として有用であり、半導体基板上に
形成されたこれらの微細な機械的な要素は、加速度、振
動、圧力等の外力によって敏感に変形する。

【０００３】すると、半導体基板はこの変形によって電
気抵抗が変化するので、この半導体基板を含む系に加え
られた前記の外力を、前記電気抵抗の変化が電気信号と
して検出されるセンサを製作することができる。例え
ば、単結晶シリコンの薄膜を空中に保持した、所謂ダイ
アフラムは感熱素子の典型的なものである。

【０００４】このようなダイアフラムの構造を形成する
ためには、通常は１枚の単結晶シリコン基板を裏面から
深くエッチングし、表面から数ミクロンの厚さを残し
て、エッチングを停止するように加工が行われていた。
すなわち、このダイアフラムの構造では、当該基板のう
ち、表面から数ミクロンの厚さの部分がダイヤフラムと
なり、エッチングしなかった部分が支持部となる。

【０００５】

【発明が解決しようとする課題】このようなダイアフラ
ムの形成方法は、単結晶シリコン基板の裏面から表面近
くまで、すなわち基板のほぼ厚さ分の深さまでエッチン
グを行わなければならないため、エッチングに長時間を
要し、作業能率が低い欠点があった。

【０００６】また、通常、単結晶シリコン基板の表面に
は、抵抗変化の検出のための電気素子を形成するが、そ
の電気素子を形成する場所と、裏面からのエッチング加
工により薄膜化する領域とが整合するように加工位置を
正確に合わせる作業が難しい問題もある。

【０００７】さらに、単結晶シリコン基板の裏面をエッ
チングする間、表面をエッチングから保護するために、
表面に保護膜を形成する必要があるが、この保護膜に僅
かでもピンホールが存在すると、このピンホールを拠点
として、表面がエッチングを受けることがあるので、後
に形成する電気素子の製作工程における収率が低下す
る。

【０００８】本発明の第１の目的は、従来技術の半導体
基板における前述の問題点を解消するために、第１の単
結晶シリコン基板の表面に空洞領域を形成し、この表面
に第２の単結晶シリコン基板を接着し、第１または第２
の単結晶シリコン基板を研磨して薄膜にすることで、長
時間におよぶエッチング作業を不要とし、作業能率を高
めた半導体基板の提供にある。

【０００９】本発明の第２の目的は、表面に形成する電
気素子と空洞領域の位置合わせを容易にした半導体基板
の提供にある。

【００１０】本発明の第３の目的は、加工の際に生ずる
圧力の変化により、背後に支持のない空洞領域の端部が
大きく変位することで生ずる集中応力による亀裂、切断
等の欠陥を生じないようにした半導体基板の提供にあ
る。

【００１１】さらに第４の目的は、空洞領域によるダイ
アフラムのような要素の周辺の電気漏洩を遮断して、電
気抵抗の変化の検出を、感度良く行えるようにした半導
体基板の提供にある。

【００１２】そして、本発明の他の目的は、前記の目的
を達成できる半導体基板を容易に製造することができる
製造方法を提供することにある。

【００１３】

【課題を解決するための手段】前述の目的を達成するた
め、本発明の空洞領域内蔵半導体基板は、積層された第
１の単結晶シリコン基板と第２の単結晶シリコン基板と
の間の少なくとも１箇所に空洞領域が形成され、第１の
単結晶シリコン基板と第２の単結晶シリコン基板とが前
記空洞領域以外の部分で結合されて、第２の単結晶シリ
コン基板が薄膜に形成されている。

【００１４】また、本発明の空洞領域内蔵半導体基板
は、積層された第１の単結晶シリコン基板と第２の単結
晶シリコン基板との間の少なくとも１箇所に空洞領域を
形成するように中間絶縁層が設けられ、中間絶縁層を介
して第１の単結晶シリコン基板と第２の単結晶シリコン
基板とが結合されて、第２の単結晶シリコン基板が薄膜
に形成されている。

【００１５】本発明の空洞領域内蔵半導体基板は、前記
空洞領域が複数形成され、その一部が、第２の単結晶シ
リコン基板を突き抜けて、第２の単結晶シリコン基板の
表面に露出しているように構成できる。

【００１６】また、前記空洞領域の側壁面をなだらかな
傾斜面とすることが好ましい。

【００１７】本発明の空洞領域内蔵半導体基板の製造方
法は、第１のシリコン基板の表面に沿って絶縁層を形成
し、絶縁層の１部を除去してを空洞領域とし、第１のシ
リコン基板の絶縁層上に第２の単結晶シリコン基板を接
着し、第１または第２の単結晶シリコン基板を研磨して
薄膜とする。

【００１８】また、第１の単結晶シリコン基板の表面に
沿って絶縁層を形成し、絶縁層を複数箇所で除去して空
洞領域とし、空洞領域の一部を第１の単結晶シリコン基
板内の所定の深さに達するまで拡張して、絶縁層の上に
第２の単結晶シリコン基板を結合し、第１の単結晶シリ
コン基板を前記拡張された空洞領域まで研磨し、空洞領
域の一部が表面に露出している薄膜とする。

【００１９】また、第１の単結晶シリコン基板の表面の
少なくとも１箇所に絶縁層を形成し、絶縁層を除去して
から第１の単結晶シリコン基板の表面に第２の単結晶シ
リコン基板を結合し、第１または第２の単結晶シリコン
基板のいずれかを研磨して薄膜とすることにより、絶縁
層を除去したところが空洞領域となるようにして空洞領
域内蔵半導体基板を製造する。

【００２０】また、第１の単結晶シリコン基板の表面に
窒化シリコン層を形成し、窒化シリコン層に少なくとも
１箇所に開口部を形成し、この開口部を通して第１の単
結晶シリコン基板を酸化し、この酸化を窒化シリコン層
と第１の単結晶シリコン基板間に中厚先細状に進行させ
て酸化物層を形成し、窒化シリコン層のみを除去し、酸
化物層の上に第２の単結晶シリコン基板を結合して、第
１の単結晶シリコン基板と第２の単結晶シリコン基板の
何れかを研磨して薄膜とする。

【００２１】また、第１の単結晶シリコン基板の表面の
少なくとも１箇所に空洞領域を形成するように絶縁層を
形成し、絶縁層に空洞領域を介して第２の単結晶シリコ
ン基板を結合して空洞領域内蔵半導体基板を製造する。

【００２２】また、第１の単結晶シリコン基板の表面に
窒化シリコン層を形成し、窒化シリコン層に少なくとも
１箇所に開口部を形成し、この開口部を通して第１の単
結晶シリコン基板を酸化し、この酸化を窒化シリコン層
と第１の単結晶シリコン基板間に中厚先細状に進行させ
て酸化物層を形成し、窒化シリコン層と酸化層を除去
し、酸化物層を除去したところが空洞領域となるように
第１の単結晶シリコン基板の上に第２の単結晶シリコン
基板を結合し、第１の単結晶シリコン基板と第２の単結
晶シリコン基板の何れかを研磨して薄膜とする。

【００２３】

【作用】本発明の半導体基板は、基本的には、一方の単
結晶シリコン基板の結合面に空洞領域を形成するように
して２枚の単結晶シリコン基板を結合し、２枚の単結晶
シリコン基板のいずれかを薄膜に研磨して構成される。

【００２４】空洞領域は、一方の単結晶シリコン基板の
凹部を形成して、凹部をはさんで２枚の単結晶シリコン
基板を結合するか、あるいは一方の単結晶シリコン基板
の凸部を形成して、この凸部に他方の単結晶シリコン基
板を結合することで形成される。

【００２５】凸部の形成は、一方の単結晶シリコン基板
に酸化膜などの中間絶縁層を設ければよい。また、凹部
の形成は、酸化膜などの中間絶縁層を除去すれば良い。

【００２６】これらの中間絶縁層の除去にはエッチング
等利用でき、従来の単結晶シリコン基板の裏面をエッチ
ングで除去するのに比して短時間で足り、エッチングが
長時間におよぶことに起因する保護膜のピンホールから
の基板表面への損傷を防ぐことができる。

【００２７】かくして、第１の単結晶シリコン基板の一
方の表面に複数の空洞領域を形成し、この上に第２の単
結晶シリコン基板を結合した後、第１の単結晶シリコン
基板の反対側表面から第１の単結晶シリコン基板を研磨
して、空洞領域をダイアフラム領域として形成できる。

【００２８】前記薄膜の厚さを３ミクロン以下とすれ
ば、この層は可視光線に対して半透明、ないしは透明で
あるので、予め形成した空洞領域３の位置を表面から確
認し、ダイアフラム領域と電気回路の位置を整合させる
ことができる。

【００２９】また、第１の単結晶シリコン基板の一方の
表面に複数の空洞領域を形成し、この空洞領域の一部を
第１の単結晶シリコン基板の内部の一定深さにまで拡張
し、第２の単結晶シリコン基板を結合した後、第１の単
結晶シリコン基板の反対側表面から第１の単結晶シリコ
ン基板を研磨して、前記内部にまで拡張した空洞領域を
露出させると、この露出した空洞領域により、ダイアフ
ラム領域と表面に形成する電気素子との位置合わせが目
視で行える。

【００３０】さらに、ダイアフラム領域となる空洞領域
の側壁面は、単結晶シリコン基板と窒化シリコン層とに
中厚先細に入り込む酸化物層により、ゆるやかな傾斜と
されているので、研磨する際の側壁面での応力の集中が
なくなり、この部分での亀裂、切断等の欠陥が生ずるの
を防止できる。

【００３１】そして、中間絶縁層を酸化シリコンで形成
して、該酸化シリコンと単結晶シリコン基板とを機械的
に強固に結合し、ダイアフラム周辺の電気漏洩を減少し
て、検出の感度を向上させることがでる。

【００３２】

【実施例】本発明の実施例を図面に従い説明する。

【００３３】図１〜７は、本発明の第１実施例の半導体
基板及びその製作手順を示す拡大断面図である。

【００３４】この実施例においては、積層された半導体
基板が第１の単結晶シリコン基板１及び第２の単結晶シ
リコン基板５からなり、第２の単結晶シリコン基板５が
薄膜層となっている。この薄膜がダイアフラムとして作
用するように空洞領域が形成されている。また、前記薄
膜の厚さを３ミクロン以下とすれば、この層は可視光線
に対して半透明、ないしは透明であるので、予め形成し
た空洞領域３の位置を表面から確認し、ダイアフラム領
域と電気回路の位置を整合させることができる。

【００３５】第１の単結晶シリコン基板１に形成された
空洞領域３の側壁面をゆるやかな斜面とすることで、第
２の単結晶シリコン基板５を薄膜層に研磨する際の加工
応力の集中を防いでいる。

【００３６】以下に第１実施例の空洞領域内臓半導体基
板の製造方法を説明する。

【００３７】図２に示すように、第１の単結晶シリコン
基板１の表面に、ダイアフラムとなる領域にフォトレジ
スト膜６を予め形成しておき、その上に膜厚２５００オ
ームストロングの窒化シリコン層７を形成し、該フォト
レジスト膜６の上の窒化シリコン層７をリフトオフする
ことで除去を容易にし、図３に示すように、窒化シリコ
ン層７に開口部４を形成する。

【００３８】水蒸気を含む１０００℃の酸素雰囲気にお
いて第１の単結晶シリコン基板１を加熱し、図４に示す
ように、第１の単結晶シリコン基板１の開口部４から酸
化膜８を成長させ、この酸化膜８の領域の端部で鳥の嘴
（バーズビーク）構造を形成する。言い換えると酸化膜
８は第１の単結晶シリコン基板１と窒化シリコン層７の
間に中厚先細状に拡張し、開口部４を中心として周辺の
窒化シリコン層７を隆起させる。酸化膜８の厚さは中心
部で６０００オームストロングである。

【００３９】次に、燐酸溶液により窒化シリコン層７を
エッチング除去して、図５に示すような状態とした後、
緩衝ＨＦ溶液により酸化膜８をエッチング除去して、図
６に示すような状態とする。そして、第１の単結晶シリ
コン基板１の表面に第２の単結晶シリコン基板５を１０
００℃の真空中で接触させて接着し、第２の単結晶シリ
コン基板５を研磨加工して、図１に示すような厚さ１ミ
クロンの単結晶シリコン薄膜とした。

【００４０】図８〜１３は、本発明の第２実施例の半導
体基板及びその製作手順を示す拡大断面図である。

【００４１】この実施例においては、半導体基板が酸化
膜８を介して接着された第１の単結晶シリコン基板１及
び第２の単結晶シリコン基板５からなり、第２の単結晶
シリコン基板５が薄膜となっている。

【００４２】第１の単結晶シリコン基板１に形成された
空洞領域３の側壁面をゆるやかな斜面とすることで、第
２の単結晶シリコン基板５を薄膜層に研磨する際の加工
応力の集中を防いでいる。

【００４３】この実施例の半導体基板は、まず第１の実
施例の図２〜５と同一の工程により形成さる。即ち、第
１の単結晶シリコン基板１の開口部４から酸化膜８を成
長させ、窒化シリコン層７と第１の単結晶シリコン基板
１との間に形成された酸化膜８の端部は鳥の嘴（バーズ
ビーク）状に、言い換えると第１の単結晶シリコン基板
１と窒化シリコン層７の間に中厚先細状に拡張し、開口
部４を中心として周辺の窒化シリコン層７を隆起させ
る。その後、燐酸溶液で窒化シリコン層７を除去する。

【００４４】第１の実施例では、この後に緩衝ＨＦ溶液
により酸化膜８を除去しているが、第２の実施例では、
この工程を行うことなく、酸化膜８の表面に第２の単結
晶シリコン基板５を１０００℃の真空中で接触させて接
着し、第２の単結晶シリコン基板５を厚さ１ミクロンま
で研磨して、これを薄膜とした。

【００４５】そして、酸化膜８により空洞領域の側壁部
を緩やかな傾斜とすることで、応力の集中をなくし、こ
の部分の損傷を未然に防止できる。空洞領域の端部にお
いて、その研磨等の加工工程で加わる変位のための応力
の集中が緩和され、亀裂や切断等の欠陥を生ずるのが防
止されるからである。

【００４６】しかも、第１の単結晶シリコン基板上の酸
化膜８に第２の単結晶シリコン基板を接着することで、
両単結晶シリコン基板の接着を機械的に強固なものとし
て、ダイアフラム周辺の電気漏洩を遮断し、感度よく電
気抵抗の変化の検出し、且つ酸化膜上に位置する第１の
単結晶シリコン基板内に密集して形成される電気素子間
の絶縁分離を容易なものとすることができる。

【００４７】このような効果のある半導体基板を、本発
明では、従来よりも短時間で形成することができて、作
業能率が向上される。本発明の製造に用いられる工程
は、従来と同様な工程であるので、新たに設備投資を行
う必要がなく、圧力検出器等の半導体基板を用いた製品
を一定品質で大量に生産できる。

【００４８】次に、本発明の目的を最も単純に解決する
第３の実施例を、その製造方法と共に、図１４〜１７に
より説明する。

【００４９】図１４〜１７は本発明の第３実施例におけ
る半導体基板をその製作手順のに従って示す拡大断面図
である。

【００５０】この実施例の空洞領域内蔵半導体基板は、
図１４に示すように、第１の単結晶シリコン基板１と第
２の単結晶シリコン基板５の間の複数箇所に空洞領域３
が形成され、第１の単結晶シリコン基板１と第２の単結
晶シリコン基板５とが前記複数の空洞領域のまわりの酸
化層２で結合されている。

【００５１】すなわち、図１５に示すように、単結晶シ
リコン基板１上に酸化膜２を形成し、この酸化膜２を図
１６に示すように、ダイアフラムを形成する領域におい
て、エッチングにより除去して空洞領域３とする。

【００５２】このようにして空洞領域３を形成した酸化
膜２の上に、図１７に示すように、第２の単結晶シリコ
ン基板５を接着し、空洞領域３においては、第１と第２
の単結晶シリコン基板１、５を対面させる。そして、図
１４に示すように、単結晶シリコン基板を研磨して、こ
れを薄膜とした。なお、第１の単結晶シリコン基板１を
研磨して、これを薄膜としてもよい。

【００５３】この半導体基板では、第１の単結晶シリコ
ン基板１の上に形成された第２の単結晶シリコン基板５
の背後をダイアフラムとして使用する空洞領域３として
形成してあるので、長時間のエッチング、それに伴う製
品欠陥を導入する恐れがなくなり、電気抵抗変化の検出
回路、その他の信号処理、基準電源等の必要回路を単結
晶シリコン層５の表面に形成すれば、圧力検出素子等と
することができる。

【００５４】前記薄膜の厚さを３ミクロン以下とすれ
ば、この層は可視光線に対して半透明、ないしは透明で
あるので、予め形成した空洞領域３の位置を表面から確
認し、ダイアフラム領域と電気回路の位置を整合させる
ことができる。

【００５５】しかし、比較的厚い単結晶シリコン層５の
場合には、ダイアフラム領域を目視で確認することが困
難なため、これに対処できる半導体基板、およびその製
造方法を図１８〜２１により説明する。

【００５６】この実施例は、図１８に示すように、第１
の単結晶シリコン基板の表面に沿って複数箇所に絶縁層
を介して第２の単結晶シリコン基板の薄膜が結合され、
絶縁層でかこまれたダイアフラム用空洞領域の一部が第
２の単結晶シリコン基板の薄膜の表面に露出している。
すなわち、この半導体基板は、ダイアフラム領域の幾つ
かを犠牲にして、その空洞領域３を表面に露出させ、こ
れによってダイアフラム領域の位置を確認するものであ
る。

【００５７】この半導体基板は、、第３実施例と同様に
して、単結晶シリコン基板４に酸化膜２を形成した後、
エッチングにより空洞領域３を形成する。

【００５８】この際、幾つかの空洞領域３を位置表示が
行える形状として、図２０に示すように、この空洞領域
３ａでは、形成しようとする単結晶シリコン層５の厚さ
以上に単結晶シリコン基板４内に達する深さまで、深く
エッチングを行い、かくした酸化膜２上に、図２１に示
すように、第２の単結晶シリコン基板５を接着し、深い
エッチングが施された第１の単結晶シリコン基板１を研
磨して、所要厚さの薄膜とするもので、これにより深い
空洞領域３ａは、第１の単結晶シリコン基板１の表面に
露出し、位置合わせの目印となる。

【００５９】前記実施例で形成された半導体基板は、背
後に支持のない空洞領域３の側壁が垂直に近いので、前
記の研磨工程において、加工の圧力が基板表面に加わる
と、背後に支持のない空洞領域３が大きく変位するため
に、空洞領域３と酸化膜２の境界上の位置の単結晶シリ
コン層５の内部に応力が集中し、この部分での亀裂、切
断等の欠陥を生ずるおそれがある。

【００６０】この問題は、本発明の第１の実施例及び第
２の実施例で解決されている。すなわち、第１の実施例
及び第２の実施例においては、空洞領域３の側壁面をゆ
るやかな斜面とすることで、単結晶シリコン層５に研磨
する際の加工応力の集中を防いでいる。

【００６１】

【発明の効果】本発明は叙上のように、ダイアフラムと
なる部分の中間絶縁層をエッチング等の除去手段で除去
して空洞領域を形成した後、一面の単結晶シリコン基板
を研磨して半導体基板ができるので、従来のように、長
時間にわたるエッチングをシリコン基板の裏面に行う必
要をなくし、エッチング保護膜のピンホールに起因する
基板表面へのダメージを防ぐことができ、従来は１枚の
シリコン基板に対して２〜３個の割合で発生していた損
傷を皆無とすることができた。

【００６２】さらに本発明は、表面に電気素子を形成す
る基板の厚さで、ダイアフラムが目視では確認できない
ときに、空洞領域の一部を基板表面に露出させること
で、これを目視可能とし、形成する電気素子とダイアフ
ラムの位置整合が容易に行えるものである。

【図面の簡単な説明】

【図１】本発明の第１実施例における半導体基板を示す
拡大断面図である。

【図２】図１の半導体基板を作製するために第１の単結
晶シリコン基板上に窒化珪素膜を形成する工程を示す拡
大断面図である。

【図３】図２の窒化珪素膜に開口部を形成する工程を示
す拡大断面図である。

【図４】図３の窒化珪素膜の開口部から第１の単結晶シ
リコン基板内に酸化珪素膜を形成する工程を示す拡大断
面図である。

【図５】図４の第１の単結晶シリコン基板上から窒化珪
素膜を全面的に削除する工程を示す拡大断面図である。

【図６】図５の第１の単結晶シリコン基板上から酸化珪
素膜を全面的に削除する工程を示す拡大断面図である。

【図７】図６の第１の単結晶シリコン基板上に第２の単
結晶シリコン基板を接着する工程を示す拡大断面図であ
る。

【図８】本発明の第２実施例における半導体基板を示す
拡大断面図である。

【図９】図８の半導体基板を作製するために第１の単結
晶シリコン基板上に窒化珪素膜を形成する工程を示す拡
大断面図である。

【図１０】図９の窒化珪素膜に開口部を形成する工程を
示す拡大断面図である。

【図１１】図１０の窒化珪素膜の開口部から第１の単結
晶シリコン基板内に酸化珪素膜を形成する工程を示す拡
大断面図である。

【図１２】図１１の第１の単結晶シリコン基板上から窒
化珪素膜を全面的に削除する工程を示す拡大断面図であ
る。

【図１３】図１２の第１の単結晶シリコン基板上の酸化
珪素膜に第２の単結晶シリコン基板を接着する工程を示
す拡大断面図である。

【図１４】本発明の第３実施例における半導体基板を示
す拡大断面図である。

【図１５】図１４の半導体基板を作製するために第１の
単結晶シリコン基板上に酸化珪素膜を形成する工程を示
す拡大断面図である。

【図１６】図１５の酸化珪素膜に開口部を形成する工程
を示す拡大断面図である。

【図１７】図１６の第１の単結晶シリコン基板上に第２
の単結晶シリコン基板を接着する工程を示す拡大断面図
である。

【図１８】本発明の第４実施例における半導体基板を示
す拡大断面図である。

【図１９】図１８の半導体基板を作製するために第１の
単結晶シリコン基板上に酸化珪素膜を形成する工程を示
す拡大断面図である。

【図２０】図１９の酸化珪素膜に開口部を形成すると共
に一部の開口部からさらに第１の単結晶シリコン基板内
に空洞部を形成する工程を示す拡大断面図である。

【図２１】図２０の第１の単結晶シリコン基板上の酸化
珪素膜に第２の単結晶シリコン基板を接着する工程を示
す拡大断面図である。

【符号の説明】

１ 単結晶シリコン基板 ２ 酸化膜 ３ 空洞領域 ４ 開口部 ５ 単結晶シリコン基板 ６ フォトレジスト膜 ７ 窒化シリコン層 ８ 酸化膜

Claims (12)

【特許請求の範囲】
1. 【請求項１】 積層された第１の単結晶シリコン基板と
   第２の単結晶シリコン基板との間の少なくとも１箇所に
   空洞領域が形成され、第１の単結晶シリコン基板と第２
   の単結晶シリコン基板とが前記空洞領域以外の部分で結
   合されて、第２の単結晶シリコン基板が薄膜に形成され
   ていることを特徴とする空洞領域内蔵半導体基板。
2. 【請求項２】 前記空洞領域が複数形成され、その一部
   が、第２の単結晶シリコン基板を突き抜けて、第２の単
   結晶シリコン基板の表面に露出していることを特徴とす
   る請求項１記載の空洞領域内蔵半導体基板。
3. 【請求項３】 前記空洞領域の側壁面をなだらかな傾斜
   面としたことを特徴とする請求項１または請求項２記載
   の空洞領域内蔵半導体基板。
4. 【請求項４】 積層された第１の単結晶シリコン基板と
   第２の単結晶シリコン基板との間の少なくとも１箇所に
   空洞領域を形成するように中間絶縁層が設けられ、中間
   絶縁層を介して第１の単結晶シリコン基板と第２の単結
   晶シリコン基板とが結合されて、第２の単結晶シリコン
   基板が薄膜に形成されていることを特徴とする空洞領域
   内蔵半導体基板。
5. 【請求項５】 前記空洞領域が複数形成され、その一部
   が、第２の単結晶シリコン基板を突き抜けて、第２の単
   結晶シリコン基板の表面に露出していることを特徴とす
   る請求項４記載の空洞領域内蔵半導体基板。
6. 【請求項６】 前記空洞領域の側壁面をなだらかな傾斜
   面としたことを特徴とする請求項４または請求項５記載
   の空洞領域内蔵半導体基板。
7. 【請求項７】 第１のシリコン基板の表面に沿って絶縁
   層を形成し、絶縁層の１部を除去して空洞領域とし、第
   １のシリコン基板の絶縁層上に第２の単結晶シリコン基
   板を接着し、第１または第２の単結晶シリコン基板を研
   磨して薄膜とすることを特徴とする空洞領域内蔵半導体
   基板の製造方法。
8. 【請求項８】 第１の単結晶シリコン基板の表面に沿っ
   て絶縁層を形成し、絶縁層を複数箇所で除去して空洞領
   域とし、空洞領域の一部を第１の単結晶シリコン基板内
   の所定の深さに達するまで拡張して、絶縁層の上に第２
   の単結晶シリコン基板を結合し、第１の単結晶シリコン
   基板を前記拡張された空洞領域まで研磨し、空洞領域の
   一部が表面に露出している薄膜とすることを特徴とする
   空洞領域内蔵半導体基板の製造方法。
9. 【請求項９】 第１の単結晶シリコン基板の表面の少な
   くとも１箇所に絶縁層を形成し、絶縁層を除去してから
   第１の単結晶シリコン基板の表面に第２のシリコン基板
   を結合し、第１または第２の単結晶シリコン基板のいず
   れかを研磨して薄膜とすることにより、絶縁層を除去し
   たところが空洞領域となる空洞領域内蔵半導体基板の製
   造方法。
10. 【請求項１０】 第１の単結晶シリコン基板の表面に窒
    化シリコン層を形成し、窒化シリコン層に少なくとも１
    箇所に開口部を形成し、この開口部を通して第１の単結
    晶シリコン基板を酸化し、この酸化を窒化シリコン層と
    第１の単結晶シリコン基板間に中厚先細状に進行させて
    酸化物層を形成し、窒化シリコン層と酸化層を除去し、
    酸化物層を除去したところが空洞領域となるように第１
    の単結晶シリコン基板の上に第２の単結晶シリコン基板
    を結合し、第１の単結晶シリコン基板と第２の単結晶シ
    リコン基板の何れかを研磨して薄膜とすることを特徴と
    する空洞領域内蔵半導体基板の製造方法。
11. 【請求項１１】 第１の単結晶シリコン基板の表面の少
    なくとも１箇所に空洞領域を形成するように絶縁層を形
    成し、絶縁層に空洞領域を介して第２のシリコン基板を
    結合することからなる空洞領域内蔵半導体基板の製造方
    法。
12. 【請求項１２】 第１の単結晶シリコン基板の表面に窒
    化シリコン層を形成し、窒化シリコン層に少なくとも１
    箇所に開口部を形成し、この開口部を通して第１の単結
    晶シリコン基板を酸化し、この酸化を窒化シリコン層と
    第１の単結晶シリコン基板間に中厚先細状に進行させて
    酸化物層を形成し、窒化シリコン層のみを除去し、酸化
    物層の上に第２の単結晶シリコン基板を結合して、第１
    の単結晶シリコン基板と第２の単結晶シリコン基板の何
    れかを研磨して薄膜とすることを特徴とする空洞領域内
    蔵半導体基板の製造方法。