JP4859572B2 - プローブカードの製造方法 - Google Patents

Description

本発明は、プローブカードの製造方法に係り、更に詳しくは、基板上に多数のプローブピンが形成され、これらのプローブピンをターゲット電極にそれぞれ当接させ、これらのターゲット電極を外部装置と電気的に導通させるプローブカードの改良に関する。

一般に、半導体ウエハの製造工程で実施される電気的特性検査には、プローブ装置が用いられる。プローブ装置は、半導体ウエハをプローブカードに近づけ、プローブカード上に形成された多数のプローブピンを半導体ウエハ上の電極パッドに当接させる装置である。このようなプローブ装置を用いることによって、導電性を有するプローブを介して、半導体ウエハ上に形成された微小な電極パッドをテスターなどの外部装置と導通させることができる。

ここで、半導体デバイスは、フォトリソグラフィ技術の進歩による微細加工精度の著しい向上によって急速に高集積化されてきたことはよく知られている。この間、ウエハ面積に対する電極パッド数は飛躍的に増大し、最近の半導体デバイスでは、千個を越える電極パッドが数ミリ角の半導体ウエハ上に狭ピッチで配置されるようになってきた。

プローブカードは、ターゲットとなる半導体デバイスの電極パッドと同じピッチでプローブピンを配置させなければならない。このため、プローブピンの製造方法として、半導体デバイスと同様のフォトリソグラフィを用いた様々な技術が提案されるようになってきた（例えば、特許文献１）。

特許文献１には、積層体からなるプローブピンが開示されている。このプローブピンは、プローブ基板に垂直な方向を積層方向として、フォトリソグラフィ技術を用いて積層形成されたものである。半導体ウエハ用のプローブカードは、半導体デバイスの加工技術の進歩に応じた精度向上が求められるため、プローブピンの製造技術に、半導体デバイスの製造に使用されるフォトリソグラフィ技術を利用することによって、所望の加工精度を得ることができる。
特開２００１−９１５３９号公報

しかしながら、上述した従来のプローブピンは、複数の層をプローブ基板に垂直な方向へ順に積層していくことによって作製されている。このため、プローブピンを所望の弾性特性を有する構造体として製作することは容易ではないという問題があった。

一般に、プローブカードは、プローブ基板の主面をターゲットに近づけて、当該主面上に配置された各プローブピンをターゲット電極に当接させて両者を電気的に導通させる。その際、プローブピンが弾性変形しながらターゲット電極に当接することにより、電極パッド及びプローブピン間に所定の押圧力が加えられ、両者を確実に導通させることができる。このため、各プローブピンは、ターゲット電極への当接方向、つまり、プローブ基板に垂直なＺ方向にある程度の高さを有する構造物として作製されている。

ところが、複数の層をＺ方向へ順に積層していく従来の製造方法では、フォトリソグラフィ処理における露光方向がＺ方向となり、ＸＹ平面内では、高精度の微細加工を自由に行うことができる。しかしながら、Ｙ軸に平行な面内において自由度の高い加工を行おうとすれば、１つのプローブピンを膨大な数の層で形成し、各層を異なるフォトマスクによってフォトリソグラフィ処理していかなければならず、フォトマスクの調達コストと、製造工程の複雑さの両面で高コストとなり、その実用化は容易ではないと考えられる。

本発明は、上記の事情に鑑みてなされたものであり、プローブピンの狭ピッチ化が容易なプローブカードを提供することを目的とする。また、プローブピンの弾性特性が良好なプローブカードを提供することを目的とする。また、プローブピンの高密度配置が容易なプローブカードを提供することを目的とする。さらに、プローブピン間のノイズを抑制することができるプローブカードを提供することを目的とする。

第１の本発明によるプローブカードの製造方法は、２以上のプローブ層を含み、プローブ層間にプローブ隔離層を介在させた積層体を形成する積層ステップと、上記積層体のストライプ面をプローブ基板上に固着し、上記ストライプ面から露出する上記プローブ層を上記プローブ基板上の電極パッドに導通させる固着ステップと、上記プローブ隔離層を除去する除去ステップとを備え、上記積層ステップが、メッキ処理により第１の導電性材料を積層させて上記プローブ層を形成するプローブ層形成ステップと、メッキ処理により第２の導電性材料を積層させて上記プローブ隔離層を形成するプローブ隔離層形成ステップとを含み、上記除去ステップが、第１の導電性材料を残して、第２の導電性材料を除去するように構成される。

プローブ隔離層を介在させた２以上のプローブ層を含む積層体のストライプ面をプローブ基板に固着することにより、各プローブ層を上記基板上の電極パッドに導通させることができる。この状態で上記プローブ隔離層を除去すれば、２以上のプローブピンをプローブ基板上に同時に取り付けることができる。

また、積層体のストライプ面をプローブ基板と対向させることによって、積層体の積層主面をプローブ基板と交差させることができる。従って、プローブ基板と交差する面内におけるプローブピンの形状選択の自由度が高くなり、製造コストを顕著に増大させることなく、弾性特性の良好なプローブカードを製造することが可能となる。一般に、プローブ基板と直交する面内におけるプローブピンの形状は、ターゲット電極への当接時におけるプローブピンの弾性変形にとって極めて重要であり、本発明の製造方法によれば、この形状選択の自由度を高めることができるので、弾性特性の良好なプローブカードを容易に製造することができる。

さらに、積層体の積層方向をプローブピンの配列方向に一致させることにより、プローブピンの狭ピッチ化が容易となる。すなわち、各プローブピンはプローブ基板に積層体として取り付けられるため、プローブピンを狭ピッチで配置していくという困難な作業は不要となり、しかも、プローブ層及びプローブ隔離層の厚さの制御限界まで、プローブピンを狭ピッチ化することができる。

第２の本発明によるプローブカードの製造方法は、上記構成に加えて、上記除去ステップが、上記プローブ層を溶解させず、かつ、上記プローブ隔離層を溶解させるエッチング液に上記基板を浸潤させて行われる。

第３の本発明によるプローブカードの製造方法は、上記構成に加えて、上記積層ステップが、１つの上記プローブ層中に、隔離領域を介在させて独立した２以上のプローブ領域を形成し、上記固着ステップが、同じプローブ層中に形成された各プローブ領域を異なる上記電極パッドに導通させ、上記除去ステップが、上記プローブ隔離層とともに上記隔離領域を除去するように構成される。このような構成により、１つのプローブ層中に２つのプローブピンを形成することができるので、プローブ基板上でプローブピンをより高密度に配置させることができる。

第４の本発明によるプローブカードの製造方法は、上記構成に加えて、上記各プローブ層が、プローブ領域、及び、上記除去ステップによって除去される周辺領域で構成され、上記積層体を構成する２つのプローブ層におけるプローブ領域が互いに異なるように構成される。この様な構成により、各プローブピンを直線上に整列配置させるだけでなく、当該整列方向に交差する方向について各プローブピンを任意の位置に配置させることができる。

第５の本発明によるプローブカードの製造方法は、上記構成に加えて、上記積層ステップが、上記プローブ層として、シールド隔離層を介在させた電極層及びシールド層を積層し、上記固着ステップが、上記ストライプ面から露出する上記電極層及びシールド層を上記基板上の電極パッドにそれぞれ導通させ、上記除去ステップが、上記プローブ隔離層とともに上記シールド隔離層を除去する。この様な構成により、隣接するプローブピン間にシールドを介在させて、プローブピン間の電磁気的結合によるノイズの混入を抑制することができる。

第６の本発明によるプローブカードは、ターゲット電極に当接させる多数のプローブピンをプローブ基板上に配置したプローブカードであって、上記プローブピンが、プローブ隔離層を介在させた２以上のプローブ層を有する積層体のストライプ面を上記プローブ基板上に固着した後に上記プローブ隔離層を除去することによって、上記プローブ基板上に残されたプローブ層で構成される。

本発明のプローブカード及びその製造方法によれば、プローブピンの狭ピッチ化が容易なプローブカードを提供することができる。また、プローブピンの弾性特性が良好なプローブカードを提供することができる。また、プローブピンの高密度配置が容易なプローブカードを提供することができる。さらに、プローブピン間のノイズを抑制することができるプローブカードを提供することができる。

実施の形態１．
一般に、プローブカードは、プローブ基板上に百個から数千個のプローブピンを取り付けて構成される。本発明によるプローブカードの製造方法では、まず２以上のプローブピンが含まれる積層ブロックを作製し、この積層ブロックがプローブ基板上に正確に位置決めされ、取り付けられる。この様にしてプローブ基板上に１又は２以上の積層ブロックが取り付けられた後に、当該積層ブロック中の不要材料を除去すれば、多数のプローブピンがプローブ基板上に適切に配置されたプローブカードが得られる。

図１は、本発明の実施の形態１によるプローブカードの製造方法についての説明図であり、積層ブロック１００の一例が示されている。図中の（ａ）は斜視図であり、（ｂ）は矢印Ａの方向から見た図（Ａ矢視図）である。積層ブロック１００は、フォトリソグラフィ技術及びメッキ技術を用いて、積層基板Ｌ１上に順次に積層された複数の層からなる。ここでは、積層基板Ｌ１と、プローブピン１０をそれぞれ含む複数のプローブ層Ｌ２と、隣接するプローブ層Ｌ２間に介在させたプローブ隔離層Ｌ３とによって構成される。積層ブロック１００の製造プロセスの詳細については後述する（図３を参照）。

プローブ層Ｌ２は、その主面がプローブ領域Ｌ２ａ及び周辺領域Ｌ２ｂに区画されている。プローブ領域Ｌ２ａは、最終的にプローブピン１０となる領域である。一方、周辺領域Ｌ２ｂはそれ以外の領域、つまり、プローブの外側や中空部に相当する領域であり、プローブピン１０の形状を規定している。なお、本実施の形態による積層ブロック１００では、各プローブ層Ｌ２において、同じ形状のプローブ領域Ｌ２ａが同じ位置に形成されており、積層ブロックを矢印Ａの方向から透視したとすれば、全てのプローブピン１０が重なり合って見えるものとする。

プローブピン１０は、ベースコンタクト部１１、ビーム部１２、エクステンション部１３及びターゲットコンタクト部１４によって構成されている。ベースコンタクト部１１は、プローブ基板上の電極パッドに接合させるプローブピン１０の端子部であり、ここでは、１つのプローブピン１０が２つのベースコンタクト部１１を有している。ビーム部１２は、プローブ基板に沿って延びる腕部であり、一端側にベースコンタクト部１１、他端側にエクステンション部１３がそれぞれ設けられている。エクステンション部１３は、プローブ基板に対し垂直にターゲット電極へ向かって延びる腕部である。ターゲットコンタクト部１４は、ターゲット電極に当接させるエクステンション部１３の先端である。

上記積層ブロック１００は、積層方向に直交する平面である２つの積層主面１０１と、積層主面１０１と交差する側面であって、各層の断面がストライプ状に露出している複数のストライプ面１０２とを有している。これらのストライプ面１０２のうち、各プローブピン１０のベースコンタクト部１１が露出している面を特にベースストライプ面１０３と呼ぶことにする。このベースストライプ面１０３は、プローブ基板に取り付けられる面であり、平面となるように形成されている。なお、図１では、積層方向がＹ軸方向であり、積層ブロック１００として、ＸＺ平面からなる２つの積層主面１０１と、Ｙ軸に平行な４つのストライプ面１０２（ベースストライプ面１０３を含む）からなる直方体を例示しているが、積層ブロック１００は必ずしも直方体である必要はない。

図２は、図１の積層ブロック１００を用いてプローブカードを作製する方法を示した説明図である。図中の（ａ）には、積層ブロック１００と、積層ブロック１００が取り付けられる前のプローブ基板１１０とが示されている。プローブ基板１１０は、予め研磨された平滑な主面を有する絶縁性基板であり、その主面上に多数の電極パッド１６及び配線パターン１７が形成されている。これらの電極パッド１６にプローブピン１０をそれぞれ接合すれば、配線パターン１７を介して各プローブピン１０と外部装置とを電気的に接続することができる。なお、熱膨張率を考慮すれば、プローブ基板１１０の材質は、ターゲット電極が形成されている基板の材質と一致させることが望ましく、例えば、半導体ウエハ用のプローブカードであれば、プローブ基板１１０の材料としてシリコンを用いることが望ましい。

図中の（ｂ）は、積層ブロック１００をプローブ基板１１０に取り付けた場合の様子が示されている。積層ブロック１００は、ＸＹ平面上に配置されたプローブ基板１１０にベースストライプ面１０３を対向させて取り付けられる。このため、ベースストライプ面１０３から露出している各プローブピン１０のベースコンタクト部１１をプローブ基板１１０上の電極パッド１６と導通させることができる。

積層ブロック１００内における各プローブピン１０のピッチは、プローブ層Ｌ２及びプローブ隔離層Ｌ３の厚さを制御することにより、プローブ基板１１０上の電極パッド１６のピッチに一致させている。ここでは、Ｘ方向の長さが５００μｍ程度のプローブピン１０が５０μｍ以下のピッチで形成されているものとする。例えばプローブピン１０の厚さが１０μｍ、プローブピン１０間の間隔が１０μｍとなるように制御される。

このような積層ブロック１００をプローブ基板１１０に対し正確に位置決めして配置すれば、積層ブロック１００内の各プローブピン１０も、それぞれが対応する電極パッド１６と導通するように正確に配置される。この状態で、各プローブピン１０のベースコンタクト部１１が対応する電極パッド１６にそれぞれ接合される。ベースコンタクト部１１と電極パッド１６との接合は、周知の接合方法を用いることができる。例えば、導電性接着剤による接合、常温固体接合などを利用することができる。

図中の（ｃ）は、積層ブロック１００内の不要材料が除去された後の様子を示した図である。積層ブロック１００が接合されたプローブ基板１１０は、エッチング液に浸され、プローブピン１０を除く積層ブロック１００の構成材料が溶解され除去される。すなわち、積層基板Ｌ１と、プローブ隔離層Ｌ３と、プローブ層Ｌ２内の周辺領域Ｌ２ｂとが除去される。この様にして、不要材料がエッチングされた結果、プローブ基板１１０上にはプローブピン１０のみが残る。なお、プローブ基板１１０や、プローブ基板１１０上の電極パッド１６及び配線パターン１７は、上記エッチング液に溶解しない材料が用いられ、あるいは、上記エッチング液に溶解しない保護膜が予め形成されており、上記エッチング液に対し耐性を有している。

なお、図２では、便宜上、プローブ基板１１０上に１つの積層ブロック１００のみを配置させた例が示されているが、本発明はこの様な場合には限定されない。すなわち、同一のプローブ基板１１０上に２以上の積層ブロック１００を取り付けることもできる。この場合、不要材料の除去は、プローブ基板１１０上に全ての積層ブロック１００が取り付けられた後に行われる。

図３の（ａ）〜（ｇ）は、積層ブロック１００の製造工程の一例を示した図である。図中の（ａ）は、積層基板２０上の周辺領域Ｌ２ｂにフォトレジスト膜２１が形成された状態が示されている。積層基板２０は、銅（Ｃｕ）などの導電性材料からなり、平滑な主面を有している。この積層基板２０の全面にフォトレジスト膜２１が形成され、露光現像処理を経てプローブ領域Ｌ２ａ内のフォトレジスト膜２１が選択的に除去される。この結果、周辺領域Ｌ２ｂにフォトレジスト膜２１が形成された積層基板２０が得られる。

図中の（ｂ）は、積層基板２０上のプローブ領域Ｌ２ａにプローブピン１０が形成された状態が示されている。選択的にフォトレジスト膜２１が形成された積層基板２０上にニッケルコバルト合金（Ｎｉ−Ｃｏ）などの導電性材料を積層してフォトレジスト膜２１を除去すれば、プローブ領域Ｌ２ａに選択的に導電性材料が積層された積層基板２０、つまり、、プローブピン１０が形成された積層基板２０が得られる。この積層処理は、ニッケル及びコバルトを含む溶液中に浸した積層基板２０に電圧を印加して、積層基板２０の表面にニッケルコバルト合金を析出させる電気化学的処理、いわゆるメッキ処理として実現される。このとき、フォトレジスト膜２１が導電性を有しなければ、フォトレジスト膜２１が形成された周辺領域Ｌ２ｂには導電性材料が積層されない。一方、プローブ領域Ｌ２ａに導電性材料を積層するためには、積層基板２０も導電性材料によって構成されていなければならない。

図中の（ｃ）及び（ｄ）は、周辺領域Ｌ２ｂに導電性材料が積層される様子を示している。プローブピン１０が形成された積層基板２０上に銅（Ｃｕ）などの導電性材料を積層し（図中の（ｃ））、更に表面を研磨加工することによって、プローブ領域Ｌ２ａ及び周辺領域Ｌ２ｂに異なる導電性材料が積層されたプローブ層Ｌ２が完成する（図中の（ｄ））。周辺領域Ｌ２ｂの積層処理は、銅を含む溶液中に浸した積層基板２０に電圧を印加して、積層基板２０の表面に銅を析出させるメッキ処理として実現される。プローブピン１０は導電性を有するため、上記メッキ処理によって、プローブ領域Ｌ２ａ及び周辺領域Ｌ２ｂに銅が析出する。このため、上記研磨加工は、少なくともプローブピン１０が表出するまで行われる。プローブ層Ｌ２の厚さ、つまり、プローブピン１０の幅は、ニッケルコバルト合金のメッキ処理の時間、溶液濃度、印加電圧などによって制御することができ、また、この研磨加工によって制御することもできる。

図中の（ｅ）は、プローブ層Ｌ２上にプローブ隔離層Ｌ３が形成された状態が示されている。プローブ隔離層Ｌ３は、プローブ層Ｌ２上に銅（Ｃｕ）などの導電性材料を積層して形成される。プローブ隔離層Ｌ３も上記と同様のメッキ処理によって形成される。プローブ層Ｌ２は、その全面が導電性を有することから、プローブ層Ｌ２の全面にプローブ隔離層Ｌ３が均一に形成され、その後に研磨加工が行われる。プローブ隔離層Ｌ３の厚さ、つまり、プローブピン１０の間隔は、銅のメッキ処理の時間、溶液濃度、印加電圧などによって制御することができ、また、この研磨加工によって制御することもできる。

図中の（ｆ）及び（ｇ）は、上記プローブ隔離層Ｌ３上に、さらにプローブ層Ｌ２が形成される様子を示している。プローブ隔離層Ｌ３上に、プローブ領域Ｌ２ａ及び周辺領域Ｌ２ｂを順に形成する工程は、積層基板２０上に形成する工程と全く同様である。この様にして、積層基板２０上にプローブ層Ｌ２及びプローブ隔離層Ｌ３を交互に積層することによって図１に示したような積層ブロック１００が得られる。

ここでは、プローブ基板１１０に取り付けられた積層ブロック１００を処理するエッチング液が、ニッケル系金属を溶解させず、銅を溶解させる選択的エッチング液であることを前提として、プローブピン１０にニッケルコバルト合金を使用し、積層ブロック１００内の他の部分に銅を使用する例について説明した。しかしながら、本発明は、この様な場合に限定されない。すなわち、プローブピン１０には、上記エッチング液によって溶解されない様々な導電性材料を用いることができる。また、積層基板Ｌ１、プローブ隔離層Ｌ３及び周辺領域Ｌ２ｂには、上記エッチング液によって溶解される様々な導電性材料を用いることができる。例えば、周知の銅（Ｃｕ）のエッチング液には、Ｎｉ系金属や、金（Ａｕ）や、スズ（Ｓｎ）系金属を溶解させないものがあり、プローブピン１０の材料としてこれらの金属を使用することもできる。

従来のプローブカードでは、プローブピンを積層形成する際、プローブ基板に垂直なＺ方向を積層方向としていた。このため、所望の弾性特性を実現するために、Ｚ方向に平行な面内において複雑な形状を実現しようとすれば、多数のフォトマスクを必要とし、また、多数のフォトリソグラフィ工程を必要とするという問題があった。これに対し、本実施の形態によるプローブカードでは、プローブ基板１１０に平行なＹ方向を積層方向とし、プローブ基板１１０に垂直なＸＺ面上に自由度の高いフォトリソグラフィ処理を行っている。このため、フォトマスクの数を顕著に増大させることなく、Ｚ方向に平行な面（ＺＸ面）内において、プローブピン１０の形状を自由に設計することができるので、良好な弾性特性を有するプローブピン１０を安価に製造することができる。

図４は、図２（ｂ）に示したプローブ層Ｌ２の他の例を示した図である。このプローブピン１０は、Ｘ方向に延びるビーム部１２に、Ｘ方向に延びる複数のスリット１５が形成されている。スリット１５は、周辺領域Ｌ２ｂの一部であり、プローブ基板１１０への取り付け後のエッチング処理によって除去され、ビーム部１２の貫通孔となる。また、各スリット１５は、中央付近の幅が広く、端部に近づくに従って幅が狭くなっている。この様なスリット１５の長さや幅などの形状、数、位置を調整することによって、ターゲットコンタクト部１４をターゲット電極に当接させた際、所望の弾性変形が得られるプローブピンを作製することが可能となる。

図５は、本実施の形態により製造されたプローブカード１全体の一例と、その使用例を示した図である。このプローブカード１は、プローブ装置３００に固定されるメイン基板１２０と、メイン基板１２０によって支持されているプローブ基板１１０と、メイン基板１２０とは反対側のプローブ基板１１０の主面に形成された多数のプローブピン１０により構成される。プローブ基板１１０は、所定の範囲内で移動可能となるようにメイン基板１２０に支持されている。例えば、メイン基板１２０に弾性的に連結され、あるいは、メイン基板１２０から吊り下げられている。

プローブ装置３００は、ステージ３０１と、当該ステージ３０１を昇降駆動するステージ駆動部３０２とを備えている。ステージ３０１は、プローブピン１０に対向させて配置され、半導体ウエハなどのターゲット２００が載置されたステージ３０１をステージ駆動部３０２が上昇させることによって、ターゲット上に形成されたターゲット電極２０１にプローブピン１０を当接させる。

一般に、プローブピン１０をターゲット電極２０１に当接させる際、全てのプローブピン１０をターゲット電極２０１と良好に導通させるために、オーバードライブと呼ばれている周知の手法が利用される。すなわち、ステージ３０１を上昇させて、プローブ基板１１０上の大部分のプローブピン１０をターゲット電極２０１に当接させた状態から、更にステージ３０１を上昇させて、ターゲット電極２０１がプローブピン１０に近づけられる。オーバードライブを行うことによって、各プローブピン１０が弾性変形し、ターゲット電極２０１に対して所定の負荷を加えながら当接している状態となる。

実施の形態２．
本実施の形態では、プローブ層Ｌ２の周辺領域Ｌ２ｂと、プローブ隔離層Ｌ３とを同時に形成することによって、実施の形態１よりも簡略化されたプローブカードの製造方法について説明する。

図６の（ａ）〜（ｆ）は、本発明の実施の形態２によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック１００の製造工程の一例が示されている。図中の（ａ）及び（ｂ）は、積層基板２０上のプローブ領域Ｌ２ａにプローブピン１０を形成する工程が示されており、図３の（ａ）及び（ｂ）の場合と同様である。

図中の（ｃ）及び（ｄ）は、周辺領域Ｌ２ｂ及びプローブ隔離層Ｌ３が同時に形成される様子を示している。プローブピン１０が形成された積層基板２０上に銅（Ｃｕ）などの導電性材料を積層し（図中の（ｃ））、更に表面を研磨加工することによって、導電性材料２３からなる周辺領域Ｌ２ｂ及びプローブ隔離層Ｌ３が同時に形成される（図中の（ｄ））。つまり、プローブ層Ｌ２内の周辺領域Ｌ２ｂが、プローブ隔離層Ｌ３の一部分として形成される。

図中の（ｅ）及び（ｆ）は、上記プローブ隔離層Ｌ３上に、さらにプローブ層Ｌ２が形成される様子を示している。プローブ隔離層Ｌ３上で、上記（ａ）〜（ｄ）の製造工程が繰り返され、積層基板２０上に、プローブ層Ｌ２及びプローブ隔離層Ｌ３が交互に積層されていく。

この製造工程を図３（実施の形態１）の場合と比較すれば、図３の（ｃ）及び（ｄ）において積層される導電性材料をより厚く形成し、プローブピン１０が露出しないように研磨加工することによって、図３の（ｅ）の工程を省略している。このため、本実施の形態によれば、実施の形態１よりも製造工程を簡略することができる。

実施の形態３．
実施の形態１では、各プローブ層Ｌ２において、同じ形状のプローブ領域Ｌ２ａが同じ位置に形成されている場合について説明した。これに対し、本実施の形態では、プローブ層Ｌ２によってプローブ領域Ｌ２ａが異なる場合について説明する。

図７は、本発明の実施の形態３によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック１００の一例が示されている。図中の（ａ）は、積層ブロック１００の斜視図、（ｂ）は奇数番目のプローブ層Ｌ２−（２ｎ＋１）の平面図、（ｃ）は偶数番目のプローブ層Ｌ２−（２ｎ）の平面図である（いずれもｎは整数）。

各プローブ層Ｌ２内に形成されるプローブピン１０の形状は同一であるが、その形成される位置、つまり、プローブ領域Ｌ２ａが、奇数番目のプローブ層Ｌ２−（２ｎ＋１）と偶数番目のプローブ層Ｌ２−（２ｎ）とで異なっている。ここでは、Ｘ方向の位置を距離ｄだけシフトさせている。

プローブピン１０は、材質、形状及び製造方法が同一であれば、同一の特性を有することから、各プローブ層Ｌ２内に形成されたプローブピン１０は、同じ弾性特性や電気的特性を有している。ただし、Ｘ方向の位置を交互にシフトさせて形成しているため、隣接するプローブピン１０のベースコンタクト部１１の位置を互いに遠ざけ、また、ターゲットコンタクト部１４の位置を互いに遠ざけることができる。

隣接するベースコンタクト部１１をＸ方向にずらし、ベースコンタクト部１１間の距離を広げることにより、プローブ基板１１０上で隣接して配置されている電極パッド１６が短絡されにくくなり、また、配線パターン１７のプローブ基板１１０上における引き回しが容易となる。同様にして、隣接するターゲットコンタクト部１４をＸ方向にずらし、ターゲットコンタクト部１４間の距離を広げることにより、ターゲット２００上で隣接して配置されているターゲット電極２０１が短絡されにくくなる。

なお、図７では、プローブピン１０のＸ方向の位置が２種類ある場合について説明したが、Ｘ方向の位置が３種類以上となるようにプローブピンの位置をシフトさせてもよいことは言うまでもない。

図８は、本発明の実施の形態３によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック１００の他の例が示されている。図中の（ａ）は、積層ブロック１００の斜視図、（ｂ）は奇数番目のプローブ層Ｌ２−（２ｎ＋１）の平面図、（ｃ）は偶数番目のプローブ層Ｌ２−（２ｎ）の平面図である（いずれもｎは整数）。

各プローブ層Ｌ２内に形成されるプローブピン１０は、ターゲットコンタクト部１４の位置は同一であるが、ビーム部１２の長さ及びベースコンタクト部１１の位置が、奇数番目のプローブ層Ｌ２−（２ｎ＋１）と偶数番目のプローブ層Ｌ２−（２ｎ）とで異なっている。ここでは、ビーム部の長さが、長さｄだけ異なっており、ベースコンタクト部１１の位置もＸ方向に距離ｄだけシフトしている。

この様な構成によって、図７の場合と同様、ベースコンタクト部１１間の距離を広げ、プローブ基板１１０上で隣接して配置されている電極パッド１６が短絡されにくくなり、また、配線パターン１７のプローブ基板１１０上における引き回しが容易となる。

なお、奇数番目と偶数番目のプローブ層Ｌ２では、ビーム部１２の長さが異なっており、これらのプローブピン１０は異なった弾性特性を有している。しかしながら、例えば、ビーム部１２の太さを異ならせたり、スリット１５の数や幅を異ならせることによって、奇数番目と偶数番目のプローブピン１０の弾性特性を一致させることもできる。すなわち、ビーム部１２が短いプローブピン１０について、ビーム部１２をより細くし、スリット１５の数をより多くし、あるいは、スリット１５の幅をより広くすれば、ビーム部１２の長いプローブピン１０に近い弾性特性を実現することができる。

なお、図８では、プローブピン１０のビーム部１２の長さが２種類の場合について説明したが、ビーム部１２の長さを３種類以上とし、ベースコンタクト部１１のＸ方向の位置が３以上となるようにしてもよいことは言うまでもない。また、ベースコンタクト部１１の位置を同一とし、ターゲットコンタクト部１４の位置をＸ方向に異ならせるようにプローブ領域Ｌ２ａを形成してもよい。

実施の形態４．
実施の形態１〜３では、１つのプローブ層Ｌ２内に１つのプローブピン１０が形成される場合の例について説明した。これに対し、本実施の形態では、１つのプローブ層Ｌ２内に２以上のプローブピン１０ａ及び１０ｂが形成される場合について説明する。

図９は、本発明の実施の形態４によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック１００の一例が示されている。この積層ブロック１００は、１つのプローブ層Ｌ２内に互いに独立した２つのプローブ領域Ｌ２ａが形成されており、周辺領域Ｌ２ｂがエッチング処理によって除去された後に、２つのプローブピン１０ａ及び１０ｂが得られる。

２つのプローブピン１０ａ及び１０ｂは、それぞれのベースコンタクト部１１をＸ方向にずらし、それぞれのターゲットコンタクト部１４をＸ方向にずらし、それぞれのビーム部１２をＺ方向にずらして形成されている。また、プローブピン１０ａ及び１０ｂは、隔離領域Ｌ２ｃを介して完全に分離されており、互いに接することはない。ここで、隔離領域Ｌ２ｃは、周辺領域Ｌ２ｂの一部であり、プローブ層Ｌ２内の独立した２つのプローブ領域Ｌ２ａ間に配置されているという点を除き、他の周辺領域Ｌ２ｂと異なるところがない。

本実施の形態によれば、１つのプローブ層Ｌ２を用いて、２つのプローブピン１０ａ及び１０ｂを形成することができ、製造工程を簡略化することができる。また、２つのプローブピン１０ａ及び１０ｂを立体的に配列させることにより、プローブ基板１１０上においてプローブピン１０を高密度に配置することができる。

実施の形態５．
実施の形態１〜４では、プローブピン１０が単一の材料によって構成される場合の例について説明した。これに対し、本実施の形態では、プローブピン１０が異なる材料からなる多層構造を有する場合について説明する。

図１０は、本発明の実施の形態５によるプローブカードの製造方法によって作成されたプローブピン１０の一構成例を示した図であり、図中の（ａ）〜（ｃ）は、それぞれＹ方向、Ｚ方向、Ｘ方向から見た図である。このプローブピン１０は、ターゲットコンタクト部１４が３層構造を有する一方、ターゲットコンタクト部１４以外の部分、少なくともビーム部１２が単一の材料で構成されている。

ターゲットコンタクト部１４は、導電性を有する３層Ｌ２１〜Ｌ２３で構成されており、中央の導電層Ｌ２２が、ターゲット電極に当接させるコンタクトチップ１４ｃ、両側の導電層Ｌ２１及びＬ２３が、コンタクトチップ１４ｃを挟み込んで保持するコンタクトチップ保持部１４ｈとして機能している。また、ターゲットコンタクト部１４以外は、導電層Ｌ２１及びＬ２３からなる。つまり、このコンタクトチップ保持部１４ｈは、プローブ層Ｌ２をターゲットコンタクト部１４において厚み方向に分岐させて形成されており、平板状のコンタクトチップ１４ｃを挟持している。また、コンタクトチップ保持部１４ｈの先端は、コンタクトチップ１４ｃの先端よりも後退させて形成され、ターゲット電極にはコンタクトチップ１４ｃのみが当接する。

このコンタクトチップ１４ｃは、耐摩耗性を確保するために、プローブピン１０のその他の部分よりも硬度の高い導電性材料からなる。例えば、ロジウムＲｈが用いられる。一方、コンタクトチップ１４ｃ以外の部分は、ターゲット電極からの押圧力によって弾性変形しやすいように、コンタクトチップ１４ｃに比べて弾性の大きな導電性材料からなる。例えば、ニッケルコバルト（Ｎｉ−Ｃｏ）合金が用いられる。一般に、高い摩耗性を有する材料は、弾性係数が小さいことから、コンタクトチップ１４ｃとその他の構成部分の材料を異ならせることによって、ターゲットコンタクト部１４の耐摩耗性の確保と、ターゲット電極からの押圧力によって撓む適度な弾性の確保とを両立させることができる。なお、これらの導電性材料は、いずれもエッチング処理によって除去されない材料から選択される。

図１１の（ａ）〜（ｆ）は、本発明の実施の形態５によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック１００の製造工程の一例が示されている。図中の（ａ）及び（ｂ）は、積層基板２０上に導電層Ｌ２１及びその周辺領域Ｌ２ｂを形成する工程が示されており、図３の（ａ）〜（ｄ）と同様の工程である。

図中の（ｃ）は、（ｂ）の基板上に導電層Ｌ２２を形成した状態を示している。導電層Ｌ２２は、積層基板２０の全面にフォトレジスト膜を形成し、露光現像処理を経てコンタクトチップ１４ｃの形成領域内のフォトレジスト膜を選択的に除去した状態において、導電性材料を積層させて形成される。この積層処理は、メッキ処理によって実現される。その後に、フォトレジスト膜を除去すれば、図中の（ｃ）の状態となる。

図中の（ｄ）は、更に導電層Ｌ２３を形成した状態を示している。導電層Ｌ２３も、導電層Ｌ２２と同様にして形成される。

図中の（ｅ）及び（ｆ）は、導電層Ｌ２２及びＬ２３の周辺領域Ｌ２ｂ及びプローブ隔離層Ｌ３が同時に形成される様子を示している。導電層Ｌ２１〜Ｌ２３が形成された積層基板２０上に銅（Ｃｕ）などの導電性材料を積層し（図中の（ｄ））、更に表面を研磨加工することによって、導電層Ｌ２２及びＬ２３の周辺領域Ｌ２ｂ及びプローブ隔離層Ｌ３が同時に形成される（図中の（ｆ））。つまり、プローブ層Ｌ２内の周辺領域Ｌ２ｂが、プローブ隔離層Ｌ３の一部分として形成される。

このプローブ隔離層Ｌ３上に、更に同様のプローブピン１０が繰り返し形成され、上述した各実施の形態と同様、複数のプローブピン１０が含まれる積層ブロック１００が得られる。

実施の形態６．
本実施の形態では、隣接するプローブピン１０間にシールドが設けられ、プローブピン１０間におけるノイズの影響を抑制することができるプローブカードの製造方法について説明する。

図１２は、本発明の実施の形態６によるプローブピンの製造方法によって作成されたプローブピン１０の一構成例を示した図であり、図中の（ａ）〜（ｃ）は、それぞれＹ方向、Ｚ方向、Ｘ方向から見た図である。このプローブピン１０は、絶縁性材料からなるシールドスペーサ１０ｔを部分的に介在させて、平行に配置されたプローブ本体１０ｓ及びシールド１０ｕによって構成される。

プローブ本体１０ｓは、実施の形態１のプローブピン１０に相当する。シールド１０ｕは、空隙を介してプローブ本体１０ｓと平行に配置されており、プローブ基板１１０上では、隣接しているプローブ本体１０ｓ間に配置される。このため、これらのプローブ本体１０ｓ間における静電結合などの電磁気的結合を抑制するシールド手段として機能する。シールドスペーサ１０ｔは、プローブ本体１０ｓ及びシールド１０ｕを一定の間隔に保持するスペーサであり、プローブ本体１０ｓ及びシールド１０ｕと比較すれば、ＸＺ平面上のごく小さな領域として形成され、プローブ本体１０ｓ及びシールド１０ｕを結合している。

また、シールド１０ｕは、プローブ本体１０ｓと概ね同様の形状からなるが、ターゲット電極に当接しないように、プローブ本体１０ｓに比べて、ターゲットコンタクト部１４が、ターゲット電極から後退した形状となっている。また、シールド１０ｕは、プローブ本体１０ｓと同様のベースコンタクト部１１を有している。

このプローブピン１０がプローブ基板１１０上に取り付けられる際、プローブ本体１０ｓ及びシールド１０ｕのベースコンタクト部１１は、それぞれ異なる電極パッドに導通するように接続される。つまり、プローブ本体１０ｓは、外部装置に接続される信号端子としての電極パッドに接続される一方、シールド１０ｕは、電源ラインなどの安定電位を供給する電極パッドに接続される。

図１３及び１４の（ａ）〜（ｈ）は、本発明の実施の形態６によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック１００の製造工程の一例が示されている。図中の（ａ）は、プローブ本体領域Ｌ２ｓに、ニッケルコバルトなどの導電性材料がメッキ処理により積層され、プローブ本体１０ｓが形成された状態が示されており、図３の（ｂ）と同様の工程である。

図中の（ｂ）及び（ｃ）は、シールドスペーサ１０ｔが形成される様子が示されている。（ａ）の積層基板２０は、その全面にフォトレジスト膜２１が形成され、その後に選択的に除去されて、周辺領域Ｌ２ｂ及びシールドスペーサ領域Ｌ２ｔにフォトレジスト膜２１が残される（図中の（ｂ））。次に、銅などの導電性材料がメッキ処理により、フォトレジスト膜２１が形成されていない領域、つまり、シールドスペーサ領域Ｌ２ｔを除くプローブ本体１０ｓ上に積層される（図中の（ｃ））。このようにしてフォトレジスト膜２１からなるシールドスペーサ１０ｔが形成される。

図中の（ｄ）及び（ｅ）は、シールド１０ｕが形成される様子が示されている。シールドスペーサ１０ｔが形成された積層基板２０は、その全面にフォトレジスト膜２１が再び形成され、シールド領域Ｌ２ｕが選択的に除去される（図中の（ｄ））。次に、ニッケルコバルトなどの導電性材料がメッキ処理により、フォトレジスト膜２１が形成されていないシールド領域Ｌ２ｕに積層され、フォトレジスト膜２１が除去される（図中の（ｅ））。

ここで、シールドスペーサ１０ｔは、絶縁性のフォトレジストで形成されていることから、メッキ処理によって、シールドスペーサ１０ｔ上にシールド１０ｕを形成することはできない。しかしながら、シールドスペーサ領域Ｌ２ｔがシールド１０ｕの厚さに比べてごく小さな領域であれば、シールドスペーサ１０ｔ上にもシールド１０ｕを形成することができる。なお、シールドスペーサ１０ｔ上にシールド１０ｕが良好に形成できない場合には、スパッタリングなどによってシールドスペーサ１０ｔ上に予め導電性材料を製膜してから、シールド１０ｕを形成してもよい。

図中の（ｆ）及び（ｇ）は、プローブ層Ｌ２及びプローブ隔離層Ｌ３が同時に形成される様子を示している。プローブ本体１０ｓ、シールドスペーサ１０ｔ、シールド１０ｕが順に形成された積層基板２０上に銅（Ｃｕ）などの導電性材料を積層し（図中の（ｆ））、更に表面を研磨加工することによって、プローブ層Ｌ２及びプローブ隔離層Ｌ３が同時に形成される（図中の（ｇ））。本実施の形態では、プローブ層Ｌ２が、電極層Ｌ２４、シールド隔離層Ｌ２５及びシールド層Ｌ２６の３層構造を有している。電極層Ｌ２４は、プローブ本体１０ｓを含む層であり、シールド隔離層Ｌ２５は、シールドスペーサ１０ｔを含む層であり、シールド層Ｌ２６は、シールド１０ｕを含む層である。

このプローブ隔離層Ｌ３上に、更にプローブ層Ｌ２及びプローブ隔離層Ｌ３が交互に形成され、上述した各実施の形態と同様、複数のプローブピン１０が含まれる積層ブロック１００が得られる。

なお、本実施の形態では、プローブ本体１０ｓ及びシールド１０ｕ間に、フォトレジストで構成されるシールドスペーサ１０ｔを介在させた例について説明したが、このシールドスペーサ１０ｔを省略することもできる。また、本実施のの形態では、プローブ本体１０ｓの片側にシールド１０ｕを配置させた例について説明したが、プローブ本体１０ｓの両側にシールド１０ｕを配置させてもよい。

実施の形態７．
実施の形態５では、コンタクトチップ１４ｃをコンタクトチップ保持部１４ｈで挟み込んだ３層構造を有するプローブピン１０について説明した。これに対し、本実施の形態では、熱膨張率の異なる材料からなる２層構造を有するプローブピン１０について説明する。

図１５は、本発明の実施の形態５によるプローブカードの製造方法によって作成されたプローブピン１０の一構成例を示した図であり、図中の（ａ）〜（ｃ）は、それぞれＹ方向、Ｚ方向、Ｘ方向から見た図である。このプローブピン１０は、第１プローブ層１０ｖ及び第２プローブ層１０ｗの２層構造を有している。

第１プローブ層１０ｖ及び第２プローブ層１０ｗは、いずれもプローブ基板１１０への取付後のエッチング処理によって溶解しない異なる導電性材料からなる。一般に、異なる材料からなる２層を接合させた構造体は、材料間の熱膨張率の差に起因して、温度変化にともなって接合面が曲がるという性質がある。金属板を接合させたバイメタル構造がこの様な性質を有することはよく知られている。この様な構造体と同様にして、プローブピン１０を２層構造とし、各層１０ｖ及び１０ｗを熱膨張率の異なる材料で形成すれば、温度変化時にプローブピン１０をＹ方向に曲がる性質を付加することができる。

ターゲットを加熱して行われる高温試験や、ターゲットを冷却して行われる低温試験では、ステージ３０１を上昇させて、プローブピン１０をターゲット電極に当接させる際にプローブピン１０に大きな温度変化が生じる。このとき、プローブピン１０は、Ｙ方向に曲がり、ターゲット電極２０１上に当接しているプローブピン１０の先端が、ターゲット電極２０１を引掻きながら移動するスクラブ動作が生じる。このようなスクラブ動作によって、ターゲット電極２０１上に形成された酸化膜や不純物を除去し、プローブピン１０とターゲット電極２０１とを電気的に良好に接続することができる。

本発明によるプローブピンの製造方法では、プローブピン１０がＹ方向への積層によって形成されており、このような２層構造を有するプローブピン１０を容易に製造することができる。従って、高温試験又は低温試験に好適なプローブピンを容易に製造することができる。

本発明の実施の形態１によるプローブカードの製造方法についての説明図であり、積層ブロック１００の一例が示されている。 図１の積層ブロック１００を用いてプローブカードを作製する方法を示した説明図である。 積層ブロック１００の製造工程の一例を示した図である。 図２（ｂ）に示したプローブ層Ｌ２の他の例を示した図である。 本実施の形態により製造されたプローブカード１全体の一例と、その使用例を示した図である。 本発明の実施の形態２によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック１００の製造工程の一例が示されている。 本発明の実施の形態３によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック１００の一例が示されている。 本発明の実施の形態３によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック１００の他の例が示されている。 本発明の実施の形態４によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック１００の一例が示されている。 本発明の実施の形態５によるプローブカードの製造方法によって作成されたプローブピン１０の一構成例を示した図である。 本発明の実施の形態５によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック１００の製造工程の一例が示されている。 本発明の実施の形態６によるプローブピンの製造方法によって作成されたプローブピン１０の一構成例を示した図である。 本発明の実施の形態６によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック１００の製造工程の一例が示されている。 図１４に引き続き、積層ブロック１００の製造工程の一例が示されている。 本発明の実施の形態７によるプローブカードの製造方法によって作成されたプローブピン１０の一構成例を示した図である。

符号の説明

１ プローブカード
１０，１０ａ，１０ｂ プローブピン
１０ｓ プローブ本体
１０ｔ シールドスペーサ
１０ｕ シールド
１０ｖ，１０ｗ プローブ層
１１ ベースコンタクト部
１２ ビーム部
１３ エクステンション部
１４ ターゲットコンタクト部
１４ｃ コンタクトチップ
１４ｈ コンタクトチップ保持部
１５ スリット
１６ 電極パッド
１７ 配線パターン
２０ 積層基板
２１ フォトレジスト膜
２３ 導電性材料
１００ 積層ブロック
１０１ 積層主面
１０２ ストライプ面
１０３ ベースストライプ面
１１０ プローブ基板
１２０ メイン基板
Ｌ１ 積層基板
Ｌ２，Ｌ２１〜Ｌ２３， プローブ層
Ｌ２１〜Ｌ２３ 導電層
Ｌ２４ 電極層
Ｌ２５ シールド隔離層
Ｌ２６ シールド層
Ｌ２ａ プローブ領域
Ｌ２ｂ 周辺領域
Ｌ２ｃ 隔離領域
Ｌ２ｓ プローブ本体領域
Ｌ２ｔ シールドスペーサ領域
Ｌ２ｕ シールド領域
Ｌ３ プローブ隔離層

Claims (1)

1. ２以上のプローブ層を含み、プローブ層間にプローブ隔離層を介在させた積層体を形成する積層ステップと、
   上記積層体のストライプ面をプローブ基板上に固着し、上記ストライプ面から露出する上記プローブ層を上記プローブ基板上の電極パッドに導通させる固着ステップと、
   上記プローブ隔離層を除去する除去ステップとを備え、
   上記積層ステップは、メッキ処理により第１の導電性材料を積層させて上記プローブ層を形成するプローブ層形成ステップと、
   メッキ処理により第２の導電性材料を積層させて上記プローブ隔離層を形成するプローブ隔離層形成ステップとを含み、
   上記除去ステップは、第１の導電性材料を残して、第２の導電性材料を除去することを特徴とするプローブカードの製造方法。

Images