JP4839794B2 - 交流直接変換器のpwmパルス発生装置 - Google Patents
交流直接変換器のpwmパルス発生装置 Download PDFInfo
- Publication number
- JP4839794B2 JP4839794B2 JP2005336453A JP2005336453A JP4839794B2 JP 4839794 B2 JP4839794 B2 JP 4839794B2 JP 2005336453 A JP2005336453 A JP 2005336453A JP 2005336453 A JP2005336453 A JP 2005336453A JP 4839794 B2 JP4839794 B2 JP 4839794B2
- Authority
- JP
- Japan
- Prior art keywords
- command value
- time
- pwm signal
- holding
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ac-Ac Conversion (AREA)
Description
なお、図4では双方向スイッチSを等価的に示してあり、通常は2個のIGBT等の半導体スイッチング素子を組み合わせて双方向スイッチSが構成されている。例えば、IGBTを用いる場合、一般にIGBTは逆耐圧を有しないため、IGBTとダイオードとの逆並列回路を2個直列に接続してIGBTに逆耐圧を持たせている。また、半導体スイッチング素子自体が逆耐圧を有する場合には、これらの素子を2個逆並列に接続して双方向スイッチSを構成することも可能である。
ここでは、三相入力電圧のうち最大電圧相の電圧をvmax、中間電圧相の電圧をvmid、最小電圧相の電圧をvminにて表してあり、例えば、図4におけるR相,S相,T相の電圧の大小関係がR相電圧>T相電圧>S相電圧であれば、vmaxはR相電圧、vmidはT相電圧、vminはS相電圧となる。
なお、電源から負荷へ電流が流れるIGBTには添字Aを付し、負荷から電源へ電流が流れるIGBTには添字Bを付してある。
上記の何れのケースにおいても、最悪の場合には双方向スイッチS1,S2を破壊させるおそれがある。
次いで、IGBT S2Bをオンする。このとき負荷電流が負であれば、電流はダイオードD2AとIGBT スイッチS2Bとを流れる。最後にIGBT S1Bをオフすることで、転流動作が完了する。すなわち、IGBTをオンオフする順序は、
(1)S2Aオン
(2)S1Aオフ
(3)S2Bオン
(4)S1Bオフ
となる。
図8より、指令値S2 *のパルス幅Taが期間T1より短くなると、負荷電流が正のときにはIGBT S2Aに、負荷電流が負のときはIGBT S2Bに、それぞれ短時間だけ電流が流れる。すなわち、図5から明らかなように、これらのIGBT S2A,S2Bと直列に接続されているダイオードD2B,D2A(IGBT S2Bの環流ダイオードD2B及びIGBT S2Aの環流ダイオードD2A)にも短時間だけ電流が流れることになる。
すなわち、ダイオードはスイッチング素子の状態に応じて、
a)オフ状態
b)順回復(過渡オン状態)
c)定常オン状態
d)逆回復
e)オフ状態
を繰り返す。
上記の現象は、最大電圧相や最小電圧相の指令値S1 *,S3 *のパルス幅が短くなった場合にも同様であり、ダイオードが順回復(過渡オン状態)から直ちに逆回復動作に入る際のスパイク電圧によってスイッチング素子の破壊を招く。
すなわち、この従来技術は、中間電圧相の指令値のパルス幅が短く、最大電圧相の電圧vmaxと中間電圧相の電圧vmidとがほぼ等しい場合には、中間電圧相の指令値を最大電圧相の指令値に加算し、最小電圧相の電圧vminと中間電圧相の電圧vmidとがほぼ等しい場合には、中間電圧相の指令値を最小電圧相の指令値に加算することにより、中間電圧相の指令値を最大電圧相または最小電圧相に振り分けるものである。このため、中間電圧相の指令値のパルス幅が短い場合でも、中間電圧相のダイオード(環流ダイオードモードで動作するスイッチング素子)に電流が短時間流れるのを回避することができ、前記ダイオードに逆並列接続されたスイッチング素子がスパイク電圧によって破壊されるのを防止することが可能である。
しかしながら、特許文献1には最大電圧相や最小電圧相の指令値のパルス幅が短い場合の対策については開示されておらず、これらの場合にはそれぞれの相のダイオード(環流ダイオードモードで動作するスイッチング素子)が順回復から直ちに逆回復するため高いスパイク電圧が発生することになり、スイッチング素子の破壊を防止できないという問題があった。
PWM信号指令値の立ち上がりを検出する立ち上がり検出手段と、
この検出手段によりPWM信号指令値の立ち上がりを検出してから所定の時間を計測し、その計測時間にわたって保持信号を出力する時間計測手段と、
前記保持信号及びPWM信号指令値が入力され、前記保持信号の始期におけるPWM信号指令値を前記保持信号が出力されている期間にわたり保持して最終的なPWM信号指令値として出力し、かつ、前記保持信号が解除された場合には入力されたPWM信号指令値をそのまま最終的なPWM信号指令値として出力する指令値保持手段と、を備え、
前記時間計測手段において、一の双方向スイッチに対するPWM信号指令値の立ち上がりを検出して保持信号を出力している間は、他の双方向スイッチに対するPWM信号指令値に基づく保持信号を生じさせないようにすると共に、
前記双方向スイッチは、半導体スイッチング素子と環流ダイオードとの逆並列回路を有し、
前記時間計測手段による計測時間を、前記環流ダイオードが定常オン状態となるために十分な時間以上に設定したものである。
図1は、本発明の第1実施形態に係るPWMパルス発生装置の機能ブロック図である。図1において、11a,11b,11cは双方向スイッチS1,S2,S3(図5参照)に対する指令値S1 *,S2 *,S3 *のパルスの立ち上がりエッジを検出する立ち上がり検出手段であり、その出力信号は時間計測手段12a,12b,12cにそれぞれ入力されている。これらの時間計測手段12a,12b,12cは、立ち上がり検出手段11a,11b,11cの出力信号をトリガとして所定時間、例えば前記期間T1を計測し、その期間T1にわたってアクティブ(Highレベル)となる信号を出力する機能を持っている。
なお、立ち上がり検出手段11a,11b,11cの何れかが指令値の立ち上がりを検出して時間を計測中である場合には、他の立ち上がり検出手段は指令値の立ち上がりを検出せず、後続する時間計測手段も時間を計測しないようになっている。
なお、上記保持信号がアクティブとなる期間は、時間計測手段12a,12b,12cによる計測時間と同一である。
また、指令値保持手段14bは、保持信号が出力されている期間T1の間は、保持信号の始期における指令値S2 *を保持して双方向スイッチS2に対する最終的な指令値S2 **として出力するので、この指令値S2 **は、時刻t0〜t1の間は「High」レベルとなり、時刻t1以後は、入力された指令値S2 *をそのまま最終的な指令値S2 **として出力するので、「Low」レベルとなる。
更に、指令値保持手段14cは、保持信号が出力されている期間T1の間は、保持信号の始期における指令値S3 *を保持して双方向スイッチS3に対する最終的な指令値S3 **として出力するので、この指令値S3 **は、時刻t0〜t1の間は「Low」レベルとなり、時刻t1以後は、入力された指令値S3 *をそのまま最終的な指令値S3 **として出力するので、「High」レベルとなる。
これにより、ダイオードD2B,D2Aにそれぞれ逆並列に接続されているIGBT S2A,S2Bに対し、ピークの大きいスパイク電圧が印加されるのを防いでその過電圧破壊を防止することが可能になる。
この実施形態では、立ち上がり検出手段11a,11b,11cの出力信号が論理和手段13に入力されている。論理和手段13の出力側には単一の時間計測手段12が接続されており、論理和手段13の出力信号に基づいて指令値S1 *,S2 *,S3 *の立ち上がりから期間T1を計測し、その期間T1にわたって保持信号を出力する。この保持信号及び元の指令値S1 *,S2 *,S3 *が入力される指令値保持手段14a,14b,14cの動作は、第1実施形態と同様である。
また、マトリクスコンバータを構成する半導体スイッチング素子はIGBTに限定されないことは言うまでもなく、環流ダイオードが逆並列接続されるものであればパワトランジスタやFET等であっても良い。
12,12a,12b,12c:時間計測手段
13:論理和手段
14a,14b,14c:指令値保持手段
100:マトリクスコンバータ
S:双方向スイッチ
S1A,S1B,S2A,S2B,S3A,S3B:IGBT
D1A,D1B,D2A,D2B,D3A,D3B:ダイオード
Claims (1)
- 多相交流電圧を任意の周波数及び大きさの多相交流電圧に直接変換する交流直接変換器を対象として、前記変換器を構成する複数の双方向スイッチに対するPWM信号指令値をそれぞれ生成するPWMパルス発生装置において、
PWM信号指令値の立ち上がりを検出する立ち上がり検出手段と、
この検出手段によりPWM信号指令値の立ち上がりを検出してから所定の時間を計測し、その計測時間にわたって保持信号を出力する時間計測手段と、
前記保持信号及びPWM信号指令値が入力され、前記保持信号の始期におけるPWM信号指令値を前記保持信号が出力されている期間にわたり保持して最終的なPWM信号指令値として出力し、かつ、前記保持信号が解除された場合には入力されたPWM信号指令値をそのまま最終的なPWM信号指令値として出力する指令値保持手段と、
を備え、
前記時間計測手段において、一の双方向スイッチに対するPWM信号指令値の立ち上がりを検出して保持信号を出力している間は、他の双方向スイッチに対するPWM信号指令値に基づく保持信号を生じさせないようにすると共に、
前記双方向スイッチは、半導体スイッチング素子と環流ダイオードとの逆並列回路を有し、
前記時間計測手段による計測時間を、前記環流ダイオードが定常オン状態となるために十分な時間以上に設定したことを特徴とする交流直接変換器のPWMパルス発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005336453A JP4839794B2 (ja) | 2005-11-22 | 2005-11-22 | 交流直接変換器のpwmパルス発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005336453A JP4839794B2 (ja) | 2005-11-22 | 2005-11-22 | 交流直接変換器のpwmパルス発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007143349A JP2007143349A (ja) | 2007-06-07 |
JP4839794B2 true JP4839794B2 (ja) | 2011-12-21 |
Family
ID=38205525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005336453A Expired - Fee Related JP4839794B2 (ja) | 2005-11-22 | 2005-11-22 | 交流直接変換器のpwmパルス発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4839794B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5600875B2 (ja) * | 2009-01-19 | 2014-10-08 | ダイキン工業株式会社 | 双方向スイッチ及びスイッチング素子 |
JP5493432B2 (ja) * | 2009-04-01 | 2014-05-14 | 株式会社明電舎 | 交流−交流直接変換装置および交流−交流直接変換装置の転流制御方法 |
JP5887853B2 (ja) * | 2011-11-15 | 2016-03-16 | シンフォニアテクノロジー株式会社 | 電力変換装置 |
WO2016030933A1 (ja) * | 2014-08-25 | 2016-03-03 | 富士電機株式会社 | 電力変換装置 |
CN108398913B (zh) * | 2018-05-16 | 2024-04-23 | 中电科航空电子有限公司 | 一种通用飞机外挂物投放控制系统及方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4168842B2 (ja) * | 2003-06-09 | 2008-10-22 | 富士電機ホールディングス株式会社 | 交流−交流直接変換形電力変換装置 |
-
2005
- 2005-11-22 JP JP2005336453A patent/JP4839794B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007143349A (ja) | 2007-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6735900B2 (ja) | 半導体装置、および、電力変換システム | |
JP5487746B2 (ja) | 逆耐圧を有するigbtの過電流保護回路 | |
US8084974B2 (en) | Inverter device | |
JP2009027818A (ja) | 3レベルインバータの制御方式 | |
JP4839794B2 (ja) | 交流直接変換器のpwmパルス発生装置 | |
JP3844050B2 (ja) | 電力変換装置 | |
JP2018007403A (ja) | 電力変換装置 | |
JP4816198B2 (ja) | 貫通電流制御装置を備えたインバータ | |
JP5298557B2 (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
JP2014217151A (ja) | 電力変換装置およびその過電流保護方法 | |
JP2006340410A (ja) | 交流直接変換装置 | |
JP4506276B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
WO2014112232A1 (ja) | 電力変換装置 | |
JP4946103B2 (ja) | 電力変換装置 | |
JP6758486B2 (ja) | 半導体素子の駆動装置および電力変換装置 | |
JP6409982B2 (ja) | 多相電力変換装置の制御回路 | |
GB2564701A (en) | A power electronics module and a method of protecting a solid state switching device in a power electronics module | |
JP4168842B2 (ja) | 交流−交流直接変換形電力変換装置 | |
US11929689B2 (en) | Power conversion device | |
JP2009278704A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
JP2006187101A (ja) | 電圧駆動素子の駆動方法 | |
JP6575865B2 (ja) | 3レベルインバータの制御方法及び制御装置 | |
JP2000354383A (ja) | 3レベルインバータ | |
Kshirsagar et al. | Elimination of dead-time transients in a three-level flying capacitor inverter using a state machine for switching state sequence selection | |
JP4688021B2 (ja) | 交流−交流直接変換形電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20080916 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080919 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080919 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080919 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110919 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |