JP4832571B2 - 絶縁電源付きアナログマルチプレクサ - Google Patents

Description

この発明は、この発明は、センサ等からの複数のアナログ信号をマルチプレクスして収集するアナログ入力装置に関するもので、特に、センサの断線を検出したり、抵抗値をアナログ電圧に変換したりするための絶縁電源付きアナログマルチプレクサに関するものである。

センサからの信号をマルチプレクスして収集する際、センサとセンサ間、及びセンサとマルチプレクサ巻線グラウンドとの間の絶縁を行ない、これらの間の電位差の影響を除去することが行なわれる。そして、これらセンサの断線を検出したり、抵抗値をアナログ電圧に変換したりするための電源についても絶縁することが必要となる。

例えば、特許文献１では、熱電対の断線を検出するため絶縁トランスを介して生成した電源を備えるとともに熱電対の入力端に高抵抗を介して接続することによって、熱電対が断線時には入力がオープンとなって大きな電圧が印加され、それを検出する方法が示されている。

従来のアナログマルチプレクサについて図１１から図１３までを参照しながら説明する。図１１は、従来のアナログ入力装置の構成を示す図である。また、図１２は、従来のアナログマルチプレクサの構成を示す図である。さらに、図１３は、従来のアナログマルチプレクサの動作を示すタイミングチャートである。

図１１において、従来のアナログ入力装置は、アナログ信号入力Ｖａ（Ｖａ１、Ｖａ２、Ｖａ３、…、Ｖａｎ）にそれぞれ接続された複数のアナログマルチプレクサ１０と、複数の増幅器２０と、複数のスイッチ３０と、サンプルアンドホールド回路４０と、ＡＤ変換器５０と、図示していないドライブパルス発生回路６０とが設けられている。

図１２において、従来のアナログマルチプレクサ１０は、連続パルス発生回路１１と、バッファ１４と、整流平滑回路１５と、１次巻線に抵抗器Ｒ１が接続され、２次巻線に整流平滑回路１５が接続されたマルチプレクサ用電源トランスＴ１と、１次巻線にアナログ信号入力Ｖａが接続され、２次巻線に増幅器２０が接続されたアナログ信号用トランスＴ２と、１次巻線に抵抗器Ｒ２が接続され、２次巻線に抵抗器Ｒ５が接続されたドライブ用トランスＴ３と、ドライブ用トランスＴ３の２次巻線に接続された電界効果トランジスタＦＥＴ１と、ドライブパルス発生回路６０に接続された電界効果トランジスタＦＥＴ２と、整流平滑回路１５の出力巻線に接続された抵抗器Ｒ３、Ｒ４とが設けられている。

アナログ信号とグラウンドとの絶縁は、これら各トランスＴ１、Ｔ２、Ｔ３により行なう。

つぎに、従来のアナログマルチプレクサの動作について図面を参照しながら説明する。

図１２において、ドライブパルス発生回路６０で発生されたドライブパルス（図１３（ａ）参照）により電界効果トランジスタＦＥＴ２をスイッチさせてドライブ用トランスＴ３を駆動し、このドライブ用トランスＴ３の２次巻線に接続した電界効果トランジスタＦＥＴ１をスイッチさせることで、アナログ信号用トランスＴ２の２次巻線にはアナログ信号入力に応じた振幅をもつパルスが現れる。

このパルスを増幅器２０により増幅し、サンプルアンドホールド回路４０で所定のタイミングでサンプルアンドホールドしたものをＡＤ変換器５０に入力することでアナログデータが収集できる。

また、マルチプレクサ用電源トランスＴ１の１次巻線にはバッファ１４経由で連続パルス発生回路１１が接続され、電源用パルス列（連続パルス）がマルチプレクサ用電源トランスＴ１の２次巻線に現れる。そのパルスを整流平滑回路１５で整流平滑することにより直流電圧（図１３（ｃ）参照）が得られ、この直流電圧が高抵抗Ｒ３およびＲ４経由でアナログ信号入力の両端に供給される。

アナログ信号入力が断線していないときは、アナログ信号源抵抗が小さいためこの直流電圧に影響を受けずアナログ信号Ｖａがそのまま入力される。一方、アナログ信号入力が断線したときには、信号源がオープンとなって直流電圧が高抵抗Ｒ３およびＲ４経由で入力され、アナログ信号用トランスＴ２の２次巻線にはアナログ信号入力より大きなパルス電圧が現れるため断線を検出できる。この動作をタイミングチャートとして示したものが図１３である。

特開昭６３−１１３６２２号公報

上述したような従来の絶縁電源付きアナログマルチプレクサでは、駆動する連続パルスによって電源トランスＴ１から磁界が発生してアナログ信号用トランスＴ２と結合するため、アナログ信号にノイズが重畳して高精度のマルチプレクサによるアナログデータ収集を行なうことが難しかった。また、このノイズの影響を抑えるための方法として、トランス全体をシールドで囲うとともに配線との間の結合をなくすことで改善を図る方法もあるが、改善に限界があるとともにシールド処理によるコスト増大および配線間結合を避けるための寸法が増大するという問題点があった。

この発明は、上述のような課題を解決するためになされたもので、その目的は、トランス全体を囲うシールドを必要とせず、また、高密度な配置配線としても容易に高精度なアナログデータ収集を可能とする絶縁電源付きアナログマルチプレクサを得るものである。

この発明に係る絶縁電源付きアナログマルチプレクサは、１次巻線に第１の半導体スイッチ経由でアナログ信号を入力し、前記第１の半導体スイッチをＯＦＦ／ＯＮ駆動することによって２次巻線に前記アナログ信号を振幅とするパルスを発生するアナログ信号用トランスと、１次巻線に第２の半導体スイッチ経由でドライブパルスを入力し、２次巻線に前記第１の半導体スイッチをＯＦＦ／ＯＮするパルスを発生するドライブ用トランスと、前記ドライブパルスのパルス幅よりも広いパルス幅を有するインヒビットパルスを生成するインヒビット生成回路と、前記ドライブパルスのパルス幅よりも狭いパルス幅の連続パルスを発生する連続パルス発生回路と、前記インヒビット生成回路からのインヒビットパルス及び前記連続パルス発生回路からの連続パルスの論理積をとって電源トランスの１次巻線を駆動する電源用パルス列を得るアンドゲートと、前記電源トランスの２次巻線に接続され、前記電源用パルス列に応じた直流電圧を得て、高抵抗経由で前記アナログ信号用トランスの１次巻線に前記直流電圧を印加する整流平滑回路とを設けたものである。

この発明に係る絶縁電源付きアナログマルチプレクサは、トランス全体を囲うシールドを必要とせず、また、高密度な配置配線としても容易に高精度なアナログデータ収集を可能とするという効果を奏する。

この発明の実施例１に係る絶縁電源付きアナログマルチプレクサの構成を示す図である。 この発明の実施例１に係る絶縁電源付きアナログマルチプレクサの動作を示すタイミングチャートである。 この発明の実施例２に係る絶縁電源付きアナログマルチプレクサの構成を示す図である。 この発明の実施例２に係る絶縁電源付きアナログマルチプレクサの整流平滑回路及びパルス分離回路の構成を示す図である。 この発明の実施例２に係る絶縁電源付きアナログマルチプレクサの動作を示すタイミングチャートである。 この発明の実施例３に係る絶縁電源付きアナログマルチプレクサの構成を示す図である。 この発明の実施例３に係る絶縁電源付きアナログマルチプレクサの整流平滑回路及びパルス分離回路の構成を示す図である。 この発明の実施例４に係る絶縁電源付きアナログマルチプレクサの構成を示す図である。 この発明の実施例４に係る絶縁電源付きアナログマルチプレクサの動作を示すタイミングチャートである。 この発明の実施例５に係る絶縁電源付きアナログマルチプレクサの動作を示すタイミングチャートである。 従来のアナログ入力装置の構成を示す図である。 従来のアナログマルチプレクサの構成を示す図である。 従来のアナログマルチプレクサの動作を示すタイミングチャートである。

この発明の実施例１から実施例５までについて以下説明する。

この発明の実施例１に係る絶縁電源付きアナログマルチプレクサについて図１及び図２を参照しながら説明する。図１は、この発明の実施例１に係る絶縁電源付きアナログマルチプレクサの構成を示す図である。なお、各図中、同一符号は同一又は相当部分を示す。

図１において、この発明の実施例１に係る絶縁電源付きアナログマルチプレクサ１０は、ドライブパルスのパルス幅よりも狭いパルス幅の連続パルスを発生する連続パルス発生回路１１と、ドライブパルスのパルス幅よりも広いパルス幅を有するインヒビットパルスを生成するインヒビット生成回路１２と、インヒビット生成回路１２からのインヒビットパルス及び連続パルス発生回路１１からの連続パルスの論理積をとって電源トランスＴ１の１次巻線を駆動する電源用パルス列を得るアンドゲート１３と、バッファ１４と、電源トランスＴ１の２次巻線に接続され、電源用パルス列に応じた直流電圧を得て、高抵抗経由でアナログ信号用トランスＴ２の１次巻線に直流電圧を印加する整流平滑回路１５と、１次巻線に抵抗器Ｒ１が接続され、２次巻線に整流平滑回路１５が接続されたマルチプレクサ用電源トランスＴ１と、１次巻線にアナログ信号入力Ｖａが接続され、２次巻線に増幅器２０が接続され、１次巻線に電界効果トランジスタＦＥＴ１経由でアナログ信号を入力し、電界効果トランジスタＦＥＴ１をＯＦＦ／ＯＮ駆動することによって２次巻線にアナログ信号を振幅とするパルスを発生するアナログ信号用トランスＴ２と、１次巻線に抵抗器Ｒ２が接続され、２次巻線に抵抗器Ｒ５が接続され、１次巻線に電界効果トランジスタＦＥＴ２経由でドライブパルスを入力し、２次巻線に電界効果トランジスタＦＥＴ１をＯＦＦ／ＯＮするパルスを発生するドライブ用トランスＴ３と、ドライブ用トランスＴ３の２次巻線に接続された電界効果トランジスタ（第１の半導体スイッチ）ＦＥＴ１と、ドライブパルス発生回路６０に接続された電界効果トランジスタ（第２の半導体スイッチ）ＦＥＴ２と、整流平滑回路１５の出力巻線に接続された抵抗器Ｒ３、Ｒ４とが設けられている。

つぎに、この実施例１に係る絶縁電源付きアナログマルチプレクサの動作について図面を参照しながら説明する。図２は、この発明の実施例１に係る絶縁電源付きアナログマルチプレクサの動作を示すタイミングチャートである。

図１において、アナログ信号Ｖａが電界効果トランジスタＦＥＴ１経由でアナログ信号用トランスＴ２の１次巻線に入力され、電界効果トランジスタＦＥＴ１をＯＦＦ／ＯＮ駆動することによってアナログ信号用トランスＴ２の２次巻線にアナログ信号入力Ｖａを振幅とするパルスが発生する。

この電界効果トランジスタＦＥＴ１のＯＦＦ／ＯＮは、ドライブ用トランスＴ３の２次巻線に現れるパルス、すなわちドライブ用トランスＴ３の１次巻線を駆動する電界効果トランジスタＦＥＴ２のＯＦＦ／ＯＮと同期しており、この電界効果トランジスタＦＥＴ２の入力に接続されるドライブパルス発生回路６０により制御される。

さらに、アナログ信号入力Ｖａの両端に高抵抗Ｒ３およびＲ４を経由して整流平滑回路１５を接続し、アナログ信号が断線した場合には高抵抗Ｒ３およびＲ４を経由して整流平滑回路１５から電源電圧が供給され、アナログ信号よりも高い電圧が印加されることで断線が検出できるようにしている。

一方、アナログ信号が断線していない場合には、アナログ信号源抵抗は一般的に小さいため高抵抗Ｒ３およびＲ４からの電流の影響を受けない。この整流平滑回路１５は、マルチプレクサ用電源トランスＴ１の２次巻線に接続され、マルチプレクサ用電源トランスＴ１の１次巻線を駆動する電源用パルス列によって電圧を発生する。そして、マルチプレクサ用電源トランスＴ１を駆動するパルス列は、連続パルス発生回路１１とインヒビット生成回路１２の各出力のＡＮＤ条件により得られるように構成される。なお、インヒビット生成回路１２は、ドライブパルス発生回路６０からのドライブパルスを基にインヒビット信号を生成する。

これらのタイミング波形を図２に示す。図２において、インヒビット信号はドライブパルスの両エッジから一定の時間余裕を持つように生成することで連続パルスを休止させ、トランスの偏磁を避けるため間歇動作をさせる。間歇動作であっても、高抵抗によるアナログ信号の断線検出を行なう程度の小電流であれば、電源パルスが供給されているときの整流平滑回路出力Ｖ１から、アナログ信号を実際に取り込むホールドタイミングまでの放電による電圧低下があっても十分な電圧Ｖ２を確保することができる。

以上の構成について、図１１に示す一般的な複数点マルチプレクサ構成をとることにより、絶縁電源を各アナログ点に供給してアナログ信号をマルチプレクスしてアナログデータの収集を行なうことができる。

以上のように、アナログ信号用トランスＴ２の出力をサンプル状態からホールド状態に移行する際にマルチプレクサ用電源トランスＴ１を駆動する電源用パルス列が停止した状態にあるため、マルチプレクサ用電源トランスＴ１とアナログ信号用トランスＴ２の磁界結合があったとしてもノイズの誘導を避けることができる。これは、熱電対などの微少レベルの入力などノイズの影響を受けやすい場合に特に効果がある。

この発明の実施例２に係る絶縁電源付きアナログマルチプレクサについて図３から図５までを参照しながら説明する。図３は、この発明の実施例２に係る絶縁電源付きアナログマルチプレクサの構成を示す図である。

図３において、この発明の実施例２に係る絶縁電源付きアナログマルチプレクサ１０は、ドライブパルスのパルス幅よりも狭いパルス幅の連続パルスを発生する連続パルス発生回路１１と、ドライブパルスのパルス幅よりも広いパルス幅を有するインヒビットパルスを生成するインヒビット生成回路１２と、インヒビット生成回路１２からのインヒビットパルス及び連続パルス発生回路１１からの連続パルスの論理積をとって間歇パルス列を得るアンドゲート１３と、バッファ１４と、複合トランスＴ４の第２の２次巻線に接続され、間歇パルス列に応じた直流電圧を得て、高抵抗経由でアナログ信号用トランスＴ２の１次巻線に直流電圧を印加する整流平滑回路１５と、バッファ１６と、複合トランスＴ４の第１の２次巻線に現れた複合パルスからドライブパルスのみ分離して、アナログ信号用トランスＴ２の１次巻線に接続された電界効果トランジスタＦＥＴ１をＯＦＦ／ＯＮさせるパルスを生成するパルス分離回路１７と、１次巻線にアナログ信号入力Ｖａが接続され、２次巻線に増幅器２０が接続され、１次巻線に電界効果トランジスタＦＥＴ１経由でアナログ信号を入力し、電界効果トランジスタＦＥＴ１をＯＦＦ／ＯＮ駆動することによって２次巻線にアナログ信号を振幅とするパルスを発生するアナログ信号用トランスＴ２と、１次巻線に抵抗器Ｒ１、抵抗器Ｒ２が接続され、２次巻線に整流平滑回路１５、パルス分離回路１７が接続され、電源トランスとドライブ用トランスを兼用し、１次巻線の片側にドライブパルスを入力するとともに、１次巻線のもう一方の片側に間歇パルス列を入力し、第１及び第２の２次巻線にドライブパルスと間歇パルス列が複合した複合パルスを発生する複合トランスＴ４と、抵抗器Ｒ５を経由してパルス分離回路１７に接続された電界効果トランジスタ（半導体スイッチ）ＦＥＴ１と、整流平滑回路１５の出力巻線に接続された抵抗器Ｒ３、Ｒ４とが設けられている。

図４は、この発明の実施例２に係る絶縁電源付きアナログマルチプレクサの整流平滑回路及びパルス分離回路の構成を示す図である。図４において、整流平滑回路１５は、ダイオードＤ２と、コンデンサＣとから構成されている。また、パルス分離回路１７は、ダイオードＤ１と、抵抗器Ｒとから構成されている。

つぎに、この実施例２に係る絶縁電源付きアナログマルチプレクサの動作について図面を参照しながら説明する。図５は、この発明の実施例２に係る絶縁電源付きアナログマルチプレクサの動作を示すタイミングチャートである。

図３において、アナログ信号Ｖａが電界効果トランジスタＦＥＴ１経由でアナログ信号用トランスＴ２の１次巻線に入力され、この電界効果トランジスタＦＥＴ１をＯＦＦ／ＯＮ駆動することによってアナログ信号用トランスＴ２の２次巻線にアナログ信号入力電圧を振幅とするパルスが発生する部分は上記の実施例１と同様である。

図５（ｄ）に示すような波形が複合トランスＴ４の２次巻線出力に現れるが、パルス分離回路１７のダイオードＤ１による極性分離作用で負側パルスを抽出して電界効果トランジスタＦＥＴ１のゲートとソース間にドライブパルスを供給し、電界効果トランジスタＦＥＴ１を導通させる。なお、負荷抵抗Ｒは、波形を整える働きをする。また、整流平滑回路１５のダイオードＤ２による極性分離作用で正側パルスを抽出するとともにコンデンサＣを充電することで直流電圧を取り出す。この直流電圧により高抵抗Ｒ３およびＲ４経由でアナログ信号入力に給電することによって断線を検出する。

ここで説明する実施例２においては、上述したように、複合トランスＴ４の１次巻線両端にはドライブパルスおよび電源用間歇パルスが各々印加され、それぞれ重ならないタイミングで複合トランスＴ４を駆動する。すなわち、ドライブパルス発生回路６０からの出力信号が発生したとき電源用間歇パルスは休止状態でバッファ１６は“Ｌ”の状態にある。そして、複合トランスＴ４の２次巻線に現れたパルス（ドライブパルスと電源用パルスが複合した複合パルス）からパルス分離回路１７によってこのドライブパルスのみ分離し、電界効果トランジスタＦＥＴ１をＯＦＦ／ＯＮさせるパルスを生成する。

一方、複合トランスＴ４の１次巻線を駆動する電源用パルスは、連続パルス発生回路１１とインヒビット生成回路１２の各出力のＡＮＤ条件により得られる間歇パルス列である。そして、電源用パルスが複合トランスＴ４を駆動する間、ドライブパルスは休止状態でバッファ１４は“Ｌ”の状態にある。そして、複合トランスＴ４の２次巻線の整流平滑回路１５は、この電源用パルスのみを分離抽出するとともに、整流及び平滑して直流電圧を取り出す働きをする。そして、この得られた直流電圧は高抵抗Ｒ３およびＲ４を経由してアナログ信号入力Ｖａの両端に供給され、アナログ信号入力の断線を検出可能とする。

図５に、この実施例２におけるタイミングチャートを示す。複合トランスＴ４の２次巻線出力波形が正方向に電源用パルス、負方向にドライブパルスの成分が現れる。この部分以外の波形は、上記の実施例１と同様である。

この発明の実施例３に係る絶縁電源付きアナログマルチプレクサについて図６及び図７までを参照しながら説明する。図６は、この発明の実施例３に係る絶縁電源付きアナログマルチプレクサの構成を示す図である。

図６において、この発明の実施例３に係る絶縁電源付きアナログマルチプレクサ１０は、ドライブパルスのパルス幅よりも狭いパルス幅の連続パルスを発生する連続パルス発生回路１１と、ドライブパルスのパルス幅よりも広いパルス幅を有するインヒビットパルスを生成するインヒビット生成回路１２と、インヒビット生成回路１２からのインヒビットパルス及び連続パルス発生回路１１からの連続パルスの論理積をとって間歇パルス列を得るアンドゲート１３と、バッファ１４と、複合トランスＴ５の２次巻線に接続され、間歇パルス列に応じた直流電圧を得て、高抵抗経由でアナログ信号用トランスＴ２の１次巻線に直流電圧を印加する整流平滑回路１５と、バッファ１６と、複合トランスＴ５の２次巻線に現れた複合パルスからドライブパルスのみ分離して、アナログ信号用トランスＴ２の１次巻線に接続された電界効果トランジスタＦＥＴ１をＯＦＦ／ＯＮさせるパルスを生成するパルス分離回路１７と、１次巻線にアナログ信号入力Ｖａが接続され、２次巻線に増幅器２０が接続され、１次巻線に電界効果トランジスタＦＥＴ１経由でアナログ信号を入力し、電界効果トランジスタＦＥＴ１をＯＦＦ／ＯＮ駆動することによって２次巻線にアナログ信号を振幅とするパルスを発生するアナログ信号用トランスＴ２と、１次巻線に抵抗器Ｒ１、抵抗器Ｒ２が接続され、２次巻線に整流平滑回路１５、パルス分離回路１７が接続され、電源トランスとドライブ用トランスを兼用し、１次巻線の片側にドライブパルスを入力するとともに、１次巻線のもう一方の片側に間歇パルス列を入力し、２次巻線にドライブパルスと間歇パルス列が複合した複合パルスを発生する複合トランスＴ５と、抵抗器Ｒ５を経由してパルス分離回路１７に接続された電界効果トランジスタ（半導体スイッチ）ＦＥＴ１と、整流平滑回路１５の出力巻線に接続された抵抗器Ｒ３、Ｒ４とが設けられている。

図７は、この発明の実施例３に係る絶縁電源付きアナログマルチプレクサの整流平滑回路及びパルス分離回路の構成を示す図である。図７において、整流平滑回路１５は、ダイオードＤ２と、コンデンサＣとから構成されている。また、パルス分離回路１７は、ダイオードＤ１と、抵抗器Ｒとから構成されている。

つぎに、この実施例３に係る絶縁電源付きアナログマルチプレクサの動作について図面を参照しながら説明する。

図６において、アナログ信号Ｖａが電界効果トランジスタＦＥＴ１経由でアナログ信号用トランスＴ２の１次巻線に入力され、この電界効果トランジスタＦＥＴ１をＯＦＦ／ＯＮ駆動することによってアナログ信号用トランスＴ２の２次巻線にアナログ信号入力電圧を振幅とするパルスが発生する部分は上記の実施例１及び実施例２と同様である。

図５（ｄ）に示すような波形が複合トランスＴ５の２次巻線出力に現れるが、パルス分離回路１７のダイオードＤ１による極性分離作用で負側パルスを抽出して電界効果トランジスタＦＥＴ１のゲートとソース間にドライブパルスを供給し、電界効果トランジスタＦＥＴ１を導通させる。なお、負荷抵抗Ｒは、波形を整える働きをする。また、整流平滑回路１５のダイオードＤ２による極性分離作用で正側パルスを抽出するとともにコンデンサＣを充電することで直流電圧を取り出す。この直流電圧により高抵抗Ｒ３およびＲ４経由でアナログ信号入力に給電することによって断線を検出する。

複合トランスＴ５の１次巻線には、上述したように、ドライブパルス及び電源用パルスが両端に印加され、それぞれ重ならないタイミングで複合トランスＴ５を駆動する部分は上記の実施例２と同様である。

この実施例３では、複合トランスＴ５の２次巻線が１系統のみであり、ドライブパルスと電源用パルスで共用している。複合トランスＴ５の２次巻線に現れたパルス（ドライブパルスと電源用パルスが複合したパルス）からパルス分離回路１７によってこのドライブパルスを分離するとともに、整流平滑回路１５により電源用パルスを分離する。

分離したドライブパルスにより電界効果トランジスタＦＥＴ１をＯＦＦ／ＯＮさせ、整流平滑回路１５からの直流電圧は高抵抗Ｒ３およびＲ４を経由してアナログ信号入力Ｖａの両端に接続する。このときのタイミングチャートは、上記の実施例２で説明した図５と同様である。

この発明の実施例４に係る絶縁電源付きアナログマルチプレクサについて図８及び図９を参照しながら説明する。図８は、この発明の実施例４に係る絶縁電源付きアナログマルチプレクサの構成を示す図である。

図８において、この発明の実施例４に係る絶縁電源付きアナログマルチプレクサ１０は、ドライブパルスのパルス幅よりも狭いパルス幅の連続パルスを発生する連続パルス発生回路１１と、電界効果トランジスタＦＥＴ１を駆動するドライブパルスのパルス幅のみをインヒビットするタイミングを生成するように構成されるインヒビット信号を生成するインヒビット生成回路１２と、インヒビット生成回路１２からのインヒビット信号及び連続パルス発生回路１１からの連続パルスの論理積をとってドライブパルスのパルス幅に対応する期間以外で連続パルス列となるようにした、電源トランスの１次巻線を駆動する間歇パルス列を得るアンドゲート１３と、バッファ１４と、電源トランスＴ１の２次巻線に接続され、間歇パルス列に応じた直流電圧を得て、定電流回路１８、１９経由でアナログ信号用トランスＴ２の１次巻線に直流電圧を印加する整流平滑回路１５と、１次巻線に抵抗器Ｒ１が接続され、２次巻線に整流平滑回路１５が接続されたマルチプレクサ用電源トランスＴ１と、１次巻線にアナログ信号入力Ｖａが接続され、２次巻線に増幅器２０が接続され、１次巻線に電界効果トランジスタＦＥＴ１経由でアナログ信号を入力し、電界効果トランジスタＦＥＴ１をＯＦＦ／ＯＮ駆動することによって２次巻線にアナログ信号を振幅とするパルスを発生するアナログ信号用トランスＴ２と、１次巻線に抵抗器Ｒ２が接続され、２次巻線に抵抗器Ｒ５が接続され、１次巻線に電界効果トランジスタＦＥＴ２経由でドライブパルスを入力し、２次巻線に電界効果トランジスタＦＥＴ１をＯＦＦ／ＯＮするパルスを発生するドライブ用トランスＴ３と、ドライブ用トランスＴ３の２次巻線に接続された電界効果トランジスタ（第１の半導体スイッチ）ＦＥＴ１と、ドライブパルス発生回路６０に接続された電界効果トランジスタ（第２の半導体スイッチ）ＦＥＴ２と、整流平滑回路１５の出力巻線に接続された定電流回路１８、１９と、温度に従って抵抗が変わる測温抵抗体ＲＴＤとが設けられている。

つぎに、この実施例４に係る絶縁電源付きアナログマルチプレクサの動作について図面を参照しながら説明する。図９は、この発明の実施例４に係る絶縁電源付きアナログマルチプレクサの動作を示すタイミングチャートである。

図８において，整流平滑回路１５から定電流回路１８、１９を経由して一定電流を測温抵抗体ＲＴＤに流すことによって測温抵抗体ＲＴＤの抵抗変化をアナログ信号電圧Ｖａに変換し、その電圧Ｖａが電界効果トランジスタＦＥＴ１経由でアナログ信号用トランスＴ２の１次巻線に入力される。この電界効果トランジスタＦＥＴ１をＯＦＦ／ＯＮ駆動することによってアナログ信号用トランスＴ２の２次巻線にアナログ信号入力電圧を振幅とするパルスが発生する部分は上記の実施例１〜３と同様である。

また、この電界効果トランジスタＦＥＴ１のＯＦＦ／ＯＮをドライブ用トランスＴ３経由で制御するドライブパルス発生回路６０、及びインヒビット生成回路１２と連続パルス発生回路１１の各出力のＡＮＤ条件により得られるタイミングで整流平滑回路１５が動作する点も上記の実施例１と同様である。

この実施例４においては、整流平滑回路１５から定電流回路１８、１９を経由してこの測温抵抗体ＲＴＤの入力に電流を供給する構成としている。このような構成においては、整流平滑回路１５からの電圧が極力一定となっていることが望ましく、上記の実施例１の図２（ｃ）に示す間歇動作の電源パルスでは十分安定した電圧を供給することができない。

そこで、この実施例４においては、図９に示すようにドライブパルスが出ている間だけ電源用パルスを停止させ、それ以外のタイミングでは連続したパルスが出力するようにしている。このことによって、整流平滑回路１５からの電圧を安定したものとしている。

以上のように、この実施例４においても、上記の実施例１〜３と同様に、アナログ信号用トランスＴ２の出力をサンプルからホールドに移行する際、マルチプレクサ用電源トランスＴ１を駆動する電源用パルス列が停止した状態にあるため、電源トランスＴ１とアナログ信号用トランスＴ２の磁界結合があったとしてもノイズの誘導を避けることができる。

この発明の実施例５に係る絶縁電源付きアナログマルチプレクサについて図１０を参照しながら説明する。図１０は、この発明の実施例５に係る絶縁電源付きアナログマルチプレクサの動作を示すタイミングチャートである。なお、この発明の実施例５に係る絶縁電源付きアナログマルチプレクサの構成は、上記の実施例４と同様である。

図８において、整流平滑回路１５からの電圧を極力一定とする際、定電流回路１８、１９に流れる電流が大きい場合など大電流に対しては、上記の実施例４の図９に示すような電源パルス停止期間でも十分安定した電圧とならないことがある。

その場合には，図１０に示すようにインヒビット生成回路１２の出力をドライブパルスより狭いパルスとし、電源パルスの停止時間を短くすることによって整流平滑回路１５からの電圧を安定させることが可能である。この場合、サンプルアンドホールド回路４０において、実際にホールドするアナログ電圧が電源パルスのノイズによって影響を受けない範囲までインヒビット信号のパルス幅を狭めるものとする。

つまり、インヒビット生成回路１２は、サンプルアンドホールド回路４０がサンプル状態からホールド状態に遷移するタイミング付近においてインヒビットとなるようなタイミングを生成するように構成され、インヒビット生成回路１２からのインヒビット信号と連続パルス発生回路１１からの連続パルスとの論理積をとることによって間歇パルス列がサンプル状態からホールド状態に遷移するタイミング付近で停止、それ以外で連続パルス列となる。

Claims (7)

1. １次巻線に第１の半導体スイッチ経由でアナログ信号を入力し、前記第１の半導体スイッチをＯＦＦ／ＯＮ駆動することによって２次巻線に前記アナログ信号を振幅とするパルスを発生するアナログ信号用トランスと、
   １次巻線に第２の半導体スイッチ経由でドライブパルスを入力し、２次巻線に前記第１の半導体スイッチをＯＦＦ／ＯＮするパルスを発生するドライブ用トランスと、
   前記ドライブパルスのパルス幅よりも広いパルス幅を有するインヒビットパルスを生成するインヒビット生成回路と、
   前記ドライブパルスのパルス幅よりも狭いパルス幅の連続パルスを発生する連続パルス発生回路と、
   前記インヒビット生成回路からのインヒビットパルス及び前記連続パルス発生回路からの連続パルスの論理積をとって電源トランスの１次巻線を駆動する電源用パルス列を得るアンドゲートと、
   前記電源トランスの２次巻線に接続され、前記電源用パルス列に応じた直流電圧を得て、高抵抗経由で前記アナログ信号用トランスの１次巻線に前記直流電圧を印加する整流平滑回路と
   を備える絶縁電源付きアナログマルチプレクサ。
2. １次巻線に半導体スイッチ経由でアナログ信号を入力し、前記半導体スイッチをＯＦＦ／ＯＮ駆動することによって２次巻線に前記アナログ信号を振幅とするパルスを発生するアナログ信号用トランスと、
   ドライブパルスのパルス幅よりも広いパルス幅を有するインヒビットパルスを生成するインヒビット生成回路と、
   前記ドライブパルスのパルス幅よりも狭いパルス幅の連続パルスを発生する連続パルス発生回路と、
   前記インヒビット生成回路からのインヒビットパルス及び前記連続パルス発生回路からの連続パルスの論理積をとって間歇パルス列を得るアンドゲートと、
   １次巻線の片側に前記ドライブパルスを入力するとともに、前記１次巻線のもう一方の片側に前記間歇パルス列を入力し、第１及び第２の２次巻線に前記ドライブパルスと前記間歇パルス列が複合した複合パルスを発生する複合トランスと、
   前記複合トランスの第１の２次巻線に現れた複合パルスからドライブパルスのみ分離して、前記アナログ信号用トランスの１次巻線に接続された半導体スイッチをＯＦＦ／ＯＮさせるパルスを生成するパルス分離回路と、
   前記複合トランスの第２の２次巻線に接続され、前記間歇パルス列に応じた直流電圧を得て、高抵抗経由で前記アナログ信号用トランスの１次巻線に前記直流電圧を印加する整流平滑回路と
   を備える絶縁電源付きアナログマルチプレクサ。
3. １次巻線に半導体スイッチ経由でアナログ信号を入力し、前記半導体スイッチをＯＦＦ／ＯＮ駆動することによって２次巻線に前記アナログ信号を振幅とするパルスを発生するアナログ信号用トランスと、
   ドライブパルスのパルス幅よりも広いパルス幅を有するインヒビットパルスを生成するインヒビット生成回路と、
   前記ドライブパルスのパルス幅よりも狭いパルス幅の連続パルスを発生する連続パルス発生回路と、
   前記インヒビット生成回路からのインヒビットパルス及び前記連続パルス発生回路からの連続パルスの論理積をとって間歇パルス列を得るアンドゲートと、
   １次巻線の片側に前記ドライブパルスを入力するとともに、前記１次巻線のもう一方の片側に前記間歇パルス列を入力し、２次巻線に前記ドライブパルスと前記間歇パルス列が複合した複合パルスを発生する複合トランスと、
   前記複合トランスの２次巻線に現れた複合パルスからドライブパルスのみ分離して、前記アナログ信号用トランスの１次巻線に接続された半導体スイッチをＯＦＦ／ＯＮさせるパルスを生成するパルス分離回路と、
   前記複合トランスの２次巻線に接続され、前記間歇パルス列に応じた直流電圧を得て、高抵抗経由で前記アナログ信号用トランスの１次巻線に前記直流電圧を印加する整流平滑回路と
   を備える絶縁電源付きアナログマルチプレクサ。
4. 前記パルス分離回路は、前記複合トランスからのドライブパルスをダイオードの極性分離機能によって間歇パルス列の除去を行なって前記半導体スイッチの制御入力端子間にドライブパルスを供給する
   請求項２又は３記載の絶縁電源付きアナログマルチプレクサ。
5. 前記整流平滑回路は、極性分離機能によってドライブパルスの除去を行なって間歇パルス列に応じた直流電圧を得る
   請求項２又は３記載の絶縁電源付きアナログマルチプレクサ。
6. １次巻線に第１の半導体スイッチ経由でアナログ信号を入力し、前記第１の半導体スイッチをＯＦＦ／ＯＮ駆動することによって２次巻線に前記アナログ信号を振幅とするパルスを発生するアナログ信号用トランスと、
   １次巻線に第２の半導体スイッチ経由でドライブパルスを入力し、２次巻線に前記第１の半導体スイッチをＯＦＦ／ＯＮするパルスを発生するドライブ用トランスと、
   前記第１の半導体スイッチを駆動するドライブパルスのパルス幅のみをインヒビットするタイミングを生成するように構成されるインヒビット信号を生成するインヒビット生成回路と、
   前記ドライブパルスのパルス幅よりも狭いパルス幅の連続パルスを発生する連続パルス発生回路と、
   前記インヒビット生成回路からのインヒビット信号及び前記連続パルス発生回路からの連続パルスの論理積をとってドライブパルスのパルス幅に対応する期間以外で連続パルス列となるようにした、電源トランスの１次巻線を駆動する間歇パルス列を得るアンドゲートと、
   前記電源トランスの２次巻線に接続され、前記間歇パルス列に応じた直流電圧を得て、定電流回路経由で前記アナログ信号用トランスの１次巻線に前記直流電圧を印加する整流平滑回路と
   を備える絶縁電源付きアナログマルチプレクサ。
7. １次巻線に第１の半導体スイッチ経由でアナログ信号を入力し、前記第１の半導体スイッチをＯＦＦ／ＯＮ駆動することによって２次巻線に前記アナログ信号を振幅とするパルスを発生するアナログ信号用トランスと、
   １次巻線に第２の半導体スイッチ経由でドライブパルスを入力し、２次巻線に前記第１の半導体スイッチをＯＦＦ／ＯＮするパルスを発生するドライブ用トランスと、
   前記第１の半導体スイッチを駆動するドライブパルスのパルス幅よりも狭い期間のみをインヒビットするタイミングを生成するように構成されるインヒビット信号を生成するインヒビット生成回路と、
   前記ドライブパルスのパルス幅よりも狭いパルス幅の連続パルスを発生する連続パルス発生回路と、
   前記インヒビット生成回路からのインヒビット信号及び前記連続パルス発生回路からの連続パルスの論理積をとってドライブパルスのパルス幅よりも狭い期間以外で連続パルス列となるようにした、電源トランスの１次巻線を駆動する間歇パルス列を得るアンドゲートと、
   前記電源トランスの２次巻線に接続され、前記間歇パルス列に応じた直流電圧を得て、定電流回路経由で前記アナログ信号用トランスの１次巻線に前記直流電圧を印加する整流平滑回路と
   を備える絶縁電源付きアナログマルチプレクサ。

Images