JP4204954B2 - 信号取込み装置、オシロスコープ及び信号取込み方法 - Google Patents

信号取込み装置、オシロスコープ及び信号取込み方法 Download PDF

Info

Publication number
JP4204954B2
JP4204954B2 JP2003389237A JP2003389237A JP4204954B2 JP 4204954 B2 JP4204954 B2 JP 4204954B2 JP 2003389237 A JP2003389237 A JP 2003389237A JP 2003389237 A JP2003389237 A JP 2003389237A JP 4204954 B2 JP4204954 B2 JP 4204954B2
Authority
JP
Japan
Prior art keywords
ground
memory
switch
signal
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003389237A
Other languages
English (en)
Other versions
JP2004177406A (ja
Inventor
デビッド・エフ・ヒルトナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JP2004177406A publication Critical patent/JP2004177406A/ja
Application granted granted Critical
Publication of JP4204954B2 publication Critical patent/JP4204954B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/20Cathode-ray oscilloscopes
    • G01R13/22Circuits therefor
    • G01R13/34Circuits for representing a single waveform by sampling, e.g. for very high frequencies
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Electronic Switches (AREA)
  • Recording Measured Values (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

本発明は、一般に、信号取込み装置に関し、特に、絶縁された複数の入力チャネルを有する信号取込み装置及びオシロスコープ並びに信号取込み方法に関する。
最新の信号取込み装置は、典型的には、被取込み信号を受けるアナログ入力部分と、増幅器又はフィルタの如きアナログ処理器(プロセッサ)と、処理されたアナログ信号をデジタル化するデジタル化装置と、デジタル化された信号を蓄積するメモリとを具えている。例えば、1999年11月16日にEtheridge等に発行された米国特許第5986637号(特開平7−294560号公報に対応)は、かかる機能を有する高速デジタル蓄積オシロスコープ(DSO)を記載している。
最新の信号取込み装置は、一般的に好結果を生むが、大きな接地ループがある切替モード電源から信号を取り込む場合や、小さな信号が大電圧に乗っている場合などのいくつかのアプリケーションにおいて問題がある。かかるアプリケーションにおいて、ユーザの接地を利用できるようにアナログ入力段を絶縁することは、有効である。しかし、AC電源ライン(交流電源)で駆動される信号取込み装置は、典型的には、安全のために入力AC電源ラインに対して電気的に接地しなければならず、適用される電気規約に従わなければならない。よって、ユーザの接地を基準として信号を取込むことと、取込んだ情報を信号取込み装置の残りの部分に伝送することとの間に矛盾が生じる。
取り込み絶縁された入力段が取込んだ情報をAC電源で駆動されるシステムの残りの部分に伝送する1つの方法は、光、容量、及び/又は誘導の結合を用いることである。かかる結合は、アナログ情報を複数の接地にわたって伝送できるが、線形を維持するためにはしばしばこの結合器の利得帯域幅積が大きくなければならず、帰還機構が一般的には信頼できず、データ品質が不確定になるので、この伝送方法には問題がある。他の方法は、光、容量、及び/又は誘導結合を用いて、ユーザ接地を基準とするロジックからのデジタル化信号を、取込み装置の接地を基準とするロジックに結合している。しかし、この方法は、比較的高価且つ複雑であり、大電力を必要とする。
特開平7−294560号公報
したがって、ユーザの接地を基準とし絶縁された入力段が集めた情報を、取込み装置の接地を基準としたこの装置の残りの部分に結合する新たな技術が求められている。
本発明の信号取込み装置(100/200)は、第1接地(110/210)を基準とし、入力信号を受ける入力段(104/204)と;入力信号に関連した情報を蓄積するメモリ(108/208)と;第2接地(134/234)を基準とし、メモリからの情報を処理する測定用回路(130/230)と;入力段及びメモリの間に結合された第1スイッチ(106/206)、メモリ及び測定用回路の間に結合された第2スイッチ(112/212)、メモリに結合された第3スイッチ(140−142−144/240−242−244)を有するスイッチ回路とを具え;第3スイッチは、メモリが第1スイッチを介して入力段に接続される間に第1接地を基準として第1電源電圧をメモリに供給すると共に、メモリが第2スイッチを介して測定用回路に接続される間に第2接地を基準として第2電源電圧をメモリに供給し;第1接地及び第2接地が電気的に絶縁していることを特徴としている。
また、本発明のオシロスコープ(600)は、第1接地(604)を基準とし、入力信号を受ける入力段(606)と;入力信号に関連した情報を蓄積するメモリ(610)と;第2接地(617)を基準とし、メモリからの情報を処理する測定用回路(618、622)と;この測定用回路の出力に応じて入力信号を表す波形を表示する表示器(626)と;入力段及びメモリの間に結合された第1スイッチ(608)、メモリ及び測定用回路の間に結合された第2スイッチ(615)、メモリに結合された第3スイッチ(612−613−614)を有するスイッチ回路とを具え;第3スイッチは、メモリが第1スイッチを介して入力段に接続される間に第1接地を基準として第1電源電圧をメモリに供給すると共に、メモリが第2スイッチを介して測定用回路に接続される間に第2接地を基準として第2電源電圧をメモリに供給し;第1接地及び第2接地が電気的に絶縁していることを特徴としている。
さらに、本発明の信号取込み方法は、第1接地を基準とする信号を受ける第1ステップと;第1接地を基準にすると共に、この第1接地から電気的に絶縁されている第2接地から絶縁して、受けた信号についての情報をメモリ(108/208/610)に蓄積する第2ステップと、メモリを第1接地から絶縁する第3ステップと;第2接地をメモリの基準にする第4ステップと;第2接地を基準にした装置回路にメモリを接続し、この装置回路を用いてメモリに蓄積された情報を処理する第5ステップとを具え;メモリは、第2ステップ期間中に第1接地を基準として第1電源電圧を受けると共に、第4及び第5ステップ期間中に第2接地を基準として第2電源電圧を受けることを特徴としている。
本発明の原理によれば、ユーザの接地を基準とし絶縁した入力段が取込んだ情報を、アース接地(典型的には、AC入力電源の接地ラインに接続されている)を基準としたシステム機器の残りの部分に結合するアーキテクチャ、装置及び方法を提供する。これらの原理を適用して、ユーザの接地を基準とし絶縁された入力段を用いて信号情報を取り込み、ユーザの接地を基準にしたフローティング電源が電力を供給する蓄積要素(メモリ)に取込んだ情報をアナログ形式又はデジタル形式で蓄積し、この蓄積要素をフローティング電源及びユーザ接地から非接続とし、アース接地を基準とする電源に蓄積要素を接続する。これらの速度及び高電圧の取り扱い能力のために、蓄積要素を接続したり非接続にするのに、FET(電界効果トランジスタ)スイッチは有用な素子である。
本発明の一実施例においては、デジタル・メモリ素子を用いている。また、他の実施例においては、FISO(高速入力低速出力)メモリの如きアナログ・メモリを用いる。
添付図を参照した以下の詳細説明から本発明を容易に理解できよう。なお、理解を容易にするために、異なる図であっても、同様な素子は同様な参照符号で示す。本発明を、先ず一般的な信号取込み装置に関して説明した後、デジタル蓄積オシロスコープ(DSO)について説明する。本発明は、ある接地を基準とした情報を取り込み、その情報を他の接地に切り替える多くの異なるシステムに有利に適用できることが当業者には理解できよう。
図1は、本発明の第1実施例による信号取込み装置100のブロック図を示す。この信号取込み装置100は、入力ポート102に、ユーザの接地(ユーザ接地:典型的には、信号取込み装置100用のAC入力電源の接地ラインとは異なる接地:第1接地)110を基準とした入力信号を受ける。アナログ回路(入力段)104は、この入力信号を増幅したり及び/又は他の処理(例えば、ろ波)を行う。アナログ回路104の出力は、閉じたスイッチ106を介して、デジタイザ(デジタル化回路)108に供給される。なお、このデジタイザ108は、メモリも具えている。デジタイザ及びメモリ(以下、単にデジタイザと呼ぶ)108は、ユーザ接地110を基準としたフローティング電源(図1では省略するが、図6ではかかる電源を示す)からの+F電圧及び−F電圧を電源として受ける。
デジタイザ108は、スイッチ106からのアナログ処理された信号をデジタル値に変換し、これらデジタル値をそのメモリに蓄積する。この時点で、デジタイザ108の出力は、開放状態のスイッチ112(1個又は複数個)に供給される。信号取込み装置100は、更に、スイッチ112に接続されてアース接地(典型的には、AC入力電源の接地ライン:第2接地)134を基準とするプロセッサ(接地基準プロセッサ)130と、アース接地134を基準とする表示器132とを具えている。なお、プロセッサ130が測定用回路を構成する。プロセッサ130及び表示器132は、アース接地を基準とする電源(図1では省略するが、図6では係る電源を示す)からのG電圧及びG電圧を電源電圧として受ける。理解を容易にするために、G電圧及びG電圧で常に駆動される総ての素子を、装置回路として包括的に示す。一実施例において、アース接地134は、AC入力電源の接地入力に接続される。
図1に示すように、スイッチ140を介して+F電圧をデジタイザ108に供給し、スイッチ142を介して−F電圧をデジタイザ108に供給し、スイッチ44を介してユーザ接地110をデジタイザ108に供給する。よって、図1において、デジタイザ108は、装置回路から電気的に絶縁している。入力ポート102は、ユーザ接地110を基準としているので、入力信号は、アース接地134に影響を与える接地ループ、高い電圧差、ノイズ、又は他の要因によって影響されない。例えば、アース接地134は、共通AC電源ラインによって電力を受ける他の装置と通常共通となり、これら装置が接地ループ電圧降下を発生して、アース接地134に現れる。スイッチ及びこれらスイッチを制御する回路がスイッチ回路となる。
図2は、図1の信号取込み装置の第2状態を示す。この図2に示すように、デジタイザ108がアナログ回路104からの信号をデジタル化した後、1組のスイッチの切替が生じる。個別には、スイッチ106が開いて、デジタイザ108をアナログ回路104と非接続にする。そして、スイッチ144がデジタイザ108をユーザ接地から切り離してアース接地134に接続し、スイッチ140及び142がデジタイザ108を+F電圧及び−F電圧から切り離して、デジタイザ108を+G電圧及び−G電圧に接続する。最後に、スイッチ112が閉じて、デジタイザ108をプロセッサ130に接続する。
図2に示すように、ユーザ接地110は、もはやデジタイザ108に接続されていない。ユーザ接地110からアース接地134への切替が、ユーザ接地及びアース接地の間の差による損傷を避けるように行われるので、入力段及び/又は信号源への損傷の可能性が避けられる一方、信号取込み装置100には、共通のアース接地による保護が与えられる。
種々の実施例において、スイッチ140、142及び144は、ブレーク・ビフォア・メーク形式(break-before-make:以前の接続していた電極との切り離しを行った後に、目的の電極に接続する形式)で動作する点に留意されたい。さらに、図1及び図2に示すスイッチ106、112、140、142及び144は、機械スイッチであるが、実際には、バイポーラ・トランジスタ、FET、ダイオード又はその他の任意の非線形素子の如き高電圧アナログ・スイッチも有利である。例えば、図3は、包括的なFETスイッチ160〜174を示しており、これらスイッチは、JFET、MOSFET、Pチャネル、Nチャネルの如き任意の形式のFETでもよい。かかるFETスイッチは、機械スイッチよりも、高速で、信頼性があり、且つ安価である。また、FETスイッチは適切な選択ではあるが、他の形式の素子を用いることもできる。図3に示す如く、スイッチ160及び162は、ユーザ接地110及びアース接地134を切り替え、スイッチ164及び166は、+F及び+Gを切り替え、スイッチ168及び170は、−F及び−Gを切り替え、スイッチ172は、メモリへのアナログ入力を切り替え、スイッチ174は、装置の残りの部分へのメモリの出力を切り替える。FETスイッチの駆動は、プロセッサの如きロジックにより制御できる(図6にプロセッサによるスイッチの駆動を示す)。
図1及び図2は、取込んだ信号をデジタル化した後にユーザ接地110をアース接地134に切り替えることを示しているが、この構成でなくてもよい場合もある。アナログ信号の切り替えも可能である。例えば、図4は、本発明の第2実施例による信号取込み装置200のブロック図を示す。信号取込み装置200は、ユーザ接地(第1接地)210を基準とした入力信号を入力ポート202に受ける。この入力信号は、アナログ回路(入力段)204により、増幅され、及び/又は他の処理が行われる。アナログ回路204の出力は、閉じたスイッチ206を介してアナログの高速入力低速出力(FISO:fast-in-slow-out)メモリ208に供給される。
図4に示すように、アナログFISOメモリ208は、ユーザ接地210を基準としたフローティング電源(図4には示さないが、図6には示す)からの+F電圧及び−F電圧により電力が供給される。ユーザ接地210は、入力ポート202にも接続されている。FISOメモリ208は、アナログ形式の入力信号の保持する。FISOメモリ208の出力は、開いたスイッチ212に供給される。信号取込み装置200は、アース接地基準のプロセッサ230も含んでおり、このプロセッサ230は、スイッチ212及び表示器232に接続されている。なお、プロセッサ230が測定用回路を構成する。アース接地を基準としたプロセッサ230及び表示器232は、アース接地(第2接地)234に接続され、アース接地の電源(図4には示さないが、図6には示す)からの+G電圧及び−G電圧により電力を受ける。+G電圧及び−G電圧に継続的に接続された回路(ブロック)を装置回路という。
図4に示すように、+F電圧は、スイッチ240を介してFISOメモリ208に供給され、−F電圧は、スイッチ242を介してFISOメモリ208に供給され、ユーザ接地210は、スイッチ244を介してFISOメモリ208に接続される。よって、図4において、FISOメモリ208は、アース接地を基準としたプロセッサ230及び表示器232から電気的に絶縁される。入力ポート202のアナログ信号入力は、ユーザ接地210を基準としているので、この入力信号は、アース接地234に影響する接地ループ、高電圧差、ノイズ又は他の要因に影響されない。これらスイッチと、スイッチを制御する回路とが、スイッチ回路となる。
図5に示すように、FISOメモリ208がアナログ回路204からの信号を補足した(取込んだ)後、これら1組のスイッチの切替が生じる。特に、スイッチ206が開き、FISOメモリ208をアナログ回路204から切り離す。さらに、スイッチ244は、FISOメモリ208をユーザ接地210からアース接地234に切り替える。同時に、スイッチ240及び242は、FISOメモリ208を+F電圧及び−F電圧から+G電圧及び−G電圧に切り替える。最後に、スイッチ212が閉じて、FISOメモリ208をアース接地を基準としたプロセッサ230に接続する。
図1及び図2に示した実施例と同様に、スイッチ240、242及び244は、ブレーク・ビフォア・メーク形式で動作し、総てのスイッチは、好適には、高電圧アナログ(FET)スイッチ(図3を参照)である。バイポーラ・トランジスタ・スイッチを用いた場合、DCレベルの変化を補正する必要がある。
図1〜図5は、本発明を用いた包括的な信号取込み装置100及び200を示したが、多くの異なるシステムで多くの目的に本発明を用いることができる。しかし、かかる信号取込み装置は、特に、オシロスコープに有用である。例えば、図6は、本発明の原理を用いたオシロスコープ600のブロック図を示す。図示の如く、オシロスコープ600は、ユーザ接地(第1接地)604を基準とする入力ポート602を有する。この入力ポート602の信号は、取込みシステム(入力段)606に供給される。この取込みシステム606は、ユーザが選択可能な利得増幅器と、アナログ・デジタル変換器(ADC)とを含んでいる。取込みシステム606のADCは、増幅された信号をサンプルし、量子化(デジタル化)して、取り込んだ情報を、閉じたスイッチ608を介して取り込みメモリ610に供給する。取込みシステム606では、入力信号のアナログ形式でFISOメモリに蓄積することも可能である。しかし、好適には、オシロスコープ600がADC及びデジタル・メモリを用いるとする。データ取込み期間中は、図6に示すように、取込みメモリ610は、ユーザ接地604を基準とするフローティング電源611からの+F及び−F電圧により電力が供給される。このフローティング電源611は、交流電圧を受けるトランスの1次側(図の左側)がアース接地(第2接地)617に接続されているが、トランスの2次側(図の右側)がフローティングの整流平滑回路に接続されてフローティングされた+F電圧及び−F電圧を発生する。これら+F電圧及び−F電圧は、夫々スイッチ612及び613を介して供給され、ユーザ接地604は、スイッチ614を介して接続される。取り込みシステム606は、フローティング電源611により直接的に電力が供給され、ユーザ接地604に直接結線されていることが理解できよう。取込みメモリ610の出力は、スイッチ615に供給される。このスイッチ615は、データ取込み期間中、開いている。
データ取込みが完了した後、プロセッサ(PROC)61は、スイッチ608を開き、スイッチ615を閉じる。同時に、プロセッサ61は、スイッチ612、613及び614を切り替えて、取込みメモリ610が、アース接地617を基準とする電源619からの+G電圧及び−G電圧により電力を供給され、取込みメモリ610は、アース接地617に接続される。この電源619は、交流電圧を受けるトランスの1次側(図の右側)がアース接地され、トランスの2次側(図の左側)がアース接地の整流平滑回路に接続されて、+G電圧及び−G電圧を発生する。スイッチと、これらスイッチを制御するプロセッサ618とが、スイッチ回路となる。
スイッチ615が閉じて、取込みメモリ610の出力が表示メモリ622に供給される。この表示メモリ622は、取込みメモリ610の出力を蓄積する。表示メモリ622の内容を用いて、ラスタ走査型表示器626に波形表示を行う。プロセッサ618は、表示のために、増幅係数及び波形タイムベースなどの付加情報を表示メモリ622に供給する。これらプロセッサ618及び表示メモリ622が測定用回路を構成する。表示メモリ622が取込みメモリ610の出力を蓄積した後に、プロセッサ618は、スイッチ615を開き、スイッチ608を閉じる。さらに、プロセッサ618は、スイッチ612、613及び614により、取込みメモリ610をフローティング電源611の+F電圧及び−F電圧並びにユーザ接地604に接続する。アース接地された電源619が、表示器626、プロセッサ618及び表示メモリ622に電力を供給することが理解できよう。さらに、プロセッサ618は、種々のスイッチをブレーク・ビフォア・メーク形式で切り替える。この実施例においても、機械スイッチを用いる代わりに、高電圧FETスイッチを用いる(図3参照)。アース接地の電源619及びアース接地617に直接接続された総ての装置(ブロック)が包括的に装置回路となる。
本発明の好適実施例について上述したが、本発明の要旨を逸脱することなく、種々の変更変形が可能である。
本発明の第1実施例による信号取込み装置のブロック図であり、信号取込み装置が第1状態にある。 図1の信号取込み装置のブロック図であり、信号取込み装置が第2状態にある。 FETスイッチを使用状態を示す図である。 本発明の第2実施例による信号取込み装置のブロック図であり、信号取込み装置が第1状態にある。 図4の信号取込み装置のブロック図であり、信号取込み装置が第2状態にある。 本発明の原理を用いたオシロスコープのブロック図である。
符号の説明
100 信号取込み装置
102 入力ポート
104 アナログ回路(入力段)
106、112、140、142、144 スイッチ
108 デジタイザ及びメモリ
110 ユーザ接地(第1接地)
130 プロセッサ(測定用回路)
132 表示器
134 アース接地(第2接地)
160〜174 FET
200 信号取込み装置
202 入力ポート
204 アナログ回路(入力段)
206、212、240、242、244 スイッチ
208 FISOメモリ
210 ユーザ接地(第1接地)
230 プロセッサ(測定用回路)
232 表示器
234 アース接地(第2接地)
600 オシロスコープ
602 入力ポート
604 ユーザ接地(第1接地)
606 取込みシステム(入力段)
608、613、614、615 スイッチ
610 取込みメモリ
611 フローティング電源
617 アース接地(第2接地)
618 プロセッサ(測定用回路)
619 アース接地された電源
622 表示メモリ(測定用回路)
626 表示器

Claims (3)

  1. 第1接地を基準とし、入力信号を受ける入力段と、
    上記入力信号に関連した情報を蓄積するメモリと、
    第2接地を基準とし、上記メモリからの情報を処理する測定用回路と、
    上記入力段及び上記メモリの間に結合された第1スイッチ、上記メモリ及び上記測定用回路の間に結合された第2スイッチ、上記メモリに結合された第3スイッチを有するスイッチ回路とを具え、
    上記第3スイッチは、上記メモリが上記第1スイッチを介して上記入力段に接続される間に上記第1接地を基準として第1電源電圧を上記メモリに供給すると共に、上記メモリが上記第2スイッチを介して上記測定用回路に接続される間に上記第2接地を基準として第2電源電圧を上記メモリに供給し、
    上記第1接地及び上記第2接地が電気的に絶縁していることを特徴とする信号取込み装置。
  2. 第1接地を基準とし、入力信号を受ける入力段と、
    上記入力信号に関連した情報を蓄積するメモリと、
    第2接地を基準とし、上記メモリからの情報を処理する測定用回路と、
    該測定用回路の出力に応じて上記入力信号を表す波形を表示する表示器と、
    上記入力段及び上記メモリの間に結合された第1スイッチ、上記メモリ及び上記測定用回路の間に結合された第2スイッチ、上記メモリに結合された第3スイッチを有するスイッチ回路とを具え、
    上記第3スイッチは、上記メモリが上記第1スイッチを介して上記入力段に接続される間に上記第1接地を基準として第1電源電圧を上記メモリに供給すると共に、上記メモリが上記第2スイッチを介して上記測定用回路に接続される間に上記第2接地を基準として第2電源電圧を上記メモリに供給し、
    上記第1接地及び上記第2接地が電気的に絶縁していることを特徴とするオシロスコープ。
  3. 第1接地を基準とする信号を受ける第1ステップと
    上記第1接地を基準にすると共に、上記第1接地から電気的に絶縁されている第2接地から絶縁して、上記受けた信号についての情報をメモリに蓄積する第2ステップと
    上記メモリを上記第1接地から絶縁する第3ステップと
    上記第2接地を上記メモリの基準にする第4ステップと
    上記第2接地を基準にした装置回路に上記メモリを接続し、上記装置回路を用いて上記メモリに蓄積された上記情報を処理する第5ステップとを具え、
    上記メモリは、上記第2ステップ期間中に上記第1接地を基準として第1電源電圧を受けると共に、上記第4及び第5ステップ期間中に上記第2接地を基準として第2電源電圧を受けることを特徴とする信号取込み方法。
JP2003389237A 2002-11-22 2003-11-19 信号取込み装置、オシロスコープ及び信号取込み方法 Expired - Fee Related JP4204954B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US42849402P 2002-11-22 2002-11-22
US10/661,309 US6944559B2 (en) 2002-11-22 2003-09-12 Channel isolation by switched grounds

Publications (2)

Publication Number Publication Date
JP2004177406A JP2004177406A (ja) 2004-06-24
JP4204954B2 true JP4204954B2 (ja) 2009-01-07

Family

ID=32230434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003389237A Expired - Fee Related JP4204954B2 (ja) 2002-11-22 2003-11-19 信号取込み装置、オシロスコープ及び信号取込み方法

Country Status (5)

Country Link
US (1) US6944559B2 (ja)
EP (1) EP1422531B1 (ja)
JP (1) JP4204954B2 (ja)
CN (1) CN100350255C (ja)
DE (1) DE60303760T2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2870939B1 (fr) * 2004-05-27 2006-11-03 Chauvin Arnoux Oscilloscopes numeriques multivoies
US8410804B1 (en) * 2009-02-24 2013-04-02 Keithley Instruments, Inc. Measurement system with high frequency ground switch
US8760000B2 (en) 2010-11-19 2014-06-24 Honeywell International Inc. Mixed signal conversion, isolation, and transmission for aerospace multi-channel data and power interface systems
CN102269619B (zh) * 2011-05-16 2013-01-02 杭州电子科技大学 基于无线传感网络的声信号采集终端

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4375660A (en) * 1981-02-03 1983-03-01 Tektronix, Inc. Ground isolation monitoring apparatus having a protective circuit
US4876520A (en) 1987-07-30 1989-10-24 Hewlett-Packard Company Coaxial switching system with switched shields and crosstalk suppression
US4940931A (en) * 1988-06-24 1990-07-10 Anritsu Corporation Digital waveform measuring apparatus having a shading-tone display function
US5250893A (en) * 1992-01-31 1993-10-05 Tegam, Inc. Digital voltmeter
US5379176A (en) * 1993-05-03 1995-01-03 John Fluke Mfg. Co., Inc. Protective input circuit for an instrument
DE4314484B4 (de) 1993-05-03 2007-03-22 Gmc-I Gossen-Metrawatt Gmbh Datenerfassung zum Ansatz an ein mobiles elektronisches Vielfachmeßgerät, insbesondere ein Handmultimeter
US5530454A (en) 1994-04-13 1996-06-25 Tektronix, Inc. Digital oscilloscope architecture for signal monitoring with enhanced duty cycle
US5517154A (en) * 1995-01-13 1996-05-14 Tektronix, Inc. Split-path linear isolation circuit apparatus and method
US5594329A (en) * 1995-09-11 1997-01-14 Fluke Corporation Method and apparatus for obtaining voltage-isolated measurement channels with an isolation transformer and multiplier
US5717154A (en) * 1996-03-25 1998-02-10 Advanced Micro Devices, Inc. Computer system and method for performing wavetable music synthesis which stores wavetable data in system memory employing a high priority I/O bus request mechanism for improved audio fidelity
US5834973A (en) * 1997-05-01 1998-11-10 Fluke Corporation Voltage isolation circuit for a measurement channel
US6278596B1 (en) * 1999-06-17 2001-08-21 Tektronix, Inc. Active ground fault disconnect
US6487456B1 (en) * 2000-02-11 2002-11-26 Thomas Michael Masano Method and apparatus for creating a selectable electrical characteristic
US6538420B2 (en) * 2001-04-10 2003-03-25 Associated Research, Inc. Automated run test system having built-in high voltage switching matrix for interconnection to a safety compliance testing instrument
EP1335207B1 (en) * 2002-02-11 2012-10-10 Tektronix, Inc. Method and device for capturing a signal
US7113750B2 (en) * 2002-12-16 2006-09-26 Tektronix, Inc. Apparatus and method for input channel isolation within an electronic test instrument
US20040162694A1 (en) * 2003-02-13 2004-08-19 Ricca Paolo Dalla Programmable digital interface for analog test equipment systems

Also Published As

Publication number Publication date
US20040102909A1 (en) 2004-05-27
DE60303760T2 (de) 2006-09-28
US6944559B2 (en) 2005-09-13
CN1515910A (zh) 2004-07-28
DE60303760D1 (de) 2006-04-27
JP2004177406A (ja) 2004-06-24
CN100350255C (zh) 2007-11-21
EP1422531B1 (en) 2006-03-01
EP1422531A1 (en) 2004-05-26

Similar Documents

Publication Publication Date Title
US6468201B1 (en) Apparatus using PNP bipolar transistor as buffer to drive video signal
US20060061231A1 (en) Ultrasonic diagnostic apparatus
EP1122741B1 (en) A sampling switch having an independent "on" impedance
US20120078112A1 (en) Ultrasonic diagnostic apparatus and ultrasonic probe used in same
JP4204954B2 (ja) 信号取込み装置、オシロスコープ及び信号取込み方法
CN103684295A (zh) 宽共模电流传感放大器的装置和方法
US5499176A (en) Pulse transformer circuit for isolating electrical signals
EP2645621A1 (en) Network apparatus
US7898315B2 (en) Analog multiplexer with insulation power supply
US8233643B1 (en) System and method for amplifying low level signals provided on electrical supply power
JP5394572B2 (ja) コンデンサ充電システムと、コンデンサ充電システム用ディジタル制御モジュール及び絶縁型収集モジュール
JP4004799B2 (ja) 座標入力装置のセンサコイルへの電流送出回路
EP0638995A1 (en) A DC coupled amplifier FED by an RF detector
EP2351355B1 (en) A switched capacitor input stage for imaging front- ends
JPH07218538A (ja) フローティング測定用プローブ
US11870277B2 (en) Back-data transmission circuit robust to load changes and method thereof
CN212649440U (zh) 一种模拟信号隔离采样电路及其应用电路
CN101606380A (zh) 视频信号处理装置
JP2005017294A (ja) サンプリング能動負荷回路
JP3739419B2 (ja) 遠隔撮像装置
JP3910946B2 (ja) トランシーバ
JPH04225393A (ja) モニタ装置の同期信号極性自動変換回路
JPS6138883B2 (ja)
CN118017999A (zh) 一种隔离转换电路及系统
JPH01158601A (ja) 磁気記録再生装置の再生回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080123

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080611

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees