JP4832025B2 - ステップダウン電流モードスイッチングレギュレータのための改良された性能の制御装置 - Google Patents

Description

本発明は、小さい負荷電流状態においても高性能動作を提供するステップダウン電流モードスイッチングレギュレータを制御する方法と同様に、改良されたステップダウン電流モードスイッチングレギュレータに関するものである。

変動する電圧源から変化する負荷へあらかじめ決められた実質的に不変の出力電圧を供給する手段としての電流モードスイッチングレギュレータの使用はよく知られている。このような電流モードスイッチングレギュレータの例は、ＥｒｉｃｋｓｏｎとＭａｋｓｉｍｏｖｉｃによる、“Ｆｕｎｄａｍｅｎｔａｌｓ Ｏｆ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ，”２ｄ Ｅｄｉｔｉｏｎ，Ｋｌｕｗｅｒ Ａｃａｄｅｍｉｃ Ｐｕｂｌｉｓｈｅｒｓ（２００１）の４３９〜４４１頁に見つけられる。

さらに知られているように、立ち下がりエッジの電流モードスイッチングレギュレータを利用して（例えば携帯電話等の携帯電池作動装置におけるような）厳しい性能要求を満たすために、十分な負荷電流への好ましいリップルを適度に得るために構成要素および変数値が選択される。このようなスイッチングレギュレータにおいて、性能を良くするために、再循環装置（すなわち、ロー側のスイッチ）は、きまってパッシブダイオードではなくて活性の低電圧降下スイッチである。周知のスイッチングレギュレータの設計は、たいてい、常に持続的なインダクタ電流に帰着し、それは０の負荷電流、および求められた場合はいくぶんマイナスの電流（すなわち、単に調達するのではなく低くする）までずっと、好ましい負荷電圧調整と一時的な応答を可能にする。しかしながら、小さい負荷電流において、このような持続的な電流の作動は、平均負荷電流が０に近い時でさえスイッチ、インダクタ、およびコンデンサにおける相対的に大きい量と継続期間の電流が原因で、性能を落とす。携帯装置のメーカー等による電池の寿命を延ばすという継続的な探求があるので、小さい負荷電流状態での作動時の性能の減少を防ぐ必要性がある。従って、前記問題を乗り越えて、小さい負荷電流状態においてでさえも費用効果の高い方法で改善された性能を提供するステップダウン電流モードスイッチングレギュレータを提供する必要性が存在する。

［本発明の概要］
前記の観点において、発明の主要な目的は、小さい負荷電流で作動中の再循環装置に流れる持続的な電流を原因とした性能の減少に関する前記問題を取り除く目新しいステップダウン電流モードスイッチングレギュレータを提供することである。

本発明のある実施形態によれば、スイッチングレギュレータは、ハイ側のスイッチ、アクティブダイオードを含むロー側のスイッチ、ハイ側のスイッチとロー側のスイッチに連結された制御装置、およびハイ側のスイッチに連結された電流測定回路を含み、上記制御装置は出力電圧の測定値に基づいてスイッチングレギュレータの作動中にハイ側のスイッチおよびロー側のスイッチの作動状態を制御し、上記電流測定回路は、ハイ側のスイッチを流れる正と負の両方向の電流を測定することができる。

本発明はさらに、ハイ側のスイッチ、アクティブダイオードを有するロー側のスイッチ、ハイ側のスイッチとロー側のスイッチに連結された制御装置、およびハイ側のスイッチに連結された電流測定回路を含むスイッチングレギュレータを利用することによって出力電圧を調整する方法に関する。その方法は、出力電圧を測定し、出力電圧が所望のレベルより低ければ負荷インダクタを介して負荷に電流を供給するようにハイ側のスイッチを作動させ、電圧が所望のレベルより高ければ負荷インダクタを介する負荷コンデンサからの電流を低くするようにロー側のスイッチを作動させることと、ハイ側のスイッチを正方向と負方向のいずれかに流れる電流を測定する電流測定回路を利用することのステップを含み、制御装置は、電流測定回路を制御すること、およびスイッチレギュレータの使用可能な電力の要求を減らすために、スイッチングレギュレータの作動中でアクティブな構成要素が利用されない時に、電流測定回路に含まれるアクティブな構成要素とアクティブダイオードを無効にすることのために使用できる。

本発明のスイッチングレギュレータは、先行技術よりも有利な多くの点を備える。本発明の１つの有利な点は、重大な効率の減少なしに小さい負荷電流での作動を可能にする費用効果のあるスイッチングレギュレータを提供することである。これは、典型的な先行技術の装置で見つけられる同期して駆動されるロー側のスイッチの代わりに、制御および検知の信号を含むアクティブダイオードの機能を利用することにより、いくぶん達成される。

本発明のもう１つの有利な点は、そこに含まれるアクティブな構成要素の多くが作動周期中電源オフされ、それにより電力要求を減らし、さらに総合的な性能を改善することを可能とすることである。

本発明のさらにもう１つの有利な点は、正負両方の電流に対応するハイ側の電流検知回路と性能を改善するために小さい負荷の安定状態の作動において持続的なインダクタ電流を要求しない制御装置だけを利用することによって、所望の出力電圧の値を変化させることによってもたらされる過渡的な負荷電流を調達することおよび低くすることの両方の機能である。

追加の目的、有利な点、および発明の新規な特徴は、当業者にとって、以下の説明の検討から明らかになるであろうし、発明の実施により悟られるかもしれない。本発明の新規な特徴は以下に説明されるけれども、構成と内容の両方に関する発明は、図面と合わせて受け入れられる以下の詳細な説明から、その他の目的や特徴とともに、よりよく理解されて評価されるだろう。

次に、本発明が、添付図面を参照して以下により十分に説明され、発明の好ましい実施形態が示される。しかし、この発明は、多くの異なる形態で具体化されることができ、以下に説明される実施形態に限定して解釈されるべきではない。むしろ、これらの実施形態はこの開示が完全で、当業者に十分に発明の範囲を伝えるものであるように備えられ、全体を通じて類似した構成要素には類似する番号が付される。

本発明の第１の実施形態に従って、典型的な電流モードスイッチングレギュレータの同期して駆動されるロー側の装置は、“アクティブ”ダイオードに取り替えられる。本発明で利用されるアクティブダイオードは、２００４年３月３１日に“Ａｃｔｉｖｅ Ｄｉｏｄｅ Ｃｉｒｃｕｉｔ”という表題で先立って出願された仮出願シリアル番号６０／５５７，６９４に実質的に説明されている。ここで、しかしながら、以下で説明されるように、追加の制御端子が本発明のスイッチングレギュレータによって提供される性能増大をいくぶん促進することが可能になるように、本発明で利用されるアクティブダイオードは少し変更される。

図１に示されるように、アクティブダイオード１０は、典型的な電流モードスイッチングレギュレータ１００のロー側の装置に取って代わる。ダイオード１０のカソード端子はハイ側の装置として作動するＰＭＯＳトランジスタ１１４のドレイン端子に連結される。ダイオード１０のアノード端子は接地に連結される。ＰＭＯＳトランジスタ１１４のソース端子は電圧源１１３に連結され、ＰＭＯＳトランジスタ１１４のゲート端子はＰＭＯＳトランジスタ１１４の活性化を制御する働きをする制御信号を受信する。スイッチングレギュレータ１００は、図１に示されるように、アクティブダイオード１０とＰＭＯＳトランジスタ１１４との間に連結されたインダクタ１１６とコンデンサ１１８、および電圧Ｖ_OUTが加えられたコンデンサ１１８と並列に配置された負荷１２０をさらに含む。アクティブダイオード１０は、ＦＯＲＣＥ Ｌ_ON、ＥＮＡＢＬＥ ＡＣＴＩＶＥ ＤＩＯＤＥ、およびＯＮとして参照される３つの追加制御端子をさらに含む。以下で説明されるように、これらの追加制御端子は、アクティブダイオード１０の追加の制御を可能とし、本発明のスイッチングレギュレータの改善される性能を促進する。

図２は、図１で説明されたアクティブダイオード１０の典型的な設計を説明する。図２で示されるように、アクティブダイオード１０は、先行技術のレギュレータのロー側のスイッチに対応するトランジスタ１８、およびトランジスタ１８の作動を制御する追加回路を含む。特に、アクティブダイオード１０は、アクティブダイオード１０のカソード端子に連結された反転入力端子１４とオフセット電圧源Ｖ_Oに連結された非反転入力端子１３とを有するアンプ１２をさらに含む。オフセット電圧源Ｖ_Oの反対の端はアクティブダイオード１０のアノード端子に連結する。加えて、アクティブダイオード１０は、第１の入力として信号ＦＯＲＣＥ Ｌ_ON、および第２の入力としてアンプ１２の出力を受信する加算器１６を含む。加算器１６の出力は、ドライバー１７に連結され、ドライバー１７の出力はトランジスタ１８の作動を制御するように機能する。アクティブダイオード１０は、アンプ１２を作動させる、あるいは動作を停止させるように機能するＥＮＡＢＬＥ ＡＣＴＩＶＥ ＤＩＯＤＥ入力信号１９をさらに含む。ドライバー１７の出力もまた、アクティブダイオード１０の状態（すなわち、伝導状態、または非伝導状態）を示す出力状態信号“ＯＮ”として利用される。

作動中、アクティブダイオード１０は、アンプ１２の最大電圧オフセットよりも少し大きくなるように選択されるＶ_Oと名目上等しい小さい電圧降下を有する。トランジスタ１８は伝導性のある要素であるが、述べたように、先行技術の装置においてハイ側のスイッチが“オフ”であれば同時に “オン”と駆動されるのとは対照的に、アクティブダイオード１０は、フィードバック制御出力（すなわち、アンプ１２の出力）を監視する内部電圧に加えて、独立した制御入力（すなわち、ＦＯＲＣＥ Ｌ_ON）を有する。測定回路として作用するアンプ１２の出力は、カソードとアノード端子間の電圧の増幅型に対応する。ここで、アンプ１２は、アクティブダイオードがスイッチングレギュレータによって利用されていない時、電力を省くために、アンプ１２に連結されたＥＮＡＢＬＥ ＡＣＴＩＶＥ ＤＩＯＤＥ入力信号の不活性化によって、（図２には示されていない）レギュレータ制御装置によってゲートがオフされうる。

ＥＮＡＢＬＥ ＡＣＴＩＶＥ ＤＩＯＤＥ信号がレギュレータ制御装置によってアサートされている時、アンプ１２はアクティブである。アンプ１２がアクティブの時、トランジスタ１８は伝導状態で、線形負帰還ループは、とても小さい順方向の電圧降下Ｖ_Oのパッシブダイオードの作動をエミュレートするように落ち着く。このとき、出力状態信号“ＯＮ”もまたアクティブダイオード１０がアクティブである（すなわち、伝導状態である）ことを示す真（すなわち、論理ハイ）である。ここで、Ｖ_OFFSETがアンプ１２のオフセット電圧を表すとすると、帰還ループの安定を補償するために｜Ｖ_O｜＞｜Ｖ_OFFSET｜が要求される。

アンプ１２が有効にされ、“ＦＯＲＣＥ Ｌ_ON”制御信号がイナクティブの時は、ループがダイオードの電流が反転する正帰還となり、アンプ１２の出力はドライバー１７の出力をローの論理に減らすように機能する低電圧とし、それにより、トランジスタ１８をオフし、出力状態信号“ＯＮ”のアサートを停止する。アンプ１２の出力にもかかわらず、Ｆｏｒｃｅ ＬＯＮ信号をアクティブな状態にすることによって、トランジスタ１８を強制的に伝導状態にすることも可能である。図２に示されるように、Ｆｏｒｃｅ ＬＯＮ信号は加算器１６を介してドライバー１７に連結される。ＦＯＲＣＥ Ｌ_ONがアサートされている時、ドライバー１７の出力は真の論理であり、トランジスタ１８は（いずれかの電流方向に）伝導状態である。

ここで、ロー側の装置として前記アクティブダイオードを利用することによって、本発明のスイッチングレギュレータは、小さい平均負荷電流の断続的な電流モードにおいて作動することができ、スイッチと出力フィルタ要素ＬおよびＣにおける伝導電流のロスを削るだけでなく、ＥＮＡＢＬＥ ＡＣＴＩＶＥ ＤＩＯＤＥ論理信号の使用によって、アンプ１２が制御シーケンサによって使用されていない時に、アンプ１２を無効にすることを許可し、さらに不動の電流を減らし、その上装置の総合的な性能を改善する。

図３は、本発明に従って、図２で説明されたアクティブダイオード１０を含む典型的なステップダウン電流モードスイッチングレギュレータ３０の概要ブロック図を説明する。図３を参照すると、スイッチングレギュレータ３０は、ハイ側の装置として作動するＰＭＯＳトランジスタ１１４、ロー側の装置として作動するアクティブダイオード１０、インダクタ１１６、および負荷コンデンサ１１８を含む。これらの要素は、図１に関する上記説明で議論されたのと同じ方法で連結される。スイッチングレギュレータ３０は、ＰＭＯＳトランジスタ１１４のドレインおよびソース端子に連結され、ハイ側のスイッチ１１４の正と負両方の電流を検知することが可能な電流検知回路３２をさらに含む。制御信号Ｈ_ONは、ＰＭＯＳスイッチ１１４のゲートに反転ドライバー３１を介して供給され、ハイ側のＰＭＯＳスイッチ１１４の開閉を制御する。スイッチングレギュレータ３０は、Ｅ_COMPARATORとして参照される第１のコンパレータ３４、Ｉ_COMPARATORとして参照される第２のコンパレータ３６、エラーアンプ３８、およびクロック４０をさらに含む。ここで、示されていないが、ＰＭＯＳスイッチ１１４のゲート端子は、例えばレプリカデバイスといった検知回路３２内の制御素子への信号を供給するために、検知回路３２に連結されるかもしれない。

図３で示されるように、与えられた実施形態において、エラーアンプ３８は、第１の入力としてＶ_OUT、第２の入力として設定点電圧を受信し、設定点電圧とＶ_OUTの差を示す２つの同一電流信号を出力する。ここで、エラーアンプの電流出力は互いに同じである必要はないが、互いに比例しなければならない。ここでまた、設定点電圧は所望の出力電圧レベルを表し、必要ならば、一定でなく、周期基準に対する周期に応じて調節可能であってもよい。例えば、携帯電話で利用される時、基地局へのユーザーの近さに従って、所望の出力電力レベルが頻繁に変化する。このような場合、設定点は変化する出力電力レベル要求に従って変化するかもしれない。

続けて、エラーアンプ３８の１出力は第１のコンパレータ３４の１入力と抵抗３９に連結され、第２の出力は第２のコンパレータ３６の１入力とループフィルタ３３に連結される。ループフィルタ３３は、例えば互いに連続して連結されたコンデンサ３５と抵抗３７とを含む。以下にさらに説明されるように、エラーアンプ３８は、作動時、スイッチングレギュレータのすべての状態でアクティブであるが、全体のＤＩＳＡＢＬＥ ＲＥＧＵＬＡＴＯＲ制御信号によって電源オフされて制御装置の論理は強制的に“不作動”の作動状態になる。

図３を再び参照すると、第１のコンパレータ３４の第２の入力は、オフセット電圧Ｖ_Tを介して基準電圧Ｖ_REFに連結される。加えて、抵抗３９は、図３に示されるように、Ｖ_REFと第１のコンパレータ３４の第１の入力端子の間に連結される。ここで、レギュレータが利用されている与えられた適用においてＶ_REFは固定される。第２のコンパレータ３６の第２の入力は、抵抗４１を介して電流検知回路３２の出力とＶ_REFに連結される。第１のコンパレータ３４と第２のコンパレータ３６は、以下に説明するように作動中適切な時にそれぞれのコンパレータを有効／無効にするよう作動する制御装置９０から制御信号ＥＮ ＥＣＯＭＰとＥＮ ＩＣＯＭＰをそれぞれ受信する。電流検知回路３２も、制御装置９０から制御信号ＥＮ ＩＳＥＮＳＥとＥＮ ＮＥＧＩＳＥＮＳＥを受信する。次に、図３のスイッチングレギュレータの作動が、スイッチングレギュレータ３０の様々な作動状態を説明する図４の典型的な論理状態図／フローチャートを参照して詳細について議論される。

制御装置９０は、図３にも示されているが、スイッチングレギュレータ３０の作動を制御するように機能する。図３に示されるように、制御装置９０は、第１のコンパレータ３４の出力Ｅ_COMPARE、第２のコンパレータ３６の出力Ｉ_COMPARE、アクティブダイオード１０からの信号出力“ＯＮ”、ＤＩＳＡＢＬＥ ＲＥＧＵＬＡＴＯＲ信号、およびクロック４０からのクロック信号を含む様々な入力信号をスイッチングレギュレータ３０から受信し、スイッチングレギュレータ３０に連結され、装置の作動を制御するように機能するＦＯＲＣＥ Ｌ_ON、ＥＮ ＣＯＭＰ、ＥＮ ＩＣＯＭＰ、Ｈ_ON、ＥＮ ＮＥＧＩＳＥＮＳＥ、ＥＮ ＩＳＥＮＳＥ、およびＥＮＡＢＬＥ ＡＣＴＩＶＥ ＤＩＯＤＥを含む様々な出力信号を生成する。当業者にとって明らかかもしれないが、このような制御装置を実施する方法は様々あるが、例えば、マイクロプロセッサを利用する方法がある。代わりとして、専用の回路を利用する制御装置９０を実施することも可能である。制御装置９０は、制御信号を生成し、装置の作動を説明する状態図である図４と併せて以下で議論されるような様々な作動モードにスイッチングレギュレータを遷移させる働きをする。ここで、制御装置９０のさらなる詳細は、その実施が図４の状態図を考慮して当業者によって難なく実行されうるものであるから省略される。

図４を参照すると、ＩＤＬＥ状態において、スイッチングレギュレータ３０は、待機状態または、無効モードである。ＩＤＬＥ、およびＬ_OFFモードにおいて、アクティブダイオード１０、第１のコンパレータ３４、第２のコンパレータ３６、電流検知回路３２、およびハイ側のスイッチ１１４はすべて無効とされる（すなわちオフされる）。加えて、Ｌ_ENモードにおいて、アクティブダイオード１０以外の前述のすべてが無効とされる。上述のように、スイッチングレギュレータ３０の作動は周期的であり、与えられた周期またはクロック周期の継続期間は、クロック４０、および各周期で様々な制御信号を生成するように作動する制御装置９０によって決定される。これらの制御信号は、様々な作動状態間のスイッチングレギュレータ３０の遷移を以下の方法で促進する。

“Ｄｉｓａｂｌｅ Ｒｅｇｕｌａｔｏｒ”制御信号のアサートが停止されたと仮定すると、スイッチングレギュレータ３０は、制御信号Ｈ_ON、ＥＮ ＥＣＯＭＰ、ＥＮ ＩＣＯＭＰ、およびＥＮＩＳＥＮが制御装置９０によってアクティブ（真の論理）にされる“Ｈ_ON”状態に遷移する。Ｈ_ONのアクティブは、ハイ側のＰＭＯＳスイッチ１１４をオンにする。制御信号ＥＮ ＥＣＯＭＰ、ＥＮ ＩＣＯＭＰ、およびＥＮＩＳＥＮは、第１のコンパレータ３４，第２のコンパレータ３６、および電流検知回路３２をそれぞれ有効にする。ここで、レギュレータ全体が無効にされない限り、エラーアンプ３８は常にオンである。Ｈ_ON状態において、ハイ側のＰＭＯＳスイッチ１１４は閉じられており、インダクタ１１６を通る電圧供給Ｖ_SUPPLYからの電流は増加状態になる。電流測定回路３２のＩ_SENSE部分はこの状態の間アクティブであり、ハイ側のＰＭＯＳスイッチ１１４を通ってＶ_SUPPLYから流れる電流の量を測定する。

Ｖ_OUTが設定点（上で示されるように、所望の出力電圧）に近いと仮定すると、Ｖ_OUTと設定点の差を測定するエラーアンプ３８の出力が、Ｖ_OUTの通常の変動を無視するように選択されたノイズ除去閾値Ｖ_Tを超えないので、“Ｅ ＣＯＭＰＡＲＥ”として参照される第１のコンパレータ３４の出力は、偽の論理となるが、設定点における急速な減少においてはアサートする。そのようなものとして、図４でＢＬＮＫ ＤＬＹで示され、ハイ側のＰＭＯＳスイッチ１１４がＯＮになる間の過渡電流を阻止するために必要な制御装置９０によって影響される前もって決められた遅延期間の後に、制御装置９０は、Ｈ_ON状態が入力されている時、データ入力にＥ ＣＯＭＰＡＲＥ信号を受信し、クロックが入力され、出力ＱがＥ ＣＯＭＰＡＲＥの値（この場合、偽）を保持するＤフリップフロップの機能を実行する。結果として、信号ＥＮ ＮＥＧＩＳＥＮＳＥが図４で示されるように偽となる。ここで、信号Ｈ_ONとＤフリップフロップの出力信号のいずれもが真の時、信号ＥＮ ＮＥＧＩＳＥＮＳＥは真となる。Ｄフリップフロップの出力が、設定点より大きいＶ_OUTを減らすためにＬＥＮの間負のインダクタ電流が流れなければならないことを示すために真となる時、信号ＮＥＧＩは真となる。

上で言及したように、Ｈ_ON状態において、ハイ側のＰＭＯＳスイッチ１１４はＯＮとなり、供給Ｖ_CC（さらにＶ_SUPPLYまたはＶ_INとして参照される）からインダクタ１１６を通って負荷へ流れる電流が増加する。検知電流ＩＳＥＮＳＥをＲ_S倍したものの拡縮割合がエラーアンプの積分された出力と本質的に等しいループフィルタ電圧よりも大きくなるまで、電流は増え続ける。すなわち、電流は設定点とＶ_OUTの差に比例した値を超えるまで増える。この時、Ｉ ＣＯＭＰＡＲＥとして参照される第２のコンパレータ３６の出力は、真となり、スイッチングレギュレータ３０はロー側の有効状態となる“Ｌ_EN”状態に進む。図４に示されるように、真であるＨ_ON状態信号とＩ ＣＯＭＰＡＲＥ信号の結合は、スイッチングレギュレータ３０をＬ_EN状態に遷移させるように機能する。ここで、電流測定回路３２によって生成されるＩ_SENSE電流信号は、ハイ側のスイッチ１１４を流れる電流の量を表し、正のインダクタ電流には正、負のインダクタ電流には負となる。

Ｌ_EN状態に入ると、制御装置９０は、ＥＮ ＡＣＴＩＶＥ ＤＩＯＤＥ信号を真にする働きをし、それによりアクティブダイオード１０を有効にする。一度アクティブダイオード１０が有効にされると、この場合、正のインダクタ電流がアクティブダイオード１０を再循環し、０に向かって減少し始める。小さい負荷において、インダクタ電流は０に達し、アクティブダイオード１０は非伝導状態になる。ここで、上で説明したように、一度再循環電流がほぼ０に近づくと、アクティブダイオード１０はオフになるように（すなわち、トランジスタ１８を非伝導状態にするように）機能する。アクティブダイオード１０の状態にかかわらず、次のクロックパルスがＬ_OFF状態への遷移前に受信されるまで、スイッチングレギュレータ３０はＬＥＮ状態で待機するであろう。上で言及したように、本発明のスイッチングレギュレータ３０は、クロック装置であり、装置の１作動周期の期間は、選択されたクロック周期によって決定され、そのクロック周期は回路設計者によってあらかじめ定められるものである。知られているように、利用されるクロック周期の長さは、スイッチングレギュレータが利用されている与えられた適用次第である。一度Ｌ_OFF状態になると、ＥＮ ＡＣＴＩＶＥ ＤＩＯＤＥ信号は偽にされ、アンプ１２は無効となり、アクティブダイオード１０のトランジスタ１８はオフされ、制御装置９０はアクティブダイオードがオフ状態であることを確認する。一度、“ＯＮ”信号の論理レベルが、アクティブダイオードの状態がオフになったことを示すと、それがすでにオフでなくなっていてもスイッチングレギュレータ３０はＩＤＬＥ状態に戻り、ＤＩＳＡＢＬＥ ＲＥＧＵＬＡＴＯＲが真でない限り、前記周期がＨ_ON状態への遷移と共に繰り返される。

Ｌ_EN状態で作動するスイッチングレギュレータ３０に再び戻ると、前記シナリオと反対に、負荷電流が次のクロックパルスの受信よりも前に０に達しない程十分大きい場合（持続的な電流モードの作動）は、スイッチングレギュレータ３０は次のクロックパルスでＬ_OFFに遷移し、アクティブダイオード１０は、ＥＮＡＢＬＥ ＡＣＴＩＶＥ ＤＩＯＤＥ信号を偽にすることによってオフにされる。一度“ＯＮ”信号が、アクティブダイオードがオフであることを示すと、スイッチングレギュレータ３０はＩＤＬＥ状態に戻り、前記周期が繰り返される。ここで、Ｌ_OFF状態の機能は、持続的な電流モードにおける貫通を防ぐことである。

したがって、“Ｌ_OFF”状態でアクティブダイオード１０は、再循環電流が正でない（不連続電流モード）のですでにオフであるか、信号ＥＮ ＡＣＴＩＶＥ ＤＩＯＤＥがアサートされない（連続電流モード）のでオフになっているかのいずれかであり、アクティブダイオード１０が非伝導状態の時、信号ＯＮはアサートが停止され、状態は“ＩＤＬＥ”に進み、周期が繰り返される。

さらに、負荷が突然減少する、または設定点が低下させられる場合（上で言及したように、負荷要求が与えられた適用によって変化するので、設定点はシステム制御装置によって変化させられてもよい）、Ｖ_OUTは設定点よりも一時的に大きくなる。このような状況においては、負荷コンデンサ１１８に放電させるために電流を低くすることが必要である。スイッチングレギュレータ３０は、この状況で電流を低くすることを可能にする。

特に、再び図４を参照して、設定点が低くされたと仮定すると、スイッチングレギュレータ３０は上で詳述されたようになお機能する。しかしながら、この状況では、“Ｈ_ON”状態に入るので、ブランキング遅延期間の最後でＤフリップフロップの出力が真になりＩＳＥＮＳＥ回路のＥＮ ＮＥＧＩＳＥＮＳＥ信号が真になるように、第１のコンパレータ３４の出力、ＥＣＯＭＰＡＲＥが真となる。そのようなものとして、電流測定回路３２は、ＰＭＯＳトランジスタ１１４のドレインからソースに流れる電流を測定するように作動する。また、エラーアンプ３８からの電流はループフィルタの電圧を正より小さくしているので、第２のコンパレータ３６の出力、Ｉ ＣＯＭＰＡＲＥはすでに真となっていない場合すぐに真となり、スイッチングレギュレータ３０は“Ｌ_EN”状態に進む。

“Ｌ_EN”状態において、ＮＥＧＩ信号とＥＮＡＢＬＥ ＡＣＴＩＶＥ ＤＩＯＤＥ信号のいずれもがアサートされる（すなわち真）ので、ＦＯＲＣＥ ＬＯＮ信号は真となる。ＦＯＲＣＥ ＬＯＮ信号がアクティブである（すなわち真）ことの結果として、アクティブダイオード１０のトランジスタ１８がオンになり、スイッチングレギュレータ３０を“Ｌ_OFF”状態に進ませる次のクロックパルス（すなわち、クロック（または周期タイマー）からのタイミング信号）をアクティブダイオード１０が受信して再度無効になるまで、急速にインダクタ電流を減少させる。Ｌ_OFF状態では、ＦＯＲＣＥ ＬＯＮ信号とＥＮＡＢＬＥ ＡＣＴＩＶＥ ＤＩＯＤＥ信号が偽であり、アクティブダイオードのＯＮ信号が偽となりスイッチングレギュレータの状態は“ＩＤＬＥ”に進み、そしてその周期が繰り返される。ここで、Ｖ_OUTが設定点よりも大きいままである限り、“Ｈ_ON”でＥ ＣＯＭＰＡＲＥは真のままであり続け、とても細いパルスだけの正のスイッチ電流で前の状態が繰り返される。しかしながら、インダクタ電流は大きくて負であり、ロー側のトランジスタ１８がオフになる時、負のハイ側のスイッチ電流を流す。最後には、いくつかの周期後、Ｖ_OUTは所望の設定点に達し、Ｅ ＣＯＭＰＡＲＥは偽となり、前に説明した最初のシーケンス（Ｖ_OUTは設定点を超えない）が回復する。

図５ａ〜５ｅは、上で議論される様々な負荷状態における連続する２制御周期での典型的なインダクタ電流を説明する。図５ａで示されるように、大きい負荷においてインダクタ電流が、ＬとＣの値の許容される選択によって小さい大きさのリップルでとぎれない（すなわち、インダクタ電流が０にならない）。図５ｂは、インダクタ電流がわずかに不連続であり、連続電流モードの性能よりも性能が改善され、リップルの最大値がより小さくなる適度な負荷状態を説明する。とても小さい負荷においては、図５ｃで示されるように、性能がさらに改善され、リップルがより小さくなるが、周期のスキップや低反復率バーストモードが起こらない。負の負荷の過渡現象、または負荷を調達する安定状態の間は、図５ｄおよび５ｅでそれぞれ示されるように、それぞれインダクタ電流は負となり、調整に求められるように十分連続的にまでもなる。

上で言及したように、本発明のスイッチングレギュレータは先行技術よりも有利な多くの点を備える。このような本発明の１つの有利な点は、重大な効率の減少なしに小さい負荷電流状態における作動を可能にする費用効果のあるスイッチングレギュレータを提供することである。ここで説明したように、これは、典型的な先行技術の装置で見つけられる同期して駆動されるロー側のスイッチの代わりに、制御および検知の信号を含むアクティブダイオードの機能を利用すること、および正負両方の回路に対応するハイ側の電流検知回路を利用することにより、いくぶん達成される。

本発明のもう１つの有利な点は、そこに含まれる活性の構成要素の多くが作動周期の一部の間電源オフされ、それにより電力要求を減らし、さらに総合的な性能を改善することを可能とすることである。

加えて、小さい負荷電流においてでさえ、せいぜい一回のＨ_ONでのハイ側のスイッチの活性化しかなく、それは各クロック周期の始まりでしか起こり得ない。すべての機能が電源オフされる“スリープ”期間が次にある多数のハイ側のスイッチの活性化の速い連続がある作動の“バースト”モードとは対照的に、本発明の作動はスイッチングノイズのいちじるしくより密な周波数範囲と設定点からのＶ_OUTのかなり小さい逸脱に帰着する。

ここで、本発明の重要な恩恵の一つは、インダクタ電流の極性が負の時でさえ、この課題を達成するために多大な量の回路を必要としたり、負の供給電圧の必要性を必要としたりすることなく、インダクタ電流の最大値を調整できることである。前述のことが達成されるのを可能にする本発明の１側面は、０の負荷電流および電流検知出力限界におけるループフィルタでの電圧基準レベルを、周知の装置で典型的に０Ｖとされているのとは対照的に正の値（Ｖ_REF）とすることである。本発明のシステムが、瞬間的なＶ_OUTが０とＶ_CCの間となるような抵抗（すなわち、ステップダウンコンバータ）であり続ける間は、Ｖ_OUTが基準点より大きく、制御装置が出力負荷からの電流を低くする間、標準的な方法でなお作動する時、過渡状態の間、エラーアンプ３８と電流検知回路３２の出力電流は負となりうる。特にここで、電流検知回路３２により生成されるＩ_SENSE電流信号は正のインダクタ電流には正、負のインダクタ電流には負となる。

すなわち、本発明に従って、インダクタの電流の実際の最高値が負の方向であってもシステムは常にインダクタ電流の正の最高値を調整する。言及されたように、このことは、実際の電流が負の時に検知電流の負の方向を保つことによって部分的に達成される。これは、コンパレータの修正を少しも要求することなしに、Ｉ_COMPAREコンパレータの増加する値によって検知される負の電流の衰える大きさを可能にする（すなわち、Ｉ_COMPAREは、正の最大値が負の値である場合でさえ、ループフィルタ電圧とすべての場合の最大値とを直接比較することによってインダクタ電流の正の最大値を特定する）。上で説明されるように、前記作動を提供する構成要素は、電流検知回路３２、電流検知回路の末端、およびエラーアンプ３８を含む。これらの構成要素は０の負荷電流に対応して生成される信号が（典型的に利用される０ボルトとは対照的に）正の値となるように作動する。結果として、負荷電流が負となる時でもなお、基準に対して生成される信号が、他の正の信号と同じ方法で処理されうる接地より高い（すなわち正の）値となる。

ここに、本発明の特定の実施形態および例を説明の目的で示しているが、当業者に理解されるように、本発明の範囲において同等の様々な変形が可能である。

１つのこのような変形は、負荷がショートする事象における構成要素の損傷を防ぐ安全回路をさらに含むことである。

もう１つの可能な変形は、Ｖ_INが実質的にＶ_OUTの設定点と等しく、Ｈ_ONが調整のために１クロック周期（すなわち、１００％のデューティサイクル）以上続く時に出力リップル電圧を減らすように作動する回路を備えることである。

もう１つの可能な変形は、５０％より大きいデューティサイクルでの作動を可能とする傾き補償回路を、出力電圧に対する入力電圧の値と負荷の大きさによって求められる時に含むことである。

さらにもう１つの変形は、とても小さい負荷における起動時の過渡電流のオーバーシュートを減らすループフィルタの非線形リミッターを含むことかもしれない。

さらにもう１つの可能な変形は、上で議論された内部クロックを利用するのとは対照的に外部クロックと同調する手段を備えることかもしれない。

ここで、上記の変形は単なる例である。さらに、以下の請求項で用いられる用語は明細書および請求項で開示される特定の実施形態に本発明を限定するように解釈されるべきではない。むしろ、本発明の範囲は、請求項解釈の確立された原則に従って解釈されるべき以下の請求項によって完全に決定されるべきである。

明細書に盛り込まれ、その一部を形成する添付の図面は、本発明のいくつかの外観や実施例、および上記の概要説明と以下の詳細説明をともに説明するものであり、発明の原理を説明するのに役立つ。このような説明は添付の図面を参照している。図面は単に発明の好ましい実施態様を説明する目的だけのものであり、発明を限定するものとして扱われるべきではない。
図１は、本発明に従ってロー側の装置としてアクティブダイオードを利用するステップダウン電流モードスイッチングレギュレータを説明する。 図２は、本発明で用いられる典型的なアクティブダイオードの概要ブロック図を説明する。 図３は、本発明に従って、典型的なステップダウン電流モードスイッチングレギュレータの概要ブロック図を説明する。 図４は、本発明の目新しいスイッチングレギュレータと制御装置の作動を説明する典型的な状態図／フローチャートである。 図５ａ〜５ｅは、上で論議される様々な負荷状態における連続する２制御周期での典型的なインダクタ電流を説明する。

上述の図を通じて、同一の参照数字が、同一または類似する構成部分を指定するのに用いられている。

Claims (17)

1. 電圧源に接続されるハイ側のスイッチと、
   上記ハイ側のスイッチに接続されるロー側のスイッチを含むアクティブダイオードと、
   上記ハイ側のスイッチと上記ロー側のスイッチとの接続点の電圧を平均化して直流の出力電圧を負荷へ供給するように互いに接続されたインダクタ及びコンデンサと、
   上記ハイ側のスイッチと上記ロー側のスイッチとに連結され、上記ハイ側のスイッチを流れる電流を調整して上記出力電圧を所望値とするために、上記ハイ側のスイッチと上記ロー側のスイッチの作動状態を制御する制御装置と、
   を備えたステップダウン電流モードスイッチングレギュレータであって、
   上記アクティブダイオードは、上記ハイ側のスイッチのオン時には上記ロー側のスイッチをオフ状態とし、アクティブにされたときに上記接続点の電圧を上記ロー側のスイッチの他端の電圧より低い所定の低電圧に制御するイネーブルアクティブダイオード端子と、入力信号によって上記ハイ側のスイッチのオフ時に上記ロー側のスイッチを強制的にオン状態とする強制オン端子とを有し、
   上記制御装置は、上記ハイ側のスイッチをオフする期間において、上記出力電圧が上記所望値以下では、上記アクティブダイオードの上記イネーブルアクティブダイオード端子をアクティブにすることにより上記接続点の電圧を上記所定の低電圧に制御し、上記出力電圧が上記所望値より高いと上記アクティブダイオードの上記強制オン端子をアクティブとするスイッチングレギュレータ。
2. 請求項１のスイッチングレギュレータであって、
   上記ハイ側のスイッチに連結され、上記ハイ側のスイッチを流れる正負両方向の電流を測定する電流測定回路と、
   上記出力電圧の上記所望値を示す信号を受信する第１の入力と上記出力電圧を示す信号を受信する第２の入力とを有し、上記出力電圧の上記所望値と上記出力電圧との差をそれぞれ示す第１の出力および第２の出力信号を生成するエラーアンプと、
   上記エラーアンプの上記第１の出力信号を受信する第１の入力と基準電圧を受信する第２の入力とを有し、上記出力電圧が上記所望の出力電圧よりも大きい時にアクティブとなる第１の論理出力信号を出力する第１のコンパレータと、
   上記エラーアンプの上記第２の出力信号を受信する第１の入力と上記電流測定回路の出力を受信する第２の入力とを有し、上記エラーアンプによって前に出力された信号の平均と結合された上記エラーアンプからの上記第２の出力信号が上記電流測定回路の上記出力
   よりも小さいレベルである時にアクティブとなる第２の論理出力信号を出力する第２のコンパレータをさらに含み、
   上記制御装置は、上記第２の論理出力信号に応じて上記ハイ側のスイッチをオフし、上記第１の論理出力信号に応じて上記アクティブダイオードの強制オン端子をアクティブとするスイッチングレギュレータ。
3. 請求項２のスイッチングレギュレータであって、
   上記エラーアンプの上記第１の出力信号は上記出力電圧の上記所望値と上記出力電圧との差の瞬間の値を表すスイッチングレギュレータ。
4. 請求項２のスイッチングレギュレータであって、
   上記エラーアンプの上記第１の出力信号と上記エラーアンプの上記第２の出力信号とは互いに比例する量を有するスイッチングレギュレータ。
5. 請求項２のスイッチングレギュレータであって、
   上記エラーアンプの上記第１の出力信号と上記エラーアンプの上記第２の出力信号とは互いに等しいスイッチングレギュレータ。
6. 請求項２のスイッチングレギュレータであって、
   上記エラーアンプの上記第２の出力信号を平均化するループフィルタをさらに含むスイッチングレギュレータ。
7. 請求項２のスイッチングレギュレータであって、
   上記電流測定回路の出力と上記第２のコンパレータの上記第２の入力との間に配置された終端処理するインピーダンスおよび基準電圧をさらに含むスイッチングレギュレータ。
8. 請求項２のスイッチングレギュレータであって、
   上記第１のコンパレータの上記第１の入力に連結された終端処理するインピーダンスおよび基準をさらに含むスイッチングレギュレータ。
9. 請求項２のスイッチングレギュレータであって、
   上記エラーアンプの上記第１の出力信号と上記第２の出力信号は電流信号であるスイッチングレギュレータ。
10. 請求項１のスイッチングレギュレータであって、
    上記アクティブダイオードは、
    第１の端子、第２の端子、および制御端子を有するトランジスタと、
    オフセット電圧源を介して上記トランジスタの上記第１の端子に接続される非反転入力端子、上記トランジスタの上記第２の端子に接続される反転入力端子、および出力端子を有するアンプと、
    上記制御装置から上記強制オン端子を介して制御信号を受信する第１の入力、および上記アンプの出力信号を受信する第２の入力を有する加算器と、
    上記加算器の出力を受信する入力および上記トランジスタの上記制御端子に連結された出力を有し、上記加算器の出力に基づいて上記トランジスタの作動を制御するドライバー回路とを含み、
    上記トランジスタの上記第１の端子から上記トランジスタの上記第２の端子へ順方向の電流が流れる時、上記トランジスタの上記第１の端子と上記トランジスタの上記第２の端子の間の電圧が上記オフセット電圧源の電圧で維持されるスイッチングレギュレータ。
11. 請求項１０のスイッチングレギュレータであって、
    上記ドライバー回路は、上記トランジスタの状態を示す出力状態信号を生成し、
    上記出力状態信号は上記制御装置に連結され、上記ハイ側のスイッチをオンする条件の一つとなるスイッチングレギュレータ。
12. 請求項２のスイッチングレギュレータであって、
    上記電流測定回路、上記エラーアンプ、上記アクティブダイオード、上記第１のコンパレータ、および上記第２のコンパレータのそれぞれは、必要な時に上記スイッチングレギュレータの作動中に上記制御装置によって作動させられ、
    上記制御装置は、特定の装置にイネーブル制御信号を送ることによって特定の装置を作動させるスイッチングレギュレータ。
13. 請求項１のスイッチングレギュレータであって、
    上記電流測定回路は、第１の制御イネーブル信号が上記制御装置から送られている時に上記ハイ側のスイッチを正の方向に流れる電流を測定し、第２の制御イネーブル信号が上記制御装置から送られている時に上記ハイ側のスイッチを負の方向に流れる電流を測定するスイッチングレギュレータ。
14. 請求項１のスイッチングレギュレータであって、
    上記電流測定回路は、上記ハイ側のスイッチを流れる電流の量に比例した出力電流信号を生成するスイッチングレギュレータ。
15. 請求項１４のスイッチングレギュレータであって、
    電流が正の方向に上記ハイ側のスイッチを流れている時、上記出力電流信号は正の電流信号であり、電流が負の方向に上記ハイ側のスイッチを流れている時、上記出力電流信号は負の電流信号であるスイッチングレギュレータ。
16. 請求項１のスイッチングレギュレータであって、
    上記ハイ側のスイッチに流れる電流が０のとき、上記電流測定回路の出力が正の電圧レベルに設定されるスイッチングレギュレータ。
17. 請求項７のスイッチングレギュレータであって、
    上記ハイ側のスイッチに流れる電流が０のとき、上記電流測定回路の出力が正の電圧レベルに設定されるスイッチングレギュレータ。

Images