JP4280247B2

JP4280247B2 - 所定の導通期間を有する電流モードスイッチングレギュレータ

Info

Publication number: JP4280247B2
Application number: JP2005103158A
Authority: JP
Inventors: ケー．オズワルドリチャード; 完山本; 浩斎藤; 卓也石井; 隆龍; 裕樹明石; 武田中
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2004-03-31
Filing date: 2005-03-31
Publication date: 2009-06-17
Anticipated expiration: 2025-03-31
Also published as: US20050218877A1; US7250746B2; JP2005295795A

Description

本発明は、スイッチングレギュレータに関し、特に、過渡応答が優れ、定常状態において精度が高い簡易化したデュアルモードコントローラを使用することで、広範囲の供給電圧や負荷電流で効率よく動作することが可能なスイッチングレギュレータに関する。

従来より公知の通り、負荷電流や入力供給電圧の変化が大きい場合に、その変化に迅速に反応するためには、ステップダウンスイッチングレギュレータ、すなわちバックスイッチングレギュレータとして一定周波数でのピーク電流制御を行うものが最もよく使われている。このような従来のスイッチングレギュレータの例を図１Ａに示す。図１Ｂは、図１Ａに示す従来のスイッチングレギュレータの非連続電流モードと連続電流モードでの動作を示すタイミング図である。

図１Ａに示すように、従来のスイッチングレギュレータは、スイッチＳＷ１０３の第１の配線に接続された第１の配線を有する入力電圧源１０１と、電流測定部１０２と、スイッチ１０３の第２の配線に接続されたカソードを有するダイオード１３７と、スイッチ１０３の第２の配線に接続された第１の配線を有するインダクタ１０５と、インダクタ１０５の第２の配線に接続された第１の配線を有するキャパシタ１０６と、互いに直列に接続され、かつキャパシタ１０６に並列に接続された一対の抵抗１１１、１１０と、キャパシタ１０６と並列に接続された負荷１１２と、スイッチングレギュレータの全体の動作を制御するように機能するコントロール部２００とを備える。図１Ａに示すように、電圧源１０１、ダイオード１３７（アノード）、キャパシタ１０６、直列抵抗１１０、１１１、負荷１１２のそれぞれの第２の配線は接地されている。

コントロール部２００は、非反転入力で基準電圧を受け取るエラーアンプ１１４と、エラーアンプ１１４の出力を受け取るループフィルタ１１５と、ループフィルタ１１５からの出力と電流測定部１０２の出力とをそれぞれ第１の入力と第２の入力として受け取る加算部１１８と、加算部１１８の出力を入力として受け取るコンパレータ１１９と、クロックジェネレータ１２１と、クロック１２１の出力とコンパレータ１１９の出力の両方を入力信号として受け取るラッチ１２３（ＳＲフリップフロップ等）とを備える。また、図１Ａに示すように、ラッチ１２３の出力はスイッチ１０３の開閉制御を行うための制御信号として機能し、負荷１１２にかかる電圧の一部は、コントロール回路２００のエラーアンプ１１４の反転入力にフィードバックされる。ここで、図１Ａのスイッチングレギュレータの動作を示す。

図１Ａと図１Ｂを再び参照する。動作時に、調整された出力電圧として負荷１１２にかかる電圧の一部分が抵抗１１０、１１１によって決定され、この電圧は配線１０９を介してエラーアンプ１１４の負端子又は反転入力に与えられる。所望の負荷電圧に基づいて決定される設定値又は基準電圧１１３は、エラーアンプ１１４の正端子又は非反転入力に与えられる。エラーアンプの出力は、出力電圧１０８の所望値と測定値との差を示す。エラーアンプの出力はループフィルタ１１５と接続されており、ループフィルタ１１５は、コントロールループが適切な過渡応答と定常状態での精度を確実に得られるように、周波数補償を行う機能を有する。

クロック１２１は、繰返し周期Ｔ_CLOCKでパルスを生成する。このパルスは、セット入力Ｓを経由して、ＳＲラッチ１２３をセットするために使用されるもので、これにより、ＳＲラッチ１２３のＱ出力が配線１２４を通じてスイッチ１０３をＯＮにする。スイッチＳＷ１０３がＯＮ状態の間、インダクタ１０５を流れる電流は少しずつ増加する。インダクタ電流Ｉ_L１０４の増加値は、スイッチ電流測定部１０２によって、その値に比例する電圧に変換され、変換された電圧は配線１１７を介して加算部１１８の入力１３１に印加される。加算部１１８の出力１３２は、ループフィルタ１１５の出力１１６と実測された増加中のインダクタ電流Ｉ_L１０４との電圧差を示しており、コンパレータ１１９によって論理レベルに変換される。そして、コンパレータ１１９の出力がＳＲラッチ１２３のリセット入力に印加される。ＳＲラッチ１２３が、入力１３５において、コンパレータ１１９の出力によってリセットされると、スイッチＳＷ１０３がＯＦＦになる。なお、これはインダクタ電流Ｉ_L１０４がループフィルタ１１５の出力によって設定される正の値に到達したときに起こる。

スイッチＳＷ１０３がＯＦＦになると、インダクタ電流Ｉ_L１０４は、０に到達するまでダイオード１３７を流れるが、負荷電流Ｉ_Loadが小さい場合は、次のクロックパルスがクロック１２１によって生成されるまで０の値のままである。図１Ｂに示すように、スイッチＯＮ時間Ｔ_ONが切れた直後（Ｔ_ON＝０のとき）は、インダクタ電流Ｉ_L１０４は、スイッチＳＷ１０３が再びＯＮになるまで０へと減少する。負荷電流Ｉ_Load１０７が小さい場合、インダクタ電流Ｉ_L１０４は、次のクロックパルス又は次の周期まで０のままである。また、図１Ｂに示すように、負荷電流Ｉ_Load１０７が大きい場合（負荷電流が０に達しない場合）は、インダクタ電流Ｉ_L１０４の値は次のクロックパルスでＩ_VALLEYに到達する。キャパシタ１０６は、インダクタ電流Ｉ_L１０４を平滑化及び平均化して、負荷電流Ｉ_Load１０７を生成する。

インダクタ電流Ｉ_L１０４が周期内のある期間において０である場合は、動作モードを非連続電流モード（ＤＣＭ）と称し、一方、インダクタ電流Ｉ_L１０４が周期時間の全期間にわたって０より大きい場合は、動作モードを連続電流モード（ＣＣＭ）と称す。

上記の回路はスイッチングレギュレータとして動作可能である一方で、例えば、携帯用電池を電源とする装置（携帯電話等）等の多くの用途に使用することは適切ではない。公知のように、充電して実行時間を最大にするためには、それらの装置用のレギュレータは、負荷や入力電圧が大きく変化するという条件の下で、高い効率を得なければならない。上記の図１Ａに示す従来の技術は、ダイオード１３７における順方向電圧降下によって多大なる損失を受けるため、適切でない。

この問題を解決するための従来の方法では、ＯＮ電圧の降下をより小さくするためにダイオードを低電圧側ＭＯＳトランジスタスイッチに置き換えることに焦点がおかれている。そのうえ、この方法においてＭＯＳトランジスタ用の適切なゲートドライブ信号を生成するには、コントローラにかなりの変更を行わなければならない。

連続電流モードでは、低電圧側スイッチのゲートドライブ信号は、通常、メインスイッチの駆動信号の反転信号である。これに対して、非連続電流モードでは、反転電流と多大なる電力の損失を防ぐためにインダクタ電流を０まで低下させるとき、低電圧側スイッチはＯＦＦでなければならない。さらに、低電圧側スイッチとメインスイッチの動作がオーバーラップしない、もしくは、同時に導通しないようにしなければならない。たとえ短い時間であっても、低電圧側スイッチとメインスイッチの両方が同時にＯＮになると、大きい貫通電流が入力電圧ＶＩＮから接地ＧＮＤに流れてしまう。これによって回路効率が著しく損なわれ、また過熱によってスイッチがダメージを受ける可能性すらある。逆に、低電圧側スイッチとメインスイッチの両方が同時にＯＦＦの場合は、「デッドタイム」又は非導通期間ができる。これが、インダクタ電流がスイッチのボディダイオードに流れる原因となり、その結果、ダイオードの順方向電圧降下が大きいために電力損失が起こる。

上記の問題を解決する方法の一つに、適応デッドタイム・ゲートドライブコントローラを備える方法がある。この解決方法は、例えば、米国特許６，３９６，２５０号、「ボディダイオード導通及び逆回復損失を低下させる方法（CONTROL METHOD TO REDUCE BODY DIODE CONDUCTION AND REVERSE RECOVERY LOSSES）」で詳しく説明されている。簡単に説明すれば、上記の特許に開示されている装置によると、高電圧側スイッチと低電圧側スイッチ間の端子の電圧を感知し、高電圧側スイッチ又は低電圧側スイッチを動作させるためのパルス遅延期間を検出する。時間の遅延を最小値に設定するために学習回路を用いて貫通電流を回避する。このように、同期整流回路のボディダイオードが導通状態となる非オーバーラップ時間を最小化することで、電力損失を軽減できる。しかしながら、上記の従来技術では、上記の学習回路に伴う構成要素を追加する必要があり、そのため、コストが増大し、設計も複雑になってしまうため、実用的な解決方法として多くの用途での使用ができなくなってしまう。

上記の従来の方法には、図１Ａのレギュレータに示すように、ＭＯＳスイッチ用のゲートドライブにおけるスイッチング損失によって効率がさらに低下することから、他にも不利な点がある。このスイッチング損失は、低負荷電流時に特に著しくなる。これは、例えば、スイッチング頻度をかなり少なくすることによって、出力電圧１０８に認識できるほどの変化をさせることなく、キャパシタ１０６に蓄積される電荷から小さい負荷電流を容易に、比較的長時間にわたって供給できたとしても、スイッチング損失はクロックが変化するたびに起こるためである。

この問題を解決するために、スイッチングレギュレータを制御するコントローラを、全ての電源スイッチとコントローラの全ての部分をＯＦＦにする「休止時間」の期間で区切ってバースト的に動作させることが提案されている。この方法によると、小さい負荷電流でのスイッチング損失が最小になる。この従来技術は、米国特許６，３０４，０６６号、「スイッチングレギュレータ回路において広範囲の電流範囲で高い効率を維持するための制御回路と方法（CONTROL CIRCUIT AND METHOD FOR MAINTAINING HIGH EFFICIENCY OVER BROAD CURRENT RANGES IN A SWITCHING REGULAR CIRCUIT）」及び米国特許６，３０７，３５６号、「電圧モードフィードバック用バーストモード回路（VOLTAGE MODE FEEDBACK BURST MODE CIRCUIT）」に詳しく説明されている。言うまでもなく、これらの方法では、スイッチングレギュレータのコントローラに多くの増設部分を加える必要があり、回路がさらに複雑化されることが一つの欠点である。また、このようなスイッチングレギュレータは、バースト時に複数のスイッチング周期を持つため、効率の点から考えても、最大の効果をもたらすとは言えない。

図１Ａに示す固定周波数電流モードのスイッチングレギュレータには、Ｔ_ONからＴ_CLOCKへの切換えのためのデューティー比が５０％を超えたとき（スイッチがいずれのスイッチング周期においても、その周期の５０％よりも長い時間ＯＮである場合）、固有の安定性の問題に起因する欠点がある。スイッチＳＷ１０３のデューティー比を制御することで負荷電圧１０８を調整するため、Ｔ_ONからＴ_CLOCKへの切換えのためのデューティー比が５０％を超えると、スイッチＳＷ１０３は負荷電圧の原因となり、スイッチングレギュレータ１００は不安定な状態となる。この現象は、より高いデューティー比で達成されるスイッチングレギュレータの十分な電流供給能力の妨げとなるため、懸念されている。電流モードスイッチングレギュレータの安定性を維持するには、傾斜補償信号を供給して、スイッチングレギュレータを制御するコントローラ用の電流から生成された信号を調整すればよい。しかしながら、デューティー比が大きい場合は、傾斜補償が今度はスイッチングレギュレータの負荷電流及び電力効率を下げる原因となる。

米国特許６，４９８，４６６号、「電流限界に対する傾斜補償の影響の解消（CANCELLATION OF SLOPE COMPENSATION EFFECT ON CURRENT LIMIT）」では、電流モードスイッチング電圧レギュレータ用の制御回路を設けることで、上記の問題点の解決策としている。この電流モードスイッチング電圧レギュレータ用の制御回路は、レギュレータ自体の最大電流限界をより大きなデューティー比でほぼ一定に保つように、傾斜補償信号の大きさに対してスイッチング閾値を調整する。そのような制御回路の実現には、かなりの数の電気部分をスイッチングレギュレータに加えることになり、その結果、コントローラに対するサイズやコストが大きくなり、また設計の複雑さも増大することになり、この点がこの方法の欠点である。

上記を鑑み、本発明は、上記にあげた従来の方法と設計に伴う問題点を解消する簡易化したスイッチングレギュレータを提供することを第１の目的とする。

本発明の一実施形態によると、電源用スイッチングレギュレータの一例は、共通端子と、直流電流入力を供給するための入力端子と、出力端子と、前記共通端子に接続された第１の端子を有する環流ダイオードと、前記環流ダイオードの第２の端子に接続された第１の端子と、前記出力端子に接続された第２の端子とを有するインダクタと、前記出力端子に接続された第１の端子と、前記共通端子に接続された第２の端子とを有するキャパシタと、前記入力端子と前記インダクタの第１の端子との間に接続されており、前記直流電流入力が前記インダクタに与えられる導通状態と、前記直流電流入力が前記インダクタから遮断される非導通状態との間でスイッチング動作可能なスイッチと、前記スイッチに接続されており、前記スイッチが前記導通状態である期間の長さが、前記入力端子の電圧と前記出力端子の電圧との間の差に反比例するように、前記スイッチが前記導通状態及び前記非導通状態である期間の長さを制御することが可能なコントローラとを備える。

本発明によると、ＯＮ状態のデューティー比が１００％となるまで動作可能であって、ＯＮ時間Ｔ_ONの所定の値を利用することによって、傾斜補償を使用せずに実現可能な電流モードスイッチングレギュレータを提供できるという利点がある。

また、他にも、本発明によると、比例誤差制御のみを行うコントローラによる調整精度以上となるように出力電圧の調整精度を改善するために、所望の出力電圧値と実測して得られた出力電圧値間の誤差を積分するコントローラを提供できるという利点がある。

また、本発明の利点として、本発明によるコントローラは、負荷電流の値が小さいときは、非連続インダクタ電流モード“ＤＣＭ”で動作し、優れた軽負荷効率を得ることができ、また、負荷電流の値が大きいときは、インダクタ及び出力キャパシタのリプル電流値を（したがって、電圧出力のリプル電圧も）低下させることと、負荷が大きい場合に優れた効率を得ることを目的として、連続インダクタ電流モード“ＣＣＭ”で動作することがあげられる。

また、本発明によると、ＤＣＭとＣＣＭの間で自動遷移を実現することと電流モード制御を使用することで、出力電圧における負荷電流と入力電圧の変化を妨げ、また、負荷電流動作点の関数である過渡応答時間の変化を最小限にできる。

さらに、本発明の利点としてあげられる点は、本発明による回路が、サンプリングクロックを使わずに、ループフィルタ前で誤差信号に直接連続時間監視を行うことであり、これにより、フィルタスルーレートとクロック周期による遅延をなくすことができる。

加えて、本発明の目的、利点、新規の特徴は、当業者が以下に続く詳細の説明の検討する際に明らかとなる。また、本発明の目的、利点、特徴は、本発明を実行することによって理解されてもよい。本発明の新規の特徴が以下に示すが、本発明の他の目的や特徴に加えて、本発明は、その構成と内容の両方において、図面を伴う以下の詳細な説明からよりよく理解され評価される。

本明細書に援用され、本明細書の一部を構成する添付図面には、本発明の様相と実施の形態のそれぞれをいくつか示す。そして、添付図面は、上記の概要説明と下記の詳細な説明とともに、本発明の原理を説明するためのものである。別紙添付の図面を参照して、これらの説明を行う。これらの図面は、本発明の好適な実施の形態を説明する目的で使用されるのであって、本発明を制限するものではない。上記全ての図面において、共通の構成要素には同一の符号を付している。

以下、本発明を、図面を参照しながら詳しく説明する。ここでは、発明の最良の形態を示す。しかし、本発明は多くの異なる形態で具現化されてもよく、本明細書中に示す実施の形態に限定されるものではない。むしろ、これらの実施の形態は、この開示が完全なものとなり、発明の範囲を詳しく当業者に伝えることができるように記載されており、同様の構成要素は同様の番号によって示す。

図２に、本発明に係る電流モードスイッチングレギュレータの一例を示す。図２を参照すると、本実施形態において、スイッチングレギュレータ１は、スイッチＳＷ３の第１の配線に接続された第１の配線を有する電圧源Ｖ_IN１０を備えている。Ｖ_INは、電池等の従来の電源から供給されることが好ましく、スイッチＳＷ３は、ｐチャネル形ＭＯＳトランジスタ（ＰＭＯＳトランジスタ）であることが好ましい。

図２に示すように、スイッチングレギュレータは、ダイオード５０と、電圧アンプ５３とをさらに備えており、ダイオード５０のカソード端子８３はスイッチＳＷ３の第２の配線と電圧アンプ５３の反転端子５３ａに接続され、ダイオード５０のアノード端子８４は接地され、かつ基準電圧Ｖ_DT５５を介して電圧アンプ５３の非反転端子５３ｂに接続されている。本実施形態において、ダイオード５０は、ＮＭＯＳトランジスタ５２とそのボディダイオード５１とを備えている。図２に示すように、ＮＭＯＳトランジスタ５２のドレイン端子はボディダイオード５１のカソードに接続され、ダイオード５０のカソード端子を構成している。ＮＭＯＳトランジスタ５２のソース端子はボディダイオード５１のアノードに接続され、ダイオード５０のアノード端子を構成している。なお、できるだけ小さく、かつ電圧アンプ５３の入力オフセット電圧の最大値よりも常に大きい値を基準電圧Ｖ_DT５５の値に選択する。電圧アンプ５３の出力は制御回路４１に与えられ、またＮＭＯＳトランジスタ５２のゲートにフィードバックされる。

続いて、スイッチングレギュレータ１は、スイッチＳＷ３の第２の配線に接続される第１の配線を有するインダクタ５、インダクタ５の第２の配線に接続される第１の配線を有するキャパシタ６、互いに直列に接続され、かつキャパシタ６と並列に接続された一対の抵抗１１、１０と、キャパシタ６と並列に接続された負荷１２とをさらに備えている。図２に示すように、電圧源１０、ダイオード５０（例えば、アノード）、キャパシタ６、直列抵抗１０、負荷１２の第２の配線は、それぞれ接地されている。

また、スイッチングレギュレータは、前記回路の動作を制御するコントローラ４１を備えている。より具体的には、本実施形態において、コントローラ４１は、タイマ回路Ｔ_ON７０と、コンパレータ７１，７３、７６と、トランスコンダクタンス・アンプ７２と、ドライバ７５と、ループフィルタ１５と、論理回路７４と、基準電圧１３とを備えている。上記の構成要素は、それぞれ、多数設けられてもよい。なお、スイッチングレギュレータの構成と用途によっては、構成要素の一部が必要ない場合もある。さらに、本実施形態において、コントローラ４１に含まれる構成要素の電力はＶ_IN１０によって供給される。

図２を参照すると、タイマ回路Ｔ_ON７０は信号Ｖ_IN、信号Ｖ_LOAD、信号Ｖ_REF、論理回路７４からの出力信号を、入力として受け取る。コンパレータ７１とアンプ７２はいずれも、信号Ｖ_REFと、抵抗１１と抵抗１０によって決定される出力電圧Ｖ_LOADの所定の部分を入力として受け取る。論理回路７４は、タイミング回路Ｔ_ON７０、コンパレータ７１、電圧アンプ５３、イネーブル回路６１Ａ、コンパレータ７３、コンパレータ７６それぞれの出力を入力として受け取る。論理回路７４は、アクティブダイオードをイネーブルにする信号６２、ドライバ７５へのスイッチＯＮ信号、ＲＵＮＴ_ON信号７８を出力信号として出力する。これらの予め認識された入力を利用して認識される出力を生成する論理回路７４の機能は、図３の論理状態図によって定義されている。図３は、レギュレータ１の全体的な動作も示している。

また、本発明のスイッチングレギュレータは、ダイオード５０を流れる電流を測定する電流測定回路５７を備える。電流測定回路５７は、ＡＮＤゲート２９を介して、コントローラ４１によってイネーブルになる。ＡＮＤゲート２９は論理回路７４とコンパレータ７６からの信号を入力として受け取る。

図２を再び参照すると、トランスコンダクタンス・アンプ７２の出力は、ループフィルタ１５の入力に接続されている。ループフィルタ１５の出力は、コンパレータ７３とコンパレータ７６両方の非反転入力に接続されている。コンパレータ７３の反転入力は、電流測定回路５８の出力を入力信号として受け取り、コンパレータ７６の反転入力はオフセット電圧２７に接続されている。

また、本発明のスイッチングレギュレータは、レギュレータ・イネーブル信号６１を介して制御される安全回路６１Ａを備えていてもよい。安全回路６１Ａは、例えば、温度や、電力、出力の短絡、点線で囲んだ中の構成要素に起こりうる異常を点検する。これらの構成要素は、単一集積回路、例えば、特定用途の集積回路であるＡＳＩＣに設けられることが好ましい。図２に示す実施形態では、ＡＳＩＣは、ＰＩＮ１、ＰＩＮ２、ＰＩＮ３、ＰＩＮ４、ＰＩＮ５、ＰＩＮ６で示すＩ／Ｏピンを有する。

ここで、図２に示すスイッチングレギュレータの動作を説明する。上記のように、インダクタ５はスイッチＳＷ３と負荷１２の間に接続されている。ダイオード５０のカソード端子８３はスイッチＳＷ３とインダクタ５との接続部に接続されている。一方、ダイオード５０のアノード端子８４は、共通接地ＧＮＤ０に接地され、通常のバックスイッチングレギュレータ、つまり、ステップダウンスイッチングレギュレータ１を構成する。電圧アンプ５３は、ダイオード５０の電力損失を大幅に減らすため、ダイオード５０のカソード端子８３に接続される反転入力端子５３ａと基準電圧Ｖ_DT５５の負端子５５ａに接続される非反転入力端子５３ｂを有している。基準電圧Ｖ_DT５５の正端子５５ｂはダイオード５０のアノード端子８４に接続されており、電圧アンプ５３の出力５３ｃは、ＮＭＯＳトランジスタ５２のゲート端子５２ａとダイオード５０に含まれているボディダイオード５１とに接続されている。前述のように、基準電圧Ｖ_DT５５の値を、できるだけ小さく、かつ電圧アンプ５３の入力オフセット電圧の値よりも大きい値（通常約１０ｍＶ）にする。これにより、正方向、すなわち順方向のダイオード電流Ｉ_D５６がダイオード５０に流れ込むと、電圧アンプ５３が、常にダイオード順方向電圧Ｖ_Dを、大きさが小さく、極性が正となるように、ＮＭＯＳトランジスタ５２のゲート電圧を調整する。一般的には、ダイオード順方向電圧Ｖ_Dを常に０から２×Ｖ_DTの間となるようにする。ダイオード電流Ｉ_D５６が反転し、負の電流になると、ダイオード順方向電圧Ｖ_Dも負となり、電圧アンプ５３の出力５３ｃを、例えば、接地のような、最も負に近い値に近づくようにして、ダイオード５０のＮＭＯＳトランジスタ５２とボディダイオード５１とを非導通状態にする。その結果、ダイオード５０は、順方向電圧降下が少なく、逆方向電流が小さい状態で動作し、ダイオード５０には、アノード端子８４とカソード端子８３間のダイオード５０自体の有効電圧以外に制御入力がないという、ダイオードとして、ほぼ理想的な働きをする。

したがって、本発明のダイオード５０は、前述した通常の意味の同期整流回路又は同期スイッチではなく、むしろ「アクティブダイオード」である。さらに省電力化をすすめるためには、使用されていないときは、コントローラ４１からの信号線６２によって電圧アンプ５３の電源をＯＦＦにすればよい。さらに、ショットキーダイオード（図示せず）を（図２の点線４０で囲んだ）集積回路の外側にボディダイオード５１と平行に設けてスイッチングレギュレータの効率をさらに改善することもできる。

スイッチＳＷ３の動作は、コントローラ４１のドライバ７５によって生成される出力信号６０によって制御される。ドライバ７５の出力信号が、所定の時間スイッチがＯＮになるように制御スイッチＳＷ３に与えられ、これにより負荷電圧Ｖ_LOADを所望の値になるよう調整する。コントローラ４１の出力信号６０を利用するスイッチングレギュレータの所望の動作を行うために、ダイオード電流Ｉ_D５６やリサーキュレート信号５４等の、点線４０で囲んだ集積回路の内側の入力信号に加え、入力電圧Ｖ_INや接地ＧＮＤ０、負荷電圧Ｖ_LOAD、数式（１）に定義される抵抗Ｒ₁１１及び抵抗Ｒ₂１０によって分圧された配線９上の電圧、レギュラータイネーブル信号６１等の、点線４０で囲んだ集積回路の外側からの入力がコントローラ４１に与えられる。

図３は、図２の論理回路７４を有する本発明の一実施形態に係るスイッチングレギュレータの動作を示す状態図である。図２と共に図３を参照すると、スイッチングレギュレータは以下の動作を行う。

コントローラ４１は、ＯＮとＯＦＦの二つの状態のうち一方になるようにスイッチＳＷ３を制御し、レギュレータの動作を行う。負荷電流Ｉ_LOAD７が小さい場合は、スイッチングレギュレータは、スイッチＳＷ３とダイオード５０の両方がＯＦＦ、すなわち非導通状態になって、インダクタ電流Ｉ_L４がいくばくかの間実質０となることを特徴とする非連続インダクタ電流モード（ＤＣＭ）で動作する。この状態は、「アイドル」コントローラ状態と称される。以下に説明する目的のために、スイッチＳＷ３とダイオード５０がＯＦＦであるアイドル状態で、ＤＣＭにおけるレギュレータの動作の一周期が始まるとする。この状態において、負荷１２は、配線９の電圧が基準電圧Ｖ_REF１３を下回るまで、キャパシタ６の電圧を減少させ、コンパレータ７１の出力Ｖ_E７７をロジックＨにし、これにより、コントローラ４１をアイドル状態からＨ_ONコントローラ状態に遷移させ、ロジック回路７４からの出力７８をアサートし、タイマＴ_ON７０を始動し、スイッチＳＷ３をＯＮにする。

図３を参照すると、この「アイドル」状態から「Ｈ_ON」までの遷移は、コントローラ４１がイネーブルであり、かつ、（その一部が信号線９上に表されている）負荷電圧がＶ_REF１３の電圧レベルよりも低くなるか（Ｖ_E７７＝Ｈ）、ループフィルタ電圧がコンパレータ７６（信号６３、／ＤＣＭ＝Ｈ）の閾値よりも高くなる場合に生じる。いったんこの現象が起こると、コントローラは、Ｔ_ONの出力が所定の期間有効となる「Ｈ_ON」状態となり、スイッチＳＷ３が閉じる。

「Ｈ_ON」コントローラ状態の間は、タイマＴ_ONが切れるまで、インダクタ電流Ｉ_L４が増加し続ける。Ｔ_ONが切れる（ロジックＬになる）と、スイッチＳＷ３は信号６０を通じてＯＦＦになる。ここで、「Ｅ_NLO」コントローラ状態への遷移が、ダイオード５０を通じてインダクタ電流の還流が始まり、信号５４をロジックＨにするまで起こらないことが重要である。スイッチＳＷ３がＯＦＦとなり、トランジスタ５２がＯＦＦになるときの貫通電流を防ぐのは、スイッチングレギュレータのこの動作である。図３を参照すると、「Ｈ_ON」状態から「Ｅ_NLO」状態への遷移は、ＲｕｎＴ_ON信号がロジックＨであり、タイマ期間の最後にＴ_ONが切れたときに起こる。なお、ＲｕｎＴ_ON＝Ｈはランタイマをイネーブルにし、ＲｕｎＴ_ON＝Ｌは、タイムアウト時と同様に、タイマをリセットする。Ｔ_ONはタイマの出力信号であって、ＲｕｎＴ_ON信号がロジックＨのときロジックＨとなり、Ｔ_ON時間を経過するか、ＲｕｎＴ_ON信号がロジックＬになるまでロジックＨのままである。

コントローラ４１が「Ｅ_NLO」コントローラ状態である間、インダクタ電流Ｉ_L４は、アクティブダイオード５０を還流し、その大きさは０に向かって徐々に低下する。インダクタ電流Ｉ_L４が０に到達すると、アンプ５３の出力がロジックＬであるので、アクティブダイオード５０がＯＦＦとなる。ＮＭＯＳトランジスタ５２のゲート電圧がロジックＬになって、ＮＭＯＳトランジスタ５２がＯＦＦになると、信号５４によるスイッチングレギュレータの「Ｌ_OFF」コントローラ状態への遷移が起こる。なお、図３に示すように、ループフィルタ電圧がコンパレータ７６の閾値電圧よりも大きいとき（／ＤＣＭ＝Ｈ）、スイッチングレギュレータはＥ_NLOモードからＬ_OFFモードへ遷移でき、Ｉ_COM７９はロジックＨとなる。また、インダクタ電流はループフィルタによって命令されたレベルよりも低いが、正の電流である。さらに、信号５８の正の値は、Ｉ_D５６の正方向と対応している。

Ｌ_OFFコントローラ状態においては、アンプ５３の出力の電圧（還流信号５４と称す）が既にロジックＬ（つまり、ＯＦＦ）であるため、コントローラ４１は即座にスイッチングレギュレータをＤＣＭデューティー比全体の仮想スタート点である「アイドル」コントローラ状態に戻す。

負荷が増加すると、「アイドル」コントローラ状態において、Ｖ_LOADは急速に低下し、ＤＣＭ動作の０インダクタ電流Ｉ_L４期間はより一層短くなって、存在しなくなる。ある周期でスイッチＳＷ３がＯＮとなる時間は、タイマ回路Ｔ_ON７０によってＴ_ONに固定され、バレー電流Ｉ_VALLEY、すなわちネガティブピーク・インダクタ電流の最大値はシーケンサとＤＣＭのアクティブダイオード５０によって０に保たれ、Ｖ_LOADがさらに低下すると、エラー・トランスコンダクタンス・アンプ７２に対する平均入力電圧が負となる。ループフィルタ１５の出力は正となって、増加する。これにより、コンパレータ７６の出力が、／ＤＣＭ＝Ｈで表されるロジックＨとなり、コントローラ動作モードが連続電流モード（ＣＣＭ）に切り替わる。

ＣＣＭ（つまり、／ＤＣＭ＝Ｈのとき）では、タイマ回路Ｔ_ON７０のスイッチＯＮ時間Ｔ_S__ON（つまり、ＳＷ３がＯＮである時間）は、そのＤＣＭにおける値に対して９０％まで低下する。スイッチングレギュレータが、開始時点であるアイドルコントローラ状態であるとする。このとき、還流開始時に／ＤＣＭ＝Ｈであれば、ＲｕｎＴ_ON信号を変化させ、タイマ回路Ｔ_ON７０がすぐに信号Ｔ_ONをアクティブにし、スイッチングレギュレータがＨ_ONコントローラ状態となり、スイッチＳＷ３がＯＮになる。ＤＣＭにおけるＴ_ON時間に対して９０％のＴ_ON時間でタイマ回路Ｔ_ON７０の信号出力が切れると、スイッチＳＷ３がＯＦＦになり、アクティブダイオード５０がイネーブルとなり、アンプ５３から出力された還流論理信号である信号５４がＨとなり、インダクタ電流Ｉ_L４がダイオード５０において還流された状態で、スイッチングレギュレータが「Ｅ_NLO」コントローラ状態となる。ＣＣＭでは、ダイオード電流Ｉ_D５６用の電流測定回路５７がアクティブとなり、現在のバレー電流Ｉ_VALLEYを表すＩ_Dの値が、配線５８上でコンパレータ７３の反転端子に出力される。ダイオード電流Ｉ_D５６はピークに近い値をとり、またその値は、ループフィルタ１５の出力によって設定されるバレー電流Ｉ_VALLEYの目標値よりも高い値であるため、コンパレータ７３の出力電流Ｉ_COMP７９はロジックＬとなる。しかし、ダイオード電流Ｉ_D５６が低下するにつれて、Ｉ_D５６は徐々にバレー電流Ｉ_VALLEYの目標値に近づく。これにより、コンパレータ７３の出力Ｉ_COMP７９がロジックＬからロジックＨに変化し、スイッチングレギュレータを「Ｌ_OFF」コントローラ状態に遷移させ、電圧アンプ５３と電流測定電流５７は信号６２によってディスエーブルになる。還流信号５４の電圧レベルがロジックＬの閾値に到達すると（つまり、ＮＭＯＳ５２がＯＦＦになると）、スイッチングレギュレータは、「アイドル」コントローラ状態となり、そしてすぐに、ＣＣＭにおける全周期の開始点とみなされる「Ｈ_ON」コントローラ状態になる（／ＤＣＭ＝Ｈであるため）。その後、スイッチングレギュレータはこの周期を繰り返す。

ＣＣＭにおいて、コントローラ４１に制御されるスイッチングレギュレータ１は、負荷電圧Ｖ_LOADの所望値からのずれをエラーアンプ７２とループフィルタ１５によって積分することによって、バレー電流Ｉ_VALLEYを調整して負荷電圧Ｖ_LOADの定常状態の値を所望値に正確に一致させる、典型的な電流モードで動作する。ＣＣＭでの動作時に負荷が低下する場合、負荷電圧Ｖ_LOADは上昇傾向にあり、ロジックＬにコンパレータ７６が切り替わり、／ＤＣＭ＝ＬかつＤＣＭ＝Ｈになるまで、ループフィルタ１５の出力とバレー電力Ｉ_VALLEYは低下を続ける。その結果、コントロール４１がＤＣＭ動作に切り替わる。これにより、スイッチングレギュレータは、所望値（又は、それよりも低い値）にＶ_LOADが低下するまで、スイッチＳＷ３がＯＦＦの状態で、「アイドル」コントローラ状態のままとなる。その時点で、コンパレータ７１の出力Ｖ_E７７がロジックＨとなり、ＤＣＭコントロール周期が再び始まり、上記の動作を繰り返す。

前述の本発明の実施形態におけるスイッチングレギュレータの動作によると、ＤＣＭにおけるスイッチＯＮ時間Ｔ_S__ONは、インダクタ電流Ｉ_L４のピーク電流Ｉ_Lpeakに対するバレー電流Ｉ_Lvalleyの値が値Ｉ_Tとなるように、所定時間の値Ｔ_Tと等しくなる。この値Ｉ_Tは、供給電圧Ｖ_IN、負荷電圧Ｖ_LOAD、動作温度、集積回路内部の構成要素の許容値等からはできるだけ独立した値であることが好ましい。そのようにすると、スイッチＳＷ３のスイッチＯＮ時間のインダクタ電流Ｉ_L４の値Ｉ_Tの変化は（Ｉ_Lpeak−Ｉ_Lvalley）となり、これは数式（１）によって表される。

したがって、ＤＣＭ動作における所望のスイッチＯＮ時間Ｔ_S__ONである所定時間の値Ｔ_Tは、下記の数式（３）のように書き換えられる。

数式（３）によって、ＤＣＭ動作における所定時間の値Ｔ_T、すなわち、スイッチＯＮ時間Ｔ_S__ONの所望値が得られる。

図６は、本発明に従ってタイマ回路Ｔ_ON７０を実現する回路の一例を示している。図６を参照すると、タイマ回路Ｔ_ON７０は、信号Ｖ_IN１、Ｖ_LOAD８、Ｖ_REF１３、ランタイマ７８、／ＤＣＭ６３を入力として受け取る。なお、これらの信号は、図２の同一の信号と対応している。タイマ回路Ｔ_ON７０は、トランジスタ８９ａとトランジスタ８９ｂで構成されるカレントミラーと、Ｖ_INをカレントミラーに接続する抵抗９０と、カレントミラーのトランジスタ８９ａに接続された電流源９１とを備えている。タイマ回路Ｔ_ON７０は、トランジスタ８９ｂのドレインに接続されたドレイン端子と、接地に接続されたソース端子と、インバータを介して入力信号であるランタイマ信号７８が与えられるゲート端子とを有するトランジスタ８９ｃと、スイッチ８９ｃと並列に接続された第１のキャパシタ８６ａと、スイッチ８９ｅと直列に接続され第２のキャパシタ８６ｂと（ここで、第２のキャパシタ８６ｂとスイッチ８９ｅは第１のキャパシタと並列に接続されている）、直列に配置された第２のキャパシタ８６ｂとスイッチ８９ｅに並列に接続されたスイッチ８９ｆと、トランジスタ８９ｂのドレインに接続された反転入力とスイッチ８９ｆのゲートに接続されてＶＲＥＦ１３が与えられる非反転入力とを有するコンパレータ８７と、コンパレータ８７の出力とランタイマ信号７８とを入力として受け取るＡＮＤゲートとをさらに備えている。図６に示すように、信号６３（／ＤＣＭ）はインバータ９９を介してトランジスタ８９ｅのゲート入力に与えられる。図６では、第１のキャパシタ８６ａの容量値は９／１０×Ｃ_Tで、第２のキャパシタ８６ｂの容量値はＣ_T／１０である。タイマ回路Ｔ_ON７０の本実施形態における利点の一つは、動作環境に対する感度が低いことである。

動作時に、ＤＣＭがロジックＨであるとき、タイマ回路Ｔ_ON７０のスイッチＯＮ時間Ｔ_S__ONは数式（４）によって表される。

しかし、前述の通り、ＣＣＭにおいて（つまり、ＤＣＭ＝Ｌのとき）、キャパシタ８６ｂは非接続状態で、スイッチＯＮ時間Ｔ_S__ONは、そのＤＣＭにおける値の９０％に減少する。それゆえ、スイッチＯＮ時間Ｔ_S__ONは数式（５）で表される。

数式（３）、（４）、（５）で値Ｉ_Tを解くことによって、数式（６）が得られる。

ゆえに、数式（５）は、ピーク電流Ｉ_Lpeakに対するバレー電流Ｉ_Lvalleyの値を示す値Ｉ_TがＶ_IN１やＶ_LOAD８から独立していることを示す。数式（７）を設定することで、ユーザや作業者が数式（８）によって（集積回路の）外部のインダクタＬ４の値を調整して、値Ｉ_T（つまり、Ｉ_Tの所望値であるＩ_T__DESIRED）の実際の値を設定することができる。ここで、Ｌ_NOMINALはＬの公称値であり、Ｉ_{T NOMINAL}はＩ_Tの公称値である。

上記に記載したように、図２のコントローラ４１の適切な動作には、コンパレータ７１から出力された信号Ｖ_E７７が、コンパレータ７１とアンプ７２への入力電圧が共通値であるときに、ロジックＨとロジックＬとの間で変化することが必要である。アンプ７２は、エラーアンプ７２からループフィルタ１５に流れる電流に、極性変化（つまり、ソースからシンクへの変化）を生じさせる。コンパレータ７１とエラーアンプ７２が別々の機能ブロックとして実現される場合は、その二つの機能ブロックにおいて、入力オフセット電圧値が異なることは避けられない。コンパレータ７１から出力された信号Ｖ_E７７は、ＤＣＭにおけるスイッチＳＷ３の動作を制御するが、エラーアンプ７２からループフィルタ１５を通ってコンパレータ７６に与えられる信号は、ＤＣＭ動作とＣＣＭ動作の間の遷移を制御する。これにより、コンパレータ７１とエラーアンプ７２の入力オフセット電圧の差によって、ＤＣＭとＣＣＭの間の遷移におけるＶ_LOADの調整された値が変化してしまう。したがって、この入力オフセット値の差は、上記のような電圧変化を減少させるため、最小限に抑えなければならない。このことは、図４に示すように、エラーアンプ７２用に、一方がループフィルタ１５を駆動させ、他方がコンパレータ７１と出力信号Ｖ_E７７を駆動する二つの電流出力を備えた単一の共通入力段を設けることで、本発明によって達成される。

図４は、本発明の第２の実施形態で使用するデュアルアンプを示す。図４を参照すると、Ｉ_OUT１とＩ_OUT２の間の入力基準オフセット電圧の差は、カレントミラー９３ａ、９３ｂ、９３ｃからのカレントミラー出力Ｉ_L1、Ｉ_L2、Ｉ_H1、Ｉ_H2によって決定され、入力基準オフセットの差は、入力段９４のトランス・コンダクタンス利得によってさらに向上する。なお、入力段は、例えば、オフセットが最もよくなるバイポーラトランジスタの差動対でもよいが、また、ＭＯＳトランジスタの差動対でもよい。これにより、上記のようなエラーアンプを図２に示す実施形態において利用すると、ＤＣＭとＣＣＭの間の遷移が起こるとき、出力電圧Ｖ_LOADの好ましくない変化が負荷電流Ｉ_LOAD７の関数として生ずることを抑制することによって、集積回路における実装に必要な領域を簡易化し縮小化しつつ、スイッチングレギュレータの性能を向上させることができる。

図５は、本発明の集積回路の実装において、ピンの数を最小化するための回路の回路図の一例を示す。図５を参照すると、図２で示す機能を集積回路で実現するために、集積回路と外部の構成要素間で必要となるＩ／Ｏピン接続は、例えば、外部にユーザによる選択が可能な抵抗Ｒ₂１０、Ｒ₁１１を有する、調整可能なレギュレータの場合には、集積回路においてＶ_LOAD８とＶ_ADJ９の両方を供給するために、少なくとも二つのピンを含む必要がある。しかし、インダクタ入力２５における電圧の平均値とＶ_LOADの差は、インダクタ５のＤＣ抵抗掛ける負荷電流Ｉ_LOAD７と等しくなる。この差は、高効率のレギュレータでは、元来小さな値である。このため、負荷電力Ｉ_LOAD７が変化しても、スイッチＯＮ時間Ｔ_S__ONの変化のわずかな増加を伴うのみで、インダクタ入力電圧の平均値で図６のＴ_ONタイマ回路におけるＶ_LOADを置き換えることができる。既にＩ／Ｏのピン９８を有するインダクタ入力電圧の平均値又はローパスフィルタで処理した値でＩ／Ｏピン９４のＶ_LOAD信号を置き換えて、Ｖ_LOADのＩ／Ｏピン９４を、例えば、図５に示すように、抵抗９５とキャパシタ９７を備えたオンチップＲ−Ｃフィルタのみのコストで、除去することができる。

上記のように、本発明には、従来の装置を超えるかなりの利点がある。本発明の利点の一つは、電流モードスイッチングレギュレータに、スイッチＯＮのデューティー比が１００％まで動作することができる機能を設けたことである。これは、傾斜補償を使用せずに、スイッチＯＮ時間Ｔ_ONの所定値を利用して実現可能である。

上記のように、本発明に従ってプログラムされたＯＮ時間を利用すると、（しばしば）短い高電位側スイッチＯＮ時間に電流を感知する必要がなくなり、一定の周波数クロックを必要とすることなく、スイッチング周波数の変化を最小にできる。

その他の本発明の利点としては、出力電圧の調整精度を、比例誤差制御のみを行うコントローラの精度を超えるレベルに向上させるために、出力電圧の所望値と実際の値の間の誤差の積分を用いるコントローラを提供することである。

他にも、本発明のコントローラは、負荷電流の値が小さいときは、非連続インダクタ電流モードＤＣＭで動作し、それによって優れた軽負荷効率を得ることができ、また、負荷電流の値が大きいときは、インダクタと出力キャパシタにおけるリプル電流を（したがって、電圧出力におけるリプル電圧も）低下させ、かつ、重負荷でも優れた効率を得るために、連続インダクタ電流モードＣＣＭでも動作することができるという利点を持つ。

さらに、本発明の他の利点は、ＤＣＭとＣＣＭ間の自動的な遷移が実現し、電流モード制御を使用することで、負荷電流と入力電圧の両方の変化による出力電圧の変化を阻止し、負荷電流動作点の関数である過渡応答時間の変化を最小限にすることがあげられる。

他にも、本発明の回路では、サンプリングクロックを用いずにループフィルタより前で誤差信号の連続的な直接監視を行って、フィルタスルーレートとクロック周期による遅延をなくすという利点もある。

また、本発明によると、出力電圧を変化や負荷電流の感知を必要とすることなく、確実で一貫性のある連続電流モード（ＣＣＭ）と非連続モード（ＤＣＭ）の間の自動モード変化を行うことができる。

また、システム全体を、（通常は、出力電圧のリプルの増加や過渡応答の遅延の増大を伴う）「スリープモード」にすることなく、そのときに使用していない機能を選択的にＯＦＦにすることで、（特にＤＣＭモード時に）より高い効率を得ることができることも、本発明の利点の一つである。

また、他にも、ＤＣＭ時には「スリープ・バースト」モードの動作を行う従来のレギュレータに比べて、ＤＣＭとＣＣＭの間のスイッチング期間の変化がはるかに小さいことも本発明の利点の一つである。

さらに、本発明による設計上の利点として、ＣＣＭにおけるスイッチング周波数の変化は、直接クロックされる装置とは少しだけ異なっており、Ｖ_IN−Ｖ_OUTとＩ_LOADからほぼ独立した公称値をとる。言い換えれば、本発明では、供給電圧と負荷の変化が存在しても、クロックの使用（傾斜補償を必要とする）をすることなく、定常状態のＣＣＭスイッチング周波数をほぼ一定にしている。

本明細書では、本発明の特定の実施形態及び例を説明の目的で示しているが、当業者に理解されるように、本発明の範囲において同等の様々な変形が可能である。本発明の請求項で使用する用語は、本発明を本明細書及び請求項で開示する特定の実施形態に限定すると解釈されるものではない。むしろ、本発明の範囲は、専ら、請求項によってのみ決定されるべきものであり、請求項は確立した請求項の解釈の原則に従って解釈されるべきである。

従来のスイッチングレギュレータを示す概略図である。図１Ａに示す従来のスイッチングレギュレータの動作を示すタイミング図である。本発明の一実施形態に係る電流モードスイッチングレギュレータを示す概略図である。図２に示す本発明の一実施形態に係る電流モードスイッチングレギュレータの動作状態と制御論理を示す図である。本発明と共に使用するエラーアンプの一例を示す図である。本発明の集積回路の回路図であって、実装時にピン数を最小にするための回路を示す。本発明に係るＴ_ON回路の一例を示す図である。

Claims

共通端子と、
直流電流入力を供給するための入力端子と、
出力端子と、
前記共通端子に接続された第１の端子を有する環流ダイオードと、
前記環流ダイオードの第２の端子に接続された第１の端子と、前記出力端子に接続された第２の端子とを有するインダクタと、
前記出力端子に接続された第１の端子と、前記共通端子に接続された第２の端子とを有するキャパシタと、
前記入力端子と前記インダクタの第１の端子との間に接続されており、前記直流電流入力が前記インダクタに与えられる導通状態と、前記直流電流入力が前記インダクタから遮断される非導通状態との間でスイッチング動作可能なスイッチと、
前記スイッチに接続されており、前記スイッチが前記導通状態である期間の長さが、前記入力端子の電圧と前記出力端子の電圧との間の差に反比例するように、前記スイッチが前記導通状態及び前記非導通状態である期間の長さを制御することが可能なコントローラとを備え、
前記コントローラは、前記スイッチが前記導通状態である時間を制御する動作が可能なタイマ回路を有している
電源用スイッチングレギュレータ。
請求項１に記載の電源用スイッチングレギュレータにおいて、
当該スイッチングレギュレータは、
前記スイッチを、最大１００％までのデューティー比で前記導通状態にするものである
電源用スイッチングレギュレータ。
請求項１に記載の電源用スイッチングレギュレータにおいて、
前記環流ダイオードは、
トランジスタと、
ボディダイオードとを有するものであり、
前記トランジスタは、
前記ボディダイオードのカソード端子に接続されたドレイン端子と、
前記ボディダイオードのアノード端子に接続されたソース端子とを有するものである
電源用スイッチングレギュレータ。
請求項３に記載の電源用スイッチングレギュレータにおいて、
前記ボディダイオードのカソード端子に接続された反転入力と、オフセット電圧源の第１の端子に接続された非反転入力と、前記トランジスタのゲート及び前記コントローラに接続された出力とを有する増幅器を更に備え、
前記ボディダイオードのアノード端子は、前記オフセット電圧源の第２の端子に接続されている
電源用スイッチングレギュレータ。
請求項１に記載の電源用スイッチングレギュレータにおいて、
当該電源用スイッチングレギュレータは、
非連続電流モード及び連続電流モードの双方において動作可能であり、
前記タイマ回路は、
入力電圧、出力電圧及び負荷の値が同じ場合に、前記非連続電流モードにおける動作時に前記スイッチが前記導通状態である時間に比べて、前記連続電流モードにおける動作時に前記スイッチが前記導通状態である時間を短縮するように動作可能である
電源用スイッチングレギュレータ。
請求項５に記載の電源用スイッチングレギュレータにおいて、
前記タイマ回路は、
前記連続電流モードにおける動作時には、同条件での前記非連続電流モードにおける動作時に対して、前記導通状態である時間を約９０％に短縮する
電源用スイッチングレギュレータ。
請求項５に記載の電源用スイッチングレギュレータにおいて、
前記非連続電流モードから前記連続電流モードへの動作の遷移と、前記連続電流モードから前記非連続電流モードへの動作の遷移とは、自動的に行われる
電源用スイッチングレギュレータ。
請求項１に記載の電源用スイッチングレギュレータにおいて、
当該電源用スイッチングレギュレータは、
非連続電流モード及び連続電流モードの双方において動作可能であり、
前記コントローラは、
当該電源用スイッチングレギュレータの出力電圧レベルを示す信号を受け取る第１の入力と、参照電圧信号を受け取る第２の入力とを有するエラーアンプと、
前記エラーアンプの出力が入力されるループフィルタを更に備え、
前記ループフィルタの出力電圧レベルに応じて、非連続電流モードおよび連続電流モードの間を遷移するように動作する
電源用スイッチングレギュレータ。
請求項８に記載の電源用スイッチングレギュレータにおいて、
前記エラーアンプは、
当該電源用スイッチングレギュレータが非連続電流モードで動作しているときと、当該電源用スイッチングレギュレータが連続電流モードで動作しているときに、動作可能である
電源用スイッチングレギュレータ。
請求項８に記載の電源用スイッチングレギュレータにおいて、
前記コントローラは、
当該電源用スイッチングレギュレータの出力電圧レベルを示す信号を受け取る第１の入力と、参照電圧信号を受け取る第２の入力とを有するコンパレータを更に有し、
前記コンパレータは、
当該電源用スイッチングレギュレータの出力電圧レベルを示す信号が前記参照電圧よりも低くなるときに、前記スイッチを前記導通状態に遷移させる信号を生成する
電源用スイッチングレギュレータ。
請求項１０に記載の電源用スイッチングレギュレータにおいて、
前記エラーアンプと前記コンパレータとは、２出力エラーアンプを用いて構成されている
電源用スイッチングレギュレータ。
請求項１に記載の電源用スイッチングレギュレータにおいて、
前記タイマ回路は、
当該電源用スイッチングレギュレータの出力電圧レベルを示す信号として、前記インダクタの第１の端子の電圧を平均することによって生成される電圧を用いる
電源用スイッチングレギュレータ。