JP4826914B2 - 集積化金属珪化物ゲート電極を有するトランジスタの形成方法 - Google Patents
集積化金属珪化物ゲート電極を有するトランジスタの形成方法 Download PDFInfo
- Publication number
- JP4826914B2 JP4826914B2 JP2006523875A JP2006523875A JP4826914B2 JP 4826914 B2 JP4826914 B2 JP 4826914B2 JP 2006523875 A JP2006523875 A JP 2006523875A JP 2006523875 A JP2006523875 A JP 2006523875A JP 4826914 B2 JP4826914 B2 JP 4826914B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- transistor
- layer
- isolation
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 111
- 239000002184 metal Substances 0.000 title claims abstract description 111
- 238000000034 method Methods 0.000 title claims abstract description 102
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 77
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 71
- 238000002955 isolation Methods 0.000 claims abstract description 116
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 96
- 239000010703 silicon Substances 0.000 claims abstract description 96
- 239000004065 semiconductor Substances 0.000 claims abstract description 79
- 125000006850 spacer group Chemical group 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims description 119
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 95
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 57
- 229920005591 polysilicon Polymers 0.000 claims description 57
- 239000010941 cobalt Substances 0.000 claims description 46
- 229910017052 cobalt Inorganic materials 0.000 claims description 46
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 32
- 239000010936 titanium Substances 0.000 claims description 26
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 25
- 238000000926 separation method Methods 0.000 claims description 25
- 229910052719 titanium Inorganic materials 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 22
- 238000000137 annealing Methods 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- 239000002019 doping agent Substances 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- 239000002245 particle Substances 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 3
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 239000002210 silicon-based material Substances 0.000 claims 3
- 229910019044 CoSix Inorganic materials 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 32
- 229910019001 CoSi Inorganic materials 0.000 description 27
- 229910052581 Si3N4 Inorganic materials 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- 235000012239 silicon dioxide Nutrition 0.000 description 16
- 239000000377 silicon dioxide Substances 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- SWXQKHHHCFXQJF-UHFFFAOYSA-N azane;hydrogen peroxide Chemical compound [NH4+].[O-]O SWXQKHHHCFXQJF-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- CABDFQZZWFMZOD-UHFFFAOYSA-N hydrogen peroxide;hydrochloride Chemical compound Cl.OO CABDFQZZWFMZOD-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Description
本発明は、半導体装置を形成する製造処理に関するものである。本発明は特に、半導体装置用の集積化金属珪化物ゲート電極を有するトランジスタの製造方法に関するものである。
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）装置のような半導体装置では、トランジスタのゲートは、主として、ポリシリコンと、これを被覆するチタニウム珪化物又はタングステン珪化物のような導電層とから成る。しかし、タングステン珪化物やチタニウム珪化物は、珪化物とシリコンとの界面を粗くする大粒子材料であり、これによりトランジスタのゲート積層体の抵抗値を増大させる。
最近の半導体製造方法は、チタニウム珪化物又はタングステン珪化物材料よりも小さな粒子の材料であるコバルト珪化物又はニッケル珪化物のような他の種類の金属珪化物を導入するように開発されている。しかし、小さな粒子寸法の金属珪化物をエッチングするのは困難であるため、これらの金属珪化物を現在の製造技術に導入するのは困難である。例えば、従来の製造技術の１つを図１〜５に示す。
図１に示すように、トランジスタのゲート積層体を構成する材料の層がシリコン基板１０上に形成される。最初にゲート酸化物１１が形成され、これに続いて順次に、ポリシリコン層１２、チタニウム（Ti）又は窒化チタニウム（TiＮ）層１３、コバルト層１４、シリコン層１５、窒化物層１６が形成され、最後にパターンニング用のホトレジスト１７が形成される。
図２に示すように、エッチングを行って、窒化物層１６及びシリコン層１５をパターンニングし、このパターンニングをコバルト層１４上で停止させることにより、トランジスタのゲート積層体の形成を開始する。シリコン層１５を強制的にコバルト層１４と反応させ、この個所でこれらを互いに接触させて、図３に示すようにコバルト珪化物領域３０を形成する。この反応も等方性的に（垂直及び水平の双方の方向で）生じる為、コバルト珪化物領域３０は、（図３における窒化物層１６により規定されている）元のゲート積層体のパターンの境界を越えて外方に拡張する。トランジスタのゲート積層体を完成させるには、図４及び５に示すように、２回の追加のエッチング処理が必要となり、その１つはゲート積層体の外部のコバルト材料を除去する湿式エッチング処理であり、他の１つはTi又はTiＮ層１３と、ポリシリコン層１２と、ゲート酸化物１１とをパターン化するエッチング処理である。しかし、コバルト珪化物領域３０は、トランジスタのゲート積層体を完成させるのに用いる現在のエッチング化学反応によっては影響を受けず、従って、ゲート積層体の幅を増大させる。
従って、上述した方法は数回のエッチング工程が必要であり、臨界的な寸法である装置の特徴部の寸法を増大させ、場合によってはトランジスタのゲート構造体の抵抗値を増大させる。その理由は、上述した方法では、反応工程中にコバルトの全てをコバルト珪化物に確実に変換するのに充分なシリコン層１５が必要となり、その結果、少量のシリコンがゲート積層体に残存するおそれがあり、従って、このゲート積層体に対するいかなる接触抵抗をも増大させる為である。
半導体製造では、現在、半導体装置の接触抵抗又は特徴部の寸法を増大させることなしに、トランジスタのゲートの金属珪化物を形成する方法であって、半導体装置におけるｎチャネル及びｐチャネルトランジスタの双方のゲートを形成するのに用いうるトランジスタゲートキャップ層を集積化しうる方法が必要となっており、当業者にとって明らかとなる本発明の以下の説明により、その必要性も明らかとなるであろう。
本発明の代表的な実施には、シリコン基板のような半導体アセンブリ上に、集積化した金属珪化物のトランジスタゲート電極を有するトランジスタを形成することにより、半導体アセンブリ上にトランジスタを形成する方法を含むものである。金属を溝内でエピタキシャルシリコンと反応させて金属珪化物を形成することにより、トランジスタゲートを部分的に形成する。好適な金属珪化物はコバルト珪化物又はニッケル珪化物である。トランジスタゲート分離キャップ層を溝内及び金属珪化物上に形成する。任意ではあるが、溝スペーサを加えて、所定の製造処理の臨界的な寸法上の制約を低減させることができ、従って、形状寸法を臨界的な寸法よりも小さくしたトランジスタを形成しうる。
以下の代表的な実施例はｎチャネルトランジスタを形成する場合に関するものである。しかし、当業者にとって周知の技術を用いて導電性のドーパントを交換することにより、ｐチャネルトランジスタをも同様に形成しうるものである。本発明の概念は半導体メモリ装置のトランジスタ構造体に対するものであるが、ここで述べる概念は、ここに開示する処理を用いることにより同様に恩恵を受ける他の半導体装置にも適用しうるものである。従って、半導体メモリ装置のトランジスタ構造体に対する本発明の説明は、ここに説明する概念を当業者が適用しうる範囲を制限することを意味するものではない。
以下の説明において、用語“ウエハ”及び“基板”は、シリコン、シリコン‐オン‐インシュレータ（ＳＯＩ）又はシリコン‐オン‐サファイア（ＳＯＳ）技術を含む半導体主体材料や、ドーピングした又はドーピングしない半導体や、半導体基台によって支持されたシリコンのエピタキシャル層や、他の半導体構造体として理解されるべきである。更に、以下の説明で、“ウエハ”又は“基板”を参照する場合には、半導体基台内又は上に領域又はｐｎ接合を形成するのための前処理を用いておくことができる。更に、半導体は必ずしもシリコンを主成分とするものにする必要がなく、シリコン‐ゲルマニウム、シリコン‐オン‐インシュレータ、シリコン‐オン‐サファイア、ゲルマニウム又は砒化ガリウム等を主成分にすることができる。
図６は、集積化した分離トランジスタキャップを有する電界効果トランジスタの代表的な実施例を示す半導体基板区分の断面図である。図６に示すように、半導体アセンブリは、ｐ導電型のシリコン基板６０を有し、この基板内にトランジスタ分離領域６１（すなわち、溝分離酸化物）が形成されている。トランジスタゲート１４０は、金属珪化物区分１１０の上にあるトランジスタゲート分離キャップ層１２０を有し、金属珪化物区分１１０はポリシリコン区分１４１上にあるとともにトランジスタゲート酸化物６２から分離されている。ソース／ドレイン領域１５１はトランジスタゲート１４０の両側に形成されている。トランジスタゲートを完成させるために、トランジスタゲート分離スペーサ１５０がトランジスタゲートの側壁を被覆している。
本発明の方法の第１実施例を図７〜１６につき説明する。図７を参照するに、基板６０は、溝分離領域６１がｐ導電型シリコン基板６０内に形成されている点まで処理されている。分離領域６１及び基板６０上には、最終的にトランジスタゲート酸化物となる酸化物層６２を形成する。次に、酸化物層６２上にポリシリコン層７０を形成し、このポリシリコン層７０上に溝分離材料７１を形成する。この溝分離材料は二酸化シリコン又は窒化シリコンのいずれかにでき、この本発明の第１例では、二酸化シリコンを選択する。ホトレジスト７２をパターン化して開孔７３を形成し、この開孔７３がこれに続く溝を下側の溝分離二酸化シリコン７１内にエッチング形成するようにする。
次に、図８を参照するに、溝分離二酸化シリコン７１内に、その下側のポリシリコン層７０が露出されるまで、溝８０をエッチング形成する。次に、当業者にとって既知の方法により、溝８０の下側のシリコン７０をシリコン源として用いることによりこの溝８０の底部内に約４００〜５００オングストロームの厚さまでエピタキシャルシリコン８１を成長させる。これに続く処理工程で明らかとなるように、エピタキシャルシリコン８１の厚さは、形成される金属珪化物の所望の厚さに依存する。約４００〜５００オングストロームのエピタキシャルシリコン８１の厚さは本発明の好適な実施例を表わす。
次に、図９を参照するに、厚さが約４０〜１００オングストロームのニッケル又は好ましくはコバルトのような金属層９０をコンフォーマル的に、溝二酸化シリコン７１の上面上に、且つ（溝８０内で）この溝二酸化シリコン７１の側壁に沿って、しかもエピタキシャルシリコン８１の上面上に堆積する。本発明の本例では、金属層９０としてコバルトを選択する。金属層の堆積に続き、この金属層上に、厚さが約１００オングストロームのチタン又は窒化チタンのような導電層９１をコンフォーマル的に堆積する。金属層９０及び導電層９１は当業者にとって既知の方法により堆積する。
次に、図１０を参照するに、好適例としてチタン及びコバルトを用いると、エピタキシャルシリコン８１上にチタン層９１及びコバルト層９０が位置している。この半導体アセンブリにアニーリング処理工程、好ましくは急速加熱処理（ＲＴＰ）を、約５００〜６００℃の温度で、約３０〜６０秒行い、コバルトを最初にエピタキシャルシリコンと反応させて、コバルト珪化物（ｘを１〜２の範囲内としたCoSix ）１００を形成する。この処理時点で、エピタキシャルシリコン８１の一部が依然として残存している。任意のチタン層９１は本質的に、その下側のコバルトが自然の傾向である凝集を行わないようにすることにより、CoSi2 の粒子寸法及び配向の制御を助ける。チタンは、CoSi2 の粒子配向及び寸法を決定する助けをするという意味で“案内”層として機能する。従って、チタン層９１は任意なものであるが、チタンを主成分とする層（すなわち、チタン又は窒化チタン）を存在させるのが好ましく、これを用いる場合には、これを後の処理工程で剥離させる。
次に、図１１を参照するに、前のアニーリング工程が終了した後、コバルト９０及びチタン９１の非反応部分をアンモニア‐過酸化水素の混合液（ＡＰＭ）又は塩化水素‐過酸化水素の混合液（ＨＰＭ）により半導体表面から剥離させ、これにより溝内にCoSix １１０及びエピタキシャルシリコン８１のみを残存させる。
次に、半導体アセンブリに任意ではあるが２回目のアニーリング工程を、好ましくは、ＲＴＰ工程を約８００〜９００℃で約３０〜６０秒間行い、エピタキシャルシリコン８１と接触するCoSix １００が実際に確実に下側のエピタキシャルシリコンと反応して厚さが全体に亘り約１００〜３５０オングストロームのCoSi2 層１１０を形成するようにすることができる。エピタキシャルシリコン８１の層がCoSi2 層１１０の所望の厚さよりも厚肉である場合（この場合は本発明の場合である）には、コバルト層９０の厚さがCoSi2 層１１０の全厚さを決定する。CoSi2 層１１０の形成後、エピタキシャルシリコン８１の一部が溝７３の底部内に且つポリシリコン層７０の元の表面の上に残存し、金属珪化物が下側のポリシリコン層７０内に侵入しないようにするのが望ましい。
CoSi2 が下側のポリシリコン層７０内に侵入したものとすると、当該技術分野で検討されているように、CoSi2 の侵入は等方性的に（垂直及び水平の双方の方向で）生じ、ゲート積層体の幅は溝８０の幅を超えて外方に成長し、これにより、ゲート積層体の形状寸法を所定の処理の臨界的な寸法上の制約を超えたものとする。この状態が臨界的な寸法上の制御を不可能にする。その理由は、代表的なゲート積層体の化学的エッチング反応を用いてCoSi2 をエッチング処理できない為である。
次に、図１２を参照するに、窒化シリコン又は二酸化シリコンのような分離キャップ材料１２０を、溝８０の残りの領域が完全に充填されるように堆積する。この堆積される分離材料の種類は、溝を形成するのに用いられる分離材料の種類に依存する。本例では、使用する溝分離材料は二酸化シリコンであり、従って、溝を充填するのに選択した分離材料１２０は、以下の工程で明らかとなる理由で窒化シリコンとする。
次に、図１３を参照するに、分離キャップ材料１２０（窒化シリコン）をエッチングバック処理して、溝分離材料７１（二酸化シリコン）の表面における又はこの表面の下のこの材料の横方向成分を除去する。このエッチングバック処理は二酸化シリコン材料７１に対して選択性があり、このことは、エッチングバック処理が二酸化シリコン材料７１に到達すると停止するということを意味する。例えば、二酸化シリコン材料７１上で停止する化学機械平坦化エッチング処理を用いることができる。
次に、図１４を参照するに、分離キャップ材料１２０に対し選択性のあるエッチング処理を行い、溝分離材料７１と、この溝分離材料７１の下側にあるポリシリコン層７０の部分及びゲート酸化物層６２の部分とを除去し、トランジスタゲート積層体１４０を形成する。このトランジスタゲート積層体は、溝分離材料を除去するのに乾式エッチング処理のみを又はこれと湿式エッチング処理との組み合わせを用い、これに続きポリシリコン及びゲート酸化物を除去するのに乾式エッチング処理を用いて形成しうる。トランジスタゲート積層体１４０はゲートキャップ１２０と、CoSi2 部分１１０と、エピタキシャルシリコン部分８１及びポリシリコン部分７０（これら部分８１及び７０が組み合わさってシリコン部分１４１を形成する）と、ゲート酸化物部分６２とを有する。ゲート積層体１４０を形成した後、Ｎ型のイオン注入を行って、わずかにドーピングされた自己整列のソース／ドレイン領域１４２を形成する。
次に、図１５を参照するに、ゲート積層体１４０の側壁上にトランジスタゲートスペーサ１５０を形成する。次に、Ｎ型のイオン注入を行って、ソース／ドレイン領域１５１を形成する。次に、当業者にとって既知の適切な製造処理を行って、半導体アセンブリを完成させる。
図１６は、トランジスタゲート積層体１４０と、トランジスタゲートスペーサ１５０と、ソース／ドレイン領域１５１と、トランジスタ溝分離領域６１とを示す図１５の完成トランジスタ構造体の頂面図である。
本発明の方法の第２実施例を図７及び図１７〜２６につき説明する。図７を参照するに、基板６０は、溝分離領域６１がｐ導電型のシリコン基板６０内に形成されている点まで処理されている。最終的にトランジスタゲート酸化物となる酸化物層６２を分離領域６１及び基板６０上に形成する。次に、この酸化物層６２上にポリシリコン層７０を形成し、このポリシリコン層７０上に溝分離材料７１を形成する。溝分離材料は二酸化シリコン又は窒化シリコンの何れかにでき、本発明のこの第２実施例では窒化シリコンを選択する。ホトレジスト７２をパターン化して開孔７３を形成し、この開孔７３がこれに続く溝を下側の溝分離窒化シリコン７１内にエッチング形成するようにする。
次に、図１７を参照するに、溝１７０を、下側のポリシリコン層７０が露出されるまで溝分離ポリシリコン層７０内にエッチング形成する。次に、分離材料１７１のコンフォーマル層を、溝分離材料７１上に、且つ（溝１７０内にある）この溝分離材料７１の露出側壁に沿って、しかもポリシリコン層７０の露出部分上に形成する。分離材料１７１は、溝分離材料７１と同じ種類の誘電体材料として、溝分離材料７１を選択的にエッチングする際に分離材料１７１を除去しうるようにするのが好ましい。本例では、溝分離材料７１として窒化シリコンを選択する為、分離材料１７１に対しても窒化シリコンを用いる。
次に、図１８を参照するに、スペーサエッチング形成処理を行って、溝１７０の側壁に沿って窒化シリコンの溝スペーサ１７１を形成する。次に、当業者にとって既知の方法により、溝１７０の下側のポリシリコン７０をシリコン源として用いて、エピタキシャルシリコン１８０を溝１７０の底部内に約４００〜５００オングストロームの厚さまで成長させる。処理の後の段階で明らかとなるように、内側の窒化物スペーサ１７１を存在させることにより、所定の処理の臨界的な寸法制約により得られるよりも小型の特徴部分を有するトランジスタを製造できるとともに、後に形成する金属珪化物に対する保護を行う。
次に、図１９を参照するに、厚さを約４０〜１００オングストロームとしたニッケル又は好ましくはコバルトのような金属層１９０を、溝分離窒化シリコン７１の上面上に、且つ窒化シリコン１７１の溝側壁に沿って、しかもエピタキシャルシリコン１８０の上面上にコンフォーマル的に堆積する。本発明のこの例では、金属層１９０に対してコバルトを選択する。この金属の堆積に続いて、厚さを１００オングストロームとしたチタン又は窒化チタンのような任意の導電層１９１を金属層１９０上にコンフォーマル的に堆積する。金属層１９０及び導電層１９１は、当業者にとって既知の方法により堆積する。
次に、図２０を参照するに、チタン及びコバルトを好適例として用いて、チタン層１９１及びコバルト層１９０をエピタキシャルシリコン１８０上に位置させる。半導体アセンブリにアニーリング処理工程、好ましくは急速加熱処理（ＲＴＰ）を、約５００〜６００℃の温度で、約３０〜６０秒行い、コバルトを最初にエピタキシャルシリコンと反応させて、コバルト珪化物（ｘを１〜２の範囲内としたCoSix ）２００を形成する。この処理時点で、エピタキシャルシリコン１８０の一部が依然として溝１７０の底部内に残存している。チタン層１９１は、その下側のコバルトが自然の傾向である凝集を行わないようにすることにより、CoSi2 の粒子寸法及び配向の制御を助ける。チタンは本質的に、CoSi2 の粒子配向及び寸法を決定する助けをするという意味で“案内”層として機能する。従って、チタン層１９１は任意なものであるが、チタンを主成分とする層（すなわち、チタン又は窒化チタン）を存在させるのが好ましく、これを用いる場合には、これを後の処理工程で剥離させる。
次に、図２１を参照するに、前のアニーリング工程が終了した後、コバルト１９０及びチタン１９１の非反応部分をアンモニア‐過酸化水素の混合液（ＡＰＭ）又は塩化水素‐過酸化水素の混合液（ＨＰＭ）により半導体表面から剥離させ、これにより溝内にCoSix ２００及びエピタキシャルシリコン１８０のみを残存させる。
次に、半導体アセンブリに任意ではあるが２回目のアニーリング工程を、好ましくは、ＲＴＰ工程を約８００〜９００℃で約３０〜６０秒間行い、エピタキシャルシリコン１８０と接触するCoSix ２００が実際に確実に下側のエピタキシャルシリコンと反応して厚さが約１００〜３５０オングストロームのCoSi2 層２１０を形成するようにすることができる。エピタキシャルシリコン１８０の層がCoSi2 層２１０の所望の厚さよりも厚肉である場合（この場合は本発明の場合である）には、コバルト層１９０の厚さがCoSi2 層２１０の全厚さを決定する。CoSi2 層２１０の形成後、エピタキシャルシリコン１８０の一部が溝１７０の底部内に且つポリシリコン層７０の元の表面の上に残存し、CoSi2 が下側のポリシリコン層７０内に侵入しないようにするのが望ましい。
本発明の第１実施例で述べたように、CoSi2 が下側のポリシリコン層７０内に侵入したものとすると、当該技術分野で検討されているように、CoSi2 の侵入は等方性的に（垂直及び水平の双方の方向で）生じ、ゲート積層体の幅は溝１７０の幅を超えて外方に成長し、これにより、ゲート積層体の形状寸法を所定の処理の臨界的な寸法上の制約を超えたものとする。この状態が臨界的な寸法上の制御を不可能にする。その理由は、代表的なゲート積層体の化学的エッチング反応を用いてCoSi2 をエッチング処理できない為である。
次に、図２２を参照するに、窒化シリコン又は二酸化シリコンのような分離キャップ材料２２０を、溝１７０の残りの領域が完全に充填されるように堆積する。この堆積される分離材料の種類は、溝を形成するのに用いられる分離材料の種類に依存する。本例では、使用する溝分離材料は窒化シリコンであり、従って、溝を充填するのに選択した分離材料２２０は、以下の工程で明らかとなる理由で二酸化シリコンとする。
次に、図２３を参照するに、分離キャップ材料２２０（二酸化シリコン）をエッチングバック処理して、溝分離材料７１（窒化シリコン）の表面における又はこの表面の下のこの材料の横方向成分を除去する。このエッチングバック処理は窒化シリコン材料７１に対して選択性があり、このことは、エッチングバック処理が窒化シリコン材料７１に到達すると停止するということを意味する。例えば、窒化シリコン材料７１上で停止する化学機械平坦化エッチング処理を用いることができる。
次に、図２４を参照するに、分離キャップ材料２２０に対し選択性のあるエッチング処理を行い、溝分離材料７１と、この溝分離材料７１の下側にあるポリシリコン層７０の部分及びゲート酸化物層６２の部分とを除去し、トランジスタゲート積層体２４０を形成する。このトランジスタゲート積層体は、溝分離材料を除去するのに乾式エッチング処理のみを又はこれと湿式エッチング処理との組み合わせを用い、ポリシリコン及びゲート酸化物を除去するのに乾式エッチング処理を用いて形成しうる。トランジスタゲート積層体２４０はゲートキャップ２２０と、CoSi2 部分２１０と、エピタキシャルシリコン部分１８０及びポリシリコン部分７０（これら部分１８０及び７０が組み合わさってシリコン部分２４１を形成する）と、ゲート酸化物部分６２とを有する。溝スペーサ１７１を存在させて後に除去することにより、実際にトランジスタのゲート積層体の形状寸法をこの溝スペーサの厚さだけ減少させる。トランジスタゲート積層体を製造するのに溝スペーサを用いることにより、製造上の自由度を有効に大きくする。ゲート積層体２４０を形成した後、Ｎ型のイオン注入を行って、わずかにドーピングされた自己整列のソース／ドレイン領域２４２を形成する。
次に、図２５を参照するに、ゲート積層体２４０の側壁上にトランジスタゲートスペーサ２５０を形成する。次に、Ｎ型のイオン注入を行って、ソース／ドレイン領域２５１を形成する。次に、当業者にとって既知の適切な製造処理を行って、半導体アセンブリを完成させる。
図２６は、トランジスタゲート積層体２４０と、トランジスタゲートスペーサ２５０と、ソース／ドレイン領域２５１と、トランジスタ溝分離領域６１とを示す図２５の完成トランジスタ構造体の頂面図である。
メモリ装置のような半導体アセンブリに用いるトランジスタ構造体を形成する場合につき、代表的な実施例を上述したが、当業者は、これらの代表的な実施例で説明した概念を用いて殆どの半導体分野で用いられるトランジスタ構造体を形成しうるものである。例えば、本発明は図２７に示すような半導体システムに適用しうるものであり、このシステムの一般的な動作は当業者にとって既知である。
図２７は、プロセッサ２７０及びメモリ装置２７１を有する半導体システムを示す一般的なブロック線図であり、メモリ装置２７１は、行アドレスバッファ２７３、列アドレスバッファ２７４、行デコーダ２７５、列デコーダ２７６、センス増幅器２７７、メモリアレイ２７８及びデータ入力／出力装置２７９のようなメモリ集積回路の基本区分を有し、これらはプロセッサ２７０から制御装置２７２を経て供給される制御／タイミング信号により動作させられる。
本発明を２つの代表的な実施例につき説明したが、特許請求の範囲に記載した本発明から逸脱することなく、上述した構造及び処理に、当業者にとって既知の種々の変更を施すことができる。
Claims (30)
- 半導体アセンブリ上にトランジスタを形成するトランジスタ形成方法であって、
シリコン層と、トランジスタゲート酸化物層と、シリコン基板材料とを被覆する分離材料内に溝を形成する工程と、
前記溝内にシリコン及び金属を形成する工程と、
前記溝の外側における前記シリコン層には金属珪化物を形成しないようにしながら、前記金属を前記シリコンと反応させて前記溝の内部に金属珪化物を形成する工程と、
前記金属珪化物上にトランジスタ分離キャップを形成する工程と、
前記分離材料と、前記シリコン層及びトランジスタゲート酸化物層のうち前記分離材料の下側にある領域とを除去して、前記トランジスタ分離キャップと、前記金属珪化物と、前記シリコン層の一部と、前記トランジスタゲート酸化物層の一部とを有するトランジスタゲート積層体を形成する工程と、
前記シリコン基板材料内であって前記トランジスタゲート積層体の両側に、トランジスタのソース／ドレイン領域を形成する工程と、
を含むトランジスタ形成方法。 - 請求項１に記載のトランジスタ形成方法において、
前記溝内にシリコン及び金属を形成する前記工程が、
前記シリコン層と接触する前記溝の底部に、前記シリコンとしてのエピタキシャルシリコン材料を形成する工程と、
前記溝内であって前記エピタキシャルシリコン材料上に、前記金属としての金属層を形成する工程と、
を含み、
前記溝の内部に金属珪化物を形成する前記工程が、
前記金属層上に直接、チタンを主成分とする層を形成する工程と、
半導体アセンブリをアニーリングすることにより前記金属層と前記エピタキシャルシリコン材料とを反応させて前記金属珪化物を形成する工程と、
を含むトランジスタ形成方法。 - 請求項１に記載のトランジスタ形成方法において、前記溝の内部に金属珪化物を形成する前記工程の前に、前記溝により形成された前記分離材料の側壁上に内側溝スペーサを形成する工程を更に含むトランジスタ形成方法。
- 請求項２に記載のトランジスタ形成方法において、前記金属層がコバルト又はニッケルからなるトランジスタ形成方法。
- 請求項２に記載のトランジスタ形成方法において、チタンを主成分とする前記層がチタン又は窒化チタンからなるトランジスタ形成方法。
- 請求項１に記載のトランジスタ形成方法において、前記金属珪化物が、ｘを１〜２の範囲内としたＣｏＳｉｘからなるトランジスタ形成方法。
- 請求項１に記載のトランジスタ形成方法において、前記金属珪化物がコバルト珪化物又はニッケル珪化物からなるトランジスタ形成方法。
- 半導体アセンブリ上にトランジスタを形成するトランジスタ形成方法であって、
上に酸化物層の形成された導電性シリコン基板内に形成された分離領域を有する基板を準備する工程と、
前記酸化物層上にポリシリコン層を形成する工程と、
前記ポリシリコン層上に溝分離材料を形成する工程と、
開孔を有するパターン化したホトレジストを前記溝分離材料上に形成する工程と、
前記開孔を介して前記溝分離材料内に溝をエッチング形成し、下側の前記ポリシリコン層の一部を露出させる工程と、
前記ポリシリコン層の露出部上であって前記溝の底部内に、エピタキシャルシリコンを成長させる工程と、
前記溝の側壁に沿って、及び、前記エピタキシャルシリコン上に、金属層を堆積する工程と、
半導体アセンブリに１回目のアニーリングを行うことにより、前記金属層を前記エピタキシャルシリコンと反応させて前記溝の内部に金属珪化物を形成する工程と、
非反応の金属層を全て除去する工程と、
２回目のアニーリングを行って、金属珪化物が下側の前記ポリシリコン層の部分に侵入しないようにしながら、金属珪化物の前記形成を継続する工程と、
少なくとも、前記溝内であって前記金属珪化物上に、分離キャップ材料を堆積する工程と、
前記分離キャップ材料を前記溝内であって前記金属珪化物上にのみ残し、その他の分離キャップ材料を除去する工程と、
前記残った分離キャップ材料に対し選択性としたエッチング処理を行って、前記残った分離キャップ材料からなるトランジスタ分離キャップと、前記金属珪化物と、前記ポリシリコン層の一部と、前記酸化物層の一部からなるトランジスタゲート酸化物とを有するトランジスタゲート積層体を形成する工程と、
前記導電性シリコン基板内に導電性ドーパントを注入して、トランジスタの、わずかにドーピングされた自己整列のソース／ドレイン領域を形成する工程と、
トランジスタゲート側壁分離スペーサを形成する工程と、
前記導電性シリコン基板内に導電性ドーパントを注入して、トランジスタのソース／ドレイン領域を形成する工程と、
を含むトランジスタ形成方法。 - 請求項８に記載のトランジスタ形成方法において、前記金属層がコバルト又はニッケルからなるトランジスタ形成方法。
- 請求項８に記載のトランジスタ形成方法において、前記溝の底部内にエピタキシャルシリコンを成長させる前記工程の前に、前記溝により形成された前記溝分離材料の側壁上に内側溝スペーサを形成する工程を更に含むトランジスタ形成方法。
- 請求項１０に記載のトランジスタ形成方法において、前記残った分離キャップ材料に対し選択性とした前記エッチング処理を行なう期間中に、前記内側溝スペーサを除去する工程を更に含むトランジスタ形成方法。
- 請求項８に記載のトランジスタ形成方法において、
前記金属層上に導電層を堆積して、金属珪化物の粒子の形成を制御する工程と、
前記非反応の金属層を全て除去する際に前記導電層を除去する工程と、
を更に含むトランジスタ形成方法。 - トランジスタを有する半導体メモリ装置を形成する半導体メモリ装置形成方法であって、
上に酸化物層の形成された導電性シリコン基板内に形成された分離領域を有する基板を準備する工程と、
前記酸化物層上にポリシリコン層を形成する工程と、
前記ポリシリコン層上に溝分離材料を形成する工程と、
開孔を有するパターン化したホトレジストを前記溝分離材料上に形成する工程と、
前記開孔を介して前記溝分離材料内に溝をエッチング形成し、下側の前記ポリシリコン層の一部を露出させる工程と、
前記ポリシリコン層の露出部上であって前記溝の底部内に、エピタキシャルシリコンを成長させる工程と、
前記溝の側壁に沿って、及び、前記エピタキシャルシリコン上に、金属層を堆積する工程と、
半導体アセンブリに１回目のアニーリングを行うことにより、前記金属層を前記エピタキシャルシリコンと反応させて前記溝の内部に金属珪化物を形成する工程と、
非反応の金属層を全て除去する工程と、
２回目のアニーリングを行って、金属珪化物が下側の前記ポリシリコン層の部分に侵入しないようにしながら、金属珪化物の前記形成を継続する工程と、
少なくとも、前記溝内であって前記金属珪化物上に、分離キャップ材料を堆積する工程と、
前記分離キャップ材料を前記溝内であって前記金属珪化物上にのみ残し、その他の分離キャップ材料を除去する工程と、
前記残った分離キャップ材料に対し選択性としたエッチング処理を行って、前記残った分離キャップ材料からなるトランジスタ分離キャップと、前記金属珪化物と、前記ポリシリコン層の一部と、前記酸化物層の一部からなるトランジスタゲート酸化物とを有するトランジスタゲート積層体を形成する工程と、
前記導電性シリコン基板内に導電性ドーパントを注入して、トランジスタの、わずかにドーピングされた自己整列のソース／ドレイン領域を形成する工程と、
トランジスタゲート側壁分離スペーサを形成する工程と、
前記導電性シリコン基板内に導電性ドーパントを注入して、トランジスタのソース／ドレイン領域を形成する工程と、
を含む半導体メモリ装置形成方法。 - 請求項１３に記載の半導体メモリ装置形成方法において、前記金属層がコバルト又はニッケルからなる半導体メモリ装置形成方法。
- 請求項１３に記載の半導体メモリ装置形成方法において、前記溝の底部内にエピタキシャルシリコンを成長させる前記工程の前に、前記溝により形成された前記溝分離材料の側壁上に内側溝スペーサを形成する工程を更に含む半導体メモリ装置形成方法。
- 請求項１５に記載の半導体メモリ装置形成方法において、前記残った分離キャップ材料に対し選択性とした前記エッチング処理を行なう期間中に、前記内側溝スペーサを除去する工程を更に含む半導体メモリ装置形成方法。
- 請求項１３に記載の半導体メモリ装置形成方法において、
前記金属層上に導電層を堆積して、金属珪化物の粒子の形成を制御する工程と、
前記非反応の金属層を全て除去する際に前記導電層を除去する工程と、
を更に含む半導体メモリ装置形成方法。 - トランジスタを有する半導体アセンブリを形成する半導体アセンブリ形成方法であって、
上に酸化物層の形成された導電性シリコン基板内に形成された分離領域を有する基板を準備する工程と、
前記酸化物層上にポリシリコン層を形成する工程と、
前記ポリシリコン層上に溝分離材料を形成する工程と、
開孔を有するパターン化したホトレジストを前記溝分離材料上に形成する工程と、
前記開孔を介して前記溝分離材料内に溝をエッチング形成し、下側の前記ポリシリコン層の一部を露出させる工程と、
前記ポリシリコン層の露出部上であって前記溝の底部内に、エピタキシャルシリコンを成長させる工程と、
前記溝の側壁に沿って、及び、前記エピタキシャルシリコン上に、金属層を堆積する工程と、
半導体アセンブリに１回目のアニーリングを行うことにより、前記金属層を前記エピタキシャルシリコンと反応させて前記溝の内部に金属珪化物を形成する工程と、
非反応の金属層を全て除去する工程と、
２回目のアニーリングを行って、金属珪化物が下側の前記ポリシリコン層の部分に侵入しないようにしながら、金属珪化物の前記形成を継続する工程と、
少なくとも、前記溝内であって前記金属珪化物上に、分離キャップ材料を堆積する工程と、
前記分離キャップ材料を前記溝内であって前記金属珪化物上にのみ残し、その他の分離キャップ材料を除去する工程と、
前記残った分離キャップ材料に対し選択性としたエッチング処理を行って、前記残った分離キャップ材料からなるトランジスタ分離キャップと、前記金属珪化物と、前記ポリシリコン層の一部と、前記酸化物層の一部からなるトランジスタゲート酸化物とを有するトランジスタゲート積層体を形成する工程と、
前記導電性シリコン基板内に導電性ドーパントを注入して、トランジスタの、わずかにドーピングされた自己整列のソース／ドレイン領域を形成する工程と、
トランジスタゲート側壁分離スペーサを形成する工程と、
前記導電性シリコン基板内に導電性ドーパントを注入して、トランジスタのソース／ドレイン領域を形成する工程と、
を含む半導体アセンブリ形成方法。 - 請求項１８に記載の半導体アセンブリ形成方法において、前記金属層がコバルト又はニッケルからなる半導体アセンブリ形成方法。
- 請求項１８に記載の半導体アセンブリ形成方法において、前記溝の底部内にエピタキシャルシリコンを成長させる前記工程の前に、前記溝により形成された前記溝分離材料の側壁上に内側溝スペーサを形成する工程を更に含む半導体アセンブリ形成方法。
- 請求項２０に記載の半導体アセンブリ形成方法において、前記残った分離キャップ材料に対し選択性とした前記エッチング処理を行なう期間中に、前記内側溝スペーサを除去する工程を更に含む半導体アセンブリ形成方法。
- 請求項１８に記載の半導体アセンブリ形成方法において、
前記金属層上に導電層を堆積して、金属珪化物の粒子の形成を制御する工程と、
前記非反応の金属層を全て除去する際に前記導電層を除去する工程と、
を更に含む半導体アセンブリ形成方法。 - トランジスタを有する半導体システムを形成する半導体システム形成方法であって、
上に酸化物層の形成された導電性シリコン基板内に形成された分離領域を有する基板を準備する工程と、
前記酸化物層上にポリシリコン層を形成する工程と、
前記ポリシリコン層上に溝分離材料を形成する工程と、
開孔を有するパターン化したホトレジストを前記溝分離材料上に形成する工程と、
前記開孔を介して前記溝分離材料内に溝をエッチング形成し、下側の前記ポリシリコン層の一部を露出させる工程と、
前記ポリシリコン層の露出部上であって前記溝の底部内に、エピタキシャルシリコンを成長させる工程と、
前記溝の側壁に沿って、及び、前記エピタキシャルシリコン上に、金属層を堆積する工程と、
半導体アセンブリに１回目のアニーリングを行うことにより、前記金属層を前記エピタキシャルシリコンと反応させて前記溝の内部に金属珪化物を形成する工程と、
非反応の金属層を全て除去する工程と、
２回目のアニーリングを行って、金属珪化物が下側の前記ポリシリコン層の部分に侵入しないようにしながら、金属珪化物の前記形成を継続する工程と、
少なくとも、前記溝内であって前記金属珪化物上に、分離キャップ材料を堆積する工程と、
前記分離キャップ材料を前記溝内であって前記金属珪化物上にのみ残し、その他の分離キャップ材料を除去する工程と、
前記残った分離キャップ材料に対し選択性としたエッチング処理を行って、前記残った分離キャップ材料からなるトランジスタ分離キャップと、前記金属珪化物と、前記ポリシリコン層の一部と、前記酸化物層の一部からなるトランジスタゲート酸化物とを有するトランジスタゲート積層体を形成する工程と、
前記導電性シリコン基板内に導電性ドーパントを注入して、トランジスタの、わずかにドーピングされた自己整列のソース／ドレイン領域を形成する工程と、
トランジスタゲート側壁分離スペーサを形成する工程と、
前記導電性シリコン基板内に導電性ドーパントを注入して、トランジスタのソース／ドレイン領域を形成する工程と、
を含む半導体システム形成方法。 - 請求項２３に記載の半導体システム形成方法において、前記金属層がコバルト又はニッケルからなる半導体システム形成方法。
- 請求項２３に記載の半導体システム形成方法において、前記溝の底部内にエピタキシャルシリコンを成長させる前記工程の前に、前記溝により形成された前記溝分離材料の側壁上に内側溝スペーサを形成する工程を更に含む半導体システム形成方法。
- 請求項２５に記載の半導体システム形成方法において、前記残った分離キャップ材料に対し選択性とした前記エッチング処理を行なう期間中に、前記内側溝スペーサを除去する工程を更に含む半導体システム形成方法。
- 請求項２３に記載の半導体システム形成方法において、
前記金属層上に導電層を堆積して、金属珪化物の粒子の形成を制御する工程と、
前記非反応の金属層を全て除去する際に前記導電層を除去する工程と、
を更に含む半導体システム形成方法。 - 電界効果トランジスタ用のトランジスタゲートを形成するトランジスタゲート形成方法であって、
上に酸化物層の形成された導電性シリコン基板内に形成された分離領域を有する基板を準備する工程と、
前記酸化物層上にポリシリコン層を形成する工程と、
前記ポリシリコン層上に溝分離材料を形成する工程と、
開孔を有するパターン化したホトレジストを前記溝分離材料上に形成する工程と、
前記開孔を介して前記溝分離材料内に溝をエッチング形成し、前記溝分離材料内に溝側壁を形成するとともに下側の前記ポリシリコン層の一部を露出させる工程と、
前記ポリシリコン層の露出部上であって前記溝の底部内に、厚さを４００〜５００オングストロームとしたエピタキシャルシリコンを成長させる工程と、
前記溝の側壁に沿って、及び、前記エピタキシャルシリコン上に、コバルト層を堆積する工程と、
前記コバルト層上にチタン層を堆積する工程と、
半導体アセンブリに１回目のアニーリングを５００〜６００℃の温度範囲で３０〜６０秒間行うことにより、前記コバルト層を前記エピタキシャルシリコンと反応させて前記溝の内部にコバルト珪化物を形成する工程と、
非反応のチタン層及びコバルト層を全て除去する工程と、
８００〜９００℃の温度範囲で３０〜６０秒間の急速加熱処理工程を半導体アセンブリに行うことによる２回目のアニーリングを行ってコバルト珪化物の前記形成を促進させ、コバルト珪化物が１００〜３５０オングストロームの厚さとなるが、下側の前記ポリシリコン層の部分に侵入しないようにする工程と、
少なくとも、前記溝内であって前記コバルト珪化物上に、分離キャップ材料を堆積する工程と、
前記分離キャップ材料を前記溝内であって前記コバルト珪化物上にのみ残し、その他の分離キャップ材料を除去するエッチング処理工程と、
前記残った分離キャップ材料に対し選択性としたエッチング処理を行って、前記残った分離キャップ材料からなるトランジスタ分離キャップと、前記コバルト珪化物と、前記ポリシリコン層の一部と、前記酸化物層の一部からなるトランジスタゲート酸化物とを有するトランジスタゲート積層体を形成する工程と、
導電性ドーパントを注入して、トランジスタの、わずかにドーピングされた自己整列のソース／ドレイン領域を形成する工程と、
トランジスタゲート側壁分離スペーサを形成する工程と、
導電性ドーパントを注入して、トランジスタのソース／ドレイン領域を形成する工程と、
を含むトランジスタゲート形成方法。 - 請求項２８に記載のトランジスタゲート形成方法において、前記溝の底部内にエピタキシャルシリコンを成長させる前記工程の前に、前記溝により形成された前記溝分離材料の側壁上に内側溝スペーサを形成する工程を更に含むトランジスタゲート形成方法。
- 請求項２９に記載のトランジスタゲート形成方法において、前記残った分離キャップ材料に対し選択性とした前記エッチング処理を行なう期間中に、前記内側溝スペーサを除去する工程を更に含むトランジスタゲート形成方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/641,851 | 2003-08-15 | ||
| US10/641,851 US7012024B2 (en) | 2003-08-15 | 2003-08-15 | Methods of forming a transistor with an integrated metal silicide gate electrode |
| PCT/US2004/025085 WO2005020282A2 (en) | 2003-08-15 | 2004-08-04 | Methods of forming a transistor with an integrated metal silicide gate electrode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007503116A JP2007503116A (ja) | 2007-02-15 |
| JP4826914B2 true JP4826914B2 (ja) | 2011-11-30 |
Family
ID=34136456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006523875A Active JP4826914B2 (ja) | 2003-08-15 | 2004-08-04 | 集積化金属珪化物ゲート電極を有するトランジスタの形成方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US7012024B2 (ja) |
| EP (1) | EP1656696B1 (ja) |
| JP (1) | JP4826914B2 (ja) |
| KR (1) | KR100669627B1 (ja) |
| CN (1) | CN100421226C (ja) |
| AT (1) | ATE465511T1 (ja) |
| DE (1) | DE602004026737D1 (ja) |
| TW (1) | TWI245418B (ja) |
| WO (1) | WO2005020282A2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7012024B2 (en) | 2003-08-15 | 2006-03-14 | Micron Technology, Inc. | Methods of forming a transistor with an integrated metal silicide gate electrode |
| KR100555541B1 (ko) * | 2003-12-23 | 2006-03-03 | 삼성전자주식회사 | 코발트 실리사이드막 형성방법 및 그 형성방법을 이용한반도체 장치의 제조방법 |
| US7371627B1 (en) * | 2005-05-13 | 2008-05-13 | Micron Technology, Inc. | Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines |
| US7120046B1 (en) | 2005-05-13 | 2006-10-10 | Micron Technology, Inc. | Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines |
| US7888721B2 (en) * | 2005-07-06 | 2011-02-15 | Micron Technology, Inc. | Surround gate access transistors with grown ultra-thin bodies |
| US7768051B2 (en) * | 2005-07-25 | 2010-08-03 | Micron Technology, Inc. | DRAM including a vertical surround gate transistor |
| US7875959B2 (en) * | 2005-08-31 | 2011-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having selective silicide-induced stress and a method of producing same |
| US7696567B2 (en) * | 2005-08-31 | 2010-04-13 | Micron Technology, Inc | Semiconductor memory device |
| US7867845B2 (en) * | 2005-09-01 | 2011-01-11 | Micron Technology, Inc. | Transistor gate forming methods and transistor structures |
| US7678607B2 (en) | 2007-02-05 | 2010-03-16 | Intermolecular, Inc. | Methods for forming resistive switching memory elements |
| US7704789B2 (en) | 2007-02-05 | 2010-04-27 | Intermolecular, Inc. | Methods for forming resistive switching memory elements |
| US7972897B2 (en) | 2007-02-05 | 2011-07-05 | Intermolecular, Inc. | Methods for forming resistive switching memory elements |
| US8097878B2 (en) | 2007-03-05 | 2012-01-17 | Intermolecular, Inc. | Nonvolatile memory elements with metal-deficient resistive-switching metal oxides |
| US7629198B2 (en) | 2007-03-05 | 2009-12-08 | Intermolecular, Inc. | Methods for forming nonvolatile memory elements with resistive-switching metal oxides |
| KR101432344B1 (ko) * | 2007-03-05 | 2014-08-20 | 인터몰레큘러 인코퍼레이티드 | 저항 스위칭 금속 산화물을 가진 비휘발성 메모리 소자를 형성하는 방법 |
| JP5422552B2 (ja) | 2007-05-09 | 2014-02-19 | インターモレキュラー， インコーポレイテッド | 抵抗性スイッチング不揮発性メモリ要素 |
| WO2009015298A2 (en) | 2007-07-25 | 2009-01-29 | Intermolecular, Inc. | Nonvolatile memory elements |
| JP5501966B2 (ja) | 2007-07-25 | 2014-05-28 | インターモレキュラー， インコーポレイテッド | 多状態の不揮発性メモリ素子 |
| US20090236675A1 (en) * | 2008-03-21 | 2009-09-24 | National Tsing Hua University | Self-aligned field-effect transistor structure and manufacturing method thereof |
| KR101604054B1 (ko) * | 2009-09-03 | 2016-03-16 | 삼성전자주식회사 | 반도체 소자 및 그 형성방법 |
| US8030196B2 (en) * | 2010-01-12 | 2011-10-04 | Samsung Electronics Co., Ltd. | Transistor formation using capping layer |
| CN113594237B (zh) * | 2020-04-30 | 2023-09-26 | 长鑫存储技术有限公司 | 埋入式栅极制备方法和半导体器件制备方法 |
| CN111739839B (zh) * | 2020-06-23 | 2021-07-02 | 武汉新芯集成电路制造有限公司 | 自对准接触孔的制造方法、半导体器件的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120837A (ja) * | 1989-09-28 | 1991-05-23 | Commiss Energ Atom | 高電圧ｍｉｃ集積回路の製造方法 |
| JPH11204791A (ja) * | 1997-11-17 | 1999-07-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2001223180A (ja) * | 2001-01-16 | 2001-08-17 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2002530864A (ja) * | 1998-11-12 | 2002-09-17 | インテル・コーポレーション | 階段ソース／ドレイン接合部を有する電界効果トランジスタ構造 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5710450A (en) * | 1994-12-23 | 1998-01-20 | Intel Corporation | Transistor with ultra shallow tip and method of fabrication |
| US5923971A (en) * | 1996-10-22 | 1999-07-13 | International Business Machines Corporation | Reliable low resistance strap for trench storage DRAM cell using selective epitaxy |
| US6291868B1 (en) * | 1998-02-26 | 2001-09-18 | Micron Technology, Inc. | Forming a conductive structure in a semiconductor device |
| US6177699B1 (en) * | 1998-03-19 | 2001-01-23 | Lsi Logic Corporation | DRAM cell having a verticle transistor and a capacitor formed on the sidewalls of a trench isolation |
| US6107154A (en) * | 1998-05-12 | 2000-08-22 | United Microelectronics Corp. | Method of fabricating a semiconductor embedded dynamic random-access memory device |
| US6177333B1 (en) * | 1999-01-14 | 2001-01-23 | Micron Technology, Inc. | Method for making a trench isolation for semiconductor devices |
| US6358788B1 (en) | 1999-08-30 | 2002-03-19 | Micron Technology, Inc. | Method of fabricating a wordline in a memory array of a semiconductor device |
| US6372618B2 (en) * | 2000-01-06 | 2002-04-16 | Micron Technology, Inc. | Methods of forming semiconductor structures |
| CN1173390C (zh) * | 2000-10-30 | 2004-10-27 | 世界先进积体电路股份有限公司 | 具嵌入式栅极的金属氧化物半导体场效应晶体管的形成方法 |
| US6346477B1 (en) * | 2001-01-09 | 2002-02-12 | Research Foundation Of Suny - New York | Method of interlayer mediated epitaxy of cobalt silicide from low temperature chemical vapor deposition of cobalt |
| US6388327B1 (en) * | 2001-01-09 | 2002-05-14 | International Business Machines Corporation | Capping layer for improved silicide formation in narrow semiconductor structures |
| US6406962B1 (en) * | 2001-01-17 | 2002-06-18 | International Business Machines Corporation | Vertical trench-formed dual-gate FET device structure and method for creation |
| US6458679B1 (en) * | 2001-02-12 | 2002-10-01 | Advanced Micro Devices, Inc. | Method of making silicide stop layer in a damascene semiconductor structure |
| US6498062B2 (en) * | 2001-04-27 | 2002-12-24 | Micron Technology, Inc. | DRAM access transistor |
| DE10126579C2 (de) * | 2001-05-31 | 2003-12-11 | Infineon Technologies Ag | Verfahren zur Herstellung eines Gatestapels in ultrahochintegrierten Halbleiterspeichern |
| US20030011018A1 (en) * | 2001-07-13 | 2003-01-16 | Hurley Kelly T. | Flash floating gate using epitaxial overgrowth |
| KR100418928B1 (ko) * | 2001-10-24 | 2004-02-14 | 주식회사 하이닉스반도체 | 엠디엘 반도체 소자의 제조 방법 |
| US6657223B1 (en) * | 2002-10-29 | 2003-12-02 | Advanced Micro Devices, Inc. | Strained silicon MOSFET having silicon source/drain regions and method for its fabrication |
| US7132065B2 (en) | 2003-02-12 | 2006-11-07 | 3M Innovative Properties Company | Process for manufacturing polymeric optical film |
| KR100538806B1 (ko) * | 2003-02-21 | 2005-12-26 | 주식회사 하이닉스반도체 | 에피택셜 ｃ49상의 티타늄실리사이드막을 갖는 반도체소자 및 그 제조 방법 |
| US7012024B2 (en) | 2003-08-15 | 2006-03-14 | Micron Technology, Inc. | Methods of forming a transistor with an integrated metal silicide gate electrode |
-
2003
- 2003-08-15 US US10/641,851 patent/US7012024B2/en not_active Expired - Fee Related
-
2004
- 2004-08-04 DE DE602004026737T patent/DE602004026737D1/de active Active
- 2004-08-04 KR KR1020067003171A patent/KR100669627B1/ko active IP Right Grant
- 2004-08-04 CN CNB2004800304590A patent/CN100421226C/zh active Active
- 2004-08-04 WO PCT/US2004/025085 patent/WO2005020282A2/en active IP Right Grant
- 2004-08-04 AT AT04786450T patent/ATE465511T1/de not_active IP Right Cessation
- 2004-08-04 JP JP2006523875A patent/JP4826914B2/ja active Active
- 2004-08-04 EP EP04786450A patent/EP1656696B1/en active Active
- 2004-08-05 TW TW093123459A patent/TWI245418B/zh active
-
2005
- 2005-09-30 US US11/241,517 patent/US7351659B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120837A (ja) * | 1989-09-28 | 1991-05-23 | Commiss Energ Atom | 高電圧ｍｉｃ集積回路の製造方法 |
| JPH11204791A (ja) * | 1997-11-17 | 1999-07-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2002530864A (ja) * | 1998-11-12 | 2002-09-17 | インテル・コーポレーション | 階段ソース／ドレイン接合部を有する電界効果トランジスタ構造 |
| JP2001223180A (ja) * | 2001-01-16 | 2001-08-17 | Hitachi Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100421226C (zh) | 2008-09-24 |
| US20060019457A1 (en) | 2006-01-26 |
| JP2007503116A (ja) | 2007-02-15 |
| TWI245418B (en) | 2005-12-11 |
| EP1656696A2 (en) | 2006-05-17 |
| US20050037584A1 (en) | 2005-02-17 |
| KR100669627B1 (ko) | 2007-01-16 |
| CN1868047A (zh) | 2006-11-22 |
| KR20060032662A (ko) | 2006-04-17 |
| WO2005020282A2 (en) | 2005-03-03 |
| EP1656696A4 (en) | 2008-07-23 |
| TW200511572A (en) | 2005-03-16 |
| DE602004026737D1 (de) | 2010-06-02 |
| ATE465511T1 (de) | 2010-05-15 |
| WO2005020282A3 (en) | 2006-02-09 |
| US7351659B2 (en) | 2008-04-01 |
| EP1656696B1 (en) | 2010-04-21 |
| US7012024B2 (en) | 2006-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4826914B2 (ja) | 集積化金属珪化物ゲート電極を有するトランジスタの形成方法 | |
| JP5102628B2 (ja) | Ｃｍｏｓ技術における自己整合デュアル・サリサイド形成のための方法 | |
| US6806534B2 (en) | Damascene method for improved MOS transistor | |
| JP2005072577A (ja) | コンタクトマージンが確保できるシリサイド膜を具備した高集積半導体素子及びその製造方法 | |
| JPH11354651A (ja) | Ｃｍｏｓ自己整合ストラップ状相互接続およびその方法 | |
| JP2008522443A (ja) | Ｃｍｏｓデバイスにおいて自己整合デュアル・フルシリサイド・ゲートを形成するための方法 | |
| US7884002B2 (en) | Method of fabricating self aligned Schottky junctions for semiconductor devices | |
| JP2003188274A (ja) | 半導体装置及びその製造方法 | |
| JP2003174101A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100849180B1 (ko) | 게이트 실리사이드를 갖는 반도체소자의 제조방법 | |
| JP2014146816A (ja) | 珪化コバルトを含むトランジスタゲートを有する半導体デバイス、及び、メモリデバイスのトランジスタゲートを製造する方法 | |
| US20100197089A1 (en) | Methods of fabricating semiconductor devices with metal-semiconductor compound source/drain contact regions | |
| USRE42180E1 (en) | Semiconductor device having metal silicide layer on source/drain region and gate electrode and method of manufacturing the same | |
| US7109116B1 (en) | Method for reducing dendrite formation in nickel silicon salicide processes | |
| US20020058402A1 (en) | Method of forming an etch stop layer during manufacturing of a semiconductor device | |
| KR100670619B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| US7326644B2 (en) | Semiconductor device and method of fabricating the same | |
| JP2004253778A (ja) | 半導体装置及びその製造方法 | |
| US6180474B1 (en) | Method for fabricating semiconductor device | |
| KR100664328B1 (ko) | 반도체 디바이스의 제조 방법 | |
| JP2000196017A5 (ja) | 半導体装置の製造方法 | |
| KR100713927B1 (ko) | 반도체 소자의 제조방법 | |
| JP2001274389A (ja) | 半導体装置およびその製造方法 | |
| JP2000068511A (ja) | 半導体装置の製造方法 | |
| JPH11176963A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060616 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070625 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070625 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100401 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100401 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101201 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110831 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4826914 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |