DE10126579C2 - Verfahren zur Herstellung eines Gatestapels in ultrahochintegrierten Halbleiterspeichern - Google Patents

Verfahren zur Herstellung eines Gatestapels in ultrahochintegrierten Halbleiterspeichern

Info

Publication number
DE10126579C2
DE10126579C2 DE10126579A DE10126579A DE10126579C2 DE 10126579 C2 DE10126579 C2 DE 10126579C2 DE 10126579 A DE10126579 A DE 10126579A DE 10126579 A DE10126579 A DE 10126579A DE 10126579 C2 DE10126579 C2 DE 10126579C2
Authority
DE
Germany
Prior art keywords
layer
silicon nitride
silicide
gate stack
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10126579A
Other languages
English (en)
Other versions
DE10126579A1 (de
Inventor
Arkalgud Sitaram
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10126579A priority Critical patent/DE10126579C2/de
Priority to US10/159,155 priority patent/US6723657B2/en
Publication of DE10126579A1 publication Critical patent/DE10126579A1/de
Application granted granted Critical
Publication of DE10126579C2 publication Critical patent/DE10126579C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Diese Erfindung betrifft ein Verfahren zur Herstellung ei­ nes Gatestapels in ultrahochintegrierten Halbleiterspei­ chern.
Bei der Integration ultrahochdicht gepackter Halbleiter­ schaltungen werden Gatestapel benötigt, die einen sehr ge­ ringen Schichtwiderstand (kleiner als 5 bis 10 Ohm/Flächen­ einheit) haben, um Zeitverzögerungen durch unvermeidliche RC-Strecken zu reduzieren. Gleichzeitig benötigt man bei der DRAM-Technologie zur Herstellung kompakter Bitzellen die Ausbildung von selbstausrichtenden Kontaktabschnitten.
Bislang hat man diese Probleme durch die Verwendung von Ga­ testapeln aus Wolframsilizid zu lösen versucht. Leider haben derartige Gatestapel einen hohen Schichtwiderstand (zum Bei­ spiel etwa 25 Ohm/Flächeneinheit). Versucht man den Schicht­ widerstand durch die Verdickung der Silizidlage zu verrin­ gern, erhöht sich dadurch die Komplexität der Prozesse, weil jeder Stapelätzprozess länger dauert und der Kontaktätzpro­ zess tiefer reichen muss. Die Anwendung von Siliziden gerin­ geren Widerstandes (CoSi2 oder TiSi2) geht mit dem Problem einher, dass sich ein Stapel aus Polysilizium und Kobalt- oder Titansilizid nicht ätzen lässt und dass er bei nachfolgenden Stapelprozessen eine geringe thermische Stabilität besitzt. Andersartige Gatestapelmaterialien wie z. B. Wolframnitrid/Wolfram sind wegen ihrer unzureichenden Stabilität bei oxidierenden Prozessbe­ dingungen begrenzt.
Es ist demgemäß Aufgabe dieser Erfindung, die obigen Proble­ me des Standes der Technik zu lösen und ein Verfahren zur Herstellung eines Gatestapels insbesondere in ultrahochinte­ grierten Halbleiterspeichern so anzugeben, dass der Gatesta­ pel einen geringen Widerstand hat, mit herkömmlichen Mate­ rialien herstellbar und kompatibel ist zu einem selbstaus­ richtenden Kontaktabschnitt.
Diese Aufgabe wird anspruchsgemäß gelöst.
Dadurch, dass das erfindungsgemäße Verfahren in einem we­ sentlichen Aspekt einen Damascenerprozess (entweder Nitrid, wie dargestellt, oder Oxid) zur Bildung einer dicken selbst­ ausrichtenden Silizidgatelage (entweder aus TiSi2 oder CoSi2) verwendet auf der dann eine Deckschicht entweder aus Oxid oder aus Nitrid abgeschieden werden kann, ermöglicht die Er­ findung die Ausbildung selbstausrichtender Kontakte. Der Ga­ testapel erreicht dabei einen Schichtwiderstand < 1 Ohm/Flä­ cheneinheit und kann mit üblichen Materialien hergestellt werden. Dieses Verfahren lässt sich besonders vorteilhaft bei der Herstellung höchstintegrierter Halbleiterspeicher oder bei eingebetteten Speichern verwenden.
Nachstehend werden anhand der Zeichnungen Prozessschritte eines erfindungsgemäßen Verfahrens sowie alternative Varian­ ten davon beschrieben.
Die Fig. 1 bis 7 zeigen jeweils schematische Querschnitts­ darstellungen durch einen Halbleiterwafer zur Veranschaulichung sequentieller Verfahrensschrit­ te zur Herstellung eines erfindungsgemäßen Gate­ stapels.
In Fig. 1 wird über einer Gateoxidschicht 11, die auf einem Substrat 10 liegt, entweder eine n+-Polysiliziumschicht 12 oder eine undotierte Polysiliziumschicht 12 aufgebracht. Über der Polysiliziumschicht 12 wird eine dicke Siliziumnitridschicht 13 abgeschieden. Dabei ist PECVD-Nitrid aus fol­ genden Gründen zu empfehlen: hohe Abscheidungsgeschwindig­ keit, ausgezeichnete Selektivität Oxid zu Nitrid, Justier­ barkeit von Spannungen und leichte Abätzbarkeit durch Nass­ ätzung.
Über der Siliziumnitridschicht 13 wird eine Fotoresist­ schicht 9 aufgebracht und mit einem Muster für die Ausbil­ dung einer Öffnung 14 nach Belichtung und Entwicklung in der Siliziumnitridschicht 13 versehen. Anschließend wird durch einen Ätzschritt die Siliziumnitridschicht 13 unter Verwen­ dung der gemusterten Fotoresistschicht 9 geätzt und die Fo­ toresistschicht 9 anschließend entfernt.
Fig. 2 zeigt, dass die durch diesen vorangehenden Ätzschritt gebildete Öffnung 14 und die Oberfläche der verbleibenden Siliziumnitridschicht 13 mit einer Titan- oder Kobaltschicht 15 bedeckt wird. Diese Titan- oder Kobaltschicht 15 bedeckt die Seitenwand und den Boden der Öffnung 14.
Wahlweise können zusätzliche Oxidspacer verwendet werden, um noch kleinere Öffnungen 14 zu erzielen. Weiterhin kann wahl­ weise das undotierte Polysilizium 12 mit n+ und p+ Implanta­ ten dotiert werden, um einen Gatestapel mit Doppelfunktion herzustellen.
Anschließend wird gemäß Fig. 3 der Wafer bevorzugt in einem Ofen getempert. Dabei bildet sich am Boden der Öffnung 14 ein Silizidabschnitt 16, der je nachdem, ob Titan (Ti) oder Kobalt (co) für die Schicht 15 verwendet wurde, ein Titansilizid- oder ein Kobaltsilizid-Ab­ schnitt ist.
Das bei der Temperung nicht reagierende Titan oder Kobalt der Schicht 15 wird anschließend selektiv geätzt, wobei der Titansilizid oder Kobaltsilizid-Abschnitt 16 am Boden der Öffnung 14 verbleibt.
Gemäß Fig. 4 wird dann eine dicke Deckschicht 17 entweder als Oxidschicht oder als Siliziumnitridschicht abgeschieden, die die Öffnung 14 oberhalb des Silizidabschnitts 16 aus­ füllt.
Anschließend wird diese Deckschicht 17 mit Ausnahme des über dem Silizidabschnitt 16 verbleibenden Abschnitts der Deck­ schicht 17 bis zur Siliziumnitridschicht 13 durch einen CMP- Prozess entfernt und anschließend die Siliziumnitridschicht 13 nassgeätzt, wobei der in der Öffnung 14 liegende Stapel aus dem Silizidabschnitt 16 mit dem darüberliegenden Oxid- oder Nitridabschnitt 17 übrigbleiben (Fig. 5). Nun wird die Polysiliziumschicht 12 bis zur Gateoxidschicht 11 geätzt. Vor der Ätzung kann wahlweise eine Spacerwand 19 aufgebracht werden, um den Silizidabschnitt 16 vor einer Veränderung oder Beschädigung bei nachfolgenden Prozessschritten zu schützen. Dieser Spacermantel 19 ist in Fig. 5 gestrichelt eingezeichnet.
Bei der Ätzung der Polysiliziumschicht 12 dient der Stapel aus dem Silizidabschnitt 16 und dem darüberliegendem Ab­ schnitt der Deckschicht 17 aus Oxid oder Nitrid als Hartmas­ ke, so dass der in Fig. 6 gezeigte Gatestapel aus dem Poly­ siliziumabschnitt 12, dem darüberliegenden Silizidabschnitt 16 und dem Abschnitt 17 der Deckschicht verbleibt.
Schließlich werden gemäß Fig. 7 eine Spacerwand 18 um die Peripherie des Gatestapels 1 angebracht und die sonstigen weiteren Prozessschritte ausgeführt, wobei der Spacermantel 18 einen Schutz vor Beschädigung des Gatestapels 1 bietet.
Die obige Beschreibung macht deutlich, dass mit dem erfin­ dungsgemäßen Verfahren, das einen Damascenerprozess mit ei­ nem CMP-Prozess kombiniert, ein mit einer Deckschicht verse­ hener Polysilizium-Silizidgatestapel herstellbar ist, der selbstausrichtende Kontaktabschnitte tragen kann. Dieser Ga­ testapel hat einen sehr kleinen Widerstand, dessen Schicht­ widerstand < 1 Ohm/Flächeneinheit ist und kann mit herkömm­ lichen Materialien verwirklicht werden. Das erfindungsgemäße Verfahren kann besonders vorteilhaft zur Herstellung ultra­ hochintegrierter Speicherbausteine oder zur Herstellung ein­ gebetteter Speicherstrukturen verwendet werden.
Zusammengenommen gibt die Erfindung ein Verfahren an zur Herstellung eines Gatestapels in ultrahochintegrierten Halb­ leiterspeichern, das mit herkömmlichen Materialien einen Ga­ testapel mit selbstausrichtendem Silizid- und Kontaktab­ schnitt und einen sehr kleinen Schichtwiderstand des Gate­ stapels erzielt.

Claims (9)

1. Verfahren zur Herstellung eines Gatestapels (1) in ultra­ hochintegrierten Halbleiterspeichern, der über einem mit ei­ ner Gateoxidschicht (11) und einer darüberliegenden Polysi­ liziumschicht (12) bedeckten Substratabschnitt des Halblei­ terspeichers aufgebracht wird, mit folgenden Schritten
  • 1. A: über der Polysiliziumschicht (12) wird eine Siliziumni­ tridschicht (13) als Maskenschicht für den anschließend durchzuführenden Damascenerprozess aufgebracht;
  • 2. B: in die Siliziumnitridschicht (13) wird im betreffenden Substratabschnitt (10) selektiv eine Öffnung (14) bis zur Polysiliziumschicht (12) geätzt; und
  • 3. C: die Siliziumnitridschicht (13) wird einschließlich der Seitenwand und des Bodens der Öffnung (14) mit einer Titan oder Kobaltschicht (15) bedeckt;
  • 4. D: durch einen Temperungsprozess wird das Titan oder Kobalt am Bo­ den der Öffnung (14) in einen Silizidabschnitt (16) umge­ wandelt;
  • 5. E: nicht silizidiertes Titan oder Kobalt wird entfernt;
  • 6. F: über dem gesamten Substratabschnitt (10) wird eine Deck­ schicht (17) gebildet, die die Siliziumnitridschicht (13) bedeckt und die Öffnung (14) oberhalb des Silizidab­ schnitts ausfüllt;
  • 7. G: die Deckschicht (17) wird bis zur Siliziumnitridschicht (13) entfernt, wobei die Deckschicht in der Öffnung (14) erhalten bleibt;
  • 8. H: die Siliziumnitridschicht (13) wird selektiv bis zur Po­ lysiliziumschicht (12) geätzt, wobei der Gatestapel (1) aus Titansilizid (TiSi2) oder Kobaltsilizid (CoSi2) und der in der Öffnung (14) darüber­ liegende Abschnitt der Deckschicht (17) erhalten bleiben;
  • 9. I: die Polysiliziumschicht (12) wird selektiv bis zum Gate­ oxid (11) heruntergeätzt, wobei der Gatestapel (1) als Hartmaske fungiert; und
  • 10. K: um die Peripherie des Gatestapels (1) wird eine Spacer­ wand (18) aufgebracht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die in Schritt F gebildete Deckschicht (17) eine Oxid­ schicht ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die in Schritt F gebildete Deckschicht (17) eine Sili­ ziumnitridschicht ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass in Schritt G die Deckschicht (17) durch einen CMP- Prozess entfernt wird.
5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der selektive Ätzschritt in dem Schritt H ein Nassätz­ prozess ist.
6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die in Schritt K aufgebrachte Spacerwand (18) eine Ni­ tridspacerwand ist.
7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Temperungsschritt D in einem Ofen ausgeführt wird.
8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass zwischen dem Schritt H und dem Schritt I ein Schritt H' vorgesehen ist, der eine Spacerwand (19) zum Schutz des Si­ lizids (16) vor nachfolgenden Prozessen des Gatestapels (1) bildet.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die das Silizid (16) schützende Spacerwand (19) vor dem Schritt I entfernt wird.
DE10126579A 2001-05-31 2001-05-31 Verfahren zur Herstellung eines Gatestapels in ultrahochintegrierten Halbleiterspeichern Expired - Fee Related DE10126579C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10126579A DE10126579C2 (de) 2001-05-31 2001-05-31 Verfahren zur Herstellung eines Gatestapels in ultrahochintegrierten Halbleiterspeichern
US10/159,155 US6723657B2 (en) 2001-05-31 2002-05-31 Method for fabricating a gate stack in very large scale integrated semiconductor memories

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10126579A DE10126579C2 (de) 2001-05-31 2001-05-31 Verfahren zur Herstellung eines Gatestapels in ultrahochintegrierten Halbleiterspeichern

Publications (2)

Publication Number Publication Date
DE10126579A1 DE10126579A1 (de) 2002-12-05
DE10126579C2 true DE10126579C2 (de) 2003-12-11

Family

ID=7686802

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10126579A Expired - Fee Related DE10126579C2 (de) 2001-05-31 2001-05-31 Verfahren zur Herstellung eines Gatestapels in ultrahochintegrierten Halbleiterspeichern

Country Status (2)

Country Link
US (1) US6723657B2 (de)
DE (1) DE10126579C2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012024B2 (en) * 2003-08-15 2006-03-14 Micron Technology, Inc. Methods of forming a transistor with an integrated metal silicide gate electrode
US6933219B1 (en) * 2003-11-18 2005-08-23 Advanced Micro Devices, Inc. Tightly spaced gate formation through damascene process
DE10355581B4 (de) * 2003-11-28 2010-01-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren und Technik zur Herstellung einer Gateelektrode unter Anwendung einer Hartmaske

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851890A (en) * 1997-08-28 1998-12-22 Lsi Logic Corporation Process for forming integrated circuit structure with metal silicide contacts using notched sidewall spacer on gate electrode
TW418448B (en) * 1998-02-03 2001-01-11 United Microelectronics Corp A method of preventing side metal silicide growth to avoid short-circuit device and its gate structure
US6074922A (en) * 1998-03-13 2000-06-13 Taiwan Semiconductor Manufacturing Company Enhanced structure for salicide MOSFET
US6423634B1 (en) * 2000-04-25 2002-07-23 Advanced Micro Devices, Inc. Method of forming low resistance metal silicide region on a gate electrode of a transistor
US6602781B1 (en) * 2000-12-12 2003-08-05 Advanced Micro Devices, Inc. Metal silicide gate transistors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Also Published As

Publication number Publication date
DE10126579A1 (de) 2002-12-05
US20030036278A1 (en) 2003-02-20
US6723657B2 (en) 2004-04-20

Similar Documents

Publication Publication Date Title
DE60034369T2 (de) Mos-transistor und speicherzelle mit eingekapselter wolfram-gate, und herstellungsverfahren
DE19829300B4 (de) Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung
DE10045019B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung
DE102005018347B4 (de) Flash-Speicherzelle, Flash-Speichervorrichtung und Herstellungsverfahren hierfür
DE102005012112B4 (de) Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement
DE102005025951B4 (de) Verfahren zum Herstellen einer Mehrschicht-Gatestapelstruktur mit einer Metallschicht und Gatestapelstruktur für eine FET-Vorrichtung
DE10236682A1 (de) Halbleitervorrichtung
DE102013109297A1 (de) Halbleitervorrichtungen mit Stützmustern in Zwischenraumbereichen zwischen leitfähigen Mustern und Verfahren zum Herstellen derselben
DE19860769A1 (de) Verfahren zur Ausbildung eines selbspositionierenden Kontakts in einem Halbleiterbauelement
DE4232817B4 (de) Halbleiter-Speicherzelle und Verfahren zu deren Herstellung
DE102021111157A1 (de) Halbleitende metalloxid-speichervorrichtung mit wasserstoff-vermittelter schwellspannungsmodulation und deren herstellungsverfahren
DE112012002648B4 (de) Lokale Zwischenverbindung mit einem niedrigen Profil und Verfahren zum Herstellen derselben
DE102004031741B4 (de) Verfahren zur Herstellung einer Kontaktanordnung für Feldeffekttransistorstrukturen mit Gateelektroden mit einer Metalllage und Verwendung des Verfahrens zur Herstellung von Feldeffekttransistoranordnungen in einem Zellenfeld
DE10126579C2 (de) Verfahren zur Herstellung eines Gatestapels in ultrahochintegrierten Halbleiterspeichern
DE102004060668A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE10137678A1 (de) Verfahren zur Herstellung eines Halbleiterprodukts mit einem Speicher- und einem Logikbereich
DE102005020342B4 (de) Verfahren zur Herstellung von Ladungseinfang-Speicherbauelementen
DE102006003393B4 (de) Verfahren zur Kontaktierung von Bitleitungen für nicht-flüchtige Speicherzellen
DE102006008503B4 (de) Verfahren zur Herstellung von nichtflüchtigen Speicherzellen
DE10066082B4 (de) Gezielte lokale Erzeugung von Öffnungen in einer Schicht
EP0864177A2 (de) Festwert-speicherzellenanordnung und verfahren zu deren herstellung
DE102005042071B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur
DE4200284A1 (de) Verdrahtungsschicht fuer eine halbleitereinrichtung und verfahren zu deren herstellung
DE19935852A1 (de) Verfahren zur Herstellung integrierter Halbleiterbauelemente
DE102005042331B3 (de) Verfahren zur Herstellung von Halbleiterspeicherbauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee