-
Die
vorliegende Erfindung betrifft ein Verfahren zur Herstellung von
Halbleiterspeicherbauelementen, die Bitleitungskontakte zu Source-/Drain-Bereichen
aufweisen, die zwischen den Wortleitungen angeordnet sind.
-
In
der WO 2004/053982 ist eine Speicherzellenanordnung beschrieben,
die Wortleitungen und Bitleitungen aufweist, die über einer
Hauptseite eines Halbleitersubstrates angeordnet sind. Die Richtung der
Kanäle
der Transistorstrukturen, die die Speicherzellen bilden, verläuft quer
zu der Richtung der Wortleitungen. Die zugehörigen Source-/Drain-Bereiche
sind über
lokale Zwischenverbindungen, die in den Zwischenräumen zwischen
benachbarten Wortleitungen angeordnet sind, elektrisch angeschlossen. Die
Bitleitungen sind mit den lokalen Zwischenverbindungen entsprechend
einem Muster verbunden, das durch die betreffende Speicherarchitektur
vorgegeben ist.
-
Speicherbauelemente
mit Charge-Trapping-Schichten, insbesondere SONOS-Speicherzellen
mit einer Oxid-Nitrid-Oxid-Speicherschichtfolge als
Speichermedium, können
durch Injektion heißer Elektronen
aus dem Kanal (CHE) programmiert werden. Die
US 5768192 und
US 6011725 beschreiben Charge-Trapping-Speicherzellen
einer besonderen Art so genannter NROM-Zellen, die zum Speichern von
Informationsbits sowohl an Source als auch an Drain unterhalb der
jeweiligen Gatekante verwendet werden können. Die programmierte Zelle
wird in Gegenrichtung gelesen (reverse read), womit eine ausreichende
Trennung der beiden Bits erreicht wird. Löschen erfolgt mittels Injektion
heißer
Löcher.
-
In
der US 2005/0009272 A1 ist ein Verfahren zur Herstellung von Halbleiterspeicherbauelementen mit
Bitleitungskontakten an Source-/Drain-Bereiche beschrieben, bei
dem ein Gate-Dielektrikum
mit einer Speicherschicht gebildet wird, eine elektrisch leitfähige Wortleitungsschicht
darauf aufgebracht wird, elektrisch isolierendes Material auf der
Wortleitungsschicht aufgebracht wird, das elektrisch isolierende Material
und die Wortleitungsschicht zu parallel im Abstand zueinander verlaufenden
Wortleitungsstapeln strukturiert werden, eine Implantation von Dotierstoffatomen
selbstjustiert zu den Wortleitungsstapeln eingebracht wird, um die
Source-/Drain-Bereiche
zu bilden, eine seitliche Wortleitungsisolation auf den Seitenwänden der
Wortleitungsstapel angebracht wird und ein dielektrisches Material
in die Zwischenräume
zwischen den Wortleitungsstapeln eingefüllt wird.
-
Die 1 zeigt eine schematische
Draufsicht auf ein Halbleiterspeicherbauelement gemäß dem genannten
Stand der Technik, bei dem die Kanalbereiche quer zu der betreffenden
Wortleitung ausgerichtet sind und die Bitleitungen über den
Wortleitungen elektrisch von den Wortleitungen isoliert angeordnet
sind. Flache Grabenisolationen 1 (STI) stehen stellvertretend
für eine
Vielzahl von Isolationsgräben,
die parallel im Abstand zueinander angeordnet sind und mit dielektrischem
Material, vorzugsweise mit einem Oxid des Halbleitermateriales gefüllt sind.
Die Kanalbereiche der Speichertransistoren verlaufen parallel zu
den Isolationsgräben
unterhalb der Wortleitungen 2 und sind zwischen zwei benachbarten
flachen Grabenisolationen 1 angeordnet. Auf diese Weise
sind die Wortleitungen quer zu der Längserstreckung der Kanalbereiche
angeordnet. Elektrisch leitfähige
Zwischenverbindungen 6 befinden sich in Zwischenräumen zwischen
den Wortleitungen 2 und sind von den Wortleitungen mittels
lateraler Wortleitungsisolationen 3 und voneinander durch
ein dielektrisches Material, das in die Zwischenräume eingefüllt ist,
elektrisch isoliert. Die lokalen Zwischenverbindungen sind an die
Bitleitungen angeschlossen, die über
den Wortleitungen angeordnet sind und elektrisch von den Wortleitungen
isoliert sind.
-
Die
Source-/Drain-Bereiche der Speichertransistoren sind jeweils auf
eine Weise seitlich angrenzend an die Wortleitungen vorhanden. Benachbarte
Source-/Drain-Bereiche sind elektrisch leitfähig miteinander verbunden in
den Bereichen, die in der 1 durch
die Schraffuren hervorgehoben sind, wobei jeweils ein kurzer Abschnitt
einer Grabenisolation überbrückt ist.
-
Entsprechend
einer aufeinanderfolgenden Nummerierung der Speichertransistoren
entlang einer betreffenden Wortleitung verbinden die Zwischenverbindungen 6 elektrisch
leitfähig
auf einer Seite der Wortleitung jeweils einen Source-/Drain-Bereich eines geradzahligen
Speichertransistors mit einem Source-/Drain-Bereich des nachfolgenden
ungeradzahligen Speichertransistors entsprechend dieser Nummerierung
und auf der anderen Seite dieser Wortleitung jeweils einen Source-/Drain-Bereich eines ungeradzahligen
Speichertransistors mit einem Source-/Drain-Bereich des nachfolgenden
geradzahligen Speichertransistors entsprechend dieser Nummerierung.
-
Die 2 zeigt eine Draufsicht
auf diese Anordnung einschließlich
der Bitleitungen 4, die über den Wortleitungen parallel
zu den flachen Grabenisolationen aufgebracht sind. Die lokalen Zwischenverbindungen 6,
die sich in den Bereichen befinden, die den schraffierten Bereichen
der 1 entsprechen, sind
in der 2 mit Kleinbuchstaben
bezeichnet. Die Zwischenverbindungen 6 sind mit den Bitleitungen 4 kontaktiert.
Die Bitleitungskontakte 5 sind mit gestrichelten Linien
als verdeckten Konturen in der 2 dargestellt
und durch ein eingezeichnetes Kreuz bezeichnet. Die Bitleitungskontakte 5 sind
darüber
hinaus jeweils mit einem Großbuchstaben
bezeichnet, der dem Kleinbuchstaben der zugehörigen Zwischenverbindung 6 entspricht.
-
In 2 ist erkennbar, dass die
Bitleitungen 4 jeweils mit denjenigen Zwischenverbindungen 6 elektrisch
verbunden sind, die in der Richtung der Bitleitungen aufeinanderfolgend
in übernächsten Zwischenräumen zwischen
den Wortleitungen 2 angeordnet sind. Die Zwischenverbindungen 6 überbrücken eine
flache Grabenisolation 1 und verbinden jeweils einen Source/Drain-Bereich
mit einem nachfolgenden Source-/Drain-Bereich desselben Zwischenraumes
zwischen den benachbarten Wortleitungen. Sie sind voneinander elektrisch
isoliert und daher in Abschnitten ausgebildet und voneinander durch
ein dielektrisches Material isoliert.
-
Die
lokalen Zwischenverbindungen zwischen den oberen Bitleitungen und
den Source-/Drain-Bereichen in dem Siliziumsubstrat können aus
Metall gebildet werden. Vorzugsweise erfolgt ein Salizidierungsprozess,
durch den ein Metallsilizid in selbstjustierter Weise auf den Source-/Drain-Bereichen
zwischen den Wortleitungsstapeln gebildet wird. Das Metallsilizid
verringert den Kontaktwiderstand zwischen den lokalen Zwischenverbindungen und
dem Silizium des Substrates. Da die pn-Übergänge der Source-/Drain-Bereiche
in unmittelbarer Nähe
der Silizidkontakte angeordnet sind, kann ein Kurzschluss der Übergänge durch
Silizidkörner
auftreten. Daher wird die Anwendung des Salizidierungsprozesses
zur Verbesserung der Kontaktwiderstände für flachere pn-Übergänge immer
schwieriger.
-
Dieses
Problem kann vermieden werden, wenn zunächst eine Siliziumschicht auf
die Oberseiten der Source-/Drain-Bereiche aufgebracht wird. Die Siliziumschicht
kann mittels eines Prozesses hergestellt werden, in dem kristallines
Silizium epitaktisch auf der Oberfläche des Siliziumsubstrates
gewachsen wird. Auf diese Weise kann der Abstand zwischen der Kontaktfläche des
silizidierten Metalles und dem pn-Übergang vergrößert werden,
sodass keine Gefahr mehr besteht, dass Silizidkörner den pn-Übergang
kurzschließen.
Aber das epitaktische Wachstum setzt einen Vorreinigungsschritt
voraus, der möglicherweise
auch das Oxid der flachen Grabenisolationen angreift. Dadurch ändert sich
die Stufenhöhe
zwischen den Oberseiten der flachen Grabenisolationen und der aktiven
Bereiche, die für
die Betriebseigenschaften der Speicherzellen kritisch ist. Wenn
ein dielektrisches Material wie Borphosphorsilikatglas (BPSG) in
die Zwischenräume
zwischen den Wortleitungsstapeln eingefüllt wird und Kontaktlöcher über den
Source-/Drain-Bereichen, die angeschlossen werden sollen, in dem
dielektrischen Material gebildet werden, treten Schwierigkeiten
infolge der extrem kleinen lateralen Abmessungen und des entsprechenden
Aspektverhältnisses
auf, wenn die Kontaktlöcher
mittels eines epitaktischen Wachstums von Silizium gefüllt werden
sollen. Das BPSG ist anfällig
für die
Ausbildung von Hohlräumen,
die Kurzschlüsse
der Kontakte verursachen können.
Eine Alternative hierzu ist, epitaktisches Silizium vor der BPSG-Isolation
einzufüllen
mit einem anschließenden
komplementären Ätzschritt
der Kontakte, in dem Inseln aus Fotolack über den Kontakten statt über den
Kontaktlöchern
verwendet werden. Die Bildung von Fotolackinseln innerhalb der schmalen
Spalte zwischen den Wortleitungsstapeln ist jedoch in den gewünschten
Abmessungen nicht möglich.
-
Aufgabe
der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung
von Speicherzellenanordnungen mit lokalen Zwischenverbindungen anzugeben,
das die Herstellung niedriger Kontaktwiderstände der Bitleitungen ermöglicht ohne
eine Gefahr von Kurzschlüssen
durch Silizidkörner.
-
Diese
Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruchs 1
gelöst.
Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
-
Bei
dem Verfahren zur Herstellung von Halbleiterspeicherbauelementen
werden vorzugsweise die folgenden Schritte durchgeführt. Eine
Oberseite eines Siliziumsubstrates wird mit parallel im Abstand zueinander
angeordneten flachen Grabenisolationen versehen. Ein Gate-Dielektrikum
mit einer Speicher schicht wird auf der Hauptseite des Substrates
gebildet. Zumindest eine elektrisch leitfähige Wortleitungsschicht wird
auf das Gate-Dielektrikum aufgebracht. Zumindest ein elektrisch
isolierendes Material wird auf die Wortleitungsschicht aufgebracht.
Das elektrisch isolierende Material und die Wortleitungsschicht
werden strukturiert, um Wortleitungsstapel zu bilden, die parallel
im Abstand zueinander quer zu den flachen Grabenisolationen verlaufen
und Seitenwände
sowie Zwischenräume
zwischen ihnen aufweisen. Dotierstoffatome werden in selbstjustierter Weise
zu den Wortleitungsstapeln implantiert, um Source-/Drain-Bereiche
zu bilden. Eine laterale Wortleitungsisolation wird auf die Seitenwände der
Wortleitungsstapel aufgebracht. In die Zwischenräume zwischen den Wortleitungsstapeln
wird ein dielektrisches Material eingefüllt. Eine Maske mit streifenartigen
Anteilen über
den flachen Grabenisolationen und Öffnungen zwischen den Streifen
wird aufgebracht. Die Maske wird verwendet, um das dielektrische
Material in Bereichen zwischen den Wortleitungsstapeln und zwischen
den flachen Grabenisolationen bis hinunter auf die Oberfläche des
Substrates in Bereichen der Source-/Drain-Bereiche zu entfernen, wobei restliche
Anteile des dielektrischen Materiales stehen bleiben, um dielektrische
Gitter zwischen den Wortleitungsstapeln zu bilden. Spacer aus dielektrischem Material
werden auf Seitenwänden
der Wortleitungsstapel und der dielektrischen Gitter gebildet, wobei Bereiche
der Hauptseite über
den Source-/Drain-Bereichen frei bleiben. Eine Siliziumschicht wird
epitaktisch auf der Hauptseite zwischen den Spacern aufgewachsen.
Für die
Bitleitungen vorgesehene Kontakte werden auf die Siliziumschicht
aufgebracht.
-
Weitere
Verfahrensschritte können
die Ausbildung einer Silizidschicht auf der Siliziumschicht umfassen
sowie das Aufbringen einer Metallschicht auf die Silizidschicht.
Die Me tallschicht wird gegebenenfalls zu den lokalen Zwischenverbindungen
strukturiert. Bitleitungen werden quer zu den Wortleitungsstapeln
verlaufend aufgebracht, sodass sie die lokalen Zwischenverbindungen
kontaktieren.
-
Die
lokalen Zwischenverbindungen, die in der Metallschicht ausgebildet
werden, können ähnlich zum
oben beschriebenen Stand der Technik so angeordnet werden, dass
in einem ersten Quadrupel von Speicherzellen mit einer ersten Speicherzelle,
einer Speicherzelle, die in der Richtung der Wortleitungen zu der
ersten Speicherzelle benachbart ist, sowie einer dritten Speicherzelle
und einer vierten Speicherzelle, die in einer Richtung der Bitleitungen
jeweils zu der ersten und zweiten Speicherzelle benachbart sind,
und mit einem ersten Source/Drain-Bereich der ersten Speicherzelle,
einem ersten Source/Drain-Bereich der zweiten Speicherzelle, einem
ersten Source-/Drain-Bereich der dritten Speicherzelle und einem
ersten Source-/Drain-Bereich der vierten Speicherzelle, wobei die
ersten Source-/Drain-Bereiche elektrisch über eine erste der lokalen
Zwischenverbindungen angeschlossen sind und wobei die Speicherzellen
des Quadrupels erste Speicherzellen eines zweiten, dritten, vierten und
fünften
Quadrupels von Speicherzellen, die entsprechend dem ersten Quadrupel
angeordnet sind, bilden, ein zweiter Source-/Drain-Bereich jeder
der Speicherzellen des ersten Quadrupels elektrisch verbunden ist
mit ersten Source-/Drain-Bereichen einer zweiten, dritten und vierten
Speicherzelle des jeweiligen zweiten, dritten, vierten oder fünften Quadrupels von
Speicherzellen mittels einer zweiten, dritten, vierten und fünften lokalen
Zwischenverbindung.
-
Dieses
Verfahren hat u. a. die Vorteile, dass das schwierige Aufbringen
der Maske aus Fotolackinseln für
einen LOCHIS- Kontaktprozess
und die Kurzschlüsse
infolge von Hohlräumen
in der BPSG-Schicht vermieden werden mittels eines in dem Kontaktloch
angebrachten Spacers, der in dem Kontaktloch eine Siliziumfläche für ein selektives Wachstum
epitaktischen Siliziums genau festlegt. Der Vorreinigungsschritt
hierfür
erschwerte die Integration dieses Prozesses in bisherige Herstellungstechnologien,
da die Stufenhöhe
der flachen Grabenisolationen kritisch für die Betriebseigenschaften der
NROM-Zellen ist.
Darüber
hinaus ermöglicht
die erhöhte
Siliziumfläche
eine vereinfachte Integration des Salizid-Prozesses, um den Kontaktwiderstand deutlich
zu reduzieren, ohne dass die flachen pn-Übergänge durch Silizidkörner im
Substrat kurzgeschlossen werden. Damit kann ein 70-nm-Prozess für NROM-Zellen
realisiert werden.
-
Es
folgt eine genauere Beschreibung von Beispielen des Verfahrens anhand
der beigefügten Figuren.
-
Die 1 zeigt
einen Querschnitt einer Draufsicht auf das Speicherbauelement mit
lokalen Zwischenverbindungen zu oberen Bitleitungen.
-
Die 2 zeigt
eine Draufsicht auf das Bauelement gemäß 1 einschließlich der
Anordnung der Bitleitungen.
-
Die 3 zeigt
einen Querschnitt eines ersten Zwischenproduktes quer zur Richtung
der Wortleitungen.
-
Die 4 zeigt
eine Draufsicht gemäß den 1 und 2 nach
dem Aufbringen einer Maske.
-
Die 5 zeigt
den Querschnitt gemäß der 3,
der in der 4 markiert ist, eines weiteren Zwischenproduktes
nach der Bildung von Seitenwandspacern.
-
Die 6 zeigt
den Querschnitt des Zwischenproduktes gemäß der 5 zwischen
zwei benachbarten Wortleitungen.
-
Die 7 zeigt
die Draufsicht gemäß der 4 nach
dem Aufbringen von Seitenwandspacern und dem Entfernen der Maske.
-
Die 8 zeigt
den Querschnitt gemäß der 5 nach
einem epitaktischen Wachstumsprozess.
-
Die 9 zeigt
den Querschnitt gemäß der 6 eines
Zwischenproduktes gemäß der 8.
-
Die 10 zeigt
den Querschnitt gemäß der 8 nach
dem Aufbringen lokaler Zwischenverbindungen.
-
Die 11 zeigt
den Querschnitt gemäß der 9 nach
dem Aufbringen lokaler Zwischenverbindungen.
-
Die 3 zeigt
einen Querschnitt senkrecht zu den Wortleitungsstapeln des Bauelementes.
In dem Siliziumsubstrat 7 werden Source-/Drain-Bereiche 8 durch
eine Implantation von Dotierstoffatomen selbstjustiert zu den Wortleitungsstapeln
ausgebildet. Die Wortleitungsstapel umfassen ein Gate-Dielektrikum 9,
das eine Speicherschicht enthalten kann, insbesondere eine Speicherschichtfolge
aus dielektrischen Materialien, die für Charge-Trapping geeignet
sind. Eine erste Wortleitungsschicht 10 wird vorzugsweise
aus Polysilizium gebildet, das elektrisch leitfähig dotiert wird. Eine zweite
Wortleitungsschicht 11 kann vorgesehen werden, um den Bahnwi derstand
zu verringern. Diese zweite Wortleitungsschicht 11 kann
Metall oder Metallsilizid sein. Eine obere Wortleitungsisolation 12 kann
aus Siliziumnitrid oder einem anderen dielektrischen Material gebildet
werden. Dieses Material kann insbesondere so ausgewählt werden,
dass es für
eine Hardmaske geeignet ist, die zur Bildung der Wortleitungsstapel
verwendet wird. Die seitliche Wortleitungsisolation 3 wird
vorzugsweise in der Form von Seitenwandspacern angebracht und kann
als Maske verwendet werden, falls eine zweite Implantation für die Source-/Drain-Bereiche
vorgenommen wird. Die Wortleitungsstapel und die dazwischen vorhandenen Zwischenräume werden
mit einem dielektrischen Material 13 bedeckt bzw. gefüllt. Das
dielektrische Material 13 kann z. B. Borphosphorsilikatglas
oder ein aus einem Phosphor-Hochdichteplasma (PHDP) abgeschiedenes
Material sein.
-
Die 4 zeigt
eine Draufsicht auf eine oberseitige Struktur des Zwischenproduktes
gemäß der 3 nach
dem Aufbringen einer Maske 14 und einem nachfolgenden Ätzschritt.
Die Maske weist Öffnungen 15 zwischen
streifenförmigen
Anteilen auf, die über
den flachen Grabenisolationen 1 verlaufen. Vorzugsweise
besitzen die Öffnungen 15 laterale Abmessungen
quer zu ihrer streifenförmigen
Ausdehnung, die geringfügig
größer sind
als die seitlichen Abmessungen der aktiven Bereiche, die sich zwischen
den flachen Grabenisolationen 1 befinden. Das bedeutet,
dass Randbereiche der flachen Grabenisolationen 1 nicht
von den Streifen der Maske 14 bedeckt werden. Die Querschnitte,
die in der 4 markiert sind, sind in den 5 und 6 dargestellt.
-
Die 5 zeigt
den Querschnitt quer zu den Wortleitungen nach dem Ätzschritt,
mit dem Öffnungen
in das dielektrische Material 13 geätzt werden. In dem in der 5 dargestell ten
Beispiel ist das dielektrische Material 13 von der oberen
Wortleitungsisolation 12 vollständig entfernt worden. Statt
dessen kann das dielektrische Material 13 auf der oberen Wortleitungsisolation 12 verbleiben,
um die Isolation zu verstärken.
Die 5 zeigt den Querschnitt in dem Bereich der Öffnung 15 der
Maske 14, nachdem die Maske entfernt worden ist. Hier wurde
das dielektrische Material 13 über den Source-/Drain-Bereichen 8 vollständig entfernt.
In den Öffnungen
zwischen den Wortleitungsstapeln und den restlichen Anteilen des
dielektrischen Materiales werden Seitenwand-Spacer 16 aus
dielektrischem Material durch eine konforme Abscheidung des Spacermaterials
und nachfolgendes anisotropes Ätzen
gebildet.
-
Die 6 zeigt
einen Querschnitt des Zwischenproduktes gemäß der 5 in einer
Richtung senkrecht zum Querschnitt der 5 zwischen
zwei benachbarten Wortleitungsstapeln. Die 6 zeigt die
periodische Abfolge der flachen Grabenisolationen 1, der
Source-/Drain-Bereiche 8 dazwischen und der restlichen
Anteile des dielektrischen Materiales, die jetzt ein dielektrisches
Gitter 17 bilden. Die Seitenwände des dielektrischen Gitters 17 sind
auch mit den Seitenwand-Spacern 16 bedeckt.
In einer bevorzugten Ausführungsform
bedeckt das dielektrische Gitter 17 die flachen Grabenisolationen 1 nicht
vollständig,
sondern die einzelnen Elemente des Gitters sind geringfügig schmaler
als die flachen Grabenisolationen. Es ist besonders vorteilhaft,
wenn die Bildung der Spacer so erfolgt, dass die unteren Anteile der
Spacer äußere Begrenzungen
aufweisen, die sich genau an der Grenze zwischen den flachen Grabenisolationen 1 und
den Source-/Drain-Bereichen 8 in
den aktiven Bereichen befinden. Diese Anordnung ist zwar bevorzugt,
aber die üblichen
Prozesstoleranzen werden zugestanden. Es ist in jedem Fall bevorzugt,
dass die flachen Grabenisolationen 1 vollständig von
dem dielektri schen Gitter 17 einschließlich der Spacer 16 bedeckt
werden. Die Spacer 16 sind vorzugsweise Nitrid. Die Spacer 16 stellen
sicher, dass etwaige Hohlräume
in dem Material des dielektrischen Gitters 17 bedeckt und
verschlossen werden, sodass keine Kurzschlüsse zwischen zueinander benachbarten
lokalen Zwischenverbindungen auftreten.
-
Die 7 zeigt
die Draufsicht gemäß der 4 nach
der Bildung der Spacer 16. Die 7 zeigt
deutlich, dass die Spacer die Seitenwände der Öffnungen zwischen den benachbarten
Wortleitungen 2 sowie die Elemente des dielektrischen Gitters 17 bedecken.
-
Die 8 zeigt
den Querschnitt gemäß der 5 nach
einem epitaktischen Wachstum einer Siliziumschicht 18 auf
den freien Oberflächen
der Source-/Drain-Bereiche 8 in den Öffnungen zwischen den Wortleitungsstapeln
und den dielektrischen Gittern 17. Vorzugsweise wird die
Siliziumschicht 18 bis auf eine Höhe gerade unterhalb der oberen
Kanten der oberen Wortleitungsisolation 12 gewachsen.
-
Die 9 ist
der Querschnitt gemäß der 6 des
Zwischenproduktes gemäß der 8 und zeigt,
dass die Siliziumschicht 18 unabhängige Teile aufweist, die voneinander
getrennt und elektrisch durch das dielektrische Gitter 17 voneinander
isoliert sind.
-
Wie
in dem Querschnitt der 10 gezeigt ist, wird ein leitfähiges Kontaktmaterial,
vorzugsweise ein Metall wie Ti, Co oder Ni, auf die Oberseite der Siliziumschicht 18 aufgebracht,
um ein Metallsilizid mittels eines Salizidprozesses (self-aligned
silicide) zu bilden. Die Silizidschicht 19 weist getrennte
Anteile auf den getrennten Anteilen der Sili ziumschicht 18 auf,
sodass die elektrischen Verbindungen zu den Source-/Drain-Bereichen 8 nach
wie vor elektrisch voneinander isoliert sind. Eine Metallschicht 20 kann dann
aufgebracht und strukturiert werden, um die lokalen Zwischenverbindungen
auszubilden, auf denen die oberen Bitleitungen kontaktiert werden.
-
Die 11 zeigt
den Querschnitt gemäß der 9 des
Zwischenproduktes der 10 nach der Fertigstellung der
lokalen Zwischenverbindungen. Aus der 11 ist
erkennbar, dass die elektrischen Leiter in der Schichtebene der
Metallschicht 20 über dem
dielektrischen Gitter 17 jede zweite flache Grabenisolation überbrücken. Die
Metallschicht 20 kann statt dessen in einer solchen Weise
strukturiert werden, dass jeder Source-/Drain-Bereich einzeln kontaktiert
wird. In weiteren Verfahrensschritten wird eine dielektrische Deckschicht
oder Passivierung aufgebracht, in der die Bitleitungen strukturiert
werden.
-
- 1
- flache
Grabenisolation
- 2
- Wortleitung
- 3
- laterale
Wortleitungsisolation
- 4
- Bitleitung
- 5
- Bitleitungskontakt
- 6
- lokale
Zwischenverbindung
- 7
- Substrat
- 8
- Source-/Drain-Bereich
- 9
- Gate-Dielektrikum
- 10
- erste
Wortleitungsschicht
- 11
- zweite
Wortleitungsschicht
- 12
- obere
Wortleitungsisolation
- 13
- dielektrisches
Material
- 14
- Maske
- 15
- Öffnung
- 16
- Spacer
- 17
- dielektrisches
Gitter
- 18
- Siliziumschicht
- 19
- Silizidschicht
- 20
- Metallschicht