JP4806196B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4806196B2
JP4806196B2 JP2005004473A JP2005004473A JP4806196B2 JP 4806196 B2 JP4806196 B2 JP 4806196B2 JP 2005004473 A JP2005004473 A JP 2005004473A JP 2005004473 A JP2005004473 A JP 2005004473A JP 4806196 B2 JP4806196 B2 JP 4806196B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
chip
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005004473A
Other languages
English (en)
Other versions
JP2005101673A (ja
JP2005101673A5 (ja
Inventor
由起子 中岡
和彦 松村
英之 金子
浩一 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005004473A priority Critical patent/JP4806196B2/ja
Publication of JP2005101673A publication Critical patent/JP2005101673A/ja
Publication of JP2005101673A5 publication Critical patent/JP2005101673A5/ja
Application granted granted Critical
Publication of JP4806196B2 publication Critical patent/JP4806196B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、第1の半導体チップの上に第2の半導体チップが接続された半導体装置に関するものである。
近年、電子機器の小型、高速処理化に従い、2種類以上の半導体チップを積層してなる三次元デバイス構造は、広く検討されている。2種類以上の半導体チップを個別に1チップ化する技術と、三次元デバイスを形成する技術とを比較すると、半導体チップ内に設けられる半導体素子の種類によって有利・不利がある。例えば、メモリ・ロジック混載デバイスのように混載プロセスで形成された半導体素子を1チップ化するのはプロセスが複雑になりコスト高となる。そこで、個別に適切なプロセスにより形成された半導体素子を有する2種類の半導体チップを互いに積層することにより、低コスト化を図ろうとするための種々の提案がなされており、製品化が始まっているデバイスもある。
以下、従来の三次元化された半導体装置の構造と製造方法について説明する。図17は、従来の三次元デバイスの構造を示す断面図である。図18(a)〜(c)は、上記従来の三次元デバイスの製造工程を示す断面図である。
図17に示すように、従来の三次元デバイスは、上面に複数の第1の内部電極111及びボンディングパッド112とを有する第1の半導体チップ110と、上面に複数の第2の内部電極121を有する第2の半導体チップ120と、上記第1の半導体チップ110を搭載するためのダイパッド131と、上記各半導体チップ110,120内のトランジスタ等の素子と外部機器との間で電気的信号をやりとりするためのリード132とを備えている。
そして、第1の半導体チップ110の上に第1,第2の内部電極111,121同士を位置合わせした状態で第2の半導体チップ120が搭載され、第1の内部電極111と第2の内部電極121とは、金属バンプ123を介して互いに電気的に接続されている。また、第1の半導体チップ110と第2の半導体チップ120との間には樹脂130が充填され、樹脂130により第1,第2の半導体チップ110,120が互いに接着されて一体化されている。また、上記ダイパッド131及びリード132は、1つのリードフレームから切り離されたものである。第1の半導体チップ110はダイパッド131にPd,Ag等の金導電性ペースト133により固定され、第1の半導体チップ110のボンディングパッド112とリード132とはボンディングワイヤ134を介して電気的に接続されている。さらに、第1の半導体チップ110,第2の半導体チップ120,ボンディングワイヤ134,ダイパッド131及びリード132は、封止樹脂135により封止されてパッケージングされている。
次に、従来の半導体装置の製造方法について説明する。
図18(a)に示す工程で、以下の手順により、第1の半導体チップ110と第2の半導体チップ120とを位置合わせする。まず、上面に複数の第1の内部電極111を有する第1の半導体チップ110を準備し、第1の半導体チップ110を実装治具(図示せず)の上に載置して、第1の半導体チップ110の上面に樹脂130を塗布する。一方、上面に複数の第2の内部電極121及びその上のバリアメタル122を有する第2の半導体チップ120を準備し、第2の半導体チップ120のバリアメタル122の上に金属バンプ123を形成する。そして、第1の半導体チップ110の上方に、第1の半導体チップ110をその下面を下方に向けた状態で対向させて、第1の内部電極111と第2の内部電極121(バリアメタル122)とを位置合わせする。
次に、図18(b)に示す工程で、以下の手順により、第1の半導体チップ110と第2の半導体チップ120とを互いに接合する。まず、第2の半導体チップ120をその裏面から金属ツール140によって加熱・加圧して第2の半導体チップ120の内部電極121上(バリメタル122上)に形成された金属バンプ123を介して、第1の半導体チップ110の第1の内部電極111と第2の半導体チップ120の内部電極121とを互いに接合させる。そして、接合後、両半導体チップ110,120間に充填されている樹脂130を、紫外線141を照射するか、加熱することにより、樹脂130を硬化させる。
次に、図18(c)に示す工程で、以下の手順により、接合・一体化された半導体デバイスに対してワイヤボンディング工程を行なう。まず、ダイパッド131及びリード132を有するリードフレーム137を準備する。そして、第1の半導体チップ110をダイパッド131上に、Pd,Ag等の導電性ペースト133により固定する。そして、第1の半導体チップ110のボンディングパッド112と、リードフレーム137のリード132とをボンディングワイヤ134によって接続する。
次に、図18(d)に示す工程で、以下の手順により、ワイヤボンディングした半導体装置をパッケージングする。まず、第1の半導体チップ110,第2の半導体チップ120,ボンディングワイヤ134,ダイパッド131及びリード132を封止樹脂135で封止する。このとき、リード132の下面又は外側面は封止樹脂135によって覆われずに露出していて、この部分が外部端子として機能する。
以上の工程により、第1の半導体チップ110の上に第2の半導体チップ120を搭載して一体化してなる三次元デバイスが形成される。
しかしながら、上記三次元デバイスである半導体装置においては、以下のような不具合があった。
まず、第1の半導体チップ110上にフェイスダウンで接合される第2の半導体チップ120は、ウエハからダイシングにより切り出されたものであるが、第2の半導体チップ120の下面の角部145の側面はダイシングの際に研削された状態である。そのため、第2の半導体チップ120の下面の角部145には、封止樹脂の硬化の際に生じる応力が集中し、その結果、総合的な半導体デバイスの特性劣化が起こりやすくなる。
また、半導体装置を封止樹脂で封止しない場合も、半導体装置発熱時の半導体チップの反りの影響で、半導体チップ間の接続信頼性が低下しやすくなる。
本発明の目的は、第1の半導体チップに接合される第2の半導体チップの裏面角部への応力集中を緩和し、あるいはチップの反りを低減しうる半導体装置及びその製造方法を提供することにある。
本発明の半導体装置は、上面に第1の電極を有する第1の半導体チップと、上面に第2の電極を有し、上記第2の電極を上記第1の電極に電気的に接続させたフェースダウン状態で上記第1の半導体チップ上に搭載された第2の半導体チップとを備え、上記第2の半導体チップの中央部が周辺部より厚い。
これにより、第2の半導体チップの反りが低減されるので、第1の半導体チップと第2の半導体チップとの接続の信頼性が向上する。
第1の半導体チップと第2の半導体チップの間に介在する樹脂層をさらに備えていることにより、接続の信頼性がより高くなる。
上記第1の半導体チップと上記第2の半導体チップとは、樹脂封止されていることが好ましい。
本発明の半導体装置又はその製造方法によると、第1の半導体チップに接合された第2の半導体チップの下面の角部を曲面化させ、第2の半導体チップの側面全体を樹脂層により覆うことにより、パッケージクラックの発生や、各半導体チップ間の接続信頼性の低下などを抑制することができる。
(第1の実施形態)
以下、本発明の第1の実施形態及びその変形例に係わる半導体装置の構造について、説明する。図1,図2は、本実施形態及びその変形例における三次元デバイスの構造を示す断面図である。
図1に示すように、本実施形態の三次元デバイスは、主面に複数の第1の内部電極11及びボンディングパッド12を有する第1の半導体チップ10と、主面に複数の第2の内部電極21を有し、フェイスダウンで第1の半導体チップ10に接合された第2の半導体チップ20と、上記第1の半導体チップ10を搭載するためのダイパッド31と、上記各半導体チップ10,20内のトランジスタ等の素子と外部機器との間で電気的信号をやりとりするためのリード32とを備えている。
そして、第1の半導体チップ10の上に第1,第2の内部電極11,21同士を位置合わせした状態で第2の半導体チップ20が搭載され、第1の内部電極11と第2の内部電極21とは、金属バンプ23を介して互いに電気的に接続されている。また、第1の半導体チップ10と第2の半導体チップ20との間には樹脂30が充填され、樹脂30により第1,第2の半導体チップ10,20が互いに接着されて一体化されている。また、上記ダイパッド31及びリード32は、1つのリードフレームから切り離されたものである。第1の半導体チップ10はダイパッド31にPd,Ag等の金導電性ペースト33により固定され、第1の半導体チップ10のボンディングパッド12とリード32とはボンディングワイヤ34を介して電気的に接続されている。さらに、第1の半導体チップ10,第2の半導体チップ20,ボンディングワイヤ34,ダイパッド31及びリード32は、封止樹脂35により封止されてパッケージングされている。
ここで、本実施形態の三次元デバイス中の第2の半導体チップ20の裏面の角部45は丸められ(曲面化され)ており、第2の半導体チップ20の裏面には鋭角な角部が存在していない。したがって、第2の半導体チップ20の裏面の角部45におけるパッケージクラックを抑制することができ、総合的なデバイス特性の劣化を回避することができる。
−変形例−
図2は、第1の実施形態の変形例における三次元デバイスの断面図である。図2に示すように、本実施形態の変形例においては、第2の半導体チップ20の裏面が丸められているのではなく、45°に近い角度で面取りされている。これによっても、パッケージクラックなどの発生を抑制することができる。つまり、第2の半導体チップの角部45が鈍されていればよい。
(第2の実施形態)
図3は、本実施形態における三次元デバイスの構造を示す断面図である。同図に示すように、本実施形態の三次元デバイスは、主面に複数の第1の内部電極11及び複数のボンディングパッド12を有する第1の半導体チップ10と、主面に複数の第2の内部電極21を有し、フェイスダウンで第1の半導体チップ10に接合された第2の半導体チップ20と、上記第1の半導体チップ10を搭載するためのダイパッド31と、上記各半導体チップ10,20内のトランジスタ等の素子と外部機器との間で電気的信号をやりとりするためのリード32とを備えている。
そして、第1の半導体チップ10の上に第1,第2の内部電極11,21同士を位置合わせした状態で第2の半導体チップ20が搭載され、第1の内部電極11と第2の内部電極21とは、金属バンプ23を介して互いに電気的に接続されている。また、第1の半導体チップ10と第2の半導体チップ20との間には樹脂30が充填され、樹脂30により第1,第2の半導体チップ10,20が互いに接着されて一体化されている。上記ダイパッド31及びリード32は、1つのリードフレームから切り離されたものである。第1の半導体チップ10はダイパッド31にPd,Ag等の金導電性ペースト33により固定され、第1の半導体チップ10のボンディングパッド12とリード32とはボンディングワイヤ34を介して電気的に接続されている。さらに、第1の半導体チップ10,第2の半導体チップ20,ボンディングワイヤ34,ダイパッド31及びリード32は、封止樹脂35により封止されてパッケージングされている。
そして、本実施形態の三次元デバイスにおいては、第2の半導体チップ20の側面全体が樹脂30によって覆われている。したがって、この樹脂30により第2の半導体チップ20の角部45も保護されることになり、第2の半導体チップ20の裏面の角部45におけるパッケージクラックを抑制することができ、総合的なデバイス特性の劣化を回避することができる。また、樹脂封止を行なう前において、第1の半導体チップ10と第2の半導体チップ20とが樹脂30により強く接着されているので、実装工程における第1,第2の半導体チップ10,20のはがれを有効に防止することができ、接続の信頼性の向上を図ることができる。
−第1の変形例−
図4は、第2の実施形態の第1の変形例における半導体装置の構造を示す断面図である。
同図に示すように、本変形例における三次元デバイスは、図3に示す三次元デバイスと同様に、主面に複数の第1の内部電極11及び複数のボンディングパッド12を有する第1の半導体チップ10と、主面に複数の第2の内部電極21を有し、フェイスダウンで第1の半導体チップ10に接合された第2の半導体チップ20と、上記第1の半導体チップ10を搭載するためのダイパッド31と、上記各半導体チップ10,20内のトランジスタ等の素子と外部機器との間で電気的信号をやりとりするためのリード32とを備えている。
そして、第1の半導体チップ10の上に第1,第2の内部電極11,21同士を位置合わせした状態で第2の半導体チップ20が搭載され、第1の内部電極11と第2の内部電極21とは、金属バンプ23を介して互いに電気的に接続されている。上記ダイパッド31及びリード32は、1つのリードフレームから切り離されたものである。また、第1の半導体チップ10はダイパッド31にPd,Ag等の金導電性ペースト33により固定され、第1の半導体チップ10のボンディングパッド12とリード32とはボンディングワイヤ34を介して電気的に接続されている。
ここで、本変形例においては、第1の半導体チップ10と第2の半導体チップ20との間には第1の樹脂37が充填され、第1の樹脂37により第1,第2の半導体チップ10,20が互いに接着されて一体化されている。さらに、第1の半導体チップ10の上には、第1の樹脂37及び第2の半導体チップ20の側面を覆う第2の樹脂38が設けられている。
そして、第1の半導体チップ10,第2の半導体チップ20,ボンディングワイヤ34,ダイパッド31及びリード32は、封止樹脂35により封止されてパッケージングされている。
本変形例によっても、第2の樹脂38により、第2の半導体チップ20の側面全体が覆われているので、第2の樹脂38により第2の半導体チップ20の角部45も保護されることになり、第2の半導体チップ20の裏面の角部45におけるパッケージクラックを抑制することができ、総合的なデバイス特性の劣化を回避することができる。また、樹脂封止を行なう前において、第1の半導体チップ10と第2の半導体チップ20とが樹脂37,38により強く接着されているので、実装工程における第1,第2の半導体チップ10,20のはがれを有効に防止することができ、接続の信頼性の向上を図ることができる。
そして、樹脂層を第1の樹脂37と第2の樹脂38という2種類の相異なる組成を有する樹脂によって構成することにより、以下の効果を発揮することができる。例えば、第2の樹脂38のフィラー含有量が第1の樹脂37のフィラー含有量よりも多いか、第2の樹脂38のフィラーの平均径が第1の樹脂37のフィラーの平均径よりも大きい場合には、第2の樹脂38の弾性率が高くなって第2の半導体チップ20角部に対する保護機能が向上する。また、第2の樹脂38の熱膨張係数が第1,第2の半導体チップ20の熱膨張係数に近づくので、反り防止機能も高くなる。
−第2の変形例−
図5は、第2の実施形態の第2の変形例における三次元デバイスの構造を示す断面図である。
同図に示すように、本実施形態の三次元デバイスは、主面に複数の第1の内部電極11及び複数のボンディングパッド12を有する第1の半導体チップ10と、主面に複数の第2の内部電極21を有し、フェイスダウンで第1の半導体チップ10に接合された第2の半導体チップ20と、上記第1の半導体チップ10を搭載するためのダイパッド31と、上記各半導体チップ10,20内のトランジスタ等の素子と外部機器との間で電気的信号をやりとりするためのリード32とを備えている。
そして、第1の半導体チップ10の上に第1,第2の内部電極11,21同士を位置合わせした状態で第2の半導体チップ20が搭載され、第1の内部電極11と第2の内部電極21とは、金属バンプ23を介して互いに電気的に接続されている。また、第1の半導体チップ10と第2の半導体チップ20との間には樹脂30が充填され、樹脂30により第1,第2の半導体チップ10,20が互いに接着されて一体化されている。上記ダイパッド31及びリード32は、1つのリードフレームから切り離されたものである。第1の半導体チップ10はダイパッド31にPd,Ag等の金導電性ペースト33により固定され、第1の半導体チップ10のボンディングパッド12とリード32とはボンディングワイヤ34を介して電気的に接続されている。さらに、第1の半導体チップ10,第2の半導体チップ20,ボンディングワイヤ34,ダイパッド31及びリード32は、封止樹脂35により封止されてパッケージングされている。
そして、本実施形態の三次元デバイスにおいては、第2の半導体チップ20の側面全体が樹脂30によって覆われているとともに、樹脂30の上端面は第2の半導体チップ20の裏面とほぼ共通の平面を形成している。つまり、第2の半導体チップ20の裏面の角部45の側方が樹脂30により厚く覆われている。したがって、図3に示す構造よりも第2の半導体チップ20の角部45を保護する作用効果が大きくなる。
−第3の変形例−
図6は、第2の実施形態の第3の変形例における半導体装置の構造を示す断面図である。同図に示すように、本変形例における三次元デバイスは、図3に示す三次元デバイスと同様に、主面に複数の第1の内部電極11及び複数のボンディングパッド12を有する第1の半導体チップ10と、主面に複数の第2の内部電極21を有し、フェイスダウンで第1の半導体チップ10に接合された第2の半導体チップ20と、上記第1の半導体チップ10を搭載するためのダイパッド31と、上記各半導体チップ10,20内のトランジスタ等の素子と外部機器との間で電気的信号をやりとりするためのリード32とを備えている。
そして、第1の半導体チップ10の上に第1,第2の内部電極11,21同士を位置合わせした状態で第2の半導体チップ20が搭載され、第1の内部電極11と第2の内部電極21とは、金属バンプ23を介して互いに電気的に接続されている。上記ダイパッド31及びリード32は、1つのリードフレームから切り離されたものである。また、第1の半導体チップ10はダイパッド31にPd,Ag等の金導電性ペースト33により固定され、第1の半導体チップ10のボンディングパッド12とリード32とはボンディングワイヤ34を介して電気的に接続されている。
ここで、本変形例においては、第1の半導体チップ10と第2の半導体チップ20との間には第1の樹脂37が充填され、第1の樹脂37により第1,第2の半導体チップ10,20が互いに接着されて一体化されている。さらに、第1の半導体チップ10の上には、第1の樹脂37及び第2の半導体チップ20の側面を覆う第2の樹脂38が設けられているとともに、第2の樹脂38の上端面は第2の半導体チップ20の裏面とほぼ共通の平面を形成している。つまり、第2の半導体チップ20の裏面の角部45の側方が第2の樹脂38により厚く覆われている。したがって、図3に示す構造よりも第2の半導体チップ20の角部45を保護する作用効果が大きくなる。
(第3の実施形態)
図7は、第3の実施形態における半導体装置の構造を示す断面図である。同図に示すように、本実施形態の三次元デバイスは、主面に複数の第1の内部電極11及び複数のボンディングパッド12を有する第1の半導体チップ10と、主面に複数の第2の内部電極21を有し、フェイスダウンで第1の半導体チップ10に接合された第2の半導体チップ20と、上記第1の半導体チップ10を搭載するためのダイパッド31と、上記各半導体チップ10,20内のトランジスタ等の素子と外部機器との間で電気的信号をやりとりするためのリード32とを備えている。
そして、第1の半導体チップ10の上に第1,第2の内部電極11,21同士を位置合わせした状態で第2の半導体チップ20が搭載され、第1の内部電極11と第2の内部電極21とは、金属バンプ23を介して互いに電気的に接続されている。また、第1の半導体チップ10と第2の半導体チップ20との間には樹脂30が充填され、樹脂30により第1,第2の半導体チップ10,20が互いに接着されて一体化されている。上記ダイパッド31及びリード32は、1つのリードフレームから切り離されたものである。第1の半導体チップ10はダイパッド31にPd,Ag等の金導電性ペースト33により固定され、第1の半導体チップ10のボンディングパッド12とリード32とはボンディングワイヤ34を介して電気的に接続されている。さらに、第1の半導体チップ10,第2の半導体チップ20,ボンディングワイヤ34,ダイパッド31及びリード32は、封止樹脂35により封止されてパッケージングされている。
ここで、本実施形態の三次元デバイスにおいては、第2の半導体チップ20は、その中央部が周辺部よりも厚くなっている。したがって、本実施形態の三次元デバイスによると、第2の半導体チップ20のパッケージクラックを抑制することができ、総合的なデバイス特性の劣化を回避することができる。
なお、本実施形態の三次元デバイスにおいては、第2の半導体チップ20の側面の下部のみが樹脂30によって覆われており、第2の半導体チップ20の側面全体が樹脂30によって覆われていないが、第2の実施形態と同様に、第2の半導体チップ20の側面全体が樹脂30によって覆われていてもよいものとする。
(第4の実施形態)
次に、本発明の第4の実施形態に係わる半導体装置の製造方法について説明する。本実施形態においては、上述の第1の実施形態に係わる半導体装置の製造方法について説明する。図8(a)〜(f)は、本実施形態における半導体装置の製造工程を示す断面図である。
図8(a)に示す工程で、以下の手順により、第1の半導体チップ10を形成するための領域である多数のチップ形成領域Rtpを有するウエハ36と第2の半導体チップ20とを位置合わせする。まず、多数のチップ形成領域Rtpを有するウエハ36を準備する。ウエハ36の各チップ形成領域Rtpには、半導体素子や配線が形成されており、各チップ形成領域Rtpの上面には、アルミニウムからなる複数の第1の内部電極11及びアルミニウムからなる複数のボンディングパッド12が設けられている。そして、ウエハ36を実装治具(図示せず)の上に載置して、ウエハ36の1つのチップ形成領域Rtpの上面に、エポキシ等により構成される樹脂30を塗布する。樹脂30としては、エポキシのほかに熱硬化性、及び常温硬化性があり、樹脂材料としては、アクリル樹脂、ポリイミド樹脂、及びウレタン樹脂等がある。また樹脂の塗布方法としては、ディスペンス法、印刷法、またはスタンピング法等があり、チップサイズ等から適切な方法が選択される。また、、樹脂の塗布は、ウエハ36のチップ形成領域Rtpへの塗布に限らず、第2の半導体チップ20への塗布に代えることも可能である。
また、樹脂30を塗布するタイミングは、図8(a)に示す位置合わせの前だけでなく、位置合わせして金属バンプ23を介して各内部電極11,21同士を接合した後(図8(b)に示す工程)でもよい。
一方、主面にアルミニウムからなる複数の第2の内部電極21及びその上のバリアメタル層22を有する第2の半導体チップ20を準備し、第2の半導体チップ20のバリアメタル層22の上に金属バンプ23を形成する。バリアメタル層22は、Ti,Cu,Niの金属薄膜からなり、金属バンプ23はSn−Pbからなっている。金属バンプ23の材料としては、Au,In,In−Sn,Sn−Ag,Sn−Cu,Sn−Zn,Cu及びNiのうちいずれか1つを選択して用いることが可能であり、この金属バンプ23のサイズは、バンプ径が3〜100μm、高さが3〜50μmである。
そして、ウエハ36の1つのチップ形成領域Rtpの上方に、ツール40によって第2の半導体チップ20を保持しつつ、第2の半導体チップ20を、その裏面を下方に向けた状態でウエハ36の1つのチップ形成領域Rtpに対向させる。
なお、電気的接続を行なうための部材としては、金属バンプ23のほか、導電性ペースト、異方性導電樹脂、金属製フィラー分散樹脂などを用いることができる。また、第2の半導体チップ20の第2の内部電極21と同様に、ウエハ36のチップ形成領域Rtp上の第1の内部電極11の上に金属バンプを形成してもよい。
次に、図8(b)に示す工程で、以下の手順により、ウエハ36のチップ形成領域Rtpと第2の半導体チップ20とを互いに接合する。
まず、第2の半導体チップ20をツール40で保持しつつ下降させて、第2の半導体チップ20の第2の内部電極21上に形成した金属バンプ23と、ウエハ36の1つのチップ形成領域Rtpに配置されている第1の内部電極11との位置合わせを行う。そして、位置合わせされたウエハ36上の第1の内部電極11と第2の半導体チップ20の金属バンプ23とを、ツール40を用いて、加熱・加圧し、物理学的作用または金属学的作用(原子の相互拡散による合金化などの作用)を利用して接合を行う。樹脂30を接合前に(図8(a)に示す工程で)塗布した場合は、ツール40を下降させて各内部電極11,12同士の接合を行なう際に樹脂30がウエハ36のチップ形成領域Rtpと第2の半導体チップ20との間に押し広げられる。このとき、樹脂30の粘性により、第2の半導体チップ20とウエハ36との間の仮固定力がさらに増大する。ツール40による加圧力は、1つの金属バンプ23について0.1〜20g程度の荷重が適当であるが、この荷重の大きさは、第1の内部電極11が破損したり、その第1の内部電極11の下側に形成されているトランジスタ等の半導体素子や配線等の特性を変化させないという制約を満たすように設定する。その後、樹脂30を硬化させて第2の半導体チップ20とウエハ36とを一体化させる。その際、樹脂30が光硬化性樹脂であれば紫外線41を、熱硬化性樹脂であれば加熱をそれぞれ行なう。加熱による樹脂30の硬化を行なうときは、ツール40による加圧の解除後にオーブン等の加熱器具による加熱を行なうか、またはツール40に内蔵させたヒーター等により加圧時に直接加熱を行なう。熱硬化時の温度条件は、樹脂30の材質にもよるが、70〜300℃程度が必要である。
次に、図8(c)に示す工程で、図8(a),(b)に示す工程を、ウエハ36の各チップ形成領域Rtpに搭載する第2の半導体チップ20の数だけ繰り返しすことにより、図8(c)に示すように、ウエハ36上に多数の第2の半導体チップ20を搭載してなる接合体50の構造が得られる。なお、半導体チップ−ウエハ間に充填する樹脂30を、樹脂成分としてエポキシ樹脂,アクリル樹脂等を含み導電粒子としてAu,Ni,Ag等を含む,異方性導電フィルムACF(Anisotropic Conductor Film)又は異方性導電樹脂ACP(Anisotropic Conductor Paste )等で代用することも可能である。
次に、図8(d)に示す工程で、接合体50中の第2の半導体チップ20の裏面を研磨する。図8(c)に示す工程で樹脂30を十分に硬化させた後、ウエハ36の各チップ形成領域Rtp上に搭載されている第2の半導体チップ20の裏面(上方を向いている面)を、研磨装置43の上面に対向させた状態で、接合体50を研磨装置43の上に載置する。このとき、ウエハ36の各チップ領域Rtp間の領域上には保護樹脂47を設けておく。そして、研磨装置43の研磨面に研磨砥粒42を供給し、接合体50に荷重を加えながら、研磨装置43を回転させることにより、各第2の半導体チップ20の裏面の研磨を行う。このとき、研磨砥粒42としては、粒度が#1200〜#2000程度のダイヤモンド砥粒が好ましく、研磨装置43の回転数は5〜50rpm程度が好ましい。
次に、図8(e)に示す工程で、研磨を終了して、接合体50を研磨装置43から取り外すと、ウエハ36上の各第2の半導体チップ20の裏面の角部45が鈍って曲面化された形状が得られる。なお、第2の半導体チップ20の裏面の角部45の形状は、たとえば、図15に示すチップ横方向の寸法Aが約1〜10μmで、チップ縦方向の寸法Bが約1〜10μmとなるような形状である。その後、接合体50の各チップ形成領域Rtpごとにウエハ36をダイシングすることにより、個々の第1の半導体チップ10と第2の半導体チップ20とからなる半導体装置46が得られる。
次に、図8(f)に示す工程で、半導体装置46のパッケージングを行なう。まず、半導体装置46をリードフレームのダイパッド31に搭載してPd,Ag等を含む導電性ペースト33により両者を固定する。そして、第1の半導体チップ10のボンディングパッド12と、リードフレームのリード32を25μmφ程度のAu,Al等からなるボンディングワイヤ34によって接続する。そして、最後に、第1の半導体チップ10,第2の半導体チップ20,ボンディングワイヤ34,リードフレームのダイパッド31、及びリードフレームのリード32(一部)をエポキシ系またはポリイミド系の封止樹脂35を用いて樹脂封止を行なう。
以上の工程により、第1の半導体チップ10の上に第2の半導体チップ20を搭載して一体化してなる第1の実施形態の三次元デバイスが容易に形成される。
−変形例−
次に、第4の実施形態の変形例に係わる半導体装置の製造方法について説明する。図9(a)〜(e)は、第4の実施形態の変形例における半導体装置の製造工程を示す断面図である。本変形例においては、ウエハをダイシングして第1の半導体チップ10をすでに形成してから、第1の半導体チップ10上に第2の半導体チップ20を接合する。
したがって、図9(a)に示す工程では、第1の半導体チップ10と第2の半導体チップ20とを位置合わせする。このときの条件は、下記に述べる条件以外は、図8(a)において説明したとおりでよい。また、樹脂30としては、エポキシのほかに熱硬化性、及び常温硬化性があり、樹脂材料としては、アクリル樹脂、ポリイミド樹脂、及びウレタン樹脂等がある。また樹脂の塗布方法としては、ディスペンス法、印刷法、またはスタンピング法等があり、チップサイズ等から適切な方法が選択される。また、、樹脂の塗布は、第1の半導体チップ10が配置されたウエハ36への塗布に限らず、第2の半導体チップ20への塗布に代えることも可能である。
また、樹脂30を塗布するタイミングは、図9(a)に示す位置合わせの前だけでなく、位置合わせして金属バンプ23を介して各内部電極11,21同士を接合した後(図9(b)に示す工程)でもよい。
第2の半導体チップ20上に形成される金属バンプ23の材料としては、Au,In,In−Sn,Sn−Ag,Sn−Cu,Sn−Zn,Cu及びNiのうちいずれか1つを選択して用いることが可能であり、この金属バンプ23のサイズは、バンプ径が3〜100μm、高さが3〜50μmである。
そして、第1の半導体チップ10の上方に、ツール40によって第2の半導体チップ20を保持しつつ、第2の半導体チップ20を、その裏面を下方に向けた状態で第1の半導体チップ10に対向させる。
なお、電気的接続を行なうための部材としては、金属バンプ23のほか、導電性ペースト、異方性導電樹脂、金属製フィラー分散樹脂などを用いることができる。また、第2の半導体チップ20の第2の内部電極21に代えて、第1の半導体チップ10の第1の内部電極11の上に金属バンプを形成してもよい。
次に、図9(b)に示す工程で、すでに説明した図8(b)に示す工程と同じ手順により、第1の半導体チップ10に第2の半導体チップ20を搭載して、両者の内部電極11,21同士の接合と樹脂30の硬化とを行なって、第1の半導体チップ10上に第2の半導体チップ20を搭載してなる接合体51を形成する。
次に、図9(c)〜(e)に示す工程で、すでに説明した図8(d)〜(f)に示す工程と同じ手順により、接合体51の第2の半導体チップ20の裏面の研磨工程,ワイヤボンディング工程及びパッケージング工程などを行なう。
本変形例においては、図9(c)に示す工程で、第1,第2の半導体チップ10,20を接合してなる接合体51ごとに、第2の半導体チップ20の裏面の研磨を行なうことにより、第2の半導体チップ20の裏面の角部45に対する砥粒42の供給がより円滑に行なわれるので、第4の実施形態の方法に比べて研磨の容易化を図ることができる。
(第5の実施形態)
次に、本発明の第5の実施形態に係わる半導体装置の製造方法について説明する。本実施形態においては、上述の第2の実施形態に係わる半導体装置の製造方法について説明する。図10(a)〜(f)は、本実施形態における半導体装置の製造工程を示す断面図である。
図10(a)に示す工程で、以下の手順により、第1の半導体チップ10を形成するための領域である多数のチップ形成領域Rtpを有するウエハ36と第2の半導体チップ20とを位置合わせする。まず、多数のチップ形成領域Rtpを有するウエハ36を準備する。ウエハ36の各チップ形成領域Rtpには、半導体素子や配線が形成されており、各チップ形成領域Rtpの上面には、アルミニウムからなる複数の第1の内部電極11及びアルミニウムからなる複数のボンディングパッド12が設けられている。そして、ウエハ36を実装治具(図示せず)の上に載置して、ウエハ36の1つのチップ形成領域Rtpの上面に、エポキシ等により構成される樹脂30を塗布する。樹脂30としては、エポキシのほかに熱硬化性、及び常温硬化性があり、樹脂材料としては、アクリル樹脂、ポリイミド樹脂、及びウレタン樹脂等がある。また樹脂の塗布方法としては、ディスペンス法、印刷法、またはスタンピング法等があり、チップサイズ等から適切な方法が選択される。また、、樹脂の塗布は、ウエハ36のチップ形成領域Rtpへの塗布に限らず、第2の半導体チップ20への塗布に代えることも可能である。
また、樹脂30を塗布するタイミングは、図10(a)に示す位置合わせの前だけでなく、位置合わせして金属バンプ23を介して各内部電極11,21同士を接合した後(図10(b)に示す工程)でもよい。
ここで、本実施形態においては、塗布される樹脂30の量は、半導体チップの種類による条件,特に第2の半導体チップ20の面積などの条件によって異なるが、第2の半導体チップ20の側面に樹脂のフィレットが形成できる量が必要である。具体的に、樹脂30の量は、硬化後の樹脂30のフィレット高さ、又はフィレット幅で(図15参照)、約50〜300μm以上となる量であることが望ましい。
一方、主面にアルミニウムからなる複数の第2の内部電極21及びその上のバリアメタル層22を有する第2の半導体チップ20を準備し、第2の半導体チップ20のバリアメタル層22の上に金属バンプ23を形成する。バリアメタル層22は、Ti,Cu,Niの金属薄膜からなり、金属バンプ23はSn−Pbからなっている。金属バンプ23の材料としては、Au,In,In−Sn,Sn−Ag,Sn−Cu,Sn−Zn,Cu及びNiのうちいずれか1つを選択して用いることが可能であり、この金属バンプ23のサイズは、バンプ径が3〜100μm、高さが3〜50μmである。
そして、ウエハ36の1つのチップ形成領域Rtpの上方に、ツール40によって第2の半導体チップ20を保持しつつ、第2の半導体チップ20を、その裏面を下方に向けた状態でウエハ36の1つのチップ形成領域Rtpに対向させる。
なお、電気的接続を行なうための部材としては、金属バンプ23のほか、導電性ペースト、異方性導電樹脂、金属製フィラー分散樹脂などを用いることができる。また、第2の半導体チップ20の第2の内部電極21に代えて、ウエハ36のチップ形成領域Rtp上の第1の内部電極11の上に金属バンプを形成してもよい。
次に、図10(b)に示す工程で、以下の手順により、ウエハ36のチップ形成領域Rtpと第2の半導体チップ20とを互いに接合する。
まず、第2の半導体チップ20をツール40で保持しつつ下降させて、第2の半導体チップ20の第2の内部電極21上に形成した金属バンプ23と、ウエハ36の1つのチップ形成領域Rtpに配置されている第1の内部電極11との位置合わせを行う。そして、位置合わせされたウエハ36上の第1の内部電極11と第2の半導体チップ20の金属バンプ23とを、ツール40を用いて、加熱・加圧し、物理学的作用または金属学的作用(原子の相互拡散による合金化などの作用)を利用して接合を行う。樹脂30を接合前に(図10(a)に示す工程で)塗布した場合は、ツール40を下降させて各内部電極11,12同士の接合を行なう際に樹脂30がウエハ36のチップ形成領域Rtpと第2の半導体チップ20との間に押し広げられる。このとき、樹脂30の粘性により、第2の半導体チップ20とウエハ36との間の仮固定力がさらに増大する。ツール40による加圧力は、1つの金属バンプ23について0.1〜20g程度の荷重が適当であるが、この荷重の大きさは、第1の内部電極11が破損したり、その第1の内部電極11の下側に形成されているトランジスタ等の半導体素子や配線等の特性を変化させないという制約を満たすように設定する。その後、樹脂30を硬化させて第2の半導体チップ20とウエハ36とを一体化させる。その際、樹脂30が光硬化性樹脂であれば紫外線41を、熱硬化性樹脂であれば加熱をそれぞれ行なう。加熱による樹脂30の硬化を行なうときは、ツール40による加圧の解除後にオーブン等の加熱器具による加熱を行なうか、またはツール40に内蔵させたヒーター等により加圧時に直接加熱を行なう。熱硬化時の温度条件は、樹脂30の材質にもよるが、70〜300℃程度が必要である。
次に、図10(c)に示す工程で、図10(a),(b)に示す工程を、ウエハ36の各チップ形成領域Rtpに搭載する第2の半導体チップ20の数だけ繰り返しすことにより、図10(c)に示すように、ウエハ36上に多数の第2の半導体チップ20を搭載してなる接合体50の構造が得られる。なお、半導体チップ−ウエハ間に充填する樹脂30を、異方性導電フィルムACF,異方性導電樹脂ACP等で代用することも可能である。
次に、図10(d)に示す工程で、接合体50中の第2の半導体チップ20の裏面を研磨する。図10(c)に示す工程で樹脂30を十分に硬化させた後、ウエハ36の各チップ形成領域Rtp上に搭載されている第2の半導体チップ20の裏面(上方を向いている面)を、研磨装置43の上面に対向させた状態で、接合体50を研磨装置43の上に載置する。このとき、ウエハ36の各チップ炉機Rtp間の領域上には保護樹脂47を設けておく。そして、研磨装置43の研磨面に研磨砥粒42を供給し、接合体50に荷重を加えながら、研磨装置43を回転させることにより、各第2の半導体チップ20の裏面の研磨を行う。このとき、研磨砥粒42としては、粒度が#1200〜#2000程度のダイヤモンド砥粒が好ましく、研磨装置43の回転数は5〜50rpm程度が好ましい。
ここで、本実施形態においては、樹脂30のうち第3の半導体チップ20の側面上にある部分の上端部が露出するまで、第2の半導体チップ20の裏面を研磨する。
次に、図10(e)に示す工程で、研磨を終了して、接合体50を研磨装置43から取り外すと、ウエハ36上の各第2の半導体チップ20の側面全体が樹脂30によって覆われている形状が得られる。
その後、接合体50の各チップ形成領域Rtpごとにウエハ36をダイシングすることにより、個々の第1の半導体チップ10と第2の半導体チップ20とからなる半導体装置46が得られる。
次に、図10(f)に示す工程で、半導体装置46のパッケージングを行なう。まず、半導体装置46をリードフレームのダイパッド31に搭載してPd,Ag等を含む導電性ペースト33により両者を固定する。そして、第1の半導体チップ10のボンディングパッド12と、リードフレームのリード32を25μmφ程度のAu,Al等からなるボンディングワイヤ34によって接続する。そして、最後に、第1の半導体チップ10,第2の半導体チップ20,ボンディングワイヤ34,リードフレームのダイパッド31、及びリードフレームのリード32(一部)をエポキシ系またはポリイミド系の封止樹脂35を用いて樹脂封止を行なう。
以上の工程により、第1の半導体チップ10の上に第2の半導体チップ20を搭載して一体化してなる第2の実施形態の三次元デバイスが容易に形成される。
−第1の変形例−
次に、第5の実施形態の第1の変形例に係わる半導体装置の製造方法について説明する。図11(a)〜(e)は、第5の実施形態の第1の変形例における半導体装置の製造工程を示す断面図である。本変形例においては、ウエハをダイシングして第1の半導体チップ10をすでに形成してから、第1の半導体チップ10上に第2の半導体チップ20を接合する。
したがって、図11(a)に示す工程では、第1の半導体チップ10と第2の半導体チップ20とを位置合わせする。このときの条件は、下記に述べる条件以外は、図10(a)において説明したとおりでよい。また、樹脂30としては、エポキシのほかに熱硬化性、及び常温硬化性があり、樹脂材料としては、アクリル樹脂、ポリイミド樹脂、及びウレタン樹脂等がある。また樹脂の塗布方法としては、ディスペンス法、印刷法、またはスタンピング法等があり、チップサイズ等から適切な方法が選択される。また、、樹脂の塗布は、第1の半導体チップ10が配置されたウエハ36への塗布に限らず、第2の半導体チップ20への塗布に代えることも可能である。
また、樹脂30を塗布するタイミングは、図11(a)に示す位置合わせの前だけでなく、位置合わせして金属バンプ23を介して各内部電極11,21同士を接合した後(図11(b)に示す工程)でもよい。
第2の半導体チップ20上に形成される金属バンプ23の材料としては、Au,In,In−Sn,Sn−Ag,Sn−Cu,Sn−Zn,Cu及びNiのうちいずれか1つを選択して用いることが可能であり、この金属バンプ23のサイズは、バンプ径が3〜100μm、高さが3〜50μmである。
そして、第1の半導体チップ10の上方に、ツール40によって第2の半導体チップ20を保持しつつ、第2の半導体チップ20を、その裏面を下方に向けた状態で第1の半導体チップ10に対向させる。
なお、電気的接続を行なうための部材としては、金属バンプ23のほか、導電性ペースト、異方性導電樹脂、金属製フィラー分散樹脂などを用いることができる。また、第2の半導体チップ20の第2の内部電極21に代えて、第1の半導体チップ10の第1の内部電極11の上に金属バンプを形成してもよい。
次に、図11(b)に示す工程で、すでに説明した図10(b)に示す工程と同じ手順により、第1の半導体チップ10に第2の半導体チップ20を搭載して、両者の内部電極11,21同士の接合と樹脂30の硬化とを行なって、第1の半導体チップ10上に第2の半導体チップ20を搭載してなる接合体51を形成する。
次に、図11(c)〜(e)に示す工程で、すでに説明した図10(d)〜(f)に示す工程と同じ手順により、接合体51の第2の半導体チップ20の裏面の研磨工程,ワイヤボンディング工程及びパッケージング工程などを行なう。
本変形例においては、図11(c)に示す工程で、第1,第2の半導体チップ10,20を接合してなる接合体51ごとに、第2の半導体チップ20の裏面の研磨を行なうことにより、第5の実施形態の方法に比べて研磨の容易化を図ることができる。
−第2の変形例−
次に、本発明の第5の実施形態の第2の変形例に係わる半導体装置の製造方法について説明する。本変形例においては、第2の実施形態の第2の変形例における三次元デバイスを形成する。図12(a)〜(f)は、第5の実施形態の第2の変形例における半導体装置の製造工程を示す断面図である。
本変形例における三次元デバイスの形成手順は、上記第5の実施形態における図10(a)〜(f)に示す工程と基本的は同じである。
ここで、本変形例においては、図12(d)に示す工程で、樹脂30のうち第2の半導体チップ20の側面上にある部分の上端部が露出した後、さらに、第2の半導体チップ20及び樹脂30を研磨する。この研磨方法により、第2の半導体チップ20の裏面と樹脂30の上端面とがほぼ共通の平面45を形成するような形状を有する三次元デバイスを形成する。
本変形例においては、図12(c)に示す工程で、第1,第2の半導体チップ10,20を接合してなる接合体51ごとに、第2の半導体チップ20の裏面の研磨を行なうことにより、第5の実施形態の方法に比べて研磨の容易化を図ることができる。
−第3の変形例−
次に、本発明の第5の実施形態の第3の変形例に係わる半導体装置の製造方法について説明する。本変形例においても、第2の実施形態の第2の変形例における半導体装置の製造方法について説明する。図13(a)〜(e)は、第5の実施形態の第3の変形例における半導体装置の製造工程を示す断面図である。本変形例においては、ウエハをダイシングして第1の半導体チップ10をすでに形成してから、第1の半導体チップ10上に第2の半導体チップ20を接合する。
したがって、図13(a)に示す工程では、第1の半導体チップ10と第2の半導体チップ20とを位置合わせする。このときの条件は、下記に述べる条件以外は、図10(a)において説明したとおりでよい。また、樹脂30としては、エポキシのほかに熱硬化性、及び常温硬化性があり、樹脂材料としては、アクリル樹脂、ポリイミド樹脂、及びウレタン樹脂等がある。また樹脂の塗布方法としては、ディスペンス法、印刷法、またはスタンピング法等があり、チップサイズ等から適切な方法が選択される。また、、樹脂の塗布は、第1の半導体チップ10が配置されたウエハ36への塗布に限らず、第2の半導体チップ20への塗布に代えることも可能である。
また、樹脂30を塗布するタイミングは、図13(a)に示す位置合わせの前だけでなく、位置合わせして金属バンプ23を介して各内部電極11,21同士を接合した後(図13(b)に示す工程)でもよい。
第2の半導体チップ20上に形成される金属バンプ23の材料としては、Au,In,In−Sn,Sn−Ag,Sn−Cu,Sn−Zn,Cu及びNiのうちいずれか1つを選択して用いることが可能であり、この金属バンプ23のサイズは、バンプ径が3〜100μm、高さが3〜50μmである。
そして、第1の半導体チップ10の上方に、ツール40によって第2の半導体チップ20を保持しつつ、第2の半導体チップ20を、その裏面を下方に向けた状態で第1の半導体チップ10に対向させる。
なお、電気的接続を行なうための部材としては、金属バンプ23のほか、導電性ペースト、異方性導電樹脂、金属製フィラー分散樹脂などを用いることができる。また、第2の半導体チップ20の第2の内部電極21に代えて、第1の半導体チップ10の第1の内部電極11の上に金属バンプを形成してもよい。
次に、図13(b)に示す工程で、すでに説明した図10(b)に示す工程と同じ手順により、第1の半導体チップ10に第2の半導体チップ20を搭載して、両者の内部電極11,21同士の接合と樹脂30の硬化とを行なって、第1の半導体チップ10上に第2の半導体チップ20を搭載してなる接合体51を形成する。
次に、図13(c)〜(e)に示す工程で、すでに説明した図10(d)〜(f)に示す工程と同じ手順により、接合体51の第2の半導体チップ20の裏面の研磨工程,ワイヤボンディング工程及びパッケージング工程などを行なう。
本変形例においては、図13(c)に示す工程で、第1,第2の半導体チップ10,20を接合してなる接合体51ごとに、第2の半導体チップ20の裏面の研磨を行なうことにより、第2の変形例の方法に比べて研磨の容易化を図ることができる。
(第6の実施形態)
次に、本発明の第6の実施形態に係わる半導体装置の製造方法について説明する。本実施形態においては、上述の第3の実施形態に係わる半導体装置の製造方法について説明する。図14(a)〜(f)は、本実施形態における半導体装置の製造工程を示す断面図である。
図14(a)に示す工程で、以下の手順により、第1の半導体チップ10と第2の半導体チップ20とを位置合わせする。まず、半導体素子や配線が形成された多数のチップ形成領域を有するウエハを準備する。そして、ダイシングによりウエハを各チップ形成領域ごとに切り出して、第1の半導体チップ10を形成する。第1の半導体チップ10の上面には、アルミニウムからなる複数の第1の内部電極11及びアルミニウムからなる複数のボンディングパッド12が設けられている。そして、第1の半導体チップ10を実装治具(図示せず)の上に載置して、第1の半導体チップ10の上面に、エポキシ等により構成される樹脂30を塗布する。樹脂30としては、エポキシのほかに熱硬化性、及び常温硬化性があり、樹脂材料としては、アクリル樹脂、ポリイミド樹脂、及びウレタン樹脂等がある。また樹脂の塗布方法としては、ディスペンス法、印刷法、またはスタンピング法等があり、チップサイズ等から適切な方法が選択される。また、、樹脂の塗布は、第1の半導体チップ10への塗布に限らず、第2の半導体チップ20への塗布に代えることも可能である。
また、樹脂30を塗布するタイミングは、図14(a)に示す位置合わせの前だけでなく、位置合わせして金属バンプ23を介して各内部電極11,21同士を接合した後(図14(b)に示す工程)でもよい。
ここで、本実施形態においては、塗布される樹脂30の量は、半導体チップの種類による条件,特に第2の半導体チップ20の面積などの条件によって異なるが、第2の半導体チップ20の側面に樹脂のフィレットが形成できる量が必要である。具体的に、樹脂30の量は、硬化後の樹脂30のフィレット高さ、又はフィレット幅(図15参照)で、約50〜300μm以上となる量であることが望ましい。
一方、主面にアルミニウムからなる複数の第2の内部電極21及びその上のバリアメタル層22を有する第2の半導体チップ20を準備し、第2の半導体チップ20のバリアメタル層22の上に金属バンプ23を形成する。バリアメタル層22は、Ti,Cu,Niの金属薄膜からなり、金属バンプ23はSn−Pbからなっている。金属バンプ23の材料としては、Au,In,In−Sn,Sn−Ag,Sn−Cu,Sn−Zn,Cu及びNiのうちいずれか1つを選択して用いることが可能であり、この金属バンプ23のサイズは、バンプ径が3〜100μm、高さが3〜50μmである。
そして、第1の半導体チップ10の上方に、ツール40によって第2の半導体チップ20を保持しつつ、第2の半導体チップ20を、その裏面を下方に向けた状態で第1の半導体チップ10に対向させる。
なお、電気的接続を行なうための部材としては、金属バンプ23のほか、導電性ペースト、異方性導電樹脂、金属製フィラー分散樹脂などを用いることができる。また、第2の半導体チップ20の第2の内部電極21に代えて、第1の半導体チップ10の第1の内部電極11の上に金属バンプを形成してもよい。
次に、図14(b)に示す工程で、以下の手順により、第1の半導体チップ10と第2の半導体チップ20とを互いに接合する。
まず、第2の半導体チップ20をツール40で保持しつつ下降させて、第2の半導体チップ20の第2の内部電極21上に形成した金属バンプ23と、第1の半導体チップ10に配置されている第1の内部電極11との位置合わせを行う。そして、位置合わせされた第1の半導体チップ10上の第1の内部電極11と第2の半導体チップ20の金属バンプ23とを、ツール40を用いて、加熱・加圧し、物理学的作用または金属学的作用(原子の相互拡散による合金化などの作用)を利用して接合を行う。樹脂30を接合前に(図10(a)に示す工程で)塗布した場合は、ツール40を下降させて各内部電極11,12同士の接合を行なう際に樹脂30が第1の半導体チップ10と第2の半導体チップ20との間に押し広げられる。このとき、樹脂30の粘性により、第1の半導体チップ10と第2の半導体チップ20との間の仮固定力がさらに増大する。ツール40による加圧力は、1つの金属バンプ23について0.1〜20g程度の荷重が適当であるが、この荷重の大きさは、第1の半導体チップ10の第1の内部電極11が破損したり、その第1の内部電極11の下側に形成されているトランジスタ等の半導体素子や配線等の特性を変化させないという制約を満たすように設定する。その後、樹脂30を硬化させて第1の半導体チップ10と第2の半導体チップ20とを一体化させる。その際、樹脂30が光硬化性樹脂であれば紫外線41を、熱硬化性樹脂であれば加熱を行なう。加熱による樹脂30の硬化を行なうときは、ツール40による加圧の解除後にオーブン等の加熱器具による加熱を行なうか、またはツール40に内蔵させたヒーター等により加圧時に直接加熱を行なう。熱硬化時の温度条件は、樹脂30の材質にもよるが、70〜300℃程度が必要である。
以上の処理により、第1の半導体チップ10上に第2の半導体チップ20を搭載してなる接合体51の構造が得られる。なお、半導体チップ−ウエハ間に充填する樹脂30を、異方性導電フィルムACF,異方性導電樹脂ACP等で代用することも可能である。
次に、図14(d)に示す工程で、接合体50中の第2の半導体チップ20の裏面を研磨する。図14(c)に示す工程で樹脂30を十分に硬化させた後、第1の半導体チップ10上に搭載されている第2の半導体チップ20の裏面(上方を向いている面)を、研磨装置43の上面に対向させた状態で、接合体51を研磨装置43の上に載置する。そして、研磨装置43の研磨面に研磨砥粒42を供給し、接合体51に荷重を加えながら、研磨装置43を回転させることにより、各第2の半導体チップ20の裏面の研磨を行う。このとき、研磨砥粒42としては、粒度が#1200〜#2000程度のダイヤモンド砥粒が好ましく、研磨装置43の回転数は5〜50rpm程度が好ましい。
ここで、本実施形態においては、図15に示すように、接合体51の研磨装置43の研磨面の法線に対する傾き角θ2を変化させながら、接合体51及び研磨装置43を回転させて研磨を行なう。これにより、図14(a)に示すように、研磨工程の終了後には、第2の半導体チップ20の裏面の角部45をより広い範囲に亘って丸めるとともに、第2の半導体チップ20の中央部が周辺部よりも厚くなるように形成された半導体装置46を得ることができる。
次に、図14(f)に示す工程で、半導体装置46のパッケージングを行なう。まず、半導体装置46をリードフレームのダイパッド31に搭載して、Pd,Ag等を含む導電性ペースト33により両者を固定する。そして、第1の半導体チップ10のボンディングパッド12と、リードフレームのリード32を25μmφ程度のAu,Al等からなるボンディングワイヤ34によって接続する。そして、最後に、第1の半導体チップ10,第2の半導体チップ20,ボンディングワイヤ34,リードフレームのダイパッド31、及びリードフレームのリード32(一部)をエポキシ系またはポリイミド系の封止樹脂35を用いて樹脂封止を行なう。
以上の工程により、第1の半導体チップ10の上に第2の半導体チップ20を搭載して一体化してなる第3の実施形態の三次元デバイスが容易に形成される。
なお、第3の実施形態において、上記図16に示す状態で、研磨装置43の代わりに研磨砥石を有する研削装置を用い、接合体51の研磨砥石面の法線に対する傾き角θ2を一定として、研削を行なうことにより、図2に示す第1の実施形態の変形例に示す構造を容易に得ることができる。
なお、上記第4〜第6の実施形態において、図4又は図6に示すように、第1の半導体チップ10と第2の半導体チップ20との間に介在させる第1の樹脂37と、第2の半導体チップ20の側面を覆う第2の樹脂38とを塗布して、個別に硬化させるようにしてもよい。
なお、上記各実施形態においては、第1,第2の内部電極11,21が設けられている面は、第1,第2の半導体チップ10,20の主面としたが、本発明は斯かる実施形態に限定されるものではない。したがって、第1の半導体チップ10又は第2の半導体チップ20について、半導体チップのスルーホールや側面に設けられた導体膜を介して、半導体チップの裏面に内部電極を設けたものについても、本発明を適用することができる。
本発明の半導体装置によると、パッケージクラックの発生や、各半導体チップ間の接続信頼性の低下などを抑制することができ、2種類以上の半導体チップを積層してなる三次元デバイス構造を有する半導体装置として有用である。
図1は、本発明の第1の実施形態における三次元デバイスの断面図である。 図2は、本発明の第1の実施形態の変形例における三次元デバイスの断面図である。 図3は、本発明の第2の実施形態における三次元デバイスの断面図である。 図4は、第2の実施形態の第1の変形例における半導体装置の断面図である。 図5は、第2の実施形態の第2の変形例における半導体装置の断面図である。 図6は、第2の実施形態の第3の変形例における半導体装置の断面図である。 図7は、本発明の第3の実施形態における三次元デバイスの断面図である。 図8は、(a)〜(f)は、第4の実施形態における半導体装置の製造工程を示す断面図である。 図9は、(a)〜(e)は、第4の実施形態の変形例における半導体装置の製造工程を示す断面図である。 図10は、(a)〜(f)は、第5の実施形態における半導体装置の製造工程を示す断面図である。 図11は、(a)〜(e)は、第5の実施形態の第1の変形例における半導体装置の製造工程を示す断面図である。 図12は、(a)〜(f)は、第5の実施形態の第2の変形例における半導体装置の製造工程を示す断面図である。 図13は、(a)〜(e)は、第5の実施形態の第3の変形例における半導体装置の製造工程を示す断面図である。 図14は、(a)〜(f)は、第6の実施形態における半導体装置の製造工程を示す断面図である。 図15は、本発明の第1の実施形態における第2の半導体チップの裏面の角部を詳細に示す断面図である。 図16は、本発明の第6の実施形態における第2の半導体チップの裏面の研磨方法を示す断面図である。 図17は、従来の三次元デバイスの構造を示す断面図である。 図18は、(a)〜(c)は、従来の三次元デバイスの製造工程を示す断面図である。
符号の説明
10 第1の半導体チップ
11 第1の内部電極
12 ボンディングパッド
20 第2の半導体チップ
21 第2の内部電極
22 バリアメタル層
23 金属バンプ
30 樹脂
31 ダイパッド
32 リード
33 導電性ペースト
34 ボンディングワイヤ
35 封止樹脂
36 ウエハ
37 第1の樹脂層
38 第2の樹脂層
40 ツール
41 紫外線
42 砥粒
43 研磨装置
45 角部
46 半導体装置
47 保護樹脂

Claims (9)

  1. 第1の電極およびボンディングパッドを有する第1のチップと、
    上記第1のチップ上にフェイスダウンで搭載され、かつ、上記第1の電極と電気的に接続された第2の電極を主面に有し、上記主面とは反対側の裏面と、側面とを有する第2のチップと、
    上記第1のチップを搭載するためのダイパッドと、
    上記第1のチップと外部機器との間で電気信号をやり取りするためのリードと、
    上記ボンディングパッドと上記リードとを電気的に接続するボンディングワイヤと、
    少なくとも上記裏面を封止した封止樹脂とを備え、
    上記第1のチップと上記第2のチップとは樹脂により接着されており、
    上記第2のチップの側面全体は上記樹脂によって覆われており、
    上記樹脂は、上記第1のチップと上記第2のチップとの間に充填された部分の第1の樹脂と、上記第2のチップの上記側面を覆う部分の第2の樹脂とを含み、
    前記第2の樹脂のフィラー含有量が前記第1の樹脂のフィラー含有量よりも多いか、前記第2の樹脂のフィラーの平均径が前記第1の樹脂のフィラーの平均径よりも大きいことを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、
    上記第2のチップは、上記主面を下方に向けたフェイスダウンの状態で上記第1のチップ上に搭載されていることを特徴とする半導体装置。
  3. 請求項1又は請求項2に記載の半導体装置において、
    上記第1のチップの上記第1の電極と上記第2のチップの上記第2の電極とが金属バンプを介して電気的に接続されていることを特徴とする半導体装置。
  4. 少なくとも2枚の半導体部材を重ね合わせてなる半導体装置であって、
    第1のチップと、
    上記第1のチップの上段に位置するとともに、電極を有する主面と、上記主面とは反対側の裏面と、側面とを有し、フェイスダウンで搭載された第2のチップと、
    少なくとも上記第2のチップの上記裏面を封止した封止樹脂とを備え、
    上記第1のチップと上記第2のチップとは樹脂により接着されており、
    上記第2のチップの側面全体は上記樹脂によって覆われており、
    上記樹脂は、上記第1のチップと上記第2のチップとの間に充填された部分の第1の樹脂と、上記第2のチップの上記側面を覆う部分の第2の樹脂とを含み、
    前記第2の樹脂のフィラー含有量が前記第1の樹脂のフィラー含有量よりも多いか、前記第2の樹脂のフィラーの平均径が前記第1の樹脂のフィラーの平均径よりも大きいことを特徴とする半導体装置。
  5. 請求項4に記載の半導体装置において、
    上記第1のチップを支持するダイパッドと、
    上記第1のチップと外部機器との間で電気信号をやり取りするためのリードと、
    上記ボンディングパッドと上記リードとを電気的に接続するボンディングワイヤとを備えたことを特徴とする半導体装置。
  6. 請求項5に記載の半導体装置において、
    上記ダイパッドは、下面が封止樹脂より露出していることを特徴とする半導体装置。
  7. 請求項4から請求項6のいずれかに記載の半導体装置において、
    上記第2のチップは、上記主面を下方に向けたフェイスダウンの状態で搭載されていることを特徴とする半導体装置
  8. 請求項4から請求項7のいずれかに記載の半導体装置において、
    上記第2のチップは、金属バンプを介してフェイスダウンの状態で搭載されていることを特徴とする半導体装置。
  9. 請求項1から請求項のいずれかに記載の半導体装置において、
    上記第2の樹脂の上端面は、上記第2のチップの裏面とほぼ共通の平面を形成していることを特徴とする半導体装置。
JP2005004473A 2005-01-11 2005-01-11 半導体装置 Expired - Fee Related JP4806196B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005004473A JP4806196B2 (ja) 2005-01-11 2005-01-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005004473A JP4806196B2 (ja) 2005-01-11 2005-01-11 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000395965A Division JP3683179B2 (ja) 2000-12-26 2000-12-26 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2005101673A JP2005101673A (ja) 2005-04-14
JP2005101673A5 JP2005101673A5 (ja) 2005-08-11
JP4806196B2 true JP4806196B2 (ja) 2011-11-02

Family

ID=34464658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005004473A Expired - Fee Related JP4806196B2 (ja) 2005-01-11 2005-01-11 半導体装置

Country Status (1)

Country Link
JP (1) JP4806196B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042786A (ja) * 2005-08-02 2007-02-15 Sony Corp マイクロデバイス及びそのパッケージング方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6199354A (ja) * 1984-09-26 1986-05-17 Hitachi Ltd 半導体装置
JPS61187258A (ja) * 1985-02-14 1986-08-20 Mitsubishi Electric Corp 半導体集積回路チツプ
JPH0231437A (ja) * 1988-07-21 1990-02-01 Oki Electric Ind Co Ltd 半導体チップの実装方法
JP3262728B2 (ja) * 1996-02-19 2002-03-04 松下電器産業株式会社 半導体装置及びその製造方法
JPH09246464A (ja) * 1996-03-08 1997-09-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH1167979A (ja) * 1997-08-13 1999-03-09 Citizen Watch Co Ltd フリップチップ半導体パッケージの実装構造及びその製造方法

Also Published As

Publication number Publication date
JP2005101673A (ja) 2005-04-14

Similar Documents

Publication Publication Date Title
JP3683179B2 (ja) 半導体装置及びその製造方法
JP3649169B2 (ja) 半導体装置
JP4653447B2 (ja) 半導体装置の製造方法
US9129818B2 (en) Semiconductor device having conductive pads and a method of manufacturing the same
JP4705748B2 (ja) 半導体装置の製造方法
KR100698527B1 (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
JP2001320013A (ja) 半導体装置およびその製造方法
JP2008235401A (ja) 半導体装置及びその製造方法
JP2008218926A (ja) 半導体装置及びその製造方法
JP2015008210A (ja) 半導体装置の製造方法
US10546827B2 (en) Flip chip
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
JP4806196B2 (ja) 半導体装置
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
TWI430376B (zh) The Method of Fabrication of Semiconductor Packaging Structure
JP2002026073A (ja) 半導体装置およびその製造方法
JP4937856B2 (ja) 半導体装置及びその製造方法
JPH0637233A (ja) 半導体集積回路装置およびその製造方法
JP4574393B2 (ja) 半導体装置の製造方法
US20230326906A1 (en) Method of Thinning a Semiconductor Die
JP5320275B2 (ja) 半導体装置及びその製造方法
JP4066911B2 (ja) 半導体装置の製造方法および半導体素子実装構造の形成方法
JP2004014900A (ja) 半導体装置および半導体装置のパッケージ方法
KR20080020378A (ko) 플립 칩 패키지
JP2005116573A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050318

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110812

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees