JPS61187258A - 半導体集積回路チツプ - Google Patents

半導体集積回路チツプ

Info

Publication number
JPS61187258A
JPS61187258A JP60026814A JP2681485A JPS61187258A JP S61187258 A JPS61187258 A JP S61187258A JP 60026814 A JP60026814 A JP 60026814A JP 2681485 A JP2681485 A JP 2681485A JP S61187258 A JPS61187258 A JP S61187258A
Authority
JP
Japan
Prior art keywords
chip
wiring
stress
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60026814A
Other languages
English (en)
Inventor
Kouji Harada
原田　昿嗣
Masanori Tosa
土佐　雅宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60026814A priority Critical patent/JPS61187258A/ja
Publication of JPS61187258A publication Critical patent/JPS61187258A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路（以下、ＩＣと呼称する）チッ
プに係シ、特にそのチップの断面構造に関するものであ
る。
〔従来の技術〕
ＩＣチップを収容する容器（以下、パッケージと呼称す
る）は低価格化の観点からセラメックパッケージに代し
、エポキシ樹脂を主材料とする、いわゆる、プラスチッ
クパッケージが多用されている。
一方、ＩＣの目標とする高集積化を実現するために、パ
ターンサイズは微細化される一方でチップサイズは増加
する傾向にある。
このような状況を反映して、従来に見られなかったよう
な不良モード、すなわち、プラスチック材の収縮による
応力によシ、ＩＣチップの内部配線パターンが変形し、
甚しい場合においては断線不良が発生することが判って
きた。
この態様を第３図、第４図、第５図および第６図を用い
て更に詳しく説明する。
第３図は従来のＩＣチップをプラスチックパッケージに
収納した場合の断面図で、１はダイパッドと呼称される
ＩＣチップ４を載せるための台で、この台１は半田３で
ＩＣチップ４を固定している。
そして、ＩＣチップ４の内部配線はＡ／配線５ａ＋５ｂ
で行われておシ、外部への取シ出しはボンディングバッ
トと呼称される部分７ａｔ７ｂとリード端子２ａ１２ｂ
をＡｕ配線ｓａ＊ａｂで接続することにより行われる。
なお、ＩＣチップ４の表面は酸化膜あるいは窒化膜のよ
うな保護膜６で覆われている。
そして、リード端子２ａ１２ｂの一部を除き、全体をエ
ポキシ樹脂９で覆うように構成されている。
そして、エポキシ樹肥９の硬化は、通常、体積収縮を伴
なうので、ＩＣチップ４には大きな圧縮応力が加わる。
ＩＣチップ４の上面から見た場合の応力は、Ｍ配線５ａ
、５ｂの変形が生じることの説明図である第４図の（ａ
）の１０（応力）で示した方向に加わる。
そして、チップサイズが大きくなるほどその応力１０は
大きくなシ、また、同一チップ内部でも長辺方向、ある
いは対角線上に最も大きな応力１０が加わる。
一方、この応力１０を受けるＡｌ配線５ａ＋５ｂはパタ
ーンが微細化されるにしたかい下地との密着面積は減少
し、対抗力は低下する。
したがって、大きいチップサイズで微細なパターンを有
するＩＣにおいては、Ａｌ配線５ａ、５ｂのパターンは
エポキシ樹脂の硬化後、第４図の（ｂ）に示すような変
形をきたす。そして、この変形が極端に進行すると、配
線の断線を招き、ＩＣは電気的に動作しなくなる。
上記のような現象は、エポキシ樹脂硬化後、ＩＣに温度
変化が加わる場合更に加速される。すなわち、エポキシ
樹脂の熱膨張係数（通常、〜５×１０／’Ｃ）とＩＣチ
ップの熱膨張係数（Ｓｉの場合、〜５ｘ１ｏ／℃）の差
に起因して発生する応力によってもＡｌ配線５ａ＃５ｂ
の断縁が生ずる。
さて、ＩＣチップ４の周辺断面は、Ａｌ配線の゛　　変
形が生じることの説明図である第５図に示すようになっ
ており、チップ主面とチップ側面１１とはチップ端１２
において、通常、９０°に近い角度で接している。
これは、ＩＣチップ４を８ｉウエーハから分割する場合
、従来法によるＳｉウェーハの分割法の′　　説明図で
ある第６図に示すようなダイアモンドホイール１４で切
シ溝をつけた後分割することに起因している。なお、こ
の第６図において、１３はＳｉウェーハを示し、矢印は
ダイアモンドホイール１４０回転方向を示す。
このような鋭い角度をもつ構造体の場合、その周辺に非
常に大きな応力が集中して発生することは古くから知ら
れていることで、例えば、（機械工学便覧（１９６８年
４月発行）、日本機械学会発行、４〜１０頁）などの文
献にも述べられている。
〔発明が解決しようとする問題点〕
上記のような従来のＩＣチップでは、応力集中部分の角
度が鋭角になり、応力受容部分の面積が小さくなるほど
、集中応力は大きくなり、Ａｌ配線パターンの変形は、
微細パターンでチップサイズが大きいと発生しやすくな
るが、チップ端の形状によっても加速され、Ａｌ配線に
変形を生ずるという問題点があった。
本発明は上記のような問題点を解決するためなされたも
ので、Ａｌ配線の変形不良を改良することができる半導
体集積回路チップを得ることを目的とする。
〔問題点を解決するだめの手段〕
本発明による半導体集積回路チップは、そのチップの周
辺断面において、チップ主面に隣接する断面部分に面取
りを有する構造からなるようにしたものである。
〔作用〕
チップ端の形状を１７４円周状もしくはチップ端の角度
を９０°以上の断面形状とし、チップ周辺部における応
力集中を分散することによル、この近傍に位置するＡｌ
配線への応力を緩和する。
〔実施例〕
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明によるＩＣチップの実施例を示す構成図
で、（ａ）はチップ端の形状を１／４円周状にした場合
を示し、（ｂ）はチップ端の角度を９０以上にした場合
を示す。
この第１図（ａ）、Φ）において第５図と同一符号のも
のは相当部分を示し、第１図（ａ）における１５ａはそ
の形状を１／４円周状にしたチップ端であシ、このよう
にチップ端１５ａの形状を１／４円周状になし、チップ
周辺部における応力集中を分散させることにより、この
近傍に位置するＡＡ配線５への応力を緩和することがで
きる。
また、第１図（ｂ）も第１図（ａ）と同様であり、チツ
ブ端１５ｂの角度を第１図Φ）に示すように、９０°以
上（この場合は１３５°）にすることにより、応力集中
を緩和している。この第１図Φ）において、（イ）。
（ロ）はそれぞれ１３５°の角度を示す。
このように、チップ主面に隣接する断面部分に、面取υ
を有する構造の断面形状を得るには、いくつかの方法が
考えられるが、例えば、第」図（ａ）に示す形状に対し
ては、その構造を得るための一方法の説明図である第２
図の（ａ）に示すようなダイヤモンドホイール１６ａで
、また、第４図の）に示す形状に対しては、第２図の（
ｂ）に示すようなダイヤモンドホイール１６ｂで、それ
ぞれＳｉウェーハに切り溝を入れてチップを分割するこ
とにより実現することができる。
なお、以上の説明においては、ＳｉのＩＣのチップにつ
いて述べたが、本発明はこれに限定されるものではなく
、他の半導体ＩＣでも同様に適用することができ、また
、配線材料もＡｌに限定されないことは勿論である。
〔発明の効果〕
以上説明したように、本発明によれば、複雑な手段を用
いることなく、チップ周辺の形状を面取シして応力の集
中を緩和する簡単な構成によって、ＩＣチップ周辺にお
けるエポキシ樹脂による応力集中を緩和することができ
、配線材料の変形を防止することができるので、実用上
の効果は極めて大である。
【図面の簡単な説明】
第１図は本発明による半導体集積回路チップの実施例を
示す構成図、第２図は第１図に示す実施例の構造を得る
だめの方法の説明図、第３図は従来の半導体集積回路チ
ップをプラスチックパッケージに収納した場合の断面図
、第４図および第５図はＡＩ！配線の変形が生じること
の説明図、第６図は従来法による８ｉウエーハの分割法
の説明図である。 ４１１＃参〇ＩＣチツプ、５・＃赤−Ａｌ配線、１１＠
１１１１１１チツプ端、１５ａ、１５ｂ＊　＠　ａ　ｍ
チップ端。

Claims (1)

    【特許請求の範囲】
  1. 　半導体集積回路チップの周辺断面において、チップ主
    面に隣接する断面部分に、面取りを有する構造からなる
    ことを特徴とする半導体集積回路チップ。
JP60026814A 1985-02-14 1985-02-14 半導体集積回路チツプ Pending JPS61187258A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60026814A JPS61187258A (ja) 1985-02-14 1985-02-14 半導体集積回路チツプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60026814A JPS61187258A (ja) 1985-02-14 1985-02-14 半導体集積回路チツプ

Publications (1)

Publication Number Publication Date
JPS61187258A true JPS61187258A (ja) 1986-08-20

Family

ID=12203751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60026814A Pending JPS61187258A (ja) 1985-02-14 1985-02-14 半導体集積回路チツプ

Country Status (1)

Country Link
JP (1) JPS61187258A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101673A (ja) * 2005-01-11 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置
JP2010034278A (ja) * 2008-07-29 2010-02-12 Rohm Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101673A (ja) * 2005-01-11 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置
JP2010034278A (ja) * 2008-07-29 2010-02-12 Rohm Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US6049124A (en) Semiconductor package
US7323786B2 (en) Semiconductor device package of stacked semiconductor chips with spacers provided therein
JPH1064901A (ja) 半導体チップパッケージ素子
US5119171A (en) Semiconductor die having rounded or tapered edges and corners
US20060060967A1 (en) Novel pad structure to prompt excellent bondability for low-k intermetal dielectric layers
KR0170316B1 (ko) 반도체 장치의 패드 설계 방법
US20040188862A1 (en) Low stress flip-chip package for low-K silicon technology
JPS61187258A (ja) 半導体集積回路チツプ
US20070290377A1 (en) Three Dimensional Six Surface Conformal Die Coating
US6541306B2 (en) Resin-sealed semiconductor device and method of manufacturing the device
US20060180906A1 (en) Chip package and producing method thereof
JPS63293930A (ja) 半導体装置における電極
US5179435A (en) Resin sealed semiconductor integrated circuit device
KR100333383B1 (ko) 반도체 패키지의 솔더 볼 접합 강도 강화 방법
JPS61269332A (ja) 半導体装置
JPS6245150A (ja) 半導体装置
JP2826432B2 (ja) 半導体装置
JPS63150931A (ja) 半導体装置
JPH04137041U (ja) 半導体装置
JPS63300508A (ja) 樹脂封止型半導体装置
US7800201B2 (en) Thinned wafer having stress dispersion parts and method for manufacturing semiconductor package using the same
JPH0373558A (ja) 半導体装置
KR20070019477A (ko) 반도체 칩에 형성된 범프 및 그 범프의 크랙 방지 방법
JPH04211149A (ja) 樹脂封止型半導体集積回路装置
JPH01143237A (ja) 半導体装置