JP4803823B2 - 多出力電源装置 - Google Patents

多出力電源装置 Download PDF

Info

Publication number
JP4803823B2
JP4803823B2 JP2007087697A JP2007087697A JP4803823B2 JP 4803823 B2 JP4803823 B2 JP 4803823B2 JP 2007087697 A JP2007087697 A JP 2007087697A JP 2007087697 A JP2007087697 A JP 2007087697A JP 4803823 B2 JP4803823 B2 JP 4803823B2
Authority
JP
Japan
Prior art keywords
output
switch element
circuit
voltage
choke coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007087697A
Other languages
English (en)
Other versions
JP2008252977A (ja
Inventor
寿市 村山
和也 高橋
Original Assignee
Tdkラムダ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdkラムダ株式会社 filed Critical Tdkラムダ株式会社
Priority to JP2007087697A priority Critical patent/JP4803823B2/ja
Publication of JP2008252977A publication Critical patent/JP2008252977A/ja
Application granted granted Critical
Publication of JP4803823B2 publication Critical patent/JP4803823B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、例えばPC(パーソナルコンピュータ)などの電力供給に好適な多出力電源装置に関する。
従来のこの種の多出力電源装置として、例えば特許文献1には、共通する単独のトランスから、複数の出力回路を介してそれぞれの負荷に出力電圧を供給するものが知られている。
図2は、こうした多出力電源装置の一例を示す回路図である。同図において、1は電源装置101の入力端子2A,2B間に直流入力電圧Viを供給する直流電源、3は入力端子2A,2B間に接続する入力コンデンサで、電源装置101はこの直流電源1からの電力供給を受けて、後述する複数の出力電圧Vo1〜Vo5を出力する。
電源装置101は、パーソナルコンピュータ用の動作電圧に適合した4つの出力電圧Vo1〜Vo4を生成する主電源部11と、スタンバイ電圧に適合した出力電圧Vo5を生成するスタンバイ電源部12と、により構成される。主電源部11は、2個のスイッチング素子15,16と、トランス17を共通のインバータとして、出力端子21A,21B間に例えば+5Vの第1出力電圧Vo1を供給する第1出力回路22と、出力端子31A,31B間に例えば+3.3Vの第2出力電圧Vo2を供給する第2出力回路32と、出力端子41A,41B間に例えば+12Vの第3出力電圧Vo3を供給する第3出力回路42と、出力端子51A,51B間に例えば−12Vの第4出力電圧Vo4を供給する第4出力回路52が、それぞれ設けられる。また、スタンバイ電源部12は、出力端子61A,61B間に例えば+5Vの第5出力電圧Vo5を供給する第5出力回路62が設けられる。
主電源部11は、いわゆるダブルフォワードと呼ばれる回路方式で、トランス17の入力側では、入力端子2A,2B間に第1のスイッチング素子15と、トランス17の一次巻線17Aと、第2のスイッチング素子17との直列回路が接続されると共に、トランス17の磁束密度を基に戻すリセット回路として、スイッチング素子15と一次巻線17Aの両端間にダイオード18が接続され、一次巻線17Aとスイッチング素子16の両端間に別なダイオード19が接続される。また、トランス17の二次巻線17Bには、第1整流ダイオード23および第1転流ダイオード24からなる第1整流回路と、第1チョークコイル25および第1平滑コンデンサ26からなる第1平滑回路が順に接続される。これらの第1整流回路や第1平滑回路は、二次巻線17Bに誘起された電圧を整流平滑し、第1出力電圧Vo1を供給する第1出力回路22を構成するものである。
前記スイッチング素子15,16は、出力電圧Vo1を監視する図示しない第1のPWM(パルス幅変調)制御部により、当該出力電圧Vo1が安定化するように、所定のタイミングで同時にオン,オフ動作される。そして、トランス17の一次巻線17Aに接続するスイッチング素子15,16をスイッチングすることにより、一次巻線17Aに断続的に入力電圧Viが印加され、また各スイッチング素子15,16のオフ時にダイオード18,19が導通して、トランス17に蓄えられたエネルギーを直流電源1側に回生するようになっている。
一方、スイッチング素子15,16がオンするのに伴って、トランス17の二次巻線17Bに第1整流ダイオード23を導通するような電圧が誘起されると、当該二次巻線17Bから第1チョークコイル25を通して、第1平滑コンデンサ26や出力端子21A,21B間の負荷(図示せず)に電力が供給され、第1チョークコイル25にエネルギーが蓄えられる。この第1チョークコイル25に蓄えられたエネルギーは、スイッチング素子15,16がオフし、第1整流ダイオード23に代わって第1転流ダイオード24が導通することで、出力端子21A,21B間の負荷に送り出され、負荷に第1出力電圧Vo1が供給される。これが、ダブルフォワード方式の基本的な動作原理である。
主電源部11を構成する別な第2出力回路32は、前記第1出力電圧Vo1を入力として、出力端子21A,21B間に第2出力電圧Vo2を出力するダウンコンバータとしての機能を有する。具体的には、第2整流スイッチ素子33と第2転流スイッチ素子34とによる第2同期整流回路と、第2チョークコイル35と第2平滑コンデンサ36とによる第2平滑回路と、を備えて第2出力回路32が構成される。そして、ここでの第2整流スイッチ素子33と第2転流スイッチ素子34は、互い違いにオン,オフ動作するようになっており、第2整流スイッチ素子33がオン,第2転流スイッチ素子34がオフの時には、第1出力電圧Vo1が第2チョークコイル35と第2平滑コンデンサ36に印加され、第2チョークコイル35にエネルギーが蓄えられると共に、出力端子31A,31B間の負荷(図示せず)に電力が供給される一方で、第2整流スイッチ素子33がオフ,第2転流スイッチ素子34がオンの時には、第2チョークコイル35に蓄えられたエネルギーが、出力端子31A,31B間の負荷に送り出されることで、この負荷に第2出力電圧Vo2が供給される。
さらに、第4出力回路52は、チョークコイル25と磁気的に結合した補助巻線53と、この補助巻線53に誘起される電圧を整流するダイオード54と、ダイオード54からの整流出力を平滑する平滑コンデンサ55と、平滑コンデンサ55の両端間に発生する電圧を入力として、安定化した第4出力電圧Vo4を出力する定電圧レギュレータ56と、この定電圧レギュレータ56の出力端に接続する平滑用のコンデンサ57と、により構成される。これにより、チョークコイル25を流れる電流に伴い、補助巻線53の両端間に電圧が誘起されると、この電圧がダイオード54および平滑コンデンサ55によって整流平滑され、定電圧レギュレータ56に入力される。これを受けて定電圧レギュレータ56は、平滑用のコンデンサ57を介して出力端子51A,51B間の負荷(図示せず)に、一定の第4出力電圧Vo4を供給するようになっている。
主電源部11はその他に、マグアンプ43と、このマグアンプ43に流れる電流を制御するマグアンプ制御部44とにより、第3出力電圧Vo3の安定化を図る第3出力回路42が設けられている。この第3出力回路42は、前記トランス17の二次巻線17Bとは別に巻回された三次巻線17Cに誘起する電圧を入力とし、前記マグアンプ43およびマグアンプ制御部44の他に、第3整流ダイオード45と第3転流ダイオード46とによる第3整流回路と、第3チョークコイル47と第3平滑コンデンサ48とによる第3平滑回路と、を備えて構成される。そしてこの場合は、スイッチング素子15,16がオンするのに伴って、トランス17の三次巻線17Cに第3整流ダイオード45を導通するような電圧が誘起されると、当該三次巻線17Cから第3チョークコイル47を通して、第3平滑コンデンサ48や出力端子41A,41B間の負荷(図示せず)に電力が供給され、第3チョークコイル47にエネルギーが蓄えられる。この第3チョークコイル47に蓄えられたエネルギーは、スイッチング素子15,16がオフし、第3整流ダイオード45に代わって第3転流ダイオード46が導通することで、出力端子41A,41B間の負荷に送り出され、この負荷に第3出力電圧Vo3が供給される。また、マグアンプ制御部44は、第3出力電圧Vo3の変動に応じて、マグアンプ43を流れる電流を制御することで、第3出力電圧Vo3を独自に安定化させている。
一方、スタンバイ電源部12は、前記主電源部11とは別の独立したインバータとして、トランス63とスイッチング素子64とを備えており、トランス63の一次巻線63Aとスイッチング素子64とからなる直列回路が、前記入力電圧Viが印加される入力端子2A,2Bの間に接続される。また、トランス63の一次巻線63Bには、その両端間に整流ダイオード65と平滑コンデンサ66とを直列接続してなる整流平滑回路が設けられる。ここでのスタンバイ電源部12は、いわゆるフライバックと呼ばれる回路方式で、スイッチング素子64をオンにすると、前記入力電圧Viをトランス63の一次巻線63Aに印加して、このトランジスタ63でエネルギーを蓄え、スイッチング素子64をオフにすると、それまで非導通であった整流ダイオード65が導通し、トランス63の二次巻線63Bから整流ダイオード65を通って、平滑コンデンサ66および出力端子41A,41B間の負荷(図示せず)に送り出され、この負荷に第5出力電圧Vo5が供給される。また、スイッチング素子64は、第5出力電圧Vo5を監視する図示しない第2のPWM(パルス幅変調)制御部により、当該第5出力電圧Vo5が安定化するように、所定のタイミングで同時にオン,オフ動作される。
特開昭58−170367号公報
図2に示す従来の電源装置101は、主電源部11に着目したときに、一つのトランス17で複数の出力電圧Vo1〜Vo4を負荷に供給できるが、次のような問題点を生じる。
主電源部11は、いわゆるフォワード型の回路形式とマグアンプ制御回路とを組み合わせたもので、フライバック型の回路形式に比べてトランス17を小型化できるという利点がある。ところが、無負荷時には各スイッチング素子15,16のパルス導通幅が狭まってしまうため、このパルス導通幅を負荷状態に拘らず一定値以上確保する何らかの対策が必要になる。そこで従来は、出力端子21A,21Bに接続できる最小負荷を予め規定したり、さもなければ図2に示すように、出力端子21A,21B間にダミー抵抗69を意図的に接続する必要があった。しかし、ダミー抵抗69を接続すること自体、電源装置としての効率の低下を招く。
また、第2出力電圧Vo2を供給する第2出力回路32は、別な第1出力回路22の第1出力電圧Vo1を入力としており、この第1出力回路22を構成する第1整流ダイオード23および第1転流ダイオード24の損失を、そのまま第2出力回路32が受けてしまい、効率が一層低下する懸念を生じていた。
本発明は上記の各問題点に着目してなされたもので、簡単な変更で装置としての効率を向上させることができる多出力電源装置を提供することを、その目的とする。
本発明は、上記目的を達成するために、トランスの一次巻線に接続するスイッチング素子のスイッチングにより、前記トランスの二次巻線に誘起された電圧を整流平滑し、第1出力電圧を供給する第1出力回路と、前記第1出力回路で生成した電圧を整流平滑し、第2出力電圧を供給する第2出力回路とを備えた多出力電源装置において、前記第1出力回路は、前記スイッチング素子に同期して互い違いにオン,オフする第1整流スイッチ素子と第1転流スイッチ素子とによる第1同期整流回路と、第1チョークコイルを備えた第1平滑回路とからなり、前記第1整流スイッチ素子がオンすると、前記二次巻線の誘起電圧を前記第1チョークコイルに印加し、前記第1転流スイッチ素子がオンすると、前記第1チョークコイルのエネルギーを出力側に送り出す構成とし、前記第2出力回路は、前記第1同期整流回路と前記第1チョークコイルとの間の接続点に発生する脈動電圧を整流平滑して、前記第2出力電圧を供給する構成としている。
この場合、前記第2出力回路は、第2同期整流回路と、第2チョークコイルを備えた第2平滑回路とからなり、前記第2同期整流回路は、前記第1整流スイッチ素子と同期してオン,オフする第2整流スイッチ素子と、前記第1転流スイッチ素子と同期してオン,オフする第2転流スイッチ素子とを備え、前記第2整流スイッチ素子がオンすると、前記脈動電圧を前記第2チョークコイルに印加し、前記第2転流スイッチ素子がオンすると、前記第2チョークコイルのエネルギーを出力側に送り出すように、ポストレギュレータとしての前記第2出力回路を構成するのが好ましい。
また、前記トランスに三次巻線を巻回し、この三次巻線に第3出力回路を接続し、前記第3出力回路を、マグアンプと、前記三次巻線に誘起された電圧を整流する整流回路と、前記整流回路で整流した電圧を平滑して、第3出力電圧を供給する第3平滑回路と、前記第3出力電圧が安定化するように、前記マグアンプを流れる電流を制御するマグアンプ制御部と、により構成するのが好ましい。
さらには、前記第1チョークコイルと磁気的に結合する補助巻線と、この補助巻線に誘起した電圧から第4出力電圧を供給する第4出力回路と、を備えるのが好ましい。
請求項1の発明によれば、第1出力回路において、それまでの整流ダイオードや転流ダイオードに代わって、トランスの二次巻線に誘起した電圧を第1チョークコイルに印加する第1整流スイッチ素子と、第1チョークコイルに蓄えられたエネルギーを出力側に送り出す第1転流スイッチ素子とを、スイッチング素子に同期して互い違いにオン,オフさせるだけで、第1出力回路に負荷を接続していない無負荷状況下であっても、スイッチング素子に対する最小のパルス導通幅が確保される。したがって、従来のような最小負荷の規定や、ダミー抵抗を不要にでき、電源装置としての効率を向上できる。
また、第2出力回路は、第1出力回路を構成する第1同期整流回路と第1チョークコイルとの間の接続点に発生する脈動電圧を入力しているので、少なくともこの入力電流は、第1転流スイッチ素子を通過することなく第2出力回路に取り込まれ、ダイオード素子よりも低損失の第1整流スイッチ素子を用いていることと相俟って、第2出力回路の効率を向上させることができる。
請求項2の発明によれば、第2同期整流回路を構成する第2整流スイッチ素子および第2転流スイッチ素子を、第1整流スイッチ素子および第1転流スイッチ素子と同期して動作させることで、必要な第2出力電圧を取り出すことができる。
請求項3の発明によれば、前述した第1同期整流回路により、無負荷状態であってもスイッチング素子に対する一定のパルス導通幅が確保され、しかも負荷状態が急変しない限り、このパルス導通幅は全負荷範囲に渡ってほぼ一定であるため、三次巻線に接続する第3出力回路からの第3出力電圧を効率よく制御できる。しかも、第3出力回路はマグアンプ制御により、負荷に安定した第3出力電圧を供給できる。
請求項4の発明によれば、第1チョークコイルと磁気的に結合する補助巻線を利用して、第4出力回路から第4出力電圧を供給することができる。
以下、本発明における多出力電源装置の好ましい一実施形態について、添付図面を参照しながら詳細に説明する。なお、従来例で示した図2と共通する部分には共通する符号を付し、その共通する箇所の説明は重複を避けるため極力省略する。
図1は、本実施例で提案する多出力の電源装置10の回路構成を示したもので、前記従来例で示した図2の電源装置101と異なる点は、前記第1出力回路22において、第1整流ダイオード23および第1転流ダイオード24からなる第1整流回路に代わって、第1整流スイッチ素子71および第1転流スイッチ素子72からなる第1同期整流回路が組み込まれており、その関係で出力端子21A,21B間にはダミー抵抗69が接続されていないことと、第2出力回路32は、第1出力回路22の第1出力電圧Vo1を入力とするのではなく、第1同期整流回路から出力され、第1整流スイッチ素子71および第1転流スイッチ素子72のオン,オフ動作に伴い脈動する電圧を入力としていることである。それ以外の各部の構成や動作は、前記従来例と同一である。
第1整流スイッチ素子71は、スイッチング素子15,16と同じタイミングでオン,オフする一方で、第1転流スイッチ素子72は、第1整流スイッチ素子71と互い違いにオン,オフするように構成される。これにより、第1整流スイッチ素子71がオンし、第1転流スイッチ素子72がオフすると、前記二次巻線17Bの誘起電圧が第1チョークコイル25や第1平滑コンデンサ26に印加される一方で、第1整流スイッチ素子71がオフし、第1転流スイッチ素子72がオンすると、それまで第1チョークコイル25に蓄えられていたエネルギーが、第1平滑コンデンサ26や、第1出力回路22の出力側の出力端子21A,21B間に送り出され、出力端子21A,21B間に接続した負荷に第1出力電圧Vo1が供給される。
なお、ここでの第1整流スイッチ素子71や第1転流スイッチ素子72は、何れも第1整流ダイオード23および第1転流ダイオード24よりも低損失のMOSFETを用いているが、同様の機能を発揮できる別なスイッチ素子を用いてもよい。また、スイッチング素子15,16,64も、例えばMOSFETやトランジスタなどの各種半導体スイッチ素子を適用できる。
本実施例の主回路11は、従来例と同じくフォワード型の回路方式でありながら、第1出力回路22の第1整流スイッチ素子71および第1転流スイッチ素子72が、スイッチング素子15,16に同期して互い違いにオン,オフする第1同期整流回路として組み込まれている。したがって、出力端子21A,21B間が無負荷または軽負荷の状態であっても、スイッチング素子15,16をオンさせるパルス導通幅は一定値以上が確保され、従来のように出力端子21A,21B間に接続する最小負荷を予め規定したり、図2に示すようなダミー抵抗69を接続したりする必要はない。
一方、第2出力回路32に着目すると、ここでの第2出力回路32は、第1整流スイッチ素子71および第1転流スイッチ素子72により構成される第1同期整流回路と第1チョークコイル25との間の接続点に発生する脈動電圧を、第2同期整流回路である第2整流スイッチ素子33と第2転流スイッチ素子34で整流する構成となっている。第2整流スイッチ素子33は、第1整流スイッチ素子71と同期してオン,オフし、また第2転流スイッチ素子34は、前記第1転流スイッチ素子72と同期してオン,オフする。ここでは、共通の駆動回路によって、第1整流スイッチ素子71および第2整流スイッチ素子33と、第1転流スイッチ素子72および第2転流スイッチ素子34とをそれぞれオン,オフ動作させてもよいし、トランス17の二次巻線17Bに発生する電圧により第1整流スイッチ素子71をオン,オフ動作させる一方で、トランス17に別に巻回した補助巻線の電圧を利用して、それ以外の第1転流スイッチ素子72と、第2整流スイッチ素子33と、第2転流スイッチ素子34を各々オン,オフ動作させてもよい。
このように構成した第2出力回路32の動作は、次のようになる。スイッチング素子15,16ひいては第1整流スイッチ素子71がオンすると共に、第2整流スイッチ素子33がオンすると、トランス17の二次巻線17Bからのエネルギーが前述した第1チョークコイル25に供給されるが、このとき第1チョークコイル25を通らずに、第1同期整流回路から直接第2整流スイッチ素子33を通して、二次巻線17Bからのエネルギーが第2チョークコイル35にも供給される。やがて、スイッチング素子15,16ひいては第1整流スイッチ素子71や第2整流スイッチ素子33がオフすると、今度は第1転流スイッチ素子72および第2転流スイッチ素子34がオンし、第1チョークコイル25に蓄えられていたエネルギーが、第1平滑コンデンサ26や、出力端子21A,21B間に接続する負荷に送り出されると共に、第2チョークコイル35に蓄えられていたエネルギーも、第2平滑コンデンサ36や、出力端子31A,31B間に接続する負荷に送り出される。そのため第2出力回路32は、第1整流スイッチ素子71の損失の影響は受けるものの、第1転流スイッチ素子72の損失の影響は全く受けない。しかも、第1整流スイッチ素子71そのものが、従来の第1整流ダイオード23よりも低損失の部品を用いており、第2出力回路32としての損失を著しく低減できる。
また従来例と同様に、第3出力回路42は、トランス17の三次巻線17Cからマグアンプ43を通して第3整流ダイオード45に流れる電流を、マグアンプ制御部44からの制御信号により制御することで、第3出力電圧Vo3の安定化を図っているが、スイッチング素子15,16に与えられる定常時のパルス導通幅が、出力端子21A,21B間に接続する負荷の全範囲に渡って、ほぼ一定になっているため、三次巻線17Cに接続する第3出力回路43からの第3出力電圧Vo3の制御が、従来よりも効率的に行なわれる。さらに、前記第1チョークコイル25と磁気的に結合する補助巻線53からの誘起電圧を利用して、第4出力回路52が第4出力電圧Vo4を出力することで、第1出力回路22は、単にその出力側で第1出力電圧Vo1を供給するだけでなく、別な第2出力回路32や第4出力回路52への入力電圧を供給することができる。
以上のように、本実施例では、トランス17の一次巻線17Aに接続するスイッチング素子15,16のスイッチングにより、トランス17の二次巻線17Bに誘起された電圧を整流平滑して、第1出力電圧Vo1を供給する第1出力回路22と、第1出力回路22で生成した電圧を整流平滑し、第2出力電圧Vo2を供給する第2出力回路32と、を備えた多出力の電源装置10において、ここでの第1出力回路22は、スイッチング素子15,16に同期して互い違いにオン,オフする第1整流スイッチ素子71と第1転流スイッチ素子72とによる第1同期整流回路と、少なくとも第1チョークコイル25を備えた第1平滑回路とからなり、第1整流スイッチ素子71がオンすると、二次巻線17Bの誘起電圧を第1チョークコイル25に印加し、第1転流スイッチ素子72がオンすると、第1チョークコイル25のエネルギーを出力側に送り出す構成としている。また、第2出力回路32は、前記第1同期整流回路と第1チョークコイル25との間の接続点に発生する脈動電圧をパルス幅変調で整流平滑して、第2出力電圧Vo2を供給するように構成される。
こうすると、第1出力回路22において、それまでの整流ダイオード23や転流ダイオード24に代わって、トランス17の二次巻線17Bに誘起した電圧を第1チョークコイル25に印加する第1整流スイッチ素子71と、第1チョークコイル25に蓄えられたエネルギーを出力側に送り出す第1転流スイッチ素子72とを、スイッチング素子15,16に同期して互い違いにオン,オフさせるだけで、第1出力回路22に負荷を接続していない無負荷状況下であっても、スイッチング素子15,16に対する最小のパルス導通幅が確保される。したがって、従来のような最小負荷の規定や、ダミー抵抗を不要にでき、電源装置としての効率を向上できる。
さらに第2出力回路32は、第1出力回路22を構成する第1同期整流回路と第1チョークコイル25との間の接続点に発生する脈動電圧を入力しているので、少なくともこの入力電流は、第1転流スイッチ素子72を通過することなく第2出力回路32に取り込まれ、ダイオード素子よりも低損失の第1整流スイッチ素子71を用いていることと相俟って、第2出力回路32の効率を向上できる。
また、本実施例における第2出力回路32は、第1整流スイッチ素子71と同期してオン,オフする第2整流スイッチ素子33と、第1転流スイッチ素子72と同期してオン,オフする第2転流スイッチ素子34とを備えた第2同期整流回路と、少なくとも第2チョークコイル35を備えた第2平滑回路とからなり、第2整流スイッチ素子33がオンすると、前記脈動電圧を第2チョークコイル35に印加し、第2転流スイッチ素子34がオンすると、第2チョークコイル35のエネルギーを出力側に送り出すように、ポストレギュレータとしての第2出力回路32を構成している。
こうすると、第2同期整流回路を構成する第2整流スイッチ素子33および第2転流スイッチ素子34を、第1整流スイッチ素子71および第1転流スイッチ素子72と同期して動作させることで、必要な第2出力電圧を取り出すことができる。
また本実施例では、トランス17に三次巻線17Cを巻回して、この三次巻線17Cに第3出力回路42を接続し、この第3出力回路42を、マグアンプ43と、三次巻線17Cに誘起された電圧を整流する第3整流ダイオード45や第3転流ダイオード46からなる整流回路と、この整流回路で整流した電圧を平滑して、第3出力電圧Vo3を供給する第3平滑回路としての第3チョークコイル47および第3平滑コンデンサ48と、第3出力電圧Vo3が安定化するように、マグアンプ43を流れる電流を制御するマグアンプ制御部44と、により構成している。
この場合、前述した第1出力回路22の第1同期整流回路により、無負荷状態であってもスイッチング素子15,16に対する一定のパルス導通幅が確保され、しかも出力端子21A,21B間の負荷状態が急変しない限り、このパルス導通幅は全負荷範囲に渡ってほぼ一定であるため、三次巻線17Cに接続する第3出力回路42からの第3出力電圧Vo3を効率よく制御できる。しかも、第3出力回路42はマグアンプ制御により、出力端子41A,41B間の負荷に安定した第3出力電圧Vo3を供給できる。
さらに本実施例では、第1チョークコイル25と磁気的に結合する補助巻線53と、この補助巻線53に誘起した電圧から第4出力電圧Vo4を供給する第4出力回路52と、を備えているので、第1チョークコイル25と磁気的に結合する補助巻線53を利用して、第4出力回路52から第4出力電圧Vo4を供給することができる。
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能である。図1に示す電源装置10の回路構成はあくまでも一例に過ぎず、同等の機能を実現する別な回路構成を採用してもよいことは勿論である。
本発明の一実施形態における多出力電源装置の回路構成図である。 従来例における多出力電源装置の回路構成図である。
符号の説明
15,16 スイッチング素子
17 トランス
17A 一次巻線
17B 二次巻線
17C 三次巻線
22 第1出力回路
25 第1チョークコイル
32 第2出力回路
33 第2整流スイッチ素子
34 第2転流スイッチ素子
35 第2チョークコイル
42 第3出力回路
43 マグアンプ
44 マグアンプ制御部
45 第3整流ダイオード(整流回路)
46 第3転流ダイオード(整流回路)
47 第3チョークコイル(第3平滑回路)
48 第3平滑コンデンサ(第3平滑回路)
52 第4出力回路
53 補助巻線
71 第1整流スイッチ素子
72 第1転流スイッチ素子

Claims (4)

  1. トランスの一次巻線に接続するスイッチング素子のスイッチングにより、前記トランスの二次巻線に誘起された電圧を整流平滑し、第1出力電圧を供給する第1出力回路と、
    前記第1出力回路で生成した電圧を整流平滑し、第2出力電圧を供給する第2出力回路とを備えた多出力電源装置において、
    前記第1出力回路は、前記スイッチング素子に同期して互い違いにオン,オフする第1整流スイッチ素子と第1転流スイッチ素子とによる第1同期整流回路と、第1チョークコイルを備えた第1平滑回路とからなり、前記第1整流スイッチ素子がオンすると、前記二次巻線の誘起電圧を前記第1チョークコイルに印加し、前記第1転流スイッチ素子がオンすると、前記第1チョークコイルのエネルギーを出力側に送り出す構成とし、
    前記第2出力回路は、前記第1同期整流回路と前記第1チョークコイルとの間の接続点に発生する脈動電圧を整流平滑して、前記第2出力電圧を供給するものであることを特徴とする多出力電源装置。
  2. 前記第2出力回路は、第2同期整流回路と、第2チョークコイルを備えた第2平滑回路とからなり、
    前記第2同期整流回路は、前記第1整流スイッチ素子と同期してオン,オフする第2整流スイッチ素子と、前記第1転流スイッチ素子と同期してオン,オフする第2転流スイッチ素子とを備え、
    前記第2整流スイッチ素子がオンすると、前記脈動電圧を前記第2チョークコイルに印加し、前記第2転流スイッチ素子がオンすると、前記第2チョークコイルのエネルギーを出力側に送り出すように、ポストレギュレータとしての前記第2出力回路を構成したことを特徴とする請求項1記載の多出力電源装置。
  3. 前記トランスに三次巻線を巻回し、
    この三次巻線に第3出力回路を接続し、
    前記第3出力回路を、マグアンプと、前記三次巻線に誘起された電圧を整流する整流回路と、前記整流回路で整流した電圧を平滑して、第3出力電圧を供給する第3平滑回路と、前記第3出力電圧が安定化するように、前記マグアンプを流れる電流を制御するマグアンプ制御部と、により構成したことを特徴とする請求項1または2記載の多出力電源装置。
  4. 前記第1チョークコイルと磁気的に結合する補助巻線と、この補助巻線に誘起した電圧から第4出力電圧を供給する第4出力回路と、を備えたことを特徴とする請求項1〜3の何れか一つに記載の多出力電源装置。
JP2007087697A 2007-03-29 2007-03-29 多出力電源装置 Active JP4803823B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007087697A JP4803823B2 (ja) 2007-03-29 2007-03-29 多出力電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007087697A JP4803823B2 (ja) 2007-03-29 2007-03-29 多出力電源装置

Publications (2)

Publication Number Publication Date
JP2008252977A JP2008252977A (ja) 2008-10-16
JP4803823B2 true JP4803823B2 (ja) 2011-10-26

Family

ID=39977286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007087697A Active JP4803823B2 (ja) 2007-03-29 2007-03-29 多出力電源装置

Country Status (1)

Country Link
JP (1) JP4803823B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3722496B2 (ja) * 1993-11-09 2005-11-30 富士通株式会社 電源回路
US5528480A (en) * 1994-04-28 1996-06-18 Elonex Technologies, Inc. Highly efficient rectifying and converting circuit for computer power supplies
JP3453016B2 (ja) * 1995-10-30 2003-10-06 三菱電機株式会社 多出力スイッチング電源装置
JPH1198685A (ja) * 1997-09-24 1999-04-09 Yutaka Denki Seisakusho:Kk 遊技機用電源回路
JP3304944B2 (ja) * 2000-02-07 2002-07-22 株式会社ニプロン 無停電性スイッチングレギュレータ
JP3522191B2 (ja) * 2000-05-19 2004-04-26 日本電気通信システム株式会社 多出力スイッチング電源回路
US6490179B1 (en) * 2001-10-31 2002-12-03 Innoveta Technologies Post-regulated power supply

Also Published As

Publication number Publication date
JP2008252977A (ja) 2008-10-16

Similar Documents

Publication Publication Date Title
KR100692567B1 (ko) 스위칭모드 전원공급장치 및 절전모드 구현방법
US6307761B1 (en) Single stage high power-factor converter
JP2010528580A (ja) 多出力同期フライバック・コンバータ
JP2008022607A (ja) 共振型スイッチング電源装置
JP2008206224A (ja) 直流変換装置
KR20150081396A (ko) 전원 공급 장치
JP4816908B2 (ja) 多出力スイッチング電源装置
JP2010124567A (ja) スイッチング電源装置
JP5007966B2 (ja) Ac−dcコンバータ
JP2007097320A (ja) 電力変換回路
CN112039343A (zh) 电源装置
JP4803823B2 (ja) 多出力電源装置
JP2010148227A (ja) Dc/dcコンバータ
JP2008289334A (ja) スイッチング電源装置および電源制御方法
KR100997545B1 (ko) 전력 공급 장치
JP4406929B2 (ja) スイッチング電源装置
JP2006067703A (ja) スイッチング電源装置
JPH06141536A (ja) Dc/dcコンバータを含む低損失電源供給装置
JP2006280118A (ja) スイッチング電源装置
KR100577472B1 (ko) 승압 기능을 갖는 직렬 공진형 dc/dc 컨버터
KR101421021B1 (ko) 결합 인덕터 선택회로를 포함하는 다중 출력 컨버터
JP7128388B1 (ja) 共振電源回路
JPH0340757A (ja) スイッチング電源装置
JP2010068701A (ja) Dc−dcコンバータ
JP4844419B2 (ja) ゲート駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090313

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110808

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110808

R150 Certificate of patent or registration of utility model

Ref document number: 4803823

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3