JP4796747B2 - Cmos半導体装置の製造方法 - Google Patents
Cmos半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4796747B2 JP4796747B2 JP2003430594A JP2003430594A JP4796747B2 JP 4796747 B2 JP4796747 B2 JP 4796747B2 JP 2003430594 A JP2003430594 A JP 2003430594A JP 2003430594 A JP2003430594 A JP 2003430594A JP 4796747 B2 JP4796747 B2 JP 4796747B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- sidewall insulating
- region
- gate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
が提供される。
図3は、本発明の第1の実施の形態に係る半導体装置の製造工程により形成される半導体装置の断面図である。
本発明の第2の実施の形態に係る半導体装置の製造方法は、ゲート電極の側壁面を酸化処理してシリコン酸化膜の第1サイドウォール絶縁膜を設けたことに主な特徴がある。
(付記1) 半導体基板にp型トランジスタが形成される第1の領域とn型トランジスタが形成される第2の領域を備えたCMOS半導体装置の製造方法であって、
前記半導体基板上にゲート絶縁膜およびゲート電極からなるゲートを形成する工程と、
前記ゲートの側壁面にサイドウォール絶縁膜を形成する工程と、
前記ゲート電極およびサイドウォール絶縁膜をマスクとして第1および第2の領域にp型およびn型不純物を各々注入して第1および第2の浅い接合領域を形成する工程とを備え、
前記第1および第2の浅い接合領域を形成する工程において、n型不純物を注入する際にマスクとして使用するサイドウォール絶縁膜が、p型不純物を注入する際にマスクとして使用するサイドウォール絶縁膜よりも、ゲート長方向の厚さが小なることを特徴とするCMOS半導体装置の製造方法。
(付記2) 半導体基板にp型トランジスタが形成される第1の領域とn型トランジスタが形成される第2の領域を備えたCMOS半導体装置の製造方法であって、
前記半導体基板上にゲート絶縁膜およびゲート電極からなるゲートを形成する工程と、
前記ゲートの側壁面に第1のサイドウォール絶縁膜を形成する工程と、
前記第1のサイドウォール絶縁膜を覆う第2のサイドウォール絶縁膜を形成する工程と、
前記第1の領域において、ゲート電極、第1および第2のサイドウォール絶縁膜をマスクとしてp型不純物を注入して第1の浅い接合領域を形成する工程と、
第2のサイドウォール絶縁膜を除去する工程と、
前記第2の領域において、ゲート電極および第1のサイドウォール絶縁膜をマスクとしてn型不純物を注入して第2の浅い接合領域を形成する工程とを備えることを特徴とするCMOS半導体装置の製造方法。
(付記3) 前記第2の浅い接合領域を形成する工程の後に、
前記第1のサイドウォール絶縁膜を覆う第3のサイドウォール絶縁膜を形成する工程と、
前記ゲート電極、第1および第3のサイドウォール絶縁膜をマスクとして、前記第1の領域においてp型不純物、第2の領域においてn型不純物を各々注入して各々深い接合領域を形成する工程とを備えることを特徴とする付記2記載のCMOS半導体装置の製造方法。
(付記4) 半導体基板にp型トランジスタが形成される第1の領域とn型トランジスタが形成される第2の領域を備えたCMOS半導体装置の製造方法であって、
前記半導体基板上にゲート絶縁膜およびゲート電極からなるゲートを形成する工程と、
前記ゲートの側壁面に第1のサイドウォール絶縁膜を形成する工程と、
前記第2の領域において、ゲート電極および第1のサイドウォール絶縁膜をマスクとしてn型不純物を注入して第2の浅い接合領域を形成する工程と、
前記第1のサイドウォール絶縁膜を覆う第2のサイドウォール絶縁膜を形成する工程と、
前記第1の領域において、ゲート電極、第1および第2のサイドウォール絶縁膜をマスクとしてp型不純物を注入して第1の浅い接合領域を形成する工程とを備えることを特徴とするCMOS半導体装置の製造方法。
(付記5) 前記第1の浅い接合領域を形成する工程の後に、
前記第2のサイドウォール絶縁膜を除去する工程と、
前記第1のサイドウォール絶縁膜を覆う第3のサイドウォール絶縁膜を形成する工程と、
前記ゲート電極、第1および第3のサイドウォール絶縁膜をマスクとして、前記第1の領域においてp型不純物、第2の領域においてn型不純物を各々注入して深い接合領域を形成する工程とを備えることを特徴とする付記4記載のCMOS半導体装置の製造方法。
(付記6) 前記ゲートを形成する工程と前記第1のサイドウォール絶縁膜を形成する工程との間に、
前記ゲートの側壁面に第4のサイドウォール絶縁膜を形成する工程と、
前記ゲート電極、第4のサイドウォール絶縁膜をマスクとして、前記第1の領域においてp型不純物、第2の領域においてn型不純物を各々注入して深い接合領域を形成する工程と、
前記第4のサイドウォール絶縁膜を除去する工程とを備え、
前記第4のサイドウォール絶縁膜は、積層された前記第1のサイドウォール絶縁膜と第2のサイドウォール絶縁膜に対して、ゲート長方向の厚さが同程度か大なることを特徴とする付記2または4記載のCMOS半導体装置の製造方法。
(付記7) 前記ゲートを形成する工程において、最終的なゲート長さよりも大なる長さのゲートを形成すると共に、
前記第1のサイドウォール絶縁膜を形成する工程において、ゲート電極の側壁面を酸化処理してシリコン酸化膜に改質し第1のサイドウォール絶縁膜とすることを特徴とする付記2〜6のうちいずれか一項記載のCMOS半導体装置の製造方法。
(付記8) 所定の温度に加熱して前記第1および第2の浅い接合領域のp型およびn型不純物を活性化する工程を備え、
前記所定の温度において、前記p型不純物は、前記n型不純物よりも前記半導体基板中の拡散係数が大なることを特徴とする付記1〜7のうち、いずれか一項記載のCMOS半導体装置の製造方法。
(付記9) 前記第1のサイドウォール絶縁膜と第2のサイドウォール絶縁膜は異なる材料よりなることを特徴とする付記2〜8のうち、いずれか一項記載のCMOS半導体装置の製造方法。
(付記10) 前記p型不純物がB+およびBF2 +のうち少なくともいずれかの不純物イオンであり、前記n型不純物がAs+およびSb+のうち少なくともいずれかの不純物イオンであることを特徴とする付記1〜9のうち、いずれか一項記載のCMOS半導体装置の製造方法。
11 シリコン基板
12 p型MOSトランジスタ
13 n型MOSトランジスタ
15 p型MOSトランジスタを形成する素子領域
16 n型MOSトランジスタを形成する素子領域
18 n型ウェル領域
19 p型ウェル領域
20 ゲート絶縁膜
20a シリコン酸化膜
21 ゲート電極
21a ポリシリコン膜
22 ゲート
23、53 第1サイドウォール絶縁膜
23a シリコン窒化膜
24 第2サイドウォール絶縁膜
26 n型ポケット領域
28 p型ポケット領域
29、30 浅い接合領域
32 第3サイドウォール絶縁膜
34、35 ソース/ドレイン領域
38a、38b シリサイド膜
Claims (3)
- 半導体基板にソース/ドレイン領域を有するp型トランジスタが形成される第1の領域と、ソース/ドレイン領域を有するn型トランジスタが形成される第2の領域を備えたCMOS半導体装置の製造方法であって、
前記半導体基板上にゲート絶縁膜およびゲート電極からなるゲートを形成する工程と、
次いで、前記ゲートの側壁面に第1のサイドウォール絶縁膜を形成する工程と、
次いで、前記第1のサイドウォール絶縁膜を覆う第2のサイドウォール絶縁膜を形成する工程と、
次いで、前記第1の領域において、ゲート電極、第1および第2のサイドウォール絶縁膜をマスクとしてp型不純物を注入して前記ソース/ドレイン領域よりも浅い第1の接合領域を形成する工程と、
次いで、前記第2のサイドウォール絶縁膜を除去する工程と、
次いで、前記第2の領域において、ゲート電極および第1のサイドウォール絶縁膜をマスクとしてn型不純物を注入して前記ソース/ドレイン領域よりも浅い第2の接合領域を形成する工程と、
次いで、前記第1のサイドウォール絶縁膜を覆う第3のサイドウォール絶縁膜を形成する工程と、
次いで、前記第1の領域において、ゲート電極、第1および第3のサイドウォール絶縁膜をマスクとしてp型不純物を注入して前記ソース/ドレイン領域を形成すると共に、前記第2の領域において、ゲート電極、第1および第3のサイドウォール絶縁膜をマスクとしてn型不純物を注入して前記ソース/ドレイン領域を形成する工程と、を備えることを特徴とするCMOS半導体装置の製造方法。 - 前記ゲートを形成する工程において、最終的なゲート長さよりも大なる長さのゲートを形成すると共に、
前記第1のサイドウォール絶縁膜を形成する工程において、ゲート電極の側壁面を酸化処理してシリコン酸化膜に改質し第1のサイドウォール絶縁膜とすることを特徴とする請求項1記載のCMOS半導体装置の製造方法。 - 前記第1のサイドウォール絶縁膜と第2のサイドウォール絶縁膜は異なる材料よりなることを特徴とする請求項1又は2記載のCMOS半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003430594A JP4796747B2 (ja) | 2003-12-25 | 2003-12-25 | Cmos半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003430594A JP4796747B2 (ja) | 2003-12-25 | 2003-12-25 | Cmos半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005191267A JP2005191267A (ja) | 2005-07-14 |
JP4796747B2 true JP4796747B2 (ja) | 2011-10-19 |
Family
ID=34788919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003430594A Expired - Fee Related JP4796747B2 (ja) | 2003-12-25 | 2003-12-25 | Cmos半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4796747B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105575876A (zh) * | 2014-10-16 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940005802B1 (ko) * | 1991-07-09 | 1994-06-23 | 삼성전자 주식회사 | Cmos 반도체장치 및 그 제조방법 |
JPH09167804A (ja) * | 1995-12-15 | 1997-06-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
JPH09321299A (ja) * | 1996-05-31 | 1997-12-12 | Nippon Steel Corp | 半導体装置の製造方法 |
JP2001015737A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体装置の製造方法 |
JP3275896B2 (ja) * | 1999-10-06 | 2002-04-22 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2002231821A (ja) * | 2001-01-31 | 2002-08-16 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
US6562676B1 (en) * | 2001-12-14 | 2003-05-13 | Advanced Micro Devices, Inc. | Method of forming differential spacers for individual optimization of n-channel and p-channel transistors |
KR100508756B1 (ko) * | 2003-03-12 | 2005-08-17 | 삼성전자주식회사 | 반도체 장치의 트랜지스터 형성 방법 |
JP4393109B2 (ja) * | 2003-05-21 | 2010-01-06 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
-
2003
- 2003-12-25 JP JP2003430594A patent/JP4796747B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005191267A (ja) | 2005-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3547419B2 (ja) | 半導体装置及びその製造方法 | |
JP4971593B2 (ja) | 半導体装置の製造方法 | |
US7754593B2 (en) | Semiconductor device and manufacturing method therefor | |
KR100757026B1 (ko) | 반도체 장치의 제조 방법 | |
JP2010010215A (ja) | 半導体装置の製造方法 | |
JP5627165B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US8048759B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2007324391A (ja) | 半導体装置及びその製造方法 | |
JP2007027622A (ja) | 半導体装置およびその製造方法 | |
JP2006156807A (ja) | 半導体装置およびその製造方法 | |
US7851853B2 (en) | Semiconductor device comprising high-withstand voltage MOSFET and its manufacturing method | |
JP2008103644A (ja) | 半導体装置およびその製造方法 | |
JP2004363443A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2006202860A (ja) | 半導体装置及びその製造方法 | |
US7135367B2 (en) | Manufacturing method of semiconductor device | |
JP4796747B2 (ja) | Cmos半導体装置の製造方法 | |
JP2008227365A (ja) | 半導体装置及びその製造方法 | |
JP2007129038A (ja) | 半導体装置およびその製造方法 | |
JP5434489B2 (ja) | 半導体装置の製造方法 | |
JP2007288051A (ja) | 半導体装置及びその製造方法 | |
JP2005175143A (ja) | 半導体装置およびその製造方法 | |
JP2008258354A (ja) | 半導体装置及びその製造方法 | |
JP4178240B2 (ja) | 半導体装置の製造方法 | |
JP2006210668A (ja) | 半導体装置およびその製造方法 | |
JP2006186180A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060925 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110801 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4796747 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |